JP3439751B2 - マスクアライメント方法 - Google Patents

マスクアライメント方法

Info

Publication number
JP3439751B2
JP3439751B2 JP2001322663A JP2001322663A JP3439751B2 JP 3439751 B2 JP3439751 B2 JP 3439751B2 JP 2001322663 A JP2001322663 A JP 2001322663A JP 2001322663 A JP2001322663 A JP 2001322663A JP 3439751 B2 JP3439751 B2 JP 3439751B2
Authority
JP
Japan
Prior art keywords
alignment
alignment marker
marker
wafer
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001322663A
Other languages
English (en)
Other versions
JP2002198308A (ja
Inventor
恭宏 國次
豊 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001322663A priority Critical patent/JP3439751B2/ja
Publication of JP2002198308A publication Critical patent/JP2002198308A/ja
Application granted granted Critical
Publication of JP3439751B2 publication Critical patent/JP3439751B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、アライメントマーカ
の製造方法およびマスクアライメント方法に関し、特に
丸形ウエハを用いて埋め込みリッジ構造の半導体レーザ
等の半導体光素子を製造する際に、結晶成長工程後のマ
スクアライメントに用いるアライメントマーカの製造方
法、および結晶成長工程後のマスクアライメント方法に
関するものである。
【0002】
【従来の技術】図16は埋め込みリッジ型の半導体レー
ザを示す斜視図、図17は図16に示す埋め込みリッジ
型半導体レーザの製造方法を示す工程斜視図である。こ
れら図において、101はN型GaAs基板、102は
N型Al0.5 Ga0.5 Asクラッド層、103はGaA
sとAl0.2 Ga0.8 Asからなる多重量子井戸(MQ
W,マルチカンタムウエル)構造を有する活性層、10
4はP型Al0.5 Ga0.5 Asクラッド層、105はP
型GaAs第1コンタクト層、106はエッチングによ
り形成されたリッジ構造、107はリッジ106の両脇
に埋め込まれたN型GaAs電流閉じ込め層、108は
P型GaAs第2コンタクト層、109はN電極、11
0はP電極、111はリッジマスク用絶縁膜である。
【0003】次に、この埋め込みリッジ型の半導体レー
ザの動作について説明する。レーザを動作させる際に
は、N電極109側から電子を、P電極110側からホ
ールを、PN接合に順方向に電圧をかけて電流を流すこ
とにより注入する。その際、注入された電流はN型Ga
As電流閉じ込め層107によって素子中央部に集中さ
れ、リッジ部106直下の活性層103内で電子とホー
ルが効率よく再結合され、活性層103のバンドギャッ
プに相当する波長の光を発する。発生した光は活性層1
03に沿って水平方向に広がろうとするが、N型GaA
s電流閉じ込め層107は光を強く吸収するため、結果
的に光はリッジ部106直下の領域に閉じ込められる。
つまり、導波される。閉じ込められた光が両端面のミラ
ー効果で増幅されることによりレーザ作用が生じる。こ
の構造の半導体レーザは、安定した基本モード、つまり
単峰のレーザビームが得られるという特徴がある。ま
た、製造も容易で高歩留まりである。
【0004】次に、この埋め込みリッジ半導体レーザの
製造方法を図17(a) 〜(e) に沿って説明する。まず、
一辺を劈開により形成された矩形のN型GaAs基板1
01上に、エピタキシャル結晶成長、例えばMO−CV
D(Metal-organic Chemical Vapor Deposition)等によ
り、図17(a) に示すように、N型AlGaAsクラッ
ド層102,GaAs/AlGaAs多重量子井戸活性
層103,P型AlGaAsクラッド層104,及びP
型GaAs第1コンタクト層105を順次成長する。
【0005】結晶成長の後、ウエハ上全面にSiN,S
iO2 等のリッジマスク用の絶縁膜をスパッタ,熱CV
D,又はプラズマCVD等の方法で形成する。さらに、
該絶縁膜上にフォトレジストを塗布し、フォトリソグラ
フィー技術により、形成すべきリッジ部106の幅に相
当するようなストライプ状部分を残して除去し、ストラ
イプ状のフォトレジストのパターンを形成する。この
時、ストライプ状のフォトレジストパターンは矩形のN
型GaAs基板の一辺をなす劈開端面に対して垂直また
は平行に、極めて精度よく合わせ込まれる。この後、こ
のストライプ状のフォトレジストパターンをマスクとし
て、フッ酸によるウェットエッチやCF4を使ったドラ
イエッチによってフォトレジストにより覆われている部
分以外の絶縁膜を除去する。この結果図17(b) に示す
ように、ウエハ上にリッジ幅に相当した幅を有する絶縁
膜111のストライプが形成される。
【0006】次に、この絶縁膜111をエッチングマス
クとして用い、エッチャントとして例えばリン酸と過酸
化水素,水の混合液、あるいは酒石酸と過酸化水素の混
合液などを用いてエッチングを行ない、図17(c) に示
すように、リッジ部分106以外のP型GaAs第1コ
ンタクト層105の全部とP型クラッド層104を0.
2μm程度残して除去してリッジ部106を形成する。
【0007】上記エッチング工程の後、2回目の結晶成
長を行ない、図17(d) に示すように、N型GaAs電
流閉じ込め層107を形成する。この時、GaAs層は
絶縁膜11上には結晶成長しない。
【0008】電流閉じ込め層107の結晶成長の後、ス
トライプ状の絶縁膜111を除去する。除去方法として
は上述の絶縁膜のパターニングと同様、フッ酸によるウ
ェットエッチやCF4 を使ったドライエッチを用いれば
よい。次に、3回目の結晶成長を行ない、図17(e) に
示すように、P型GaAs第2コンタクト層108を形
成する。すべての結晶成長後、基板101裏面に金やチ
タンなどの金属からなるN電極109を蒸着,スパッタ
等の手段により、またP型GaAs第2コンタクト層1
08上に金やチタンなどの金属からなるP電極110を
蒸着,スパッタ等の手段、及びフォトリソグラフィー技
術を用いて形成した後、ウエハから劈開やダイシングに
よってチップサイズの大きさにすることにより個々の素
子が完成する。
【0009】ところで、従来の半導体レーザの製造方法
では、上述のようにウエハは矩形の基板が使用されてい
た。矩形の基板のサイズは例えば20mm×25mm程
度であり、その面積はGaAsICの製造に使用される
丸形ウェハに比して小さいものである。半導体レーザの
量産性を向上させるためには、ウエハの大面積化が必須
である。従って、従来の矩形ではなく、GaAsICの
ような丸形形状のウエハを用いる必要がある。
【0010】図18は丸形GaAsウエハとこれに設け
られるアライメントマーカを説明するための図である。
図において、112は丸形GaAsウエハ、113はウ
エハに設けられたオリエンテーションフラット(オリフ
ラ)、114はウエハ上のアライメントマーカである。
また、図19はウエハに転写マスクを合わせる様子を示
す図であり、図において115は転写マスク、116は
転写マスク上のアライメントマーカである。
【0011】次にGaAsIC製造でのウエハプロセス
中のフォトリソグラフィー工程におけるアライメントマ
ーカについて説明する。フォトリソグラフィー工程にお
いて自動、または手作業でウエハを転写マスクと合わせ
るために、ウエハ上に予めアライメントマーカと呼ばれ
る合わせ用のパターンを形成する。
【0012】図18(a) に示すように、丸形GaAsウ
エハ112表面には1対のアライメントマーカ114が
形成される。なお、基板112には結晶の面方位を示す
オリフラと呼ばれる直線にカットされた部分113が設
けられている。
【0013】図18(b) は丸形ウエハ112のアライメ
ントマーカ114が形成された領域を拡大した図であ
る。アライメントマーカ114は図18(b) に示すよう
な正方形の形状を有し、その一辺の長さlは100μm
程度である。また、図18(c)は図18(b) 中の XVIII
c− XVIIIc線断面を示す図である。アライメントマー
カ114は図18(c) に示すように、基板112表面か
らくぼんだ断面構造を有し、その深さdは0.5μm程
度である。このようなアライメントマーカ114はエッ
チングにより形成される。
【0014】フォトリソグラフィー工程のパターン転写
時には、この基板112上に形成されたアライメントマ
ーカ114に対して転写マスク115中に設けられてい
るマーカ116を合わせる。転写マスク115中のマー
カ116の形状はアライメントマーカ114と相似形状
で、やや小さいサイズになっており、図19に示すよう
に、マスク側のマーカ116を基板上のアライメントマ
ーカ114の丁度真ん中になるように調整して合わせ
る。これを1対のマーカを同時に合わせることにより、
ウエハ上のマーカ以外のパターンと転写マスク上のそれ
らに対応したパターンが丁度合う。マーカ合わせは、フ
ォトリソグラフィー装置の自動合わせ機構で自動的に合
わせられるか、あるいは目視による手作業により行なわ
れる。
【0015】
【発明が解決しようとする課題】上述したように半導体
レーザの量産性を向上させるためには、丸形ウエハを用
いることによるウエハの大面積化が必須である。ところ
が、埋め込みリッジ型の半導体レーザの製造工程では、
上述したように3回のエピタキシャル結晶成長があり、
この場合、従来のGaAsICと同じマーカを設ける
と、エピタキシャル成長層が積層されるに従い、マーカ
形状が変化する、あるいは段差がなくなって識別が不能
となるという問題があった。
【0016】ここで、丸形ウエハのアライメントマーカ
形成領域を絶縁膜で覆った状態で結晶成長を行ない、結
晶成長工程の後、この絶縁膜を除去してアライメントマ
ーカを露出させてマスクアライメントを行なうことが考
えられるが、アライメントマーカを覆うための絶縁膜の
面積が大きい場合には、絶縁膜上に多結晶状の結晶成長
が発生し、絶縁膜の除去が困難となるという問題点があ
るため、この方法は実用的ではない。
【0017】この発明は上記のような問題点を解消する
ためになされたもので、丸型ウエハを用いて、複数回の
エピタキシャル成長を経て形成される半導体光素子を製
造する場合に、結晶成長工程後の工程におけるマスクア
ライメントを可能とできるアライメントマーカの製造方
法を得ることを目的とする。
【0018】また、この発明は、丸型ウエハを用いて、
複数回のエピタキシャル成長を経て形成される半導体光
素子を製造する場合に、結晶成長工程後の工程における
マスクアライメントを精度よく行なうことのできるマス
クアライメント方法を得ることを目的とする。
【0019】
【課題を解決するための手段】本発明の請求項1に係る
ウエハ側マスクアライメントは、化合物半導体層をエピ
タキシャル成長したウエハ上の、ウエハ側アライメント
マーカ形成領域に位置し、上記化合物半導体層の結晶方
位に対して所定の方位関係を有することによって、全て
の側壁が垂直であり、かつ、転写マスク側アライメント
マーカの形状を相似変形した形状を呈する上記化合物半
導体層からなる段差構造と、当該段差構造の表面に該転
写マスク側アライメントマーカの形状と相似形状を保持
しつつ形成された化合物半導体エピタキシャル成長層
と、を備えたことを特徴とする。 また、本発明の請求項
2に係るマスクアライメント方法は、請求項1記載のウ
エハ側アライメントマーカを用いてマスクアライメント
を行なう方法であって、上記転写マスク側には、上記ウ
エハ側アライメントマーカに対応する位置に、その点対
称の中心を相似変形の中心として、上記マスク側アライ
メントマーカの形状をそれぞれ異なるサイズに相似変形
した複数の形状の各複数の辺の一部から構成される形状
の開口を有するアライメントマーカを形成しておくこと
を特徴とする。 また、本発明の請求項3に係るマスクア
ライメント方法は、請求項1記載のウエハ側アライメン
トマーカを用いてマスクアライメントを行なう方法であ
って、上記ウエハ側アライメントマーカとして、同一形
状の複数のアライメントマーカを形成しておき、上記転
写マスク側には、上記複数のウエハ側アライメントマー
カに対応する位置に上記マスク側アライメントマーカの
形状をそれぞれ異なるサイズに相似変形した形状の開口
を有するアライメントマーカを形成しておくことを特徴
とする。 また、本発明の請求項4に係るウエハ側マスク
アライメント製作方法は、ウエハ上に化合物半導体層を
エピタキシャル成長する工程と、上記ウエハの半導体光
素子形成領域に光導波路を形成するための絶縁膜からな
るストライプ状パターンを形成すると同時に、ウエハ側
アライメントマーカ形成領域に、化合物半導体層の結晶
方位に対して所定の方位関係を有し、かつ、転写マスク
側アライメントマーカの形状と相似形状を呈する絶縁膜
からなるアライメントマーカパターンをエ ッチングによ
って形成する工程と、少なくとも、当該アライメントマ
ーカパターンをエッチングマスクとして当該ウエハ側ア
ライメントマーカ形成領域にエピタキシャル成長した上
記化合物半導体層をウエットエッチングにより、上記所
定の方位関係を有することによって、段差構造の側壁が
全て垂直となるように成形する工程と、当該アライメン
トマーカパターンに対して相似形を保持しながら当該ウ
エハ側アライメントマーカ形成領域の上記化合物半導体
層の表面にさらに化合物半導体層をエピタキシャル成長
させる工程と、を含んでなることを特徴とする。
【0020】
【作用】本発明の請求項1に係るウエハ側アライメント
マーカは、化合物半導体層をエピタキシャル成長したウ
エハ上の、ウエハ側アライメントマーカ形成領域に位置
し、上記化合物半導体層の結晶方位に対して所定の方位
関係を有することによって、全ての側壁が垂直であり、
かつ、転写マスク側アライメントマーカの形状を相似変
形した形状を呈する上記化合物半導体層からなる段差構
造と、当該段差構造の表面に該転写マスク側アライメン
トマーカの形状と相似形状を保持しつつ形成された化合
物半導体エピタキシャル成長層と、を備えたことから、
仕上がり形状がエッチングマスクの形状と相似になり、
その結果、転写マスク上のアライメントマーカとも形状
が相似になる。 本発明の請求項2に係るマスクアライメ
ント方法は、請求項1記載のウエハ側アライメントマー
カを用いてマスクアライメントを行なう方法であって、
上記転写マスク側には、上記ウエハ側アライメントマー
カに対応する位置に、その点対称の中心を相似変形の中
心として、上記マスク側アライメントマーカの形状をそ
れぞれ異なるサイズに相似変形した複数の形状の各複数
の辺の一部から構成される形状の開口を有するアライメ
ントマーカを形成しておくことから、ウエハ側アライメ
ントマーカがその製造時において形状が変化した場合に
おいても、高い精度でマスクアライメントできる。 本発
明の請求項3に係るマスクアライメント方法は、請求項
1記載のウエハ側アライメントマーカを用いてマスクア
ライメントを行なう方法であって、上記ウエハ側アライ
メントマーカとして、同一形状の複数のアライメントマ
ーカを形成しておき、上記転写マスク側には、上記複数
のウエハ側アライメントマーカに対応する位置に上記マ
スク側アライメントマーカの形状をそれぞれ異なるサイ
ズに相似変形した形状の開口を有するアライメントマー
カを形成しておくことから、ウエハ側アライメントマー
カがその製造時において形状が変化した場合において
も、高い精度でマスクアライメントできる。 本発明の請
求項4に係るウエハ側アライメントマーカ製作方法は、
ウエハ上に化合物半導体層をエピタキシャル成長する工
程と、上記ウエハの半導体光素子形 成領域に光導波路を
形成するための絶縁膜からなるストライプ状パターンを
形成すると同時に、ウエハ側アライメントマーカ形成領
域に、化合物半導体層の結晶方位に対して所定の方位関
係を有し、かつ、転写マスク側アライメントマーカの形
状と相似形状を呈する絶縁膜からなるアライメントマー
カパターンをエッチングによって形成する工程と、少な
くとも、当該アライメントマーカパターンをエッチング
マスクとして当該ウエハ側アライメントマーカ形成領域
にエピタキシャル成長した上記化合物半導体層をウエッ
トエッチングにより、上記所定の方位関係を有すること
によって、段差構造の側壁が全て垂直となるように成形
する工程と、当該アライメントマーカパターンに対して
相似形を保持しながら当該ウエハ側アライメントマーカ
形成領域の上記化合物半導体層の表面にさらに化合物半
導体層をエピタキシャル成長させる工程と、を含んでな
ることから、ウエハ側アライメントマーカの仕上がり形
状がエッチングマスクの形状と相似になり、その結果、
転写マスク上のアライメントマーカとも形状が相似にな
る。
【0021】
【実施例】実施例1.図1はこの発明の第1の実施例に
よる半導体光素子製造用アライメントマーカの製造方法
を示す断面工程図である。図において、1はN型GaA
s基板である。2は基板1上にN型AlGaAsクラッ
ド層,GaAs/AlGaAs多重量子井戸活性層,P
型AlGaAsクラッド層,及びP型GaAs第1コン
タクト層を順次結晶成長して形成したレーザ積層構造で
ある。3はSiN,SiO2 等の絶縁膜、4はフォトレ
ジスト、5はN型GaAs埋め込み層、6はP型GaA
s第2コンタクト層である。
【0022】なお、この実施例を含めてこれ以後の実施
例における製造方法を示した図で、各図の左側の部分は
ウエハの半導体レーザ形成領域であり、図にあらわされ
た2つのリッジ部分はそれぞれ埋め込みリッジ型半導体
レーザとなる箇所である。また、各図の右側の部分はウ
エハのアライメントマーカ形成領域である。
【0023】まず、1回目のエピ成長が終わったウエハ
上の全面に、図1(a) に示すように、絶縁膜3を成膜す
る。絶縁膜3の成膜の後、ウエハ全面に、図1(b) に示
すように、レジスト4を塗布する。この後、フォトリソ
グラフィー技術によって、図1(c) に示すように、半導
体レーザ形成領域にはリッジに対応するストライプパタ
ーンを、アライメントマーカ形成領域にはマーカ形状に
対応したパターンをそれぞれ転写する。ここでレーザ形
成領域のストライプパターンの幅は10μm以下であ
り、アライメントマーカ形成領域のパターンは例えば一
辺が50μm程度の正方形である。
【0024】次に、このレジストパターンをマスクとし
て、図1(d) に示すように、絶縁膜3をエッチングす
る。この後、図1(e) に示すように、レジスト4を除去
する。そして従来例に示したのと同様の方法により、パ
ターニングされた絶縁膜3をマスクとして用いたエッチ
ングにより、図1(f) に示すように、エピ結晶成長層を
成形し、リッジ形状を形成する。この後、絶縁膜3を選
択成長のマスクとして用いて、MOCVD法により、埋
め込み成長を行う。この埋め込み成長では、図1(g) に
示すように、半導体レーザ形成領域ではN型GaAs層
5はレーザ積層構造2の上面と均一の高さに埋め込まれ
るが、アライメントマーカ形成領域ではN型GaAs層
5はレーザ積層構造2の上面よりも高く埋め込まれる。
これは、レーザ形成領域の絶縁膜パターンが幅10μm
以下のストライプ状であるのに対し、アライメントマー
カ形成領域の絶縁膜パターンが一辺が50μm程度の正
方形であるので、アライメントマーカ形成領域の絶縁膜
3上に供給され該絶縁膜3の周囲の結晶成長に消費され
る材料ガスの量が、レーザ形成領域のそれに比して多い
ためである。
【0025】埋め込み成長工程の後、絶縁膜3を除去す
ると、アライメントマーカ形成領域には図1(h) に示す
ように、埋め込み層5により段差が形成される。この
後、図1(i) に示すように、3回目のエピ結晶成長によ
りP型GaAs第2コンタクト層6を形成する。この3
回目のエピ結晶成長により、レーザ形成領域には図17
(e) に示すレーザ構造が形成される。一方、アライメン
トマーカ形成領域に成長されたコンタクト層6には埋め
込み層5により形成された段差に対応したくぼみが形成
され、これが後工程において用いられるアライメントマ
ーカとなる。
【0026】この製造方法によると、埋め込みリッジ型
半導体レーザのリッジ形成と平行してアライメントマー
カの形状を有するリッジを形成することにより、光導波
路ストライプと所定の位置関係を有する、識別が容易な
アライメントマーカを、工程数を全く増やすことなく製
造することができる。
【0027】なお、上記実施例ではアライメントマーカ
形成領域の絶縁膜パターンが一辺が50μm程度の正方
形としたが、この絶縁膜パターンの形状はこれ以外のも
のであってもよい。ただし、アライメントマーカ形成領
域で埋め込み層がレーザ積層構造の上面よりも高く埋め
込まれるような大きさであることが望ましい。また、こ
の絶縁膜パターンの大きさがあまり大きすぎると、絶縁
膜表面に多結晶膜が形成されて図1(h) の工程でアライ
メントマーカ形成領域の絶縁膜パターンが除去しにくく
なるので、選択成長の際にその表面上に多結晶が析出し
ない程度の大きさとする必要がある。
【0028】実施例2.図2は本発明の第2の実施例に
よるアライメントマーカの製造方法を示す断面工程図で
あり、図において、図1と同一符号は同一又は相当部分
であり、7はフォトレジストである。
【0029】上記第1の実施例と同様に、1回目のエピ
成長が終わったウエハ上の全面に、図2(a) に示すよう
に、絶縁膜3を成膜する。絶縁膜3の成膜の後、ウエハ
全面に、図2(b) に示すように、レジスト4を塗布す
る。この後、フォトリソグラフィー技術によって、図2
(c) に示すように、半導体レーザ形成領域にはリッジに
対応するストライプパターンを、アライメントマーカ形
成領域にはマーカ形状に対応したパターンをそれぞれ転
写する。
【0030】次に、このレジストパターンをマスクとし
て、図2(d) に示すように、絶縁膜3をエッチングす
る。この後、図2(e) に示すように、レジスト4を除去
する。そして従来例に示したのと同様の方法により、パ
ターニングされた絶縁膜3をマスクとして用いたエッチ
ングにより、図2(f) に示すように、エピ結晶成長層を
成形し、リッジ形状を形成する。
【0031】この後、2回目のエピ成長により、図2
(g) に示すように、N型GaAs埋め込み層5を形成す
る。そして、図2(h) に示すように、絶縁膜3を除去し
た後、3回目の結晶成長により、図2(i) に示すよう
に、P型GaAs第2コンタクト層を形成する。
【0032】以上、3回目の結晶成長工程までは、上記
第1の実施例と全く同様である。本第2の実施例では、
この後、以下の工程によりアライメントマーカを形成す
る。まず、3回目のエピ結晶成長後、図2(j) に示すよ
うに、アライメントマーカの領域以外の埋め込みリッジ
半導体レーザの領域をレジスト7で覆う。この後、レジ
スト7をマスクとして用いたエッチングにより、GaA
s層、即ち3回目にエピ成長したP型GaAs第2コン
タクト層6,N型GaAs埋め込み層5,及びP型Ga
As第1コンタクト層を選択的にエッチングして、図2
(f) の工程で形成したアライメントマーカの形状をした
リッジのAlGaAsからなる部分を突出させる。この
後、図2(l) に示すように、半導体レーザ形成領域を覆
っているレジスト7を除去することにより工程が完了す
る。
【0033】このように、本第2の実施例では、埋め込
みリッジ型半導体レーザの光導波路を構成するリッジを
形成するためのストライプ状パターンと同時にアライメ
ントマーカ形成領域に、前記ストライプ状パターンと所
定の位置関係を有する、アライメントマーカの形状に対
応した形状を有する絶縁膜パターンを形成し、このパタ
ーンを用いてアライメントマーカを形成するようにした
ので、識別が容易なアライメントマーカを、工程数をあ
まり増やすことなく製造できる。
【0034】また、上記第1の実施例において3回目の
結晶成長により表面が平坦になりすぎ、アライメントマ
ーカが検出しにくくなった場合でも、本第2の実施例で
説明した工程をつけ加えることにより、アライメントマ
ーカの形状がはっきり検出できるようになる。
【0035】なお、絶縁膜パターンの形状は特に示さな
かったが、上記第1の実施例と同様、絶縁膜パターンの
大きさがあまり大きすぎると、絶縁膜表面に多結晶膜が
形成されて図2(h) の工程でアライメントマーカ形成領
域の絶縁膜パターンが除去しにくくなるので、選択成長
の際にその表面上に多結晶が析出しない程度の大きさと
する必要がある。
【0036】実施例3.図3は本発明の第3の実施例に
よるアライメントマーカの製造方法を示す断面工程図で
ある。図において、図1と同一符号は同一又は相当部分
であり、8はフォトレジストである。2回目のエピ成長
までの工程は、上記第2の実施例の図2(a) 〜図2(g)
に示す工程と全く同じであるので、図3では2回目のエ
ピ成長工程後の工程図を示している。
【0037】以下、本実施例の工程を説明する。埋め込
み層5の成長後、図3(a) に示すように、アライメント
マーカ形成領域をレジスト8で覆う。次に、図3(b) に
示すように、半導体レーザ形成領域の絶縁膜3を除去す
る。この時、アライメントマーカ形成領域の絶縁膜3は
レジスト8に保護されていて除去されない。次に、図2
(c) に示すように、レジスト8を除去する。そして、図
3(d) に示すように、3回目のエピ成長によりP型Ga
Asコンタクト層6を形成する。以上の工程により、ア
ライメントマーカ形成領域には絶縁膜3からなるアライ
メントマーカが形成される。
【0038】このように、本第3の実施例においても、
上記第2の実施例と同様、埋め込みリッジ型半導体レー
ザの光導波路を構成するリッジを形成するためのストラ
イプ状パターンと同時にアライメントマーカ形成領域
に、前記ストライプ状パターンと所定の位置関係を有す
る、アライメントマーカの形状に対応した形状を有する
絶縁膜パターンを形成し、このパターンを用いてアライ
メントマーカを形成するようにしたので、識別が容易な
アライメントマーカを、工程数をあまり増やすことなく
製造できる。
【0039】上記第2の実施例においてアライメントマ
ーカと埋め込みリッジ半導体レーザの領域の段差が大き
くなりすぎた場合には、アライメントマーカにフォーカ
スを合わせると半導体レーザ形成領域上でピントがずれ
るという問題が生ずることが考えられる。本第3の実施
例ではアライメントマーカ部分に絶縁膜3が残ってお
り、段差が緩和されるので、上述のような第2の実施例
における問題は生じない。
【0040】また、絶縁膜上には結晶成長が生じないの
で、上記第1の実施例のように3回目の結晶成長により
表面が平坦になりすぎ、アライメントマーカが検出しに
くくなるということもない。また、本第3の実施例のよ
うにアライメントマーカ部分に絶縁膜3が残っていれ
ば、エピ成長層6との屈折率の違いによりアライメント
マーカのコントラストが鮮明になるため、アライメント
マーカの形状ははっきり検出できる。
【0041】なお、上記実施例では、絶縁膜パターンの
形状は特に示さなかったが、絶縁膜パターンの大きさが
あまり大きすぎると、絶縁膜表面に多結晶膜が形成され
て、アライメントマーカの検出精度が劣化するので、選
択成長の際にその表面上に多結晶が析出しない程度の大
きさとすることが望ましい。
【0042】実施例4.図4は本発明の第4の実施例に
よるアライメントマーカの製造方法を示す断面工程図で
ある。図1と同一符号は同一又は相当部分であり、9は
フォトレジストである。リッジ形成までの工程は、上記
第2の実施例の図2(a) 〜図2(f) に示す工程と全く同
じであるので、図4ではリッジ形成工程後の工程図を示
している。
【0043】以下、本実施例の工程を説明する。リッジ
形成後、図4(a) に示すように、半導体レーザ形成領域
をレジスト9で覆う。そして、図4(b) に示すように、
アライメントマーカ形成領域の絶縁膜3を除去する。こ
の時、半導体レーザ形成領域の絶縁膜3はレジスト9に
保護されていて除去されない。この後、図4(c) に示す
ように、レジスト9を除去する。次に、図4(d) に示す
ように、N型GaAs埋め込み層5を成長する。この
時、アライメントマーカ形成領域のリッジ上は絶縁膜に
よりマスクされていないため、リッジ上にも埋め込み層
5が成長され、リッジの形状に対応した突起が形成され
る。次に、図4(e) に示すように、リッジ半導体レーザ
形成領域の絶縁膜3を除去する。最後に、図4(f) に示
すように、3回目のエピ成長によりP型GaAs第2コ
ンタクト層6を形成する。ここで、アライメントマーカ
形成領域に成長されたコンタクト層6には埋め込み層5
により形成された段差に対応した突起が形成され、これ
が後工程において用いられるアライメントマーカとな
る。
【0044】このように、本第4の実施例においても、
上記第2,第3の実施例と同様、埋め込みリッジ型半導
体レーザの光導波路を構成するリッジを形成するための
ストライプ状パターンと同時にアライメントマーカ形成
領域に、前記ストライプ状パターンと所定の位置関係を
有する、アライメントマーカの形状に対応した形状を有
する絶縁膜パターンを形成し、このパターンを用いてア
ライメントマーカを形成するようにしたので、識別が容
易なアライメントマーカを、工程数をあまり増やすこと
なく製造できる。
【0045】上記第1の実施例では、3回目の結晶成長
により成長されるエピ成長層6が厚く形成される場合に
は、表面が平坦になりすぎ、アライメントマーカが検出
しにくくなる。また、上記第3の実施例のようにアライ
メントマーカ部分に絶縁膜3が残っていても、エピ成長
層6の成長層厚が厚くなった場合には、成長層6が絶縁
膜3を覆って開口部が狭くなり、アライメントマーカの
検出精度が劣化することが考えられる。これに対し、本
第4の実施例では、3回目のエピ成長につれてアライメ
ントマーカの形状自体は大きくなっていくので、アライ
メントマーカの形状がはっきり検出できるようになる。
【0046】実施例5.図5は本発明の第5の実施例に
よるアライメントマーカの製造方法を示す断面工程図で
ある。図において、図1と同一符号は同一又は相当部分
である。本実施例は、アライメントマーカ形成領域に設
ける絶縁膜パターン間の距離を小さくして、埋め込み層
5が異常成長により、他の埋め込み部分より盛り上がる
現象を利用し、コントラストをつけアライメントマーカ
検出を容易にしようとするものである。異常成長とは、
絶縁膜のストライプの間隔を5μm以下に近づけると、
その間の結晶成長が異常に促進され、周囲部分より高く
なることである。
【0047】以下、本実施例の工程を説明する。上記第
1〜第4の実施例と同様に、1回目のエピ成長が終わっ
たウエハ上の全面に、図5(a) に示すように、絶縁膜3
を成膜する。絶縁膜3の成膜の後、ウエハ全面に、図5
(b) に示すように、レジスト4を塗布する。この後、フ
ォトリソグラフィー技術によって、図5(c) に示すよう
に、半導体レーザ形成領域にはリッジに対応するストラ
イプパターンを、アライメントマーカ形成領域にはその
幅が比較的広い、例えば50μm程度であり、充分狭い
間隔、例えば5μm以下の間隔で並列して配置されたパ
ターンをそれぞれ転写する。
【0048】次に、このレジストパターンをマスクとし
て、図5(d) に示すように、絶縁膜3をエッチング成形
する。この後、図5(e) に示すように、レジスト4を除
去する。そして従来例に示したのと同様の方法により、
パターニングされた絶縁膜3をマスクとして用いたエッ
チングにより、図5(f) に示すように、エピ結晶成長層
を成形し、リッジ形状を形成する。
【0049】この後、2回目のエピ成長により、図5
(g) に示すように、N型GaAs埋め込み層5を形成す
る。ここで、図5(g) に示すようにアライメントマーカ
形成領域のリッジ間の領域は他の領域に比して結晶成長
の速度が速く、N型GaAs埋め込み層5が厚く形成さ
れる。そして、図5(h) に示すように、絶縁膜3を除去
すると、アライメントマーカ形成領域のリッジ間の領域
にN型GaAs埋め込み層5が突出した形状となる。こ
の後、3回目の結晶成長により、図5(i) に示すよう
に、P型GaAs第2コンタクト層を形成する。アライ
メントマーカ形成領域に成長されたコンタクト層6には
埋め込み層5の突出部に対応した突起が形成され、これ
が後工程において用いられるアライメントマーカとな
る。
【0050】このように、本第5の実施例においては、
埋め込みリッジ型半導体レーザの光導波路を構成するリ
ッジを形成するためのストライプ状パターンと同時にア
ライメントマーカ形成領域に、前記ストライプ状パター
ンと所定の位置関係を有する、アライメントマーカの形
状に対応した形状を有する絶縁膜パターンを形成し、こ
のパターンを用いてアライメントマーカを形成するよう
にしたので、識別が容易なアライメントマーカを、工程
数を全く増やすことなく製造できる。
【0051】実施例6.図6は本発明の第6の実施例に
よるアライメントマーカの製造方法を示す断面工程図で
ある。図において、図1と同一符号は同一又は相当部分
であり、10は第1の絶縁膜、11はフォトレジスト、
12は第1の絶縁膜と材質が異なり第1の絶縁膜と選択
エッチングが可能な第2の絶縁膜、13はフォトレジス
トパターンである。
【0052】以下、本実施例の工程を説明する。まず、
1回目のエピ成長が終わったウエハ上に全面に、図6
(a) に示すように、第1の絶縁膜10を成膜し、さらに
第1の絶縁膜10上にフォトレジスト11を塗布する。
ここで第1の絶縁膜10としては例えばSiO膜を用い
る。SiO膜は例えばプラズマCVD法により成膜す
る。次に、図6(b) に示すように、半導体レーザ形成領
域の部分のレジストを除去する。この後、レジスト11
をマスクとして用いたエッチングにより、図6(c)に示
すように、半導体レーザ形成領域の第1の絶縁膜10を
除去する。次に、図6(d) に示すように、アライメント
マーカ形成領域に残った第1の絶縁膜10上のレジスト
11を除去する。次に第1の絶縁膜10とは膜種の異な
る第2の絶縁膜12を、図6(e) に示すように、ウエハ
全面に成膜する。ここで第2の絶縁膜12としては例え
ばSiN膜を用いる。SiN膜は例えばECRCVD法
により成膜する。この後、第2の絶縁膜12上にフォト
レジストを塗布し、フォトリソグラフィー技術によって
半導体レーザ形成領域にはリッジに対応するストライプ
パターンを、アライメントマーカ形成領域にはアライメ
ントマーカの形状に対応したパターンを転写し、図6
(f) に示すように、フォトレジストパターン13を形成
する。
【0053】このレジストパターン13をエッチングマ
スクとして、図6(g) に示すように、第1,第2の絶縁
膜10,12をエッチングする。この後、図6(h) に示
すように、絶縁膜上のレジスト13を除去する。そし
て、パターニングされた絶縁膜10,12をマスクとし
て用いたエッチングにより、図6(i) に示すように、エ
ピ結晶成長層2を成形し、リッジ形状を形成する。
【0054】この後、2回目のエピ成長により、図6
(j) に示すように、N型GaAs埋め込み層5を成長す
る。次に、第2の絶縁膜12のみを選択的にエッチング
可能なエッチャントを用いて、図6(k) に示すように、
第1の絶縁膜10を残し、第2の絶縁膜12のみを除去
する。上述のように、第1の絶縁膜としてSiO膜、第
2の絶縁膜としてSiN膜を用いた場合は、選択エッチ
ングのエッチャントとしてバッファードフッ酸を用いる
ことができる。この後、図6(l) に示すように、3回目
のエピ成長によりP型GaAsコンタクト層6を形成す
る。以上の工程により、アライメントマーカ形成領域に
は第1の絶縁膜10からなるアライメントマーカが形成
される。
【0055】本第6の実施例により製造されるアライメ
ントマーカは、上記第3の実施例により製造されるアラ
イメントマーカと同じ構造である。上記第3の実施例で
は、図3(a) の工程において、埋め込み成長層5の全面
にレジスト8を塗布するが、結晶成長する面上にレジス
トが付着すると、その部分上に成長した結晶成長層の品
質が悪くなり、素子の信頼性に悪影響を及ぼす。一方、
本第6の実施例では、2種類の絶縁膜10,12を用
い、第2の絶縁膜12を第3の実施例におけるレジスト
8の代用として使用する構成としているので、埋め込み
成長層5表面にレジストが付着することを回避でき、上
記第3の実施例と同じ構造上の利点を有するアライメン
トマーカを、埋め込みリッジ半導体レーザの品質を劣化
させることなく製造することができる。
【0056】実施例7.図7は本発明の第7の実施例に
よるアライメントマーカの製造方法を示す断面工程図で
ある。図において、図1と同一符号は同一又は相当部分
であり、14は絶縁膜、15,16はフォトレジストで
ある。
【0057】以下、本実施例の工程を説明する。まず、
1回目のエピ成長が終わったウエハ上に全面に、図7
(a) に示すように、絶縁膜14を成膜し、さらに絶縁膜
14上にフォトレジスト15を塗布する。次に、図7
(b) に示すように、アライメントマーカ形成領域の部分
のレジストを除去する。この後、レジスト15をマスク
として用いたエッチングにより、図7(c) に示すよう
に、アライメントマーカ形成領域の絶縁膜14を除去す
る。次に、図7(d) に示すように、半導体レーザ形成領
域に残った絶縁膜14上のレジスト15を除去する。次
に、フォトレジスト16を、図7(e) に示すように、ウ
エハ全面に塗布する。次に、フォトリソグラフィー技術
によって半導体レーザ形成領域にはリッジに対応するス
トライプパターンを、アライメントマーカ形成領域には
アライメントマーカの形状に対応したパターンを転写
し、図7(f) に示すように、フォトレジストパターンを
形成する。
【0058】次に、このレジストパターンをエッチング
マスクとして、図7(g) に示すように、半導体レーザ形
成領域上の絶縁膜14をエッチング成形する。この後、
絶縁膜14、及びフォトレジスト16をマスクとして用
いたエッチングにより、図7(h) に示すように、エピ結
晶成長層2を成形し、リッジ形状を形成する。エッチン
グ工程の後、図7(i) に示すように、フォトレジスト1
6を除去する。
【0059】この後、2回目のエピ成長により、図7
(j) に示すように、N型GaAs埋め込み層5を成長す
る。この時、アライメントマーカ形成領域のリッジ上は
絶縁膜によりマスクされていないため、リッジ上にも埋
め込み層5が成長され、リッジの形状に対応した突起が
形成される。次に、図7(k) に示すように、絶縁膜14
を除去し、この後、図7(l) に示すように、3回目のエ
ピ成長によりP型GaAsコンタクト層6を形成する。
ここで、アライメントマーカ形成領域に成長されたコン
タクト層6には埋め込み層5により形成された段差に対
応した突起が形成され、これが後工程において用いられ
るアライメントマーカとなる。
【0060】上記第4の実施例では、図4(a) の工程に
おいて、埋め込み成長前のウエハ表面全面にレジストを
塗布するが、結晶成長する面上にレジストが付着する
と、その部分上に成長した結晶成長層の品質が悪くな
り、素子の信頼性に悪影響を及ぼす。一方、本第7の実
施例では、図7(d) の工程で予めアライメントマーカと
なる部分の絶縁膜14を除去し、アライメントマーカの
形状はレジストのパターンのみで構成するようにしてい
るので、上記第4の実施例の図4(a) のようなアライメ
ントマーカ部分の絶縁膜を除去する工程を回避できるた
め、埋め込み成長層5表面にレジストが付着することを
回避でき、上記第4の実施例と同じ構造上の利点を有す
るアライメントマーカを、埋め込みリッジ半導体レーザ
の品質を劣化させることなく製造することができる。
【0061】実施例8.図8は本発明の第8の実施例に
よるアライメントマーカの製造方法を示したものであ
る。図において、図1と同一符号は同一又は相当部分で
あり、17はフォトレジストである。2回目のエピ成長
までの工程は、上記第2の実施例の図2(a) 〜図2(g)
に示す工程と全く同じであるので、図8では2回目のエ
ピ成長工程後の工程図を示している。
【0062】以下、本実施例の工程を説明する。埋め込
み層5の成長後、図8(a) に示すように、半導体レーザ
形成領域をレジスト17で覆う。次に、図8(b) に示す
ように、レジスト17をエッチングマスクにして埋め込
み層5をエッチングする。この後、図8(c) に示すよう
に、レジスト17を除去する。さらに、図8(d) に示す
ように、半導体レーザ形成領域及びアライメントマーカ
形成領域の絶縁膜3を除去する。そして、図8(e) に示
すように、3回目のエピ成長によりP型GaAsコンタ
クト層6を形成する。ここで、アライメントマーカ形成
領域に成長されたコンタクト層6にはリッジの段差に対
応した突起が形成され、これが後工程において用いられ
るアライメントマーカとなる。
【0063】このように、本第8の実施例においても、
上記他の実施例と同様、埋め込みリッジ型半導体レーザ
の光導波路を構成するリッジを形成するためのストライ
プ状パターンと同時にアライメントマーカ形成領域に、
前記ストライプ状パターンと所定の位置関係を有する、
アライメントマーカの形状に対応した形状を有する絶縁
膜パターンを形成し、このパターンを用いてアライメン
トマーカを形成するようにしたので、識別が容易なアラ
イメントマーカを、工程数をあまり増やすことなく製造
できる。
【0064】また、上記第4,第7の実施例では埋め込
み層5の成長時,および第2コンタクト層6の成長時に
マーカ部分の形状変化を受けるが、本第8の実施例で
は、アライメントマーカの形状は第2コンタクト層6を
エピ成長する時に形状変化を受けるだけなので、アライ
メントマーカ形状の変化が少ないため、フォトマスク設
計時などでパターンの形状を決めやすいというメリット
がある。また、エピ層厚を変更するときもアライメント
マーカの形状変化の影響を最小限に抑えることができ
る。
【0065】実施例9.図9は本発明の第9の実施例に
よるアライメントマーカの製造方法を示したものであ
る。図において、図1と同一符号は同一又は相当部分で
あり、18は第3の絶縁膜、19はフォトレジスト、2
0は第3の絶縁膜と材質が異なり第3の絶縁膜と選択エ
ッチングが可能な第4の絶縁膜、21はフォトレジスト
である。
【0066】以下、本実施例の工程を説明する。まず、
1回目のエピ成長が終わったウエハ上に全面に、図9
(a) に示すように、第3の絶縁膜18を成膜し、さらに
絶縁膜18上にフォトレジスト19を塗布する。次に、
図9(b) に示すように、アライメントマーカ形成領域の
部分のレジストを除去する。この後、レジスト19をマ
スクとして用いたエッチングにより、図9(c) に示すよ
うに、アライメントマーカ形成領域の第3の絶縁膜18
を除去する。次に、図9(d) に示すように、半導体レー
ザ形成領域に残った第3の絶縁膜18上のレジスト19
を除去する。
【0067】次に、第3の絶縁膜18とは膜種の異なる
第4の絶縁膜20を、図9(e) に示すように、ウエハ全
面に成膜する。そして、図9(f) に示すように、第4の
絶縁膜20上にレジスト21を塗布する。次に、フォト
リソグラフィー技術によって半導体レーザ形成領域には
リッジに対応するストライプパターンを、アライメント
マーカ形成領域にはアライメントマーカの形状に対応し
たパターンを転写し、図9(g) に示すように、フォトレ
ジストパターンを形成する。次に、このレジストパター
ンをエッチングマスクとして、図9(h) に示すように、
第4の絶縁膜20、及び第3の絶縁膜18をエッチング
成形する。そして、フォトレジストパターン21を除去
した後、図9(i) に示すように、絶縁膜18,20をマ
スクとして用いたエッチングにより、エピ結晶成長層2
を成形し、リッジ形状を形成する。この後、第4の絶縁
膜20のみを選択的にエッチング可能なエッチャントを
用いて、図9(j) に示すように、第3の絶縁膜18を残
し、第4の絶縁膜20のみを除去する。次に、2回目の
エピ成長により、図9(k) に示すように、N型GaAs
埋め込み層5を成長する。この時、アライメントマーカ
形成領域のリッジ上の絶縁膜は除去されているので、リ
ッジ上にも埋め込み層5が成長され、リッジの形状に対
応した突起が形成される。次に、絶縁膜18を除去し、
この後、図9(l) に示すように、3回目のエピ成長によ
りP型GaAsコンタクト層6を形成する。ここで、ア
ライメントマーカ形成領域に成長されたコンタクト層6
には埋め込み層5により形成された段差に対応した突起
が形成され、これが後工程において用いられるアライメ
ントマーカとなる。
【0068】本第9の実施例により製造されるアライメ
ントマーカは、上記第7の実施例により製造されるアラ
イメントマーカと同じ構造である。上記第7の実施例の
図3(e) の工程においてはエピ結晶成長層2上に直接レ
ジストを塗布するが、第6の実施例の説明でも述べたよ
うに、結晶成長する面上にレジストが付着して残留する
と、その部分上に成長した結晶成長層の品質が悪くな
る。第7の実施例では、レジストが塗布されるのはアラ
イメントマーカ形成領域であるが、この領域での結晶品
質の劣化が半導体レーザ形成領域の結晶品質に影響を及
ぼし、素子特性の劣化を生ぜしめることも考えられる。
一方、本第9の実施例では、2種類の絶縁膜18,20
を用い、第4の絶縁膜20を第7の実施例におけるレジ
スト16の代用として使用する構成としているので、結
晶成長する面上にレジストが付着して残留することを回
避でき、上記第3の実施例と同じ構造上の利点を有する
アライメントマーカを、半導体レーザの素子特性の劣化
を生ぜしめることなく製造することができる。
【0069】なお、上記第1〜第9の実施例では、埋め
込みリッジ型の半導体レーザを製造する場合に適用した
ものについて説明したが、製造される半導体光素子がこ
れ以外のものであっても、該素子の製造方法が複数のエ
ピタキシャル成長工程、絶縁膜パターンを用いたエッチ
ングにより光導波路構造を形成する工程、及び該絶縁膜
パターンを用いた選択成長により上記光導波路構造を埋
め込む工程を有するものであれば、本発明を適用するこ
とができ、上記各実施例と同様の、即ち、光導波路スト
ライプと所定の位置関係を有する、識別が容易なアライ
メントマーカを、工程数をあまり、あるいは全く増やす
ことなく製造することができるという効果を奏する。
【0070】また、上記第1〜第9の実施例では、Ga
As系の半導体光素子について説明したが、本発明はこ
れ以外の材料系で構成される半導体光素子を製造する際
にも適用することができることは言うまでもない。
【0071】実施例10.図10は第1〜第9の実施例
による半導体光素子製造用アライメントマーカの製造方
法によりウエハのアライメントマーカ形成領域に形成さ
れるアライメントマーカの形状の一例およびこのアライ
メントマーカを用いたマスクアライメントを説明するた
めの図である。図において、30はウエハ、31はウエ
ハ上に形成されたアライメントマーカ、40は転写マス
ク、41は転写マスク上のアライメントマーカである。
【0072】ウエハ上のアライメントマーカ31は幅1
0μmのストライプ状領域から構成されており、全体と
して十字の形をなしている。このマーカの十字の中心軸
に水平方向は、例えばGaAs結晶の場合〔011〕あ
るいは〔01/1〕の劈開面方向に正確に合わせる。一
方、転写マスク40側には、図10(b) に示すように、
アライメントマーカ31と相似形で、やや大きめの開口
部を有するアライメントマーカ41を形成しておけば、
図10(c) に示すように重ね合わせることによって劈開
方向に正確にアライメントできる。
【0073】また、本実施例では、完成したアライメン
トマーカの形状は幅10μmのストライプ状領域から構
成されており、このアライメントマーカを製造する際
に、アライメントマーカの形状に対応する絶縁膜パター
ン上に多結晶の析出が生じないので、高品位のアライメ
ントマーカを容易に製造できる。
【0074】実施例11.図11は第1〜第9の実施例
による半導体光素子製造用アライメントマーカの製造方
法によりウエハのアライメントマーカ形成領域に形成さ
れるアライメントマーカの形状の他の例およびこのアラ
イメントマーカを用いたマスクアライメントを説明する
ための図である。図において、図10と同一符号は同一
又は相当部分である。
【0075】このマーカは幅10μmのストライプ状領
域から構成されており、全体として十字の形をなしてい
る。このマーカの十字の中心軸に水平方向は、例えばG
aAs結晶の場合〔011〕あるいは〔01/1〕の劈
開面方向から45°の方向をなしている。本実施例にお
いても、上記第10の実施例と同様、転写マスク40側
には、図11(b) に示すように、アライメントマーカ3
1と相似形で、やや大きめの開口部を有するアライメン
トマーカ41を形成しておけば、図11(c) に示すよう
に重ね合わせることによって正確にアライメントでき
る。
【0076】図20は〔011〕方向の辺と〔01/
1〕方向の辺で構成されたパターンをマスクとしてウエ
ットエッチングでリッジを形成した場合のリッジ形状を
説明するための図であり、図20(a) はウエハの上面
図、図20(b) は図20(a) 中のXXb−XXb線における
断面図、図20(c) は図20(a) 中のXXc−XXc線にお
ける断面図である。また、図21は〔011〕方向又は
〔01/1〕方向から45°ずれた方向の辺で構成され
たパターンをマスクとしてウエットエッチングでリッジ
を形成した場合のリッジ形状を説明するための図であ
り、図21(a) はウエハの上面図、図21(b) は図21
(a) 中の XXIb− XXIb線における断面図、図21(c)
は図21(a) 中の XXIc− XXIc線における断面図であ
る。
【0077】上記第10の実施例のように、アライメン
トマーカを〔011〕方向の辺と〔01/1〕方向の辺
を有する形状とした場合、例えばウェットエッチングで
リッジを形成する場合、〔011〕方向では図20(b)
に示すようにリッジは順メサ、即ち断面は台形の形状と
なるが、〔01/1〕方向では図20(c) に示すように
リッジは逆メサ、即ち断面は逆台形の形状となる。この
結果、その後の埋め込み成長時の埋め込まれかたが異な
るので、ストライプ方向の違いにより最終的な幅が異な
ったものとなり、マスクアライメント精度が劣化する可
能性がある。
【0078】一方、本第11の実施例のように、アライ
メントマーカを〔011〕方向又は〔01/1〕方向の
から45°ずれた方向の辺を有する形状とすれば、ウェ
ットエッチングで形成されたリッジの側面は、図21
(b) ,図21(c) に示すように、すべて垂直に、即ち、
いずれの方向のリッジストライプの断面も矩形となる。
【0079】従って、ストライプの埋め込まれかたは同
じなので、ストライプ方向によってストライプ幅の変化
は生じることはない。上記第1,及び第3〜第9の実施
例によるアライメントマーカの製造方法においては、い
ずれも第2のコンタクト層6の層厚によってマーカの大
きさが変化するが、この場合でも、本第11の実施例の
ようなマーカ形状とすれば、マーカは相似形状で変化す
るので、マスクアライメント精度の大きな劣化を防止で
きる。
【0080】実施例12.図12は第1〜第9の実施例
による半導体光素子製造用アライメントマーカの製造方
法によりウエハのアライメントマーカ形成領域に形成さ
れるアライメントマーカの形状の他の例およびこのアラ
イメントマーカを用いたマスクアライメントを説明する
ための図である。
【0081】このマーカは幅10μmのストライプ状領
域から構成されており、全体として正方形の形をなして
いる。このマーカの正方形の2対の対角線は、例えばG
aAs結晶の場合、それぞれ〔011〕,〔01/1〕
方向に正確に合うようにする。この方向にマーカを形成
することで、ストライプ方向によってストライプ幅の変
化が生じることを防止でき、アライメントマーカの形状
が3回目のエピ成長で変化する場合にもマーカを相似形
状で変化させることができることは、上記第11の実施
例と同様である。また、本実施例では、転写マスク41
側には、十字のスリットを有するアライメントマーカ4
1を形成しておけば、図12(c) に示すように重ね合わ
せることによって正確にアライメントできる。
【0082】また、本実施例では、ウエハ側アライメン
トマーカ31と転写マスク側アライメントマーカ41を
それぞれ正方形のマーカと十字スリットを有する形状の
マーカとしており、また、ウエハ側アライメントマーカ
31のウエハ上での向きを、上述のようにアライメント
マーカの形状が3回目のエピ成長で変化する場合にもマ
ーカは相似形状で変化させることができる向きとしてい
るので、アライメントマーカの大きさが3回目のエピ成
長で極端に変化した場合であっても、マスクアライメン
ト精度の劣化は殆ど生じないという利点がある。
【0083】実施例13.図13は第1〜第9の実施例
による半導体光素子製造用アライメントマーカの製造方
法によりウエハのアライメントマーカ形成領域に形成さ
れるアライメントマーカの形状の他の例およびこのアラ
イメントマーカを用いたマスクアライメントを説明する
ための図である。
【0084】本実施例のマーカは実施例12のマーカが
図のような配置で複数個配置されている。それぞれの正
方形の対角線の方向は互いに一致し、例えばGaAs結
晶の場合、それぞれ〔011〕,〔01/1〕方向に正
確に合うようにしている。従って、上記第11,第12
の実施例と同様、ストライプ方向によってストライプ幅
の変化が生じることを防止でき、アライメントマーカの
形状が3回目のエピ成長で変化する場合にもマーカを相
似形状で変化させることができる。本実施例において
も、転写マスク41側には、十字のスリットを有するア
ライメントマーカ41を形成しておけば、図13(c) に
示すように重ね合わせることによって正確にアライメン
トできる。
【0085】上記第13の実施例のマーカでは、3回目
のエピ成長によりマーカの大きさが変化して、十字スト
ライプに対して小さくなりすぎた場合にアライメントが
困難になる。
【0086】本実施例によるマーカでは、複数個の正方
形で形成されており、各々の正方形を任意の間隔に配置
することにより個々のマーカの大きさが小さくなっても
マーカ全体として大きなサイズが保存されるため、アラ
イメント精度の劣化は殆ど生じないという利点がある。
【0087】実施例14.図14は第1及び第3〜第9
の実施例による半導体光素子製造用アライメントマーカ
の製造方法により形成されるアライメントマーカを用い
たマスクアライメント方法の一実施例を説明するための
図である。
【0088】上記第1及び第3〜第9の実施例による半
導体光素子製造用アライメントマーカの製造方法を用い
てウエハ上にアライメントマーカを形成する場合、2回
目または3回目の結晶成長時にエピ成長される結晶層の
層厚に応じてアライメントマーカの形状が変化する。こ
こで、上記第11〜第13の実施例において説明したよ
うに、例えばGaAs結晶の場合、アライメントマーカ
を〔011〕方向又は〔01/1〕方向のから45°ず
れた方向の辺を有する形状とすれば、アライメントマー
カの形状変化は、相似形状での変化となる。即ち、上記
第1及び第3〜第9の実施例による半導体光素子製造用
アライメントマーカの製造方法を用いて形成されるアラ
イメントマーカの形状が、図14(a) に示すように、
〔011〕方向又は〔01/1〕方向のから45°ずれ
た方向の辺を有する正方形である場合には、アライメン
トマーカは正方形の形状を保ったまま、そのサイズが変
化する。
【0089】本実施例では、転写マスク側には、図14
(b) に示すように、点対称の中心が相似変形の中心とな
るように重ね合わせて配置した複数のサイズの異なる正
方形の辺の一部で構成した形状の開口を有するアライメ
ントマーカを形成する。
【0090】転写マスク側に上述のような形状のアライ
メントマーカ41を設ければ、ウエハ側のアライメント
マーカ31のサイズが変化しても、このウエハ側のアラ
イメントマーカ31に最も合わせやすいサイズの正方形
の辺の一部を使用して、図14(c) に示すようにマスク
合わせを行なうことにより、精度よくマスク合わせする
ことができるので、ウエハ側のアライメントマーカのサ
イズが変化してもアライメント精度は悪くならない。
【0091】実施例15.図15は第1及び第3〜第9
の実施例による半導体光素子製造用アライメントマーカ
の製造方法により形成されるアライメントマーカを用い
たマスクアライメント方法の他の実施例を説明するため
の図である。
【0092】上記第14の実施例では、ウエハ側の一つ
のアライメントマーカ形成領域に一つのアライメントマ
ーカを形成したが、図15(a) に示すように、ウエハ側
の一つのアライメントマーカ形成領域に同一形状の複数
のアライメントマーカを形成し、転写マスク側には、図
15(b) に示すように、ウエハ側の各アライメントマー
カに対応した位置に、ウエハ側のアライメントマーカと
相似形状の、それぞれサイズの異なる開口を有するアラ
イメントマーカ41を形成するようにしてもよく、図1
5(c) に示すように最も合わせやすいサイズのアライメ
ントマーカ41を用いてマスク合わせを行なうことによ
り、精度よくマスク合わせすることができるので、上記
第14の実施例と同様の効果が得られる。
【0093】なお、上記第14,第15の実施例ではア
ライメントマーカの形状を正方形としたが、上記第1及
び第3〜第9の実施例による半導体光素子製造用アライ
メントマーカの製造方法を用いて製造した場合に、2回
目または3回目の結晶成長時にエピ成長される結晶層の
層厚に応じて相似形状で変化する形状であれば、どのよ
うな形状であってもよい。
【0094】また、上記第11〜第15の実施例では、
GaAs結晶のエッチング形状で説明したが、エッチン
グされる半導体層がこれ以外の半導体材料からなる場合
であっても、そのエッチング形状の結晶方位依存性に応
じて、マスクパターンのストライプ方向を、このパター
ンをマスクとして用いて半導体層をウエットエッチング
したときに、リッジの側壁がすべて垂直となるような方
向とすることにより、上記実施例と同様の効果が得られ
ることは言うまでもない。
【0095】
【発明の効果】本発明の請求項1に係るアライメントマ
ーカは、化合物半導体層をエピタキシャル成長したウエ
ハ上の、ウエハ側アライメントマーカ形成領域に位置
し、上記化合物半導体層の結晶方位に対して所定の方位
関係を有することによって、全ての側壁が垂直であり、
かつ、転写マスク側アライメントマーカの形状を相似変
形した形状を呈する上記化合物半導体層からなる段差構
造と、当該段差構造の表面に該転写マスク側アライメン
トマーカの形状と相似形状を保持しつつ形成された化合
物半導体エピタキシャル成長層と、を備えるようにし
た。これにより、その仕上がり形状がエッチングマスク
の形状と相似になり、その結果、転写マスク上のアライ
メントマーカとも形状が相似になることから、マスクア
ライメント精度の良いアライメントマーカになる。 本発
明の請求項2に係るマスクアライメント方法は、請求項
1記載のウエハ側アライメントマーカを用いてマスクア
ライメントを行なう方法であって、上記転写マスク側に
は、上記ウエハ側アライメントマーカに対応する位置
に、その点対称の中心を相似変形の中心として、上記マ
スク側アライメントマーカの形状をそれぞれ異なるサイ
ズに相似変形した複数の形状の各複数の辺の一部から構
成される形状の開口を有するアライメントマーカを形成
しておくようにした。これにより、ウエハ側アライメン
トマーカがその製造時において形状が変化した場合にお
いても、高い精度でマスクアライメントできる。 本発明
の請求項3に係るマスクアライメント方法は、請求項1
記載のウエハ側アライメントマーカを用いてマスクアラ
イメントを行なう方法であって、上記ウエハ側アライメ
ントマーカとして、同一形状の複数のアライメントマー
カを形成しておき、上記転写マスク側には、上記複数の
ウエハ側アライメントマーカに対応する位置に上記マス
ク側アライメントマーカの形状をそれぞれ異なるサイズ
に相似変形した形状の開口を有するアライメントマーカ
を形成しておくようにした。これにより、ウエハ側アラ
イメントマーカがその製造時において形状が変化した場
合においても、高い精度でマスクアライメントできる。
本発明の請求項4に係るウエハ側アライメントマーカ製
作方法は、ウエハ上に 化合物半導体層をエピタキシャル
成長する工程と、上記ウエハの半導体光素子形成領域に
光導波路を形成するための絶縁膜からなるストライプ状
パターンを形成すると同時に、ウエハ側アライメントマ
ーカ形成領域に、化合物半導体層の結晶方位に対して所
定の方位関係を有し、かつ、転写マスク側アライメント
マーカの形状と相似形状を呈する絶縁膜からなるアライ
メントマーカパターンをエッチングによって形成する工
程と、少なくとも、当該アライメントマーカパターンを
エッチングマスクとして当該ウエハ側アライメントマー
カ形成領域にエピタキシャル成長した上記化合物半導体
層をウエットエッチングにより、上記所定の方位関係を
有することによって、段差構造の側壁が全て垂直となる
ように成形する工程と、当該アライメントマーカパター
ンに対して相似形を保持しながら当該ウエハ側アライメ
ントマーカ形成領域の上記化合物半導体層の表面にさら
に化合物半導体層をエピタキシャル成長させる工程と、
を含んでなる。これにより、ウエハ側アライメントマー
カの仕上がり形状がエッチングマスクの形状と相似にな
り、その結果、転写マスク上のアライメントマーカとも
形状が相似になることから、マスクアライメント精度の
良いアライメントマーカを製作することができる
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図2】本発明の第2の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図3】本発明の第3の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図4】本発明の第4の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図5】本発明の第5の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図6】本発明の第6の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図7】本発明の第7の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図8】本発明の第8の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図9】本発明の第9の実施例による半導体光素子製造
用アライメントマーカの製造方法を示す図である。
【図10】第1〜第9の実施例による半導体光素子製造
用アライメントマーカの製造方法によりウエハのアライ
メントマーカ形成領域に形成されるアライメントマーカ
の形状の一例およびこのアライメントマーカを用いたマ
スクアライメントを説明するための図である。
【図11】第1〜第9の実施例による半導体光素子製造
用アライメントマーカの製造方法によりウエハのアライ
メントマーカ形成領域に形成されるアライメントマーカ
の形状の他の例およびこのアライメントマーカを用いた
マスクアライメントを説明するための図である。
【図12】第1〜第9の実施例による半導体光素子製造
用アライメントマーカの製造方法によりウエハのアライ
メントマーカ形成領域に形成されるアライメントマーカ
の形状の他の例およびこのアライメントマーカを用いた
マスクアライメントを説明するための図である。
【図13】第1〜第9の実施例による半導体光素子製造
用アライメントマーカの製造方法によりウエハのアライ
メントマーカ形成領域に形成されるアライメントマーカ
の形状の他の例およびこのアライメントマーカを用いた
マスクアライメントを説明するための図である。
【図14】第1及び第3〜第9の実施例による半導体光
素子製造用アライメントマーカの製造方法により形成さ
れるアライメントマーカを用いたマスクアライメント方
法の一実施例を説明するための図である。
【図15】第1及び第3〜第9の実施例による半導体光
素子製造用アライメントマーカの製造方法により形成さ
れるアライメントマーカを用いたマスクアライメント方
法の他の実施例を説明するための図である。
【図16】埋め込みリッジ型の半導体レーザを示す斜視
図である。
【図17】図16に示す埋め込みリッジ型の半導体レー
ザの製造フローを示す斜視図である。
【図18】丸形のウエハのアライメントマーカを説明す
るための図である。
【図19】丸形ウエハにおけるマスクアライメントを説
明するための図である。
【図20】〔011〕方向の辺と〔01/1〕方向の辺
で構成されたパターンをマスクとしてウエットエッチン
グでリッジを形成した場合のリッジ形状を説明するため
の図である。
【図21】〔011〕方向又は〔01/1〕方向から4
5°ずれた方向の辺で構成されたパターンをマスクとし
てウエットエッチングでリッジを形成した場合のリッジ
形状を説明するための図である。
【符号の説明】
1 N型GaAs基板 2 レーザ積層構造 3 絶縁膜 4 フォトレジスト 5 N型GaAs埋め込み層 6 P型GaAs第2コンタクト層 7 フォトレジスト 8 フォトレジスト 9 フォトレジスト 10 第1の絶縁膜 11 フォトレジスト 12 第2の絶縁膜 13 フォトレジストパターン 14 絶縁膜 15 フォトレジスト 16 フォトレジスト 17 フォトレジスト 18 第3の絶縁膜 19 フォトレジスト 20 第4の絶縁膜 21 フォトレジスト 30 ウエハ 31 ウエハ上のアライメントマーカ 40 転写マスク 41 転写マスク上のアライメントマーカ 101 N型GaAs基板 102 N型Al0.5 Ga0.5 Asクラッド層 103 GaAs/Al0.2 Ga0.8 As多重量子井
戸活性層 104 P型Al0.5 Ga0.5 Asクラッド層 105 P型GaAs第1コンタクト層 106 リッジ構造 107 N型GaAs電流閉じ込め層 108 P型GaAs第2コンタクト層 109 N電極 110 P電極 111 リッジマスク用絶縁膜 112 丸形GaAsウエハ 113 オリフラ 114 ウエハ上のアライメントマーカ 115 転写マスク上のアライメントマーカ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−23618(JP,A) 特開 平4−119680(JP,A) 特開 平4−307791(JP,A) 特開 平5−36584(JP,A) 特開 昭49−29986(JP,A) 特開 昭51−147179(JP,A) 特開 昭60−77421(JP,A) 特開 昭60−201628(JP,A) 特開 昭62−247527(JP,A) 特開 昭63−80528(JP,A) 特開 昭64−73718(JP,A) 実開 昭61−238(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 9/00 H01S 5/30

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 化合物半導体層をエピタキシャル成長し
    たウエハ上の、ウエハ側アライメントマーカ形成領域に
    位置し、上記化合物半導体層の結晶方位に対して所定の
    方位関係を有することによって、全ての側壁が垂直であ
    り、かつ、転写マスク側アライメントマーカの形状を相
    似変形した形状を呈する上記化合物半導体層からなる段
    差構造と、 当該段差構造の表面に該転写マスク側アライメントマー
    カの形状と相似形状を保持しつつ形成された化合物半導
    体エピタキシャル成長層と、 を備えたことを特徴とするウエハ側アライメントマー
    カ。
  2. 【請求項2】 請求項1記載のウエハ側アライメントマ
    ーカを用いてマスクアライメントを行なう方法であっ
    、上記転写マスク側には、上記ウエハ側アライメント
    マーカに対応する位置に、その点対称の中心を相似変形
    の中心として、上記マスク側アライメントマーカの形状
    をそれぞれ異なるサイズに相似変形した複数の形状の各
    複数の辺の一部から構成される形状の開口を有するアラ
    イメントマーカを形成しておくことを特徴とするマスク
    アライメント方法。
  3. 【請求項3】 請求項1記載のウエハ側アライメントマ
    ーカを用いてマスクアライメントを行なう方法であっ
    、上記ウエハ側アライメントマーカとして、同一形状
    の複数のアライメントマーカを形成しておき、上記転写
    マスク側には、上記複数のウエハ側アライメントマーカ
    に対応する位置に上記マスク側アライメントマーカの形
    状をそれぞれ異なるサイズに相似変形した形状の開口を
    有するアライメントマーカを形成しておくことを特徴と
    するマスクアライメント方法。
  4. 【請求項4】 ウエハ上に化合物半導体層をエピタキシ
    ャル成長する工程と、 上記ウエハの半導体光素子形成領域に光導波路を形成す
    るための絶縁膜からなるストライプ状パターンを形成す
    ると同時に、ウエハ側アライメントマーカ形成領域に、
    化合物半導体層の結晶方位に対して所定の方位関係を有
    し、かつ、転写マスク側アライメントマーカの形状と相
    似形状を呈する絶縁膜からなるアライメントマーカパタ
    ーンをエッチングによって形成する工程と、 少なくとも、当該アライメントマーカパターンをエッチ
    ングマスクとして当該 ウエハ側アライメントマーカ形成
    領域にエピタキシャル成長した上記化合物半導体層をウ
    エットエッチングにより、上記所定の方位関係を有する
    ことによって、段差構造の側壁が全て垂直となるように
    成形する工程と、 当該アライメントマーカパターンに対して相似形を保持
    しながら当該ウエハ側アライメントマーカ形成領域の上
    記化合物半導体層の表面にさらに化合物半導体層をエピ
    タキシャル成長させる工程と、 を含んでなるウエハ側アライメントマーカの製作方法。
JP2001322663A 2001-10-19 2001-10-19 マスクアライメント方法 Expired - Lifetime JP3439751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001322663A JP3439751B2 (ja) 2001-10-19 2001-10-19 マスクアライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001322663A JP3439751B2 (ja) 2001-10-19 2001-10-19 マスクアライメント方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6360693A Division JP3315185B2 (ja) 1993-03-23 1993-03-23 半導体光素子製造用アライメントマーカの製造方法

Publications (2)

Publication Number Publication Date
JP2002198308A JP2002198308A (ja) 2002-07-12
JP3439751B2 true JP3439751B2 (ja) 2003-08-25

Family

ID=19139677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001322663A Expired - Lifetime JP3439751B2 (ja) 2001-10-19 2001-10-19 マスクアライメント方法

Country Status (1)

Country Link
JP (1) JP3439751B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6089306B2 (ja) * 2012-03-30 2017-03-08 パナソニックIpマネジメント株式会社 太陽電池及びその製造方法
CN105870103B (zh) * 2016-05-31 2019-07-12 京东方科技集团股份有限公司 一种对位标记及其制备方法、基板、显示面板、显示装置
CN117855047A (zh) * 2024-02-19 2024-04-09 安徽芯塔电子科技有限公司 一种低套准偏差的碳化硅芯片制造方法

Also Published As

Publication number Publication date
JP2002198308A (ja) 2002-07-12

Similar Documents

Publication Publication Date Title
US8009711B2 (en) Etched-facet ridge lasers with etch-stop
US7713843B2 (en) Method for fabricating optical semiconductor device
US8409889B2 (en) Method for producing semiconductor optical device
JP6704942B2 (ja) 光半導体素子及び光モジュール
JP3315185B2 (ja) 半導体光素子製造用アライメントマーカの製造方法
US6642075B2 (en) Method for manufacturing semiconductor laser device
JP3439751B2 (ja) マスクアライメント方法
KR100239473B1 (ko) 레이저 다이오드 및 그 제조방법
US20080200004A1 (en) Method of fabricating semiconductor optical device
JP3287331B2 (ja) 半導体光素子の製造方法
EP1130727A2 (en) Method of fabricating a semiconductor light-emitting device and the semiconductor light-emitting device
JP2009194231A (ja) 光半導体デバイスの作製方法
KR100546572B1 (ko) 레이저 다이오드 제조방법
CN219247146U (zh) 一种激光二极管晶圆
JP3505913B2 (ja) 半導体発光装置の製造方法
JPH05235463A (ja) 分布帰還型半導体レーザ装置及びその製造方法
JPH06310800A (ja) 半導体レーザの製造方法
JPS6122478B2 (ja)
JPS58178581A (ja) 半導体レ−ザ−の製法
KR100269384B1 (ko) 레이저 다이오드 및 그 제조방법
JPS6319891A (ja) 半導体レ−ザ
JPH0661582A (ja) 半導体レーザ装置の製造方法
JPH03165086A (ja) リッジレーザの製造方法
JP2004303899A (ja) 結晶性基板の劈開方法
JPS63274132A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10