JP2004303899A - 結晶性基板の劈開方法 - Google Patents

結晶性基板の劈開方法 Download PDF

Info

Publication number
JP2004303899A
JP2004303899A JP2003094103A JP2003094103A JP2004303899A JP 2004303899 A JP2004303899 A JP 2004303899A JP 2003094103 A JP2003094103 A JP 2003094103A JP 2003094103 A JP2003094103 A JP 2003094103A JP 2004303899 A JP2004303899 A JP 2004303899A
Authority
JP
Japan
Prior art keywords
guide groove
sub
main guide
substrate
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003094103A
Other languages
English (en)
Inventor
Munehisa Tamura
宗久 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003094103A priority Critical patent/JP2004303899A/ja
Publication of JP2004303899A publication Critical patent/JP2004303899A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】劈開の位置精度が±1μm以内の誤差にて劈開面を形成し、かつ、劈開位置の微調整が可能な、結晶性基板の劈開方法を提供する。
【解決手段】結晶性を有する基板11の主表面の端部から基板11中央部の方向に延在する主ガイド溝22と、この主ガイド溝22の幅以下の幅を有する副ガイド溝21Aとを、主ガイド溝22の幅より深く、かつ主ガイド溝22と副ガイド溝21Aとの中心軸が一致して連続した状態で形成し、基板11の裏面の主ガイド溝22形成部に対向する位置に応力を加え、主ガイド溝22と副ガイド溝21Aとの延在方向に基板11を劈開する。これによって、副ガイド溝21Aの先端が劈開の開始点となるため、劈開の開始点の位置精度が副ガイド溝21Aの幅の1/2程度以内の誤差にて、劈開を行うことができる。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、結晶性基板の劈開方法に関するものである。
【0002】
【従来の技術】
半導体レーザ、半導体光増幅器、半導体光変調器、光導波路素子などの光素子が提案されている。光素子は劈開面を光入出力端面としている半導体層を有する。従来、劈開面を作製する方法として、ダイヤモンドスクライバ等で半導体層の一部に溝を設けてガイド溝を形成し、このガイド溝に沿って劈開を行う方法が採られていた。また、エッチングにより半導体層の一部に溝を形成し、これをガイド溝として劈開を行う方法も提案されている。この方法については次の文献などに記載されている。
文献:特開平08−064906号公報
(出願番号:特願平6−222495号)
【0003】
劈開作業は、ガイド溝が形成された基板の両端を固定したうえで、基板の裏面より楔形の治具をガイド溝の直下に押し当てることによって行われる。
【0004】
【発明が解決しようとする課題】
半導体レーザ、半導体光増幅器、半導体光変調器、光導波路素子などの端面を劈開面としている半導体層を光素子が有する場合、この光素子を作製するとき、半導体の積層構造を形成するための結晶成長技術や、光導波路構造を形成するための加工技術などの多くの工程を含む。このとき、各工程における面内均一性や加工精度などの誤差要因から、光素子の素子長を設計値より微調整する必要が生じることがある。
【0005】
上述した従来の劈開面を作製する方法のうち、ダイヤモンドスクライバ等で半導体層の一部に溝を形成する、リソグラフィ工程を伴わない加工技術を用いた劈開方法によって劈開を行った場合、溝の形成位置を自在に決めることが可能である。しかし、劈開の位置精度として±1μm以上の誤差を含んでおり、劈開面の厳密な位置制御が出来ないことが問題であった。
【0006】
また、エッチングにより半導体層の一部に溝を形成する、リソグラフィ工程を伴う加工技術を用いた劈開方法によって劈開を行った場合には、劈開位置の微調整が出来ないことが問題であった。
【0007】
そこで、本発明では、劈開の位置精度が±1μm以内の誤差にて劈開面を形成し、かつ、劈開位置の微調整が可能な、結晶性基板の劈開方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
前記課題を解決するために、請求項1の発明は、結晶性を有する基板の主表面の端部から前記基板中央部の方向に延在する主ガイド溝と、この主ガイド溝の幅以下の幅を有する副ガイド溝とを、前記主ガイド溝の幅より深く、かつ前記主ガイド溝と前記副ガイド溝との中心軸が一致して連続した状態で形成し、前記基板の裏面の前記主ガイド溝形成部に対向する位置に応力を加え、前記主ガイド溝と前記副ガイド溝との延在方向に前記基板を劈開することを特徴とする結晶性基板の劈開方法である。
請求項2の発明は、請求項1記載の結晶性基板の劈開方法において、前記主ガイド溝と前記副ガイド溝とを分割して形成し、かつ、前記主ガイド溝と前記副ガイド溝とは異なる数または同数形成することを特徴とする。
請求項3の発明は、請求項2記載の結晶性基板の劈開方法において、前記副ガイド溝は、隣接する副ガイド溝同士が互いに連結しないだけの間隔を有して、前記副ガイド溝の延在方向とは異なる方向に、周期的に配置することを特徴とする。
請求項4の発明は、請求項2または3記載の結晶性基板の劈開方法において、前記副ガイド溝はリソグラフィ工程を伴う選択的なエッチングにより形成し、前記主ガイド溝はレーザ加工、集束イオンビーム加工、または電子ビーム加工を含む、リソグラフィ工程を伴わない加工法により形成することを特徴とする。
【0009】
本発明の結晶性基板の劈開方法は、結晶性を有する基板の主表面の端部から基板中央部の方向に延在する主ガイド溝と、この主ガイド溝より幅の狭い副ガイド溝とを、中心軸が一致して連続した状態で形成し、これを用いて劈開を行う。ここで、楔形の治具を用いた劈開作業によって形成される劈開面は、基板の表層において応力が最も強く掛かる部位を結びながら誘導される。
【0010】
したがって、主ガイド溝に連結された、副ガイド溝の先端が劈開の開始点となるため、劈開の開始点の位置精度が副ガイド溝の幅の1/2程度以内の誤差にて劈開を行うことができる。さらに、主ガイド溝に連結された、副ガイド溝の幅が1.0μm以下の場合には、劈開の開始点の位置精度が±1μm以内の誤差にて劈開を行うことができる。
【0011】
さらに、副ガイド溝の位置精度はフォトリソグラフィ工程におけるパタン形成位置精度に依存するため、0.1μm程度の精度で決定することができる。このとき、周期的に配置された副ガイド溝のうち、所望の位置に配置されている副ガイド溝に、レーザ加工、集束イオンビーム加工、または電子ビーム加工などの、リソグラフィ工程を伴わない加工法により、主ガイド溝を形成し、ガイド溝を完成させることで、所望の素子長にて端面を劈開面としている半導体層を有する光素子を、自在に作製することができる。
【0012】
【発明の実施の形態】
つぎに、この発明の実施の形態について、図面を参照して詳しく説明する。
【0013】
[実施の形態1]
本実施の形態による結晶性基板の劈開方法について説明する。本実施の形態では、図1に示すように、n型のInP基板11上に、n型のInPよりなるクラッド層12A、InGaAsP(バンドギャップ波長=1.55μm)よりなる活性層12B、p型のInPよりなるクラッド層12Cを有機金属化学気相成長法により順次積層し、ダブルヘテロ接合構造12を形成した。この後、炭化水素系ドライエッチングとエピタキシャル成長とを用いて、ダブルヘテロ接合構造12に対して半絶縁InP13を形成し、半絶縁InP13によるダブルへテロ埋め込みレーザ構造を形成した。このレーザ構造は、図2に示すような等間隔に配置したストライプパタンとした。
【0014】
つぎに、ガイド溝の形成について述べる。ダブルへテロ埋め込みレーザ構造が形成されたInP基板11の表面に、0.2μm厚さのSiO膜を堆積する。その上にフォトリソグラフィ法を用いて、幅1μm、長さ10μmの副ガイド溝のレジストパタンを、周期3μmにて形成する。このレジストパタンを一旦CFガスによる反応性イオンエッチングによりSiOに転写して、その下の半導体基板に対するエッチングマスクとした。
【0015】
つぎに、このようにパタン化されたエッチングマスクを用いて、塩素系ガスを用いた反応性イオンビームエッチングにより深さ5μmの垂直エッチングを行い、図3に示すように、副ガイド溝21Aからなる副ガイド溝構造21を形成した。この後、半導体上のSiO膜を除去し、導波路であるダブルヘテロ接合構造12の上にリフトオフ法を用いて、図4に示すように、電極14を形成した。なお、電極14は図4中で縦線のハッチングで示してある。電極14の形成後、InP基板11の裏面にも電極15を形成した。
【0016】
つぎに、素子長が300μmとなるように副ガイド溝21Aを選択し、これに対して、Ga−イオンを用いた集束イオンビーム加工法にて、図5に示すように、幅W1が4μm、深さDが5μmの主ガイド溝22を形成した。このとき、図6に示すように、副ガイド溝21Aと主ガイド溝22との中心軸C1、C2が一致し、かつ、選択した副ガイド溝21Aと主ガイド溝22とが約1μm以上重なるように主ガイド溝22を配置した。さらに、主ガイド溝22の先端部22Aが、隣接した他の副ガイド溝21Aと接触しないように、主ガイド溝22の幅W1を設定した。さらに、主ガイド溝22のもう一方の端部22Bは、結晶性を有するInP基板11の主表面の端部11A(図5)と一致させた。
【0017】
ここで、主ガイド溝22と副ガイド溝21Aの構造について詳しく述べる。副ガイド溝21Aは、InP基板11の端部11Aとダブルヘテロ接合構造12との間の半絶縁InP13に設けられる。このとき、副ガイド溝21Aの数は主ガイド溝22の数と同じか、または異なるようにする。本実施の形態では、副ガイド溝21Aの数は主ガイド溝22の数より多くしている。副ガイド溝21Aは、隣接する副ガイド溝同士が互いに連結しないだけの間隔を保つように、かつ、副ガイド溝21Aの延在方向に対して交差する方向に、副ガイド溝21Aを周期的に配置する。
【0018】
主ガイド溝22は、InP基板11の主表面の端部11AからInP基板11の中央部に向けて延在する。副ガイド溝21Aの幅W2は、主ガイド溝の幅W1より狭い。たとえば、副ガイド溝21Aの幅W2は1μm以下である。副ガイド溝21Aの長さLは、主ガイド溝22と連結された時点で1μm以上あれば良い。副ガイド溝21Aと主ガイド溝22とは、ほぼ同じ深さDに加工され、このガイド溝の深さDは主ガイド溝22の幅W1よりも大きいことが必要である。さらに、主ガイド溝22と副ガイド溝21Aとが連結された時点で、副ガイド溝21Aと主ガイド溝22とは、中心軸C1、C2が一致し、かつ、滑らかに連続した構造となる必要がある。
【0019】
副ガイド溝21Aは、リソグラフィ工程を伴う選択的なエッチング、本実施の形態では塩素系ガスを用いた反応性イオンビームエッチングにより形成する。つまり、副ガイド溝21Aの位置精度は、リソグラフィ工程によるパタン形成位置精度に依存するため、0.1μm程度の精度で決定することができる。主ガイド溝22は、レーザ加工、集束イオンビーム加工、または電子ビーム加工などの、リソグラフィ工程を伴わない加工法により形成する。
【0020】
副ガイド溝21Aと主ガイド溝22とを形成した後、図7に示すように楔形の治具101を用いて、完成されたガイド溝に沿って劈開を行い、レーザアレーバー形状とした。つまり、InP基板11の裏面の主ガイド溝22の形成部分に対向する位置に応力を加え、主ガイド溝22と副ガイド溝21Aとの延在方向にInP基板11を劈開する。このとき、副ガイド溝21Aの先端が劈開の開始点となる。
【0021】
このようにして作製した素子の素子長S(図7)の、設定値からのズレを測定した結果を、図8に示す。図8に示すように、設定した素子長に対して±1μm以内の精度にて劈開を行うことができることが示された。
【0022】
[実施の形態2]
本実施の形態による結晶性基板の劈開方法について説明する。本実施の形態では、実施の形態1と同様に、図2に示すダブルへテロ埋め込みレーザ構造を形成する。つまり、n型のInP基板11上に、n型のInPよりなるクラッド層12A、InGaAsP(バンドギャップ波長=1.55μm)よりなる活性層12B、p型のInPよりなるクラッド層12Cを有機金属化学気相成長法により順次積層し、ダブルヘテロ接合構造12を形成した。この後、炭化水素系ドライエッチングとエピタキシャル成長とを用いて、ダブルヘテロ接合構造12に対して半絶縁InP13を形成し、半絶縁InP13によるダブルへテロ埋め込みレーザ構造を形成した。このレーザ構造は、図9に示すような等間隔に配置したストライプパタンとした。
【0023】
つぎに、0.2μm厚さのSiO膜を基板表面に堆積する。その上にフォトリソグラフィ法を用いて、幅1μm、長さ10μmの副ガイド溝のレジストパタンをフォトリソグラフィ法を用いて、周期2μmにて形成する。このパタンを一旦CFガスによる反応性イオンエッチングによりSiOに転写して、その下の半導体基板に対するエッチングマスクとした。
【0024】
つぎに、このようにパタン化されたエッチングマスクを用いて、塩素系ガスを用いた反応性イオンビームエッチングにより深さ5μmの垂直エッチングを行い、図10に示すように、副ガイド溝31Aからなる副ガイド溝構造31を形成した。この後、半導体上のSiO膜を除去し、導波路であるダブルヘテロ接合構造12の上にリフトオフ法を用いて、図11に示すように電極14を形成した。この後、InP基板11の裏面にも電極15を形成した。
【0025】
つぎに、素子長が300μmとなるように副ガイド溝31Aを選択し、これに対して、Ga−イオンを用いた集束イオンビーム加工法にて、図12に示すように、先端32Aの角度4度、深さ5μmの三角形の主ガイド溝32を形成した。このとき、副ガイド溝31Aと主ガイド溝32との中心軸C11、C12が一致し、かつ、選択した副ガイド溝31Aと主ガイド溝32とが滑らかに連結するように、主ガイド溝32を配置した。さらに、主ガイド溝32のもう一方の端部32Bは、結晶性を有するInP基板11の主表面の端部と一致させた。
【0026】
こうして副ガイド溝31Aと主ガイド溝32とを形成した後、実施の形態1と同じように、完成されたガイド溝に沿って劈開を行い、レーザアレーバー形状とした。
【0027】
このようにして作製した素子の素子長の、設定値からのズレを測定した結果を図13に示す。図13に示すように、設定した素子長に対して±1μm以内の精度にて劈開を行うことができることが示された。
【0028】
[実施の形態3]
本実施の形態による結晶性基板の劈開方法について説明する。本実施の形態では、実施の形態1と同様に、図2に示すダブルへテロ埋め込みレーザ構造を形成する。つまり、n型のInP基板11上に、n型のInPよりなるクラッド層12A、InGaAsP(バンドギャップ波長=1.55μm)よりなる活性層12B、p型のInPよりなるクラッド層12Cを有機金属化学気相成長法により順次積層し、ダブルヘテロ接合構造12を形成した。この後、炭化水素系ドライエッチングとエピタキシャル成長とを用いて、ダブルヘテロ接合構造12に対して半絶縁InP13を形成し、半絶縁InP13によるダブルへテロ埋め込みレーザ構造を形成した。このレーザ構造は、図14に示すような等間隔に配置したストライプパタンとした。
【0029】
つぎに、0.2μm厚さのSiO膜を基板表面に堆積する。その上にフォトリソグラフィ法を用いて、幅1μm、長さ10μmの副ガイド溝のレジストパタン41をフォトリソグラフィを用いて周期1.5μmにて形成する。このとき、図15に示すように、隣接するレジストパタン41を中心軸方向に対して交互に12μmずらした。このレジストパタン41を一旦CFガスによる反応性イオンエッチングによりSiOに転写して、その下の半導体基板に対するエッチングマスクとした。
【0030】
つぎに、このようにパタン化されたエッチングマスクを用いて、塩素系ガスを用いた反応性イオンビームエッチングにより深さ5μmの垂直エッチングを行い、図16に示すように、副ガイド溝51Aからなる副ガイド溝構造51を形成した。つまり、副ガイド溝構造51は副ガイド溝51Aを2段に並べた構成である。この後、半導体上のSiO膜を除去し、導波路であるダブルヘテロ接合構造12の上にリフトオフ法を用いて、図17に示すように電極14を形成した。この後、InP基板11の裏面にも電極15を形成した。
【0031】
つぎに、素子長が300μmとなるように副ガイド溝51Aを選択し、これに対して、Ga−イオンを用いた集束イオンビーム加工法にて、幅4μm、深さ5μmの主ガイド溝52を形成した。このとき、図18に示すように、副ガイド溝51Aと主ガイド溝52との中心軸C21、C22が一致し、かつ、選択した副ガイド溝51Aと主ガイド溝52とが約1μm以上重なるように、主ガイド溝52を配置した。なお、図18では、上段と下段の副ガイド溝51Aがそれぞれ選択されている。選択した副ガイド溝51Aに対して端面方向にずらした隣接する副ガイド溝51A(図18中の破線で示す副ガイド溝)が、完全に主ガイド溝52の中に内包され、かつ、主ガイド溝52の先端部52Aが他の副ガイド溝51Aと接触しないように、主ガイド溝52の幅を決定した。さらに、主ガイド溝52のもう一方の端部52Bは、結晶性を有するInP基板11の主表面の端部と一致させた。
【0032】
こうして副ガイド溝51Aと主ガイド溝52とを形成した後、実施の形態1と同じように、完成されたガイド溝に沿って劈開を行い、レーザアレーバー形状とした。
【0033】
このようにして作製した素子の素子長の、設定値からのズレを測定した結果を図19に示す。図19に示すように、設定した素子長に対して±1μm以内の精度にて劈開を行うことができることが示された。
【0034】
なお、本実施の形態では、副ガイド溝51Aのパタン配置を次のようにしてもよい。つまり、図20に示すように、2個以上の副ガイド溝61Aを基板の主表面の端部にずらしたパタンを基本とし、これを周期的に配置しても良い。この湯合には、副ガイド溝61Aと主ガイド溝62との中心軸C31、C32が一致し、かつ、選択した副ガイド溝61Aに対して端面方向にずらした隣接する副ガイド溝61A(図20中破線で示す副ガイド溝)を、完全に主ガイド溝62の中に内包し、さらに、主ガイド溝62の先端部が他の副ガイド溝と接触しないように、主ガイド溝62の幅を決定すれば良い。
【0035】
以上、本発明の実施の形態1〜3を詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれる。たとえば、実施の形態1〜3では、InPを基板とするレーザについて述べたが、原理的にいって、GaAsを基板に用いても本発明が適用可能なことは明らかである。
【0036】
また、実施の形態1〜3では、主ガイド溝の形成方法として集束イオンビーム加工を用いた例を述べたが、前述したようにレーザ加工、電子ビーム加工を用いても本発明が適用可能なことは明らかである。
【0037】
【発明の効果】
以上、説明したように、本発明の結晶性基板の劈開方法は、結晶性を有する基板の主表面の端部から基板中央部の方向に延在する主ガイド溝と、この主ガイド溝より幅の狭い副ガイド溝とを、中心軸が一致して連続した状態で形成し、これを用いて劈開を行う。このとき、副ガイド溝の先端が劈開の開始点となるため、劈開の開始点の位置精度が副ガイド溝の幅の1/2程度以内の誤差にて、劈開を行うことができる。
【0038】
また、本発明によれば、主ガイド溝と副ガイド溝とを分割して形成する。このとき、0.1μm程度の精度を有するフォトリソグラフィ工程にて副ガイド溝を形成し、かつ、主ガイド溝をレーザ加工、集束イオンビーム加工などの、リソグラフィ工程を伴わない加工法により形成して、ガイド溝を完成されることで、所望の位置にて劈開面を形成することができる。
【図面の簡単な説明】
【図1】実施の形態1による結晶性基板の劈開方法の概略説明図である。
【図2】実施の形態1による結晶性基板の劈開方法の概略説明図である。
【図3】実施の形態1による結晶性基板の劈開方法の概略説明図である。
【図4】実施の形態1による結晶性基板の劈開方法の概略説明図である。
【図5】実施の形態1による結晶性基板の劈開方法の概略説明図である。
【図6】実施の形態1による結晶性基板の劈開方法の概略説明図である。
【図7】実施の形態1による劈開作業の概略説明図である。
【図8】実施の形態1の結晶性基板の劈開方法による素子長のズレの測定結果である。
【図9】実施の形態2による結晶性基板の劈開方法の概略説明図である。
【図10】実施の形態2による結晶性基板の劈開方法の概略説明図である。
【図11】実施の形態2による結晶性基板の劈開方法の概略説明図である。
【図12】実施の形態2による結晶性基板の劈開方法の概略説明図である。
【図13】実施の形態2の結晶性基板の劈開方法による素子長のズレの測定結果である。
【図14】実施の形態3による結晶性基板の劈開方法の概略説明図である。
【図15】実施の形態3による結晶性基板の劈開方法の概略説明図である。
【図16】実施の形態3による結晶性基板の劈開方法の概略説明図である。
【図17】実施の形態3による結晶性基板の劈開方法の概略説明図である。
【図18】実施の形態3による結晶性基板の劈開方法の概略説明図である。
【図19】実施の形態3の結晶性基板の劈開方法による素子長のズレの測定結果である。
【図20】実施の形態3による結晶性基板の劈開方法の概略説明図である。
【符号の説明】
11 InP基板
12 ダブルヘテロ接合構造
12A、12C クラッド層
12B 活性層
13 半絶縁InP
21、31、51 副ガイド溝構造
21A、31A、51A、61A 副ガイド溝
22、32、52、62 主ガイド溝
41 レジストパタン

Claims (4)

  1. 結晶性を有する基板(11)の主表面の端部から前記基板(11)中央部の方向に延在する主ガイド溝(22)と、この主ガイド溝(22)の幅以下の幅を有する副ガイド溝(21A)とを、前記主ガイド溝(22)の幅より深く、かつ前記主ガイド溝(22)と前記副ガイド溝(21A)との中心軸が一致して連続した状態で形成し、
    前記基板(11)の裏面の前記主ガイド溝(22)形成部に対向する位置に応力を加え、前記主ガイド溝(22)と前記副ガイド溝(21A)との延在方向に前記基板(11)を劈開することを特徴とする結晶性基板の劈開方法。
  2. 前記主ガイド溝(22)と前記副ガイド溝(21A)とを分割して形成し、かつ、前記主ガイド溝(22)と前記副ガイド溝(21A)とは異なる数または同数形成することを特徴とする請求項1記載の結晶性基板の劈開方法。
  3. 前記副ガイド溝(21A)は、隣接する副ガイド溝(21A)同士が互いに連結しないだけの間隔を有して、前記副ガイド溝(21A)の延在方向とは異なる方向に、周期的に配置することを特徴とする請求項2記載の結晶性基板の劈開方法。
  4. 前記副ガイド溝(21A)はリソグラフィ工程を伴う選択的なエッチングにより形成し、前記主ガイド溝(22)はレーザ加工、集束イオンビーム加工、または電子ビーム加工を含む、リソグラフィ工程を伴わない加工法により形成することを特徴とする請求項2または3記載の結晶性基板の劈開方法。
JP2003094103A 2003-03-31 2003-03-31 結晶性基板の劈開方法 Pending JP2004303899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003094103A JP2004303899A (ja) 2003-03-31 2003-03-31 結晶性基板の劈開方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003094103A JP2004303899A (ja) 2003-03-31 2003-03-31 結晶性基板の劈開方法

Publications (1)

Publication Number Publication Date
JP2004303899A true JP2004303899A (ja) 2004-10-28

Family

ID=33406743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003094103A Pending JP2004303899A (ja) 2003-03-31 2003-03-31 結晶性基板の劈開方法

Country Status (1)

Country Link
JP (1) JP2004303899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117494A (ja) * 2007-11-04 2009-05-28 Nichia Corp 半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117494A (ja) * 2007-11-04 2009-05-28 Nichia Corp 半導体素子の製造方法
KR101543466B1 (ko) 2007-11-04 2015-08-10 니치아 카가쿠 고교 가부시키가이샤 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
JPH08116135A (ja) 導波路集積素子の製造方法,及び導波路集積素子
US4589117A (en) Butt-jointed built-in semiconductor laser
JP5605102B2 (ja) 半導体レーザ素子の製造方法
JP2752851B2 (ja) 光導波路の製造方法
JP3660570B2 (ja) 結晶性基板の劈開方法
JP3007928B2 (ja) 光半導体素子の製造方法
JP2004303899A (ja) 結晶性基板の劈開方法
JP3315185B2 (ja) 半導体光素子製造用アライメントマーカの製造方法
JPH08162706A (ja) 集積化半導体光素子の製造方法
JP3287331B2 (ja) 半導体光素子の製造方法
JP3660569B2 (ja) 結晶性基板の劈開方法
JPH05315703A (ja) 半導体レーザの製造方法
JP2827376B2 (ja) 半導体光導波路の製造方法
JP2013025208A (ja) 半導体光素子及び半導体光素子の製造方法
JP2605650B2 (ja) 光アイソレータ
JPH063541A (ja) 導波路型グレーティング及びその作製法
JP2001024279A (ja) 半導体レーザ素子の製造方法
JPH10256664A (ja) 光半導体装置のマーカ形成方法
JPH09181388A (ja) 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法
JPH04369269A (ja) 光集積回路の製造方法
JPH0338081A (ja) 半導体レーザの製造方法
JP2012204640A (ja) アライメントマーク形成方法及び光半導体素子の製造方法
JP2839696B2 (ja) 半導体レーザ装置及びその製造方法
EP0872926A1 (en) Optical semiconductor module
JPH08202053A (ja) アライメントの方法