JPH10256664A - 光半導体装置のマーカ形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 光半導体装置のマーカ形成方法に関し、ウエ
ハの両端に活性層の位置を正確に反映する活性層位置表
示用マーカをセルフ・アライメントで形成する。 【解決手段】 基板４１上にストライプの活性層４２を
含む光導波路を形成する為の活性層４２、第一クラッド
層４３などを積層し、光導波路を形成する為の半導体層
をストライプ化する第一のマスク及び基板４１の両端近
傍で第一のマスクの両側に間隔をおき並行する第二のマ
スクを形成し、第一及び第二のマスクを利用し前記光導
波路を形成する為の半導体層をエッチングしてストライ
プの活性層４２を含む第一のリッジ及び電流ブロック層
成長制御用リッジ４５である第二のリッジを形成し、電
流ブロック層４６を成長して第一のリッジ及び第二のリ
ッジの側面を埋め、第一のマスク及び第二のマスクを除
去してから第一のリッジに対向するＶ字形の溝が生成さ
れた第二クラッド層４７、コンタクト層４８を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばパッシブ・
アライン、即ち、半導体レーザなどを発光させることな
く、光ファイバとの位置合わせを行なうのに好適な位置
合わせマーカを各半導体発光素子上に正確に形成する為
の方法に関する。

【０００２】一般に、光通信は大容量の情報を伝送する
ことができる為、これまで、幹線系通信に広く用いられ
てきたが、近年、マルチ・メディア情報を一般家庭にま
で提供するＦＴＴＨ（ｆｉｂｅｒ ｔｏ ｔｈｅ ｈｏ
ｍｅ）、即ち、光ファイバを一般家庭まで引き、画像な
どの大容量情報を提供しようとする試みがなされ、現実
のものとなりつつある。

【０００３】この為、光半導体装置のモジュールを量産
しなければならないが、それを実現するには、パッシブ
・アラインに依って半導体発光素子と光ファイバとを簡
易結合することが必要であり、本発明は、その要求に応
える一手段を提供することができる。

【０００４】

【従来の技術】図６はパッシブ・アラインに依る簡易結
合を実現する為の半導体レーザを表す要部斜面図であ
る。

【０００５】図に於いて、１は半導体レーザに於ける半
導体層の最上層である電極コンタクト層、２は電極、２
Ａは電極２の四隅に形成された切欠部分、Ｃは切欠部分
２Ａに表出された電極コンタクト層１の部分に形成され
たパッシブ・アライン用マーカをそれぞれ示している。

【０００６】図７は図６について説明した半導体レーザ
と光ファイバとの結合について説明する為の要部平面説
明図であり、図６に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。

【０００７】図に於いて、１１は半導体レーザ、１１Ａ
は半導体レーザ１１に於けるストライプ化された活性
層、１２はステージ、１２Ａはステージ１２上に形成さ
れたマーカ、１３は光ファイバ、１３Ａは光ファイバ１
３に於けるコアをそれぞれ示している。

【０００８】結合を行なうには、光ファイバ１３が固定
されたステージ１２上に半導体レーザ１１を位置合わせ
しながら固定するものであり、そして、半導体レーザ１
１の位置合わせは、ステージ１２に形成されたマーカ１
２Ａと半導体レーザ１１に於けるパッシブ・アライン用
マーカＣとを合わせることで実現される。

【０００９】前記パッシブ・アライン用マーカＣは、半
導体レーザ１１の水平方向の位置合わせに用いられ、そ
の位置合わせ精度としては、光ファイバの中心軸と活性
層の中心軸が１〔μｍ〕〜２〔μｍ〕の誤差で一致する
ことが要求され、従って、半導体レーザ１１に於けるス
トライプの活性層と表面のパッシブ・アライン用マーカ
Ｃは、１〔μｍ〕以下の高い精度で一致していなければ
ならない。

【００１０】パッシブ・アライン用マーカＣは、電極形
成工程中に電極金属膜、又は、絶縁体からなるパッシベ
ーション膜、又は、半導体層表面を加工することで形成
される。ところが、埋め込み構造の半導体レーザでは、
活性層が埋没しているので、その痕跡は表面に現れな
い。

【００１１】そこで、半導体レーザを作り込んだウエハ
の一部にストライプの活性層を表出させることが行なわ
れている。

【００１２】図８は活性層の一部を表出させた半導体レ
ーザ・ウエハを表す要部斜面図である。

【００１３】図に於いて、２１はウエハ、２１Ａはウエ
ハ周辺で活性層と交差する方向の辺に形成された切欠部
分、２２は表出された活性層、２３は活性層２２の頂面
とウエハ表面との間の距離をそれぞれ示している。

【００１４】活性層２２を表出させるには、ウエハ２１
に半導体レーザに必要な半導体層の形成及び加工を行な
った後、ウエット・エッチング法を適用して切欠部分２
１を形成することで活性層２２を表出させる。尚、通
常、距離２３は２〔μｍ〕〜３〔μｍ〕程度である。

【００１５】このようにして表出させたストライプの活
性層２２を目標として、半導体レーザ表面にパッシブ・
アライン用マーカＣを形成している。

【００１６】

【発明が解決しようとする課題】前記説明したように、
活性層２２の頂面とウエハ２１の表面との間には、距離
２３が存在し、活性層２２の頂面は、通常、２〔μｍ〕
乃至３〔μｍ〕低い位置に在る。

【００１７】従って、活性層２２の頂面と半導体レーザ
の表面にパッシブ・アライン用マーカＣを形成する為の
マスクとの両方同時に焦点を合わせることは困難であ
り、活性層２２とパッシブ・アライン用マーカＣとの間
には、１〔μｍ〕以上の位置ずれを生ずることが多い。

【００１８】本発明では、ウエハ表面の一部、例えばウ
エハの周辺部分に活性層の位置を正確に反映する活性層
位置表示用マーカ（以下、活性層位置表示用マーカＷと
呼ぶことにする）をセルフ・アライメントで形成できる
ようにする。

【００１９】

【課題を解決するための手段】本発明では、活性層位置
表示用マーカＷを形成するのに活性層をストライプ化す
る工程が重要な役割を果たすので、従来の技術との比較
を容易にする為、ここで標準的な活性層ストライプ化の
工程について説明する。

【００２０】図９及び図１０は活性層をストライプ化す
る工程を説明する為の工程要所に於ける光半導体装置を
表す要部切断正面図及び要部斜面図である。尚、ここ
で、図示した光半導体装置は、必要な部分のみが示され
ていて、説明に不要な部分、例えば、基板と活性層との
間のバッファ層などは省略してある。

【００２１】図９（Ａ）参照 ９−（１） 基板３１上に活性層３２及びクラッド層３３を順に成長
させる。

【００２２】図９（Ｂ）及び図１０参照 ９−（２） クラッド層３３上にＳｉＯ₂ 膜３４を形成してから、活
性層のストライプと同じ形状にパターン化する。

【００２３】ストライプ化されたＳｉＯ₂ 膜３４は、素
子単位では図９（Ｂ）に見られる通りであるが、ウエハ
単位では図１０に見られる通りである。

【００２４】図９（Ｃ）参照 ９−（３） ＳｉＯ₂ 膜３４をマスクとして、クラッド層３３の表面
から基板３１内に達するエッチングを行い、ストライプ
の活性層３２を含むリッジを形成する。

【００２５】図１乃至図４は本発明の原理を説明する為
の工程要所に於ける光半導体装置を表す要部切断正面
図、また、図５は同じく要部斜面図である。尚、図１乃
至図４は素子単位で表してあり、そして、図５はウエハ
単位で表してある。

【００２６】図１（Ａ）参照 １−（１） 基板４１上にバッファ兼一導電側クラッド層（図示せ
ず）、活性層４２、反対導電側第一クラッド層４３を形
成する。

【００２７】図１（Ｂ）及び図５参照 １−（２） 反対導電側第一クラッド層４３上の全面にＳｉＯ₂ 膜を
形成してから、パターニングを行なって、ストライプの
活性層を含むリッジの形成予定部分にストライプのＳｉ
Ｏ₂ 膜４４Ａを、また、電流ブロック層成長制御用リッ
ジの形成予定部分にＳｉＯ₂ 膜４４Ｂをそれぞれ残して
他を除去する。

【００２８】図５から明らかであるが、電流ブロック層
成長制御用リッジの形成予定部分は、ストライプの活性
層を含むリッジから電流ブロック層の間隔をおいた両側
であって、且つ、ウエハの両端部分のみである。

【００２９】図５に見られるウエハと図１０に見られる
ウエハとを比較すると明瞭に看取されるが、本発明のウ
エハに於いては、両端に形成されたＳｉＯ₂ 膜４４Ｂ、
また、それをマスクとして形成される電流ブロック層成
長制御用リッジの存在が従来のウエハとは顕著に相違す
る。

【００３０】図２（Ａ）参照 ２−（１） ＳｉＯ₂ 膜４４Ａ並びに４４Ｂをマスクとして、反対導
電側第一クラッド層４３の表面から基板４１内に達する
エッチングを行なって、ストライプの活性層４２を含む
リッジ及び電流ブロック層成長制御用リッジ４５を形成
する。

【００３１】図２（Ｂ）参照 ２−（２） ＳｉＯ₂ 膜４４Ａ並びに４４Ｂを選択成長マスクとして
電流ブロック層４６の成長を行なう。尚、図示されてい
ないが、電流ブロック層４６はｐ型半導体層とｎ型半導
体層との積層構造になっていることは勿論である。

【００３２】ところで、ＳｉＯ₂ 膜は半導体の選択成長
マスクとして作用し、ＳｉＯ₂ 膜が存在する近傍の半導
体面上では、半導体の成長速度は速くなることが知られ
ている。

【００３３】従って、電流ブロック層４６の成長を行な
う際、ＳｉＯ₂ 膜４４Ｂが存在するウエハの両端部分で
は、電流ブロック層４６の成長速度が速くなり、その形
状は、図示されているように凸形になる。

【００３４】図３（Ａ）参照 ３−（１） ＳｉＯ₂ 膜４４Ａ及び４４Ｂを除去する。

【００３５】図３（Ｂ）参照 ３−（２） 反対導電側第二クラッド層４７及びコンタクト層４８を
順に形成する。

【００３６】ここで、ウエハ両端に於けるストライプの
活性層４２を含むリッジに対向する反対導電側第二クラ
ッド層４７及びコンタクト層４８表面には、凸形の電流
ブロック層４６の影響で、横断面がＶ字形状をなす溝が
生成される。

【００３７】そのＶ字形状をなす面に於ける面指数は結
晶の成長速度が遅い（１１１）Ｂである為、所要厚さの
反対導電側第二クラッド層４７やコンタクト層４８を成
長させている間に埋まってしまうことはなく、最後まで
明確に残留する。

【００３８】本発明では、前記したように、ストライプ
の活性層４２に対してセルフ・アライメントで形成され
たＶ字形状の溝を活性層位置表示用マーカＷとして用い
ることが基本になっていて、ここで形成された活性層位
置表示用マーカＷは、ストライプの活性層４２の位置を
正確に反映したものであることは容易に理解されよう。

【００３９】図４（Ａ）参照 ４−（１） 全面に絶縁膜４９を形成してから、ストライプの活性層
４２に対応する開口及びパッシブ・アライン用マーカを
形成する為のエッチング・マスクを形成する。尚、この
際、フォト・マスクの位置合わせは、ストライプの活性
層４２に対応してウエハ両端に存在するマーカＷを基準
にして実施する。

【００４０】４−（２） 絶縁膜４９のエッチングを行なって、ストライプの活性
層４２に対応する開口４９Ａ及び各素子毎のパッシブ・
アライン用マーカＣを形成する。

【００４１】ここで、活性層位置表示用マーカＷを基準
にして、パッシブ・アライン用マーカＣを形成する為の
マスクの位置合わせを行なう作業に於いては、活性層位
置表示用マーカＷがストライプの活性層４２と正確に一
致した箇所に在り、しかも、ウエハの表面に存在してい
る為、位置合わせは容易であって、ずれを生ずることは
極めて少ない。

【００４２】図４（Ｂ）参照 ４−（３） コンタクト層４８にコンタクトする反対導電側電極５０
及び基板４１の裏面にコンタクトする一導電側電極５１
を形成する。

【００４３】この後、劈開に依るチップ化、光高反射膜
の形成など、通常の技法を適用して完成させる。

【００４４】前記したところから、本発明に依る光半導
体装置のマーカ形成方法では、（１）基板（例えば基板
４１）上に埋め込み構造の光導波路（例えば半導体レー
ザに於けるストライプの活性層４２）を形成する為の半
導体層（例えばバッファ兼一導電側クラッド層、活性層
４２、反対導電側第一クラッド層４３など）を積層形成
する工程と、次いで、前記光導波路を形成する為の半導
体層をストライプ化する為の第一のマスク（例えばＳｉ
Ｏ₂ 膜４４Ａ）及び前記基板の両端近傍に於いて第一の
マスクの両側に間隔をおいて並行する第二のマスク（例
えばＳｉＯ₂ 膜４４Ｂ）を形成する工程と、次いで、第
一のマスク並びに第二のマスクを利用し前記光導波路を
形成する為の半導体層をエッチングして第一のリッジ
（例えばストライプの活性層４２を含むリッジ）及び第
二のリッジ（例えば電流ブロック層成長制御用リッジ４
５）を形成する工程と、次いで、第一のマスク並びに第
二のマスクを残したまま半導体結晶成長（例えばｐ−Ｉ
ｎＰ層及びｎ−ＩｎＰ層からなる電流ブロック層４６の
成長）を行なって第一のリッジ及び第二のリッジに於け
る少なくとも側面を埋める工程と、次いで、第一のマス
ク及び第二のマスクを除去してから半導体結晶成長を行
なって第一のリッジに対向するＶ字形の溝が生成された
半導体層（例えば反対導電側第二クラッド層４７、コン
タクト層４８など）を形成する工程とが含まれてなるこ
とを特徴とするか、又は、

【００４５】（２）前記（１）に於いて、基板の両端に
形成されたＶ字形の溝が光半導体素子に於ける第一のリ
ッジ位置表示用マーカ（例えば活性層位置表示用マーカ
Ｗ）であって、それを基準として光半導体素子と光ファ
イバとを結合する為のパッシブ・アライン用マーカ（例
えばパッシブ・アライン用マーカＣ）を各光半導体素子
に形成する工程が含まれることを特徴とするか、又は、

【００４６】（３）前記（１）或いは（２）に於いて、
第一のリッジ及び第二のリッジに於ける少なくとも側面
を埋める半導体結晶が電流ブロック層（例えばｐ−Ｉｎ
Ｐ層及びｎ−ＩｎＰ層からなる電流ブロック層４６）で
あることを特徴とする。

【００４７】前記手段を採ることに依り、ストライプの
活性層が存在する位置を表示する活性層位置表示用マー
カを前記ストライプの活性層に対してセルフ・アライメ
ントで形成することができるので、その間の位置ずれは
ごく小さく、そして、前記活性層位置表示用マーカはウ
エハの表面に存在する為、その活性層位置表示用マーカ
を基準として、半導体レーザ素子と光ファイバとをパッ
シブ・アラインで結合する際に用いるパッシブ・アライ
ン用マーカを各半導体レーザ素子に正確且つ用に形成す
ることができる。

【００４８】従って、活性層位置表示用マーカとパッシ
ブ・アライン用マーカとの位置ずれは極めて小さく、そ
の結果、パッシブ・アライン用マーカとストライプの活
性層位置とのずれもごく少なくなって、半導体レーザと
光ファイバとをパッシブ・アラインで良好に結合するこ
とが可能となり、光通信の普及に大きく寄与することが
できる。

【００４９】

【発明の実施の形態】本発明に依る一実施の形態につい
て説明するが、理解を容易にする為、本発明の原理を説
明するのに用いた図１乃至図５を再び参照する。但し、
以下の説明に於いては、図には表示されていない部材も
現れる点に留意しなければならない。尚、ここでは、Ｉ
ｎＧａＡｓＰ／ＩｎＰ系埋め込み構造半導体レーザを対
象にしている。

【００５０】図１（Ａ）参照 １−（１） ＭＯＶＰＥ（ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ
ｐｈａｓｅ ｅｐｉｔａｘｙ）法を適用することに依
り、基板４１上にバッファ兼一導電側クラッド層（図示
せず）、活性層４２、反対導電側第一クラッド層４３を
形成する。

【００５１】ここに表されている半導体部分に関する主
なデータについて例示すると次の通りである。

【００５２】 基板４１について 材料：ｎ−ＩｎＰ 大きさ：５〔ｃｍ〕（２〔インチ〕）□

【００５３】 バッファ兼一導電側クラッド層（図示
せず）について 材料：ｎ−ＩｎＰ 厚さ：０．５〔μｍ〕

【００５４】 活性層４２について 材料：ノンドープＩｎＧａＡｓＰ 厚さ：０．１５〔μｍ〕

【００５５】 反対導電側第一クラッド層４３につい
て 材料：ｐ−ＩｎＰ 厚さ：０．５〔μｍ〕

【００５６】図１（Ｂ）及び図５参照 １−（２） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、反
対導電側第一クラッド層４３上の全面に厚さが例えば
０．３〔μｍ〕であるＳｉＯ₂ 膜を形成する。

【００５７】１−（３） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチャントをフッ酸系エッチング液とするウエット・
エッチング法を適用することに依り、ＳｉＯ₂ 膜のエッ
チングを行なって、ストライプの活性層を含むリッジの
形成予定部分にストライプのＳｉＯ₂ 膜４４Ａを、ま
た、電流ブロック層成長制御用リッジの形成予定部分に
ＳｉＯ₂ 膜４４Ｂをそれぞれ残して他を除去する。尚、
ここでは、ＳｉＯ₂ 膜４４Ｂの幅が２０〔μｍ〕であっ
て、ＳｉＯ₂ 膜４４Ａから２０〔μｍ〕の間隔を於いて
形成される。

【００５８】図２（Ａ）参照 ２−（１） メタン系ガスをエッチング・ガスとするドライ・エッチ
ング法を適用することに依り、ＳｉＯ₂ 膜４４Ａ及び４
４Ｂをマスクとして、反対導電側第一クラッド層４３の
表面から基板４１内に達するエッチングを行なって、ス
トライプの活性層４２を含むリッジ並びに電流ブロック
層成長制御用リッジ４５を形成する。尚、この場合のエ
ッチング深さは、例えば１．５〔μｍ〕程度になる。

【００５９】図２（Ｂ）参照 ２−（２） ＭＯＶＰＥ法を適用することに依り、ＳｉＯ₂ 膜４４Ａ
及び４４Ｂを選択成長マスクとして、厚さが各々１〔μ
ｍ〕程度であるｐ−ＩｎＰ層及びｎ−ＩｎＰ層からなる
電流ブロック層４６の成長を行なう。

【００６０】この際、ＳｉＯ₂ 膜４４Ｂが存在するウエ
ハの両端部分では、電流ブロック層４６の成長速度が速
くなり、その形状が図示のような凸形になることは、原
理説明に於いて記述した通りである。

【００６１】図３（Ａ）参照 ３−（１） フッ酸系エッチング液中に浸漬することに依り、ＳｉＯ
₂ 膜４４Ａ及び４４Ｂを除去する。

【００６２】図３（Ｂ）参照 ３−（２） ＭＯＶＰＥ法を適用することに依り、厚さが例えば２
〔μｍ〕である反対導電側第二クラッド層４７及び厚さ
が例えば１〔μｍ〕であるコンタクト層４８を順に形成
する。

【００６３】ここで、ウエハ両端に於けるストライプの
活性層４２を含むリッジに対向する反対導電側第二クラ
ッド層４７及びコンタクト層４８表面には、凸形の電流
ブロック層４６の影響で、横断面がＶ字形状をなす溝が
生成されること、そして、その溝は、表出されている結
晶面の面指数の関係で、所要厚さの反対導電側第二クラ
ッド層４７やコンタクト層４８を成長させている間に埋
まってしまうことはなく、最後まで明瞭に残留すること
は原理説明に於いて記述した通りである。

【００６４】ストライプの活性層４２に対してセルフ・
アライメントで形成されたＶ字形状の溝を活性層位置表
示用マーカＷとして用いることは、原理説明で記述した
通りであり、ここで形成された活性層位置表示用マーカ
Ｗは、ストライプの活性層４２の位置を正確に反映し、
誤差を０．１〔μｍ〕以下に維持できることが確認され
た。

【００６５】図４（Ａ）参照 ４−（１） ＣＶＤ法を適用することに依って、厚さが例えば３００
〔ｎｍ〕であるＳｉＯ₂ からなる絶縁膜４９を形成す
る。

【００６６】４−（２） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、ストライプの活性層４２に対応する開口
及びパッシブ・アライン用マーカを形成する為のエッチ
ング・マスクとなるレジスト膜を形成する。尚、この
際、フォト・マスクの位置合わせは、ストライプの活性
層４２に対応してウエハ両端に存在するマーカＷを基準
にして実施することは云うまでもない。

【００６７】４−（３） エッチング・ガスをＣＦ₄ 系とするＲＩＥ法を適用する
ことに依り、絶縁膜４９のエッチングを行なって、スト
ライプの活性層４２に対応する開口４９Ａ及び各素子毎
のパッシブ・アライン用マーカＣを形成する。

【００６８】図４（Ｂ）参照 ４−（４） 真空蒸着法及びリソグラフィ技術を適用することに依
り、コンタクト層４８にコンタクトする反対導電側電極
５０及び基板４１の裏面にコンタクトする一導電側電極
５１を形成する。

【００６９】この後、劈開に依るチップ化、光高反射膜
の形成など、通常の技法を適用して完成させる。

【００７０】前記のようにして得られた各半導体レーザ
素子について実測したところ、活性層４２とマーカＣと
の位置合わせ誤差は±０．７〔μｍ〕以下であり、ま
た、光ファイバとのパッシブ・アラインに依る結合を行
なったところ、位置合わせ誤差は、±１．５〔μｍ〕以
下であった。

【００７１】因みに、従来の半導体レーザ素子に於ける
活性層とマーカＣとの位置合わせ誤差は±１．５〔μ
ｍ〕程度、また、光ファイバとのパッシブ・アラインに
依る結合の場合、位置合わせ誤差は±２．３〔μｍ〕で
ある。

【００７２】本発明に於いては、前記説明した実施の形
態に限られず、他に多くの改変を実現することができ
る。

【００７３】例えば、前記実施の形態に於ける半導体レ
ーザの活性層は、ＩｎＧａＡｓＰのバルクで構成した
が、これはＭＱＷ（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ
ｗｅｌｌｓ）構造の活性層に代替して良いことは勿論
である。

【００７４】また、本発明を適用できる光半導体装置と
しては、半導体レーザに限られず、埋め込み構造の光導
波路をもつものについては全て有効である。

【００７５】

【発明の効果】本発明に依る光半導体装置のマーカ形成
方法に於いては、埋め込み構造の光導波路を形成する為
の半導体層を積層形成し、光導波路を形成する為の半導
体層をストライプ化する為の第一のマスク及び基板の両
端近傍に於いて第一のマスクの両側に間隔をおいて並行
する第二のマスクを形成し、第一のマスク並びに第二の
マスクを利用し光導波路を形成する為の半導体層をエッ
チングして第一のリッジ及び第二のリッジを形成し、第
一のマスク並びに第二のマスクを残したまま半導体結晶
成長を行なって第一のリッジ及び第二のリッジに於ける
側面を埋め、第一のマスク及び第二のマスクを除去して
から半導体結晶成長を行なって第一のリッジに対向する
Ｖ字形の溝が生成された半導体層を形成する。

【００７６】前記構成を採ることに依り、ストライプの
活性層が存在する位置を表示する活性層位置表示用マー
カを前記ストライプの活性層に対してセルフ・アライメ
ントで形成することができるので、その間の位置ずれは
ごく小さく、そして、前記活性層位置表示用マーカはウ
エハの表面に存在する為、その活性層位置表示用マーカ
を基準として、半導体レーザ素子と光ファイバとをパッ
シブ・アラインで結合する際に用いるパッシブ・アライ
ン用マーカを各半導体レーザ素子に正確且つ容易に形成
することができる。

【００７７】従って、活性層位置表示用マーカとパッシ
ブ・アライン用マーカとの位置ずれは極めて小さく、そ
の結果、パッシブ・アライン用マーカとストライプの活
性層位置とのずれもごく少なくなって、半導体レーザと
光ファイバとをパッシブ・アラインで良好に結合するこ
とが可能となり、光通信の普及に大きく寄与することが
できる。

【図面の簡単な説明】

【図１】本発明の原理を説明する為の工程要所に於ける
光半導体装置を表す要部切断正面図である。

【図２】本発明の原理を説明する為の工程要所に於ける
光半導体装置を表す要部切断正面図である。

【図３】本発明の原理を説明する為の工程要所に於ける
光半導体装置を表す要部切断正面図である。

【図４】本発明の原理を説明する為の工程要所に於ける
光半導体装置を表す要部切断正面図である。

【図５】本発明の原理を説明する為の工程要所に於ける
光半導体装置を表す要部斜面図である。

【図６】パッシブ・アラインに依る簡易結合を実現する
為の半導体レーザを表す要部斜面図である。

【図７】図６について説明した半導体レーザと光ファイ
バとの結合について説明する為の要部平面説明図であ
る。

【図８】活性層の一部を表出させた半導体レーザ・ウエ
ハを表す要部斜面図である。

【図９】活性層をストライプ化する工程を説明する為の
工程要所に於ける光半導体装置を表す要部切断正面図で
ある。

【図１０】活性層をストライプ化する工程を説明する為
の工程要所に於ける光半導体装置を表す要部斜面図であ
る。

【符号の説明】

４１ 基板 ４２ 活性層 ４３ 反対導電側第一クラッド層 ４４Ａ ＳｉＯ₂ 膜 ４４Ｂ ＳｉＯ₂ 膜 ４５ 電流ブロック層成長制御用リッジ ４６ 電流ブロック層 ４７ 反対導電側第二クラッド層 ４８ コンタクト層 ４９ 絶縁膜 ５０ 反対導電側電極 ５１ 一導電側電極 Ｗ 活性層位置表示用マーカ Ｃ パッシブ・アライン用マーカ

Claims (3)

【特許請求の範囲】
1. 【請求項１】基板上に埋め込み構造の光導波路を形成す
   る為の半導体層を積層形成する工程と、 次いで、前記光導波路を形成する為の半導体層をストラ
   イプ化する為の第一のマスク及び前記基板の両端近傍に
   於いて第一のマスクの両側に間隔をおいて並行する第二
   のマスクを形成する工程と、 次いで、第一のマスク並びに第二のマスクを利用し前記
   光導波路を形成する為の半導体層をエッチングして第一
   のリッジ及び第二のリッジを形成する工程と、 次いで、第一のマスク並びに第二のマスクを残したまま
   半導体結晶成長を行なって第一のリッジ及び第二のリッ
   ジに於ける少なくとも側面を埋める工程と、 次いで、第一のマスク及び第二のマスクを除去してから
   半導体結晶成長を行なって第一のリッジに対向するＶ字
   形の溝が生成された半導体層を形成する工程とが含まれ
   てなることを特徴とする光半導体装置のマーカ形成方
   法。
2. 【請求項２】基板の両端に形成されたＶ字形の溝が光半
   導体素子に於ける第一のリッジ位置表示用マーカであっ
   て、それを基準として光半導体素子と光ファイバとを結
   合する為のパッシブ・アライン用マーカを各光半導体素
   子に形成する工程が含まれることを特徴とする請求項１
   記載の光半導体装置のマーカ形成方法。
3. 【請求項３】第一のリッジ及び第二のリッジに於ける少
   なくとも側面を埋める半導体結晶が電流ブロック層であ
   ることを特徴とする請求項１或いは２記載の光半導体装
   置のマーカ形成方法。