JP2010097174A - 光導波路の製造方法及び光導波路 - Google Patents
光導波路の製造方法及び光導波路 Download PDFInfo
- Publication number
- JP2010097174A JP2010097174A JP2009078549A JP2009078549A JP2010097174A JP 2010097174 A JP2010097174 A JP 2010097174A JP 2009078549 A JP2009078549 A JP 2009078549A JP 2009078549 A JP2009078549 A JP 2009078549A JP 2010097174 A JP2010097174 A JP 2010097174A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- waveguide
- mask pattern
- boundary position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【解決手段】
基板上にメサを形成する。メサを長手方向に関して区分する第1の境界位置を基準として、一方の第1の向きに向かって延びるメサの上面と側面を覆うとともに、第1の境界位置からメサの側方に延びる境界線を一部の縁とし、境界線上の縁よりも第1の向きに広がる領域の基板の上面の少なくとも一部を覆う選択成長用マスクパターンを形成する。選択成長用マスクパターンをマスクとして用い、第1の境界位置を基準として第1の向きとは反対の第2の向きに向かって延びるメサの側面から側方に向かって成長し、成長の前面が斜面になる条件で埋込層を選択成長させる。埋込層の成長の先端が、境界線に沿う選択成長用マスクパターンの縁の先端まで達しない時点で埋込層の成長を停止させる。
【選択図】図10
Description
下部クラッド層、コア層、及び上部クラッド層がこの順番に積層され、基板面内において延在するメサを、基板上に形成する工程と、
前記メサを、長手方向に関して区分する第1の境界位置を基準として、一方の第1の向きに向かって延びる前記メサの上面と側面を覆うとともに、前記第1の境界位置から該メサの側方に延びる境界線を一部の縁とし、該境界線上の縁よりも前記第1の向きに広がる領域の前記基板の上面の少なくとも一部を覆う選択成長用マスクパターンを形成する工程と、
前記選択成長用マスクパターンをマスクとして用い、前記第1の境界位置を基準として前記第1の向きとは反対側の第2の向きに向かって延びる前記メサの側面から側方に向かって成長し、成長の前面が斜面になる条件で埋込層を選択成長させる工程と
を有し、
前記埋込層の成長の先端が、前記境界線に沿う前記選択成長用マスクパターンの縁の先端まで達しない時点で前記埋込層の成長を停止させる光導波路の製造方法が提供される。
基板の上に、該基板面内の第1の方向に平行に配置され、下部クラッド層、コア層、及び上部クラッド層がこの順番に積層されたメサと、
前記メサの長手方向に関して、第1の境界位置を基準として第1の向きとは反対の第2の向きに向かって延びる前記メサの両側に配置され、平坦面と、該平坦面に連続し、前記メサから遠ざかるに従って低くなるように傾斜した斜面とを含む埋込層と
を有し、前記第1の境界位置よりも前記第1の向きに向かって延びる前記メサの両側には、前記埋込層よりも屈折率の小さな媒体が配置される光導波路が提供される。
・In原料:トリメチルインジウム(流量0.35sccm)
・P原料:PH3(流量100sccm)
・Fe原料:フェロセン(5.0×10−4sccm)
・塩素系ガス:1,2−ジクロロエタン(流量6sccm)・成長温度:590℃
・成長圧力:2.0×104Pa
なお、深い不純物準位を形成するための元素として、Feに代えて、Ru、Ti等をドープしてもよい。また、塩素系原料として、塩化メチル、ジクロロエチレン、塩化エチル、ジクロロプロパン等を用いてもよい。
下部クラッド層、コア層、及び上部クラッド層がこの順番に積層され、基板面内において延在するメサを、基板上に形成する工程と、
前記メサを、長手方向に関して区分する第1の境界位置を基準として、一方の第1の向きに向かって延びる前記メサの上面と側面を覆うとともに、前記第1の境界位置から該メサの側方に延びる境界線を一部の縁とし、該境界線上の縁よりも前記第1の向きに広がる領域の前記基板の上面の少なくとも一部を覆う選択成長用マスクパターンを形成する工程と、
前記選択成長用マスクパターンをマスクとして用い、前記第1の境界位置を基準として前記第1の向きとは反対側の第2の向きに向かって延びる前記メサの側面から側方に向かって成長し、成長の前面が斜面になる条件で埋込層を選択成長させる工程と
を有し、
前記埋込層の成長の先端が、前記境界線に沿う前記選択成長用マスクパターンの縁の先端まで達しない時点で前記埋込層の成長を停止させる光導波路の製造方法。
前記基板が、III−V族化合物半導体の(100)面を主面とし、
前記境界線上の縁と、前記メサの長手方向に直交する方向とのなす角度が30°以下である付記1に記載の光導波路の製造方法。
前記基板が、III−V族化合物半導体の(100)面を主面とし、
前記メサの長手方向と、前記基板の[011]方向とのなす角度が30°以下である付記1または2に記載の光導波路の製造方法。
前記選択成長用マスクが、
前記境界線上の縁を画定する第1の部分と、
前記第1の部分に連続する第2の部分と
を含み、前記第2の部分は、前記第1の境界位置から前記第1の向きに向かって延びる前記メサの上面と側面、及び前記境界線から前記第1の向きに広がる領域の前記基板の上面を覆い、前記メサの長手方向に直交する方向に関して、前記第2の部分の寸法が、前記第1の部分の寸法よりも小さい付記1乃至3のいずれか1項に記載の光導波路の製造方法。
前記メサを形成する工程において、前記第1の境界位置から前記第2の向きに向かって延びる前記メサの側方に、該メサから間隔を隔てて少なくとも1つの側方メサを形成し、
前記埋込層を選択成長させる工程において、前記第1の境界位置から前記第2の向きに向かって延びる前記メサと前記側方メサとの間に、前記埋込層を充填すると共に、該側方メサの外側の側面から、前記埋込層を側方に向かって選択成長させる付記1乃至4のいずれか1項に記載の光導波路の製造方法。
基板の上に、該基板面内の第1の方向に平行に配置され、下部クラッド層、コア層、及び上部クラッド層がこの順番に積層されたメサと、
前記メサの長手方向に関して、第1の境界位置を基準として第1の向きとは反対の第2の向きに向かって延びる前記メサの両側に配置され、平坦面と、該平坦面に連続し、前記メサから遠ざかるに従って低くなるように傾斜した斜面とを含む埋込層と
を有し、前記第1の境界位置よりも前記第1の向きに向かって延びる前記メサの両側には、前記埋込層よりも屈折率の小さな媒体が配置される光導波路。
基板の上に、該基板面内の第1の方向に平行に配置され、下部クラッド層、コア層、及び上部クラッド層がこの順番に積層されたメサと、
前記メサの長手方向に関して、第1の境界位置を基準として第1の向きとは反対の第2の向きに向かって延びる前記メサの両側に配置され、平坦面と、該平坦面に連続し、前記メサから遠ざかるに従って低くなるように傾斜した斜面とを含む埋込層と
を有し、前記第1の境界位置よりも前記第1の向きに向かって延びる前記メサの両側には、前記埋込層よりも屈折率の小さな媒体が配置され、
さらに、前記第1の境界位置よりも前記第1の向きに向かって伸びる前記メサの側面を覆う半導体の保護膜を有することを特徴とする光導波路。
下部クラッド層、コア層、及び上部クラッド層がこの順番に積層され、基板面内において延在するメサを、基板上に形成する工程と、
前記メサを、長手方向に関して区分する第1の境界位置を基準として、一方の第1の向きに延びる前記メサの上面と側面を覆うとともに、前記第1の境界位置から該メサの側方に延びる境界線を一部の縁とし、該境界線よりも前記第1の向きに向かって広がる領域の前記基板の上面の少なくとも一部を覆う選択成長用マスクパターンを形成する工程と、
前記選択成長用マスクパターンをマスクとして用い、前記第1の境界位置を基準として前記第1の向きとは反対の第2の向きに向かって延びる前記メサの側面から側方に向かって成長し、成長の前面が斜面になる条件で埋込層を選択成長させる工程と、
前記選択成長用マスクパターンを除去する工程と、
前記選択成長用マスクパターンを除去した後、前記選択成長用マスクパターンで覆われていた領域の前記メサの側面を、半導体で形成された保護膜で覆う工程と
を有する光導波路の製造方法。
前記メサを形成する工程が、
前記基板の上に、下部クラッド層、コア層、及び上部クラッド層を含む第1の積層構造を形成する工程と、
前記メサの長手方向に関する第2の境界位置よりも前記第1の向きに広がる領域の前記第1の積層構造の少なくとも上層の一部分を除去する工程と、
前記基板の表面のうち、前記第1の積層構造の少なくとも上層が除去された領域の上に、前記第1の積層構造の前記上層の一部分とは異なる積層構造を持つ第2の積層構造を形成する工程と、
前記第1の積層構造と前記第2の積層構造とをパターニングすることにより、前記メサを形成する工程と
を含み、前記第2の境界位置が、前記第1の境界位置から前記第2の向きに向かってずれている付記8に記載の光導波路の製造方法。
基板上に、活性層を含む膜を形成する工程と、
前記活性層を含む膜を選択的に除去して、第1の導波路領域と第2の導波路領域とを含むメサを形成する工程と、
前記第2の導波路領域の側面に埋込層を配置する工程と、
前記第1の導波路領域の側面に前記埋込層よりも小さい厚さの半導体を含む保護膜を配置する工程と
を含むことを特徴とする光導波路の製造方法。
基板上に形成され、活性層を含み、第1の導波路領域と第2の導波路領域を含むメサと、
前記第2の導波路領域の側面に配置された埋込層と、
前記第1の導波路領域の側面に配置された、前記埋込層よりも小さい厚さの半導体を含む保護膜と
を含むことを特徴とする光導波路。
前記保護膜の厚さは、3μmより小さいことを特徴とする付記11に記載の光導波路。
20A ハイメサ導波路領域
20B 埋込導波路領域
21 回折格子層
21A 回折格子
22 下部クラッド層
23 量子井戸活性層(コア層)
24 上部クラッド層
25 マスクパターン
30 量子井戸活性層(コア層)
31 上部クラッド層
35 上部クラッド層
36 コンタクト層
38 境界位置
40 メサ
40A ハイメサ導波路部(第1の導波路部)
40B 埋込導波路部(第2の導波路部)
41 メサ用マスクパターン
42 マスク膜
42a 選択成長用マスクパターン
43 縁
43F 先端
44 外側の縁
45 選択成長用マスクパターン
47 レジストパターン
48 側方メサ
50 埋込層
50A 平坦面
50B 斜面
50C マスク外側成長部
50D 被り成長部
50F 先端
51 低屈折率材料
53 上部電極
54 下部電極
55 上部電極
60、61、62、66 選択成長用マスクパターン
70 保護膜
80 第1の境界位置
81 第2の境界位置
82 屈曲部
84 第1の向き
85 第2の向き
Claims (8)
- 下部クラッド層、コア層、及び上部クラッド層がこの順番に積層され、基板面内において延在するメサを、基板上に形成する工程と、
前記メサを、長手方向に関して区分する第1の境界位置を基準として、一方の第1の向きに向かって延びる前記メサの上面と側面を覆うとともに、前記第1の境界位置から該メサの側方に延びる境界線を一部の縁とし、該境界線上の縁よりも前記第1の向きに広がる領域の前記基板の上面の少なくとも一部を覆う選択成長用マスクパターンを形成する工程と、
前記選択成長用マスクパターンをマスクとして用い、前記第1の境界位置を基準として前記第1の向きとは反対側の第2の向きに向かって延びる前記メサの側面から側方に向かって成長し、成長の前面が斜面になる条件で埋込層を選択成長させる工程と
を有し、
前記埋込層の成長の先端が、前記境界線に沿う前記選択成長用マスクパターンの縁の先端まで達しない時点で前記埋込層の成長を停止させる光導波路の製造方法。 - 前記選択成長用マスクが、
前記境界線上の縁を画定する第1の部分と、
前記第1の部分に連続する第2の部分と
を含み、前記第2の部分は、前記第1の境界位置から前記第1の向きに向かって延びる前記メサの上面と側面、及び前記境界線から前記第1の向きに広がる領域の前記基板の上面を覆い、前記メサの長手方向に直交する方向に関して、前記第2の部分の寸法が、前記第1の部分の寸法よりも小さい請求項1に記載の光導波路の製造方法。 - 前記メサを形成する工程において、前記第1の境界位置から前記第2の向きに向かって延びる前記メサの側方に、該メサから間隔を隔てて少なくとも1つの側方メサを形成し、
前記埋込層を選択成長させる工程において、前記第1の境界位置から前記第2の向きに向かって延びる前記メサと前記側方メサとの間に、前記埋込層を充填すると共に、該側方メサの外側の側面から、前記埋込層を側方に向かって選択成長させる請求項1または2に記載の光導波路の製造方法。 - 基板の上に、該基板面内の第1の方向に平行に配置され、下部クラッド層、コア層、及び上部クラッド層がこの順番に積層されたメサと、
前記メサの長手方向に関して、第1の境界位置を基準として第1の向きとは反対の第2の向きに向かって延びる前記メサの両側に配置され、平坦面と、該平坦面に連続し、前記メサから遠ざかるに従って低くなるように傾斜した斜面とを含む埋込層と
を有し、前記第1の境界位置よりも前記第1の向きに向かって延びる前記メサの両側には、前記埋込層よりも屈折率の小さな媒体が配置される光導波路。 - 基板の上に、該基板面内の第1の方向に平行に配置され、下部クラッド層、コア層、及び上部クラッド層がこの順番に積層されたメサと、
前記メサの長手方向に関して、第1の境界位置を基準として第1の向きとは反対の第2の向きに向かって延びる前記メサの両側に配置され、平坦面と、該平坦面に連続し、前記メサから遠ざかるに従って低くなるように傾斜した斜面とを含む埋込層と
を有し、前記第1の境界位置よりも前記第1の向きに向かって延びる前記メサの両側には、前記埋込層よりも屈折率の小さな媒体が配置され、
さらに、前記第1の境界位置よりも前記第1の向きに向かって伸びる前記メサの側面を覆う半導体の保護膜を有することを特徴とする光導波路。 - 下部クラッド層、コア層、及び上部クラッド層がこの順番に積層され、基板面内において延在するメサを、基板上に形成する工程と、
前記メサを、長手方向に関して区分する第1の境界位置を基準として、一方の第1の向きに延びる前記メサの上面と側面を覆うとともに、前記第1の境界位置から該メサの側方に延びる境界線を一部の縁とし、該境界線よりも前記第1の向きに向かって広がる領域の前記基板の上面の少なくとも一部を覆う選択成長用マスクパターンを形成する工程と、
前記選択成長用マスクパターンをマスクとして用い、前記第1の境界位置を基準として前記第1の向きとは反対の第2の向きに向かって延びる前記メサの側面から側方に向かって成長し、成長の前面が斜面になる条件で埋込層を選択成長させる工程と、
前記選択成長用マスクパターンを除去する工程と、
前記選択成長用マスクパターンを除去した後、前記選択成長用マスクパターンで覆われていた領域の前記メサの側面を、半導体で形成された保護膜で覆う工程と
を有する光導波路の製造方法。 - 基板上に形成され、活性層を含み、第1の導波路領域と第2の導波路領域を含むメサと、
前記第2の導波路領域の側面に配置された埋込層と、
前記第1の導波路領域の側面に配置された、前記埋込層よりも小さい厚さの半導体を含む保護膜と
を含むことを特徴とする光導波路。 - 前記保護膜の厚さは、3μmより小さいことを特徴とする請求項7に記載の光導波路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078549A JP5617178B2 (ja) | 2008-09-19 | 2009-03-27 | 光導波路の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008241046 | 2008-09-19 | ||
JP2008241046 | 2008-09-19 | ||
JP2009078549A JP5617178B2 (ja) | 2008-09-19 | 2009-03-27 | 光導波路の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013126279A Division JP2013214762A (ja) | 2008-09-19 | 2013-06-17 | 光導波路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010097174A true JP2010097174A (ja) | 2010-04-30 |
JP5617178B2 JP5617178B2 (ja) | 2014-11-05 |
Family
ID=42258874
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009078549A Active JP5617178B2 (ja) | 2008-09-19 | 2009-03-27 | 光導波路の製造方法 |
JP2013126279A Pending JP2013214762A (ja) | 2008-09-19 | 2013-06-17 | 光導波路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013126279A Pending JP2013214762A (ja) | 2008-09-19 | 2013-06-17 | 光導波路 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5617178B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258810A (ja) * | 2010-06-10 | 2011-12-22 | Mitsubishi Electric Corp | 半導体光集積素子及びその製造方法 |
JP2012079990A (ja) * | 2010-10-05 | 2012-04-19 | Mitsubishi Electric Corp | 集積化光半導体装置 |
JP2012222193A (ja) * | 2011-04-11 | 2012-11-12 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2013016648A (ja) * | 2011-07-04 | 2013-01-24 | Sumitomo Electric Ind Ltd | 半導体光集積素子の製造方法 |
JP2013251505A (ja) * | 2012-06-04 | 2013-12-12 | Fujitsu Ltd | 光半導体集積回路装置及びその製造方法 |
JP2014063842A (ja) * | 2012-09-20 | 2014-04-10 | Sumitomo Electric Ind Ltd | 光導波路型半導体素子の製造方法および光導波路型半導体素子 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897509A (ja) * | 1994-07-26 | 1996-04-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH08162706A (ja) * | 1994-11-30 | 1996-06-21 | Oki Electric Ind Co Ltd | 集積化半導体光素子の製造方法 |
JPH10256664A (ja) * | 1997-03-13 | 1998-09-25 | Fujitsu Ltd | 光半導体装置のマーカ形成方法 |
JPH10326942A (ja) * | 1997-03-26 | 1998-12-08 | Mitsubishi Electric Corp | 複合光デバイスとその製造方法 |
JPH1168222A (ja) * | 1997-08-11 | 1999-03-09 | Oki Electric Ind Co Ltd | 半導体レーザの製造方法 |
JP2000039533A (ja) * | 1998-07-06 | 2000-02-08 | Alcatel | 光集積回路の製造方法 |
JP2002232069A (ja) * | 2001-02-02 | 2002-08-16 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置の製造方法 |
JP2002270947A (ja) * | 2001-03-08 | 2002-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置の製造方法 |
JP2007103803A (ja) * | 2005-10-06 | 2007-04-19 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114092A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 埋込み型半導体レーザ |
JPH03283689A (ja) * | 1990-03-30 | 1991-12-13 | Oki Electric Ind Co Ltd | 半導体レーザの製造方法 |
JP3924218B2 (ja) * | 2002-08-06 | 2007-06-06 | 日本電信電話株式会社 | 半導体光素子及びその製造方法 |
JP5185537B2 (ja) * | 2007-01-19 | 2013-04-17 | 富士通株式会社 | 光半導体装置およびその製造方法 |
-
2009
- 2009-03-27 JP JP2009078549A patent/JP5617178B2/ja active Active
-
2013
- 2013-06-17 JP JP2013126279A patent/JP2013214762A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897509A (ja) * | 1994-07-26 | 1996-04-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH08162706A (ja) * | 1994-11-30 | 1996-06-21 | Oki Electric Ind Co Ltd | 集積化半導体光素子の製造方法 |
JPH10256664A (ja) * | 1997-03-13 | 1998-09-25 | Fujitsu Ltd | 光半導体装置のマーカ形成方法 |
JPH10326942A (ja) * | 1997-03-26 | 1998-12-08 | Mitsubishi Electric Corp | 複合光デバイスとその製造方法 |
JPH1168222A (ja) * | 1997-08-11 | 1999-03-09 | Oki Electric Ind Co Ltd | 半導体レーザの製造方法 |
JP2000039533A (ja) * | 1998-07-06 | 2000-02-08 | Alcatel | 光集積回路の製造方法 |
JP2002232069A (ja) * | 2001-02-02 | 2002-08-16 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置の製造方法 |
JP2002270947A (ja) * | 2001-03-08 | 2002-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置の製造方法 |
JP2007103803A (ja) * | 2005-10-06 | 2007-04-19 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258810A (ja) * | 2010-06-10 | 2011-12-22 | Mitsubishi Electric Corp | 半導体光集積素子及びその製造方法 |
JP2012079990A (ja) * | 2010-10-05 | 2012-04-19 | Mitsubishi Electric Corp | 集積化光半導体装置 |
JP2012222193A (ja) * | 2011-04-11 | 2012-11-12 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2013016648A (ja) * | 2011-07-04 | 2013-01-24 | Sumitomo Electric Ind Ltd | 半導体光集積素子の製造方法 |
JP2013251505A (ja) * | 2012-06-04 | 2013-12-12 | Fujitsu Ltd | 光半導体集積回路装置及びその製造方法 |
JP2014063842A (ja) * | 2012-09-20 | 2014-04-10 | Sumitomo Electric Ind Ltd | 光導波路型半導体素子の製造方法および光導波路型半導体素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2013214762A (ja) | 2013-10-17 |
JP5617178B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013214762A (ja) | 光導波路 | |
JP2010267871A5 (ja) | ||
JP6206247B2 (ja) | 半導体装置の製造方法 | |
US8637338B2 (en) | Method for producing integrated optical device | |
JP4534985B2 (ja) | 導波路型光デバイスおよびその製造方法 | |
JP4514868B2 (ja) | 半導体装置の製造方法 | |
WO2007072807A1 (ja) | 半導体素子、および半導体素子の製造方法 | |
JP5314435B2 (ja) | 集積光デバイス及びその製造方法 | |
JP4213154B2 (ja) | 半導体装置の製造方法 | |
JP3762640B2 (ja) | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 | |
JP2012209489A (ja) | 光半導体素子及びその製造方法 | |
JPH1187844A (ja) | 半導体光結合回路及びその製造方法 | |
JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 | |
US8731344B2 (en) | Method for manufacturing semiconductor optical modulator and semiconductor optical modulator | |
JP5029239B2 (ja) | 半導体光素子およびその製造方法 | |
JP4151043B2 (ja) | 光半導体装置の製造方法 | |
JP4769778B2 (ja) | 光半導体素子及びその製造方法 | |
JP5277877B2 (ja) | 光導波路素子の製造方法 | |
JP5228508B2 (ja) | 集積化光半導体装置の製造方法及びその集積化光半導体装置 | |
JP3654432B2 (ja) | 光半導体装置の製造方法 | |
JP5672771B2 (ja) | 半導体光素子及びその製造方法 | |
CN113994555A (zh) | 半导体光源元件以及光半导体波导窗构造的制造方法 | |
JP4534449B2 (ja) | Mmi型半導体レーザおよびその製造方法 | |
JP2012226162A (ja) | マッハツェンダー変調器を作製する方法、及びマッハツェンダー変調器 | |
JPH11223739A (ja) | 集積型光回路素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5617178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |