JP2012222193A - 光集積素子の製造方法 - Google Patents

光集積素子の製造方法 Download PDF

Info

Publication number
JP2012222193A
JP2012222193A JP2011087286A JP2011087286A JP2012222193A JP 2012222193 A JP2012222193 A JP 2012222193A JP 2011087286 A JP2011087286 A JP 2011087286A JP 2011087286 A JP2011087286 A JP 2011087286A JP 2012222193 A JP2012222193 A JP 2012222193A
Authority
JP
Japan
Prior art keywords
etching mask
optical waveguide
etching
semiconductor
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011087286A
Other languages
English (en)
Other versions
JP5786425B2 (ja
Inventor
Kenji Hiratsuka
健二 平塚
Tomokazu Katsuyama
智和 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011087286A priority Critical patent/JP5786425B2/ja
Publication of JP2012222193A publication Critical patent/JP2012222193A/ja
Application granted granted Critical
Publication of JP5786425B2 publication Critical patent/JP5786425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】2回以上のバットジョイント工程を含む光集積素子の製造方法において、結晶粒の発生を抑え、光導波路構造の側面の凹凸を低減する。
【解決手段】InP基板上に第1の半導体積層部を成長させ、InP基板の<011>方向に延びる光導波路予定領域Aの第1の部分を覆う第1のストライプ状部分31を含むエッチングマスク30を形成してウェットエッチングを行い、第2の半導体積層部を選択的に成長させ、光導波路予定領域Aの第1の部分、及び第1の部分と隣接する第2の部分を覆う第2のストライプ状部分51を含むエッチングマスク50を形成してウェットエッチングを行い、第3の半導体積層部を選択的に成長させる。第2のストライプ状部分51の一対の側縁51aを、第1のストライプ状部分31の一対の側縁31aよりも内側(光導波路予定領域A寄り)に形成する。
【選択図】図12

Description

本発明は、例えば、半導体レーザ、電界吸収型(Electro-Absorption;EA)光変調器、マッハツェンダー型光変調器といった光素子部が複数集積されて成る光集積素子を製造する方法に関する。
特許文献1には、変調器集積型の半導体レーザ素子が開示されている。この素子では、活性層を有する分布帰還型(Distributed Feedback;DFB)レーザ領域と、DFBレーザ領域に隣接して設けられ、バンドギャップエネルギーが活性層よりも大きいバルク構造の光導波層を有する光導波領域と、バンドギャップエネルギーが活性層よりも大きく光導波層よりも小さいバルク構造の光吸収層を有するEA変調領域とが、共通の半導体基板上に形成されている。そして、特許文献1には、このような素子を製造する方法として、2回のバットジョイント工程を含む次の方法が記載されている。まず、DFBレーザ領域の為の半導体積層構造を半導体基板上に成長させたのち、DFBレーザ領域を覆う第1のマスクを用いて半導体積層構造のエッチングを行う。次に、その第1のマスクを用いて光導波領域の為の半導体積層構造を半導体基板上に選択的に成長させたのち、DFBレーザ領域及び光導波領域を覆う第2のマスクを用いて半導体積層構造のエッチングを行う。続いて、その第2のマスクを用いてEA変調領域の為の半導体積層構造を半導体基板上に選択的に成長させる。
また、特許文献2には、変調器集積型の半導体レーザ素子が開示されている。この半導体レーザ素子では、2つのEA変調器とレーザダイオードとが共通の半導体基板上にモノリシックに集積されている。2つのEA変調器は、レーザダイオードの一端部に直列に接続されている。そして、この文献には、このような素子を製造する方法として、2回のバットジョイント工程を含む方法が記載されている。なお、2回目のバットジョイント工程において使用されるエッチングマスクの横幅(光導波方向と直交する方向の幅)は、1回目のバットジョイント工程において使用されるエッチングマスクの横幅よりも広く形成されている。
特許文献3には、集積光デバイスの製造方法が記載されている。この製造方法では、2回以上のバットジョイント工程によって3つ以上の光素子部を形成する。なお、この文献に記載された方法においても、2回目以降のバットジョイント工程において使用されるエッチングマスクの横幅は、その直前のバットジョイント工程において使用されるエッチングマスクの横幅よりも広い。
特開2000−277869号公報 特開2005−142230号公報 特開2010−165759号公報
近年、光通信に用いられる光モジュールの小型化が重要な課題となっており、光モジュールに搭載される光デバイスを更に小型化することが望まれている。光デバイスの小型化のための技術として、集積化技術がある。例えば、光変調器とレーザ素子とを一つの基板上にモノリシックに集積することによって、光送信器に好適な小型の発光デバイスを提供できる。なお、光変調器の例としては、ニオブ酸リチウム結晶(LiNbO;LN)を使用したマッハツェンダー変調器や、InP等の半導体からなる半導体マッハツェンダー変調器、EA変調器などが挙げられる。また、LNを用いた変調器では、構成する材料が半導体材料と異なることから、半導体発光素子等の半導体光部品とモノリシックに集積することは困難である。一方、半導体からなるマッハツェンダー変調器やEA変調器では、容易に、1つの基板上に半導体発光素子等の半導体光部品とモノリシックに集積することができる。特に、半導体マッハツェンダー変調器は、小型に構成でき、動作波長範囲が制限されないので好適である。
このように一つの基板上に複数の光素子部が集積化されたデバイス(以下、光集積素子という)を製造する方法の一つとして、次に述べるバットジョイント法がある。図13及び図14は、一般的なバットジョイント法を説明するための図である。まず、図13(a)に示されるように、第1の光素子部の為の第1の半導体積層構造110を半導体基板100上に成長させる。次に、図13(b)に示されるように、第1の半導体積層構造110の一部をエッチングマスク112により覆う。そして、図14(a)に示されるように、エッチングマスク112に覆われていない第1の半導体積層構造110の部分をエッチングにより除去する。続いて、図14(b)に示されるように、第1の半導体積層構造110が除去された領域上に第2の光素子部の為の第2の半導体積層構造114を成長させる。このとき、第2の半導体積層構造114の成長方法として、例えば有機金属気相成長法(OrganoMetaric Vapor Phase Epitaxy;OMVPE)が好適である。以上の工程を所定回数繰り返すことにより、上述したような光集積素子が得られる。
図15(a)は、図14(b)に示されるXVa−XVa線に沿った断面(光導波方向に沿った断面)を示す図である。また、図15(b)は、図14(b)に示されるXVb−XVb線に沿った断面(光導波方向に垂直な断面)を示す図である。図15(a)に示されるように、第1の半導体積層構造110の端面110aは、いわゆる順メサ形状を有することが好ましい。端面110aが順メサ形状を有することによって、第1の半導体積層構造110の端面110aに隣接して再成長する第2の半導体積層構造114を均等に成長させ、第2の半導体積層構造114に含まれる光導波層等を平坦に形成することができるからである。第1の半導体積層構造110がInP系の半導体から成る場合、このような端面110aの順メサ形状は、例えば端面110aの延在方向をInP系半導体の<0−11>方向に沿うように定めるとともに、図14(a)に示されたエッチング工程をウェットエッチングにより行うことによって好適に実現される。また、このように端面110aの延在方向を定めると、図15(b)に示されるように、端面110aと直交する方向(すなわち光導波方向)に沿った第1の半導体積層構造110の側面110bは逆メサ形状となる。
ところで、3つ以上の光素子部を備える光集積素子を上述したバットジョイント法により製造する場合、前述した特許文献2,3に記載されているように、2回目以降のバットジョイント工程におけるエッチングマスクの横幅を、直前のバットジョイント工程におけるエッチングマスクの横幅より広くすることが一般的である。しかしながら、本発明者は、このような場合には以下に述べる課題が生じることを見出した。
図16(a)は、2回目のバットジョイント工程後における光集積素子の光導波方向に沿った断面の様子を示す図である。また、図16(b)は、2回目のバットジョイント工程後における光集積素子の光導波方向に垂直な断面の様子を示す図である。2回目のバットジョイント工程では、まず、第1の半導体積層構造110の全部と第2の半導体積層構造114の一部とをエッチングマスク116により覆う。そして、エッチングマスク116に覆われていない第2の半導体積層構造114の部分をエッチングにより除去し、第2の半導体積層構造114が除去された領域上に第3の光素子部の為の第3の半導体積層構造118を成長させる。しかし、前述したように第1の半導体積層構造110の側面110bが逆メサ形状を有するので、図16(b)に示されるように、側面110bに隣接して再成長する第2の半導体積層構造114が平坦に成長せず、窪み114aが生じてしまうことがある。この場合、エッチングマスク116が窪み114aを覆うように形成されるので、エッチングマスク116にも窪みが生じる。その状態で第3の半導体積層構造118を成長させると、エッチングマスク116の窪みに結晶成長の原料が滞留し、結晶粒120が形成されてしまう。
この結晶粒120は、エッチングマスク116を除去した後においてもウエハ上に残留する。光集積素子の製造工程では、バットジョイント工程の後に光導波路構造を形成するが、その際に光導波路構造の為のエッチングマスクをフォトリソグラフィ技術により形成する。しかし、このフォトリソグラフィの際に上述した結晶粒120がレジストの広がりを妨げて光導波路付近のレジスト厚さにばらつきが生じる。その結果、形成されたエッチングマスクの横幅(すなわち光導波路幅)にばらつきが生じるので、エッチング後の光導波路構造の側面に凹凸が生じる。この凹凸は光導波路を伝搬する光を散乱させ、導波損失を生じさせてしまう。
本発明は、このような問題点に鑑みてなされたものであり、2回以上のバットジョイント工程を含む光集積素子の製造方法において、結晶粒の発生を抑え、光導波路構造の側面の凹凸を低減することを目的とする。
上述した課題を解決するために、本発明による光集積素子の製造方法は、(1)InP結晶の<100>方向、または<100>方向に対して5°以下の角度で傾斜した方向を法線方向とする主面を有するInP基板の主面上に、第1の光導波層を含む第1の半導体積層部を成長させる第1の成長工程と、(2)InP基板の<011>方向に延びる光導波路予定領域の第1の部分を覆う第1のストライプ状部分を含む第1のエッチングマスクを第1の半導体積層部上に形成する第1のエッチングマスク形成工程と、(3)第1のエッチングマスクを用いて第1の半導体積層部にウェットエッチングを施す第1のエッチング工程と、(4)第2の光導波層を含む第2の半導体積層部を、第1のエッチングマスクを用いて主面上に選択的に成長させたのち、第1のエッチングマスクを除去する第2の成長工程と、(5)光導波路予定領域の第1の部分、及び第1の部分と隣接する第2の部分を覆う第2のストライプ状部分を含む第2のエッチングマスクを第1及び第2の半導体積層部上に形成する第2のエッチングマスク形成工程と、(6)第2のエッチングマスクを用いて第1及び第2の半導体積層部にウェットエッチングを施す第2のエッチング工程と、(7)第3の光導波層を含む第3の半導体積層部を、第2のエッチングマスクを用いて主面上に選択的に成長させる第3の成長工程とを備え、第2のエッチングマスク形成工程の際に、InP基板の<011>方向に沿った第2のストライプ状部分の一対の側縁を、InP基板の<011>方向に沿った第1のストライプ状部分の一対の側縁よりも光導波路予定領域寄りに形成することを特徴とする。
この光集積素子の製造方法では、第1の成長工程、第1のエッチングマスク形成工程、第1のエッチング工程、及び第2の成長工程によって1回目のバットジョイントが行われる。そして、InP基板の<011>方向に光導波路予定領域が延びているので、この光導波路予定領域上の第1の半導体積層部の端面は順メサ形状となり、側面は逆メサ形状となる。しかし、この光集積素子の製造方法では、その後の第2のエッチングマスク形成工程において、第2のエッチングマスクにおける第2のストライプ状部分の一対の側縁を、第1のエッチングマスクにおける第1のストライプ状部分の一対の側縁よりも内側(光導波路予定領域寄り)に形成している。すなわち、第2のエッチングマスクの側縁は図16(b)に示された窪み114aよりも内側に位置し、第2のエッチングマスクは窪み114aを覆わない。したがって、第2のエッチングマスクの表面に窪みは生じないので、結晶成長原料の滞留による結晶粒120の発生を抑え、光導波路構造の側面の凹凸を低減することができる。
また、上述した光集積素子の製造方法では、第1のエッチングマスクが、InP基板の<011>方向における第1のストライプ状部分の端部と繋がっており該方向と交差する方向に延びる部分を更に含み、第2のエッチングマスクが、InP基板の<011>方向における第2のストライプ状部分の端部と繋がっており該方向と交差する方向に延びる部分を更に含んでもよい。
本発明によれば、2回以上のバットジョイント工程を含む光集積素子の製造方法において、結晶粒の発生を抑え、光導波路構造の側面の凹凸を低減することができる。
図1は、本発明の一実施形態に係る光集積素子の製造方法に含まれる一工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図2は、本発明の一実施形態に係る光集積素子の製造方法に含まれる回折格子形成工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図3は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第1の成長工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図4は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第1のエッチングマスク形成工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図5は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第1のエッチング工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図6は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第2の成長工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図7は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第2のエッチングマスク形成工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図8は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第2のエッチング工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図9は、本発明の一実施形態に係る光集積素子の製造方法に含まれる第3の成長工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図10は、本発明の一実施形態に係る光集積素子の製造方法に含まれる一工程を示す図である。(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。 図11(a)及び図11(b)は、本発明の一実施形態に係る光集積素子の製造方法に含まれる各工程を示す図である。 図12は、第2のエッチングマスク形成工程にて形成される第2のエッチングマスクの平面図である。 図13は、一般的なバットジョイント法を説明するための図である。 図14は、一般的なバットジョイント法を説明するための図である。 図15(a)は、図14(b)に示されるXVa−XVa線に沿った断面を示す図である。図15(b)は、図14(b)に示されるXVb−XVb線に沿った断面を示す図である。 図16(a)は、2回目のバットジョイント工程後における光集積素子の光導波方向に沿った断面の様子を示す図である。図16(b)は、2回目のバットジョイント工程後における光集積素子の光導波方向に垂直な断面の様子を示す図である。
以下、添付図面を参照しながら本発明による光集積素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、以下の説明において、<011>方向とは、[011]方向およびこれと等価な方向を含む。<0−11>方向、<100>方向についても同様である。
図1〜図11は、本発明の一実施形態に係る光集積素子の製造方法に含まれる各工程を示す図である。なお、これらの図において、(a)は製造途中の光集積素子の斜視図であり、(b)はその光導波路予定領域を通る側断面を示す図である。以下の製造方法により製造される光集積素子は、レーザ素子部、光変調素子部、及びこれらの間に配置される光導波路部といった3つの光素子部を備える。
まず、図1に示されるように、第1導電型(例えばn型)のInP基板10を用意する。InP基板10は主面10a及び裏面10bを有している。主面10aの法線方向Vは、InP基板10を構成するInP結晶の<100>方向と一致しているか、若しくは<100>方向に対して5°以下の角度で傾斜している。換言すれば、主面10aは、InP結晶の(100)面を含むか、若しくは(100)面に対して5°以下の角度で傾斜した面を含む。主面10aには、InP基板10を構成するInP結晶の<011>方向に延びる光導波路予定領域Aが含まれる。光導波路予定領域Aには、レーザ素子部となるべき第1の部分A1、光導波路部となるべき第2の部分A2、及び光変調素子部となるべき第3の部分A3が含まれる。
次に、図2に示されるように、InP基板10の主面10aにおいて想定される光導波路予定領域Aの第1の部分A1に複数の溝を形成することにより、レーザ素子部のための回折格子10cを形成する。回折格子10cのための複数の溝は、例えば干渉露光法やナノインプリント法によって好適に形成される。回折格子10cのための複数の溝は、図中の所定方向Bと交差する方向に延びており、回折格子10cの周期構造は所定方向Bに沿って繰り返されている。一実施例では、所定方向Bは、InP基板10の<011>方向と一致している。回折格子10cのための複数の溝は、InP基板10の<011>方向と交差する方向、例えば<0−11>方向に延びている。
続いて、図3に示されるように、第1の半導体積層部20をInP基板10の主面10a上に成長させる(第1の成長工程)。第1の半導体積層部20は、下部光閉じ込め層21、活性層22、上部光閉じ込め層23、クラッド層24、下部キャップ層25、及び上部キャップ層26を含んでいる。下部光閉じ込め層21は、例えばノンドープInGaAsPから成り、その厚さは例えば50nmである。活性層22は、ノンドープInGaAsPから成るバリア層及び井戸層が交互に積層されて成る多重量子井戸(Multiple Quantum Well;MQW)構造を有しており、電流供給を受けて例えば波長1.55μmのフォトルミネッセンス光を発する。なお、活性層22は、本実施形態における第1の光導波層である。上部光閉じ込め層23は、例えばノンドープInGaAsPから成り、その厚さは例えば50nmである。クラッド層24は、第2導電型(例えばp型)のInPから成り、その厚さは例えば0.5μmである。下部キャップ層25は、例えば第2導電型のInGaAsPから成り、その厚さは例えば20nmである。上部キャップ層26は、例えば第2導電型のInPから成り、その厚さは例えば20nmである。下部光閉じ込め層21、活性層22、上部光閉じ込め層23、クラッド層24、下部キャップ層25、及び上部キャップ層26は、例えば有機金属気相成長法(OrganoMetaric Vapor Phase Epitaxy;OMVPE)によって好適に成長する。
続いて、図4に示されるように、第1のエッチングマスク30を第1の半導体積層部20上に形成する(第1のエッチングマスク形成工程)。第1のエッチングマスク30は、例えばSiOやSiNといったシリコン化合物からなり、第1のストライプ状部分31と部分32とを含んでいる。第1のストライプ状部分31は、所定方向BすなわちInP基板10の<011>方向に延びており、InP基板10上において想定される光導波路予定領域Aの第1の部分A1を覆っている。第1のストライプ状部分31は、所定方向Bに沿った一対の側縁31aと、所定方向Bと交差する端縁31bとを有している。一対の側縁31aの間隔(すなわち第1のストライプ状部分31の横幅)W1は、例えば50μm以上、80μm以下である。端縁31bは、レーザ素子部と光導波路部との境界を画定する。また、部分32は、所定方向Bにおける第1のストライプ状部分31の端部と繋がっており、所定方向Bと交差する方向(本実施形態では<0−11>方向)に延びている。なお、第1のエッチングマスク30は、SiO膜やSiN膜といったシリコン化合物膜を、化学気相成長(Chemical Vapor Deposition;CVD)等により第1の半導体積層部20上に形成したのち、通常のフォトリソグラフィ技術によってこのシリコン化合物膜を部分的にエッチングすることによって好適に形成される。
続いて、図5に示されるように、第1のエッチングマスク30を用いて第1の半導体積層部20にウェットエッチングを施す(第1のエッチング工程)。具体的には、まず、塩酸と過酸化水素水と水との体積比が1:1:4である混合液を用いて、上部キャップ層26をエッチングする。なお、この混合液に含まれる塩酸の濃度は36重量パーセント、過酸化水素水の割合は31重量パーセントである。このような混合液をエッチャントとして用いることにより、上部キャップ層26の端面に対するサイドエッチングを抑制することができる。次に、硫酸と過酸化水素水と水との体積比が1:1:1である混合液を用いて、下部キャップ層25をエッチングする。この混合液に含まれる硫酸の濃度は96重量パーセントである。このような混合液をエッチャントとして用いることにより、下部キャップ層25の端面に対するサイドエッチングが発生し、第1のエッチングマスク30及び上部キャップ層26が庇状となって残る。なお、この庇の深さは例えば400nmである。続いて、臭化水素と水との体積比が2:1である混合液を用いて、クラッド層24をエッチングする。なお、この混合液に含まれる臭化水素の濃度は47重量パーセントである。このような混合液をエッチャントとして用いることにより、InP結晶の(111)A面、若しくは(111)A面に近い結晶面がクラッド層24の端面に現れ、該端面が順メサ形状となる。クラッド層24の端面と上部キャップ層26端面とに対するサイドエッチングは、下部キャップ層25の端面と同じ深さで停止する。続いて、上部光閉じ込め層23、活性層22、及び下部光閉じ込め層21を、硫酸と過酸化水素水と水との体積比が15:1:1である混合液を用いてエッチングする。このエッチングは、InP基板10に到達することにより停止する。こうして、第1の半導体積層部20のうち第1のエッチングマスク30に覆われた部分を除く部分がInP基板10上から除去される。
なお、上述した第1のエッチング工程により形成される第1の半導体積層部20の端面20a(バットジョイント接続面)の形状は、InP結晶の(111)A面が現れることにより、図15(a)に示されたような順メサ形状となる。一方、第1の半導体積層部20の側面20bの形状は、InP結晶の(111)A面が現れることにより、図15(b)に示されたような逆メサ形状となる。
続いて、図6に示されるように、第1のエッチングマスク30を残したまま、第2の半導体積層部40をInP基板10の主面10a上に選択的に成長させる(第2の成長工程)。第2の半導体積層部40は、光導波層41、クラッド層42、下部キャップ層43、及び上部キャップ層44を含んでいる。光導波層41は、ノンドープInGaAsPから成り、その厚さは例えば100nmである。なお、光導波層41は、本実施形態における第2の光導波層である。クラッド層42は、第1導電型のInPから成り、その厚さは例えば0.5μmである。下部キャップ層43及び上部キャップ層44は、第2導電型であることを除いて、例えば第1の半導体積層部20の下部キャップ層25及び上部キャップ層26と同様の構成を有する。光導波層41、クラッド層42、下部キャップ層43、及び上部キャップ層44は、例えばOMVPE装置を用いて好適に形成される。なお、この第2の成長工程では、第2の半導体積層部40が、順メサ形状の第1の半導体積層部20の端面20aに沿って這い上がるように成長し、庇状の部分でその成長が止まる。したがって、第1の半導体積層部20の端面20a付近において、第2の半導体積層部40に含まれる各層(特に光導波層41)は平坦に形成される。一方、逆メサ形状の第1の半導体積層部20の側面20b(図5(a)を参照)の付近では、第2の半導体積層部40の成長が滞るため、第1の半導体積層部20との間に、図15(b)に示されたような形状の窪みDが生じる。このような第2の半導体積層部40を成長したのち、第1のエッチングマスク30をフッ酸により除去する。
続いて、図7に示されるように、第2のエッチングマスク50を形成する(第2のエッチングマスク形成工程)。この第2のエッチングマスク50は、例えばSiOやSiNといったシリコン化合物からなり、第2のストライプ状部分51と部分52とを含んでいる。第2のストライプ状部分51は、第1の半導体積層部20上から第2の半導体積層部40上にわたって形成される。更に、第2のストライプ状部分51は、所定方向BすなわちInP基板10の<011>方向に延びており、InP基板10上において想定される光導波路予定領域Aの第1の部分A1、および該第1の部分A1と隣接する第2の部分A2を覆う。第2のストライプ状部分51は、所定方向Bに沿った一対の側縁51aと、所定方向Bと交差する端縁51bとを有している。端縁51bは、光導波路部と光変調素子部との境界を画定する。また、部分52は、所定方向Bにおける第2のストライプ状部分51の端部と繋がっており、所定方向Bと交差する方向(本実施形態では<0−11>方向)に延びている。なお、第2のエッチングマスク50は、前述した第1のエッチングマスク30と同様の形成方法によって好適に形成される。
ここで、図12は、第2のエッチングマスク50の平面図である。同図には、第1のエッチングマスク30の平面形状を示す仮想線も併せて示されている。同図に示されるように、第2のストライプ状部分51の一対の側縁51aの間隔(すなわち第2のストライプ状部分51の横幅)W2は、第1のストライプ状部分31の一対の側縁31aの間隔(すなわち第1のストライプ状部分31の横幅)W1より狭い。横幅W2の好適な範囲は、例えば30μm以上、60μm以下である。更に、第2のストライプ状部分51の一対の側縁51aは、InP基板10の主面10aの法線方向から見て、第1のストライプ状部分31の一対の側縁31aよりも内側(光導波路予定領域A寄り)に形成される。換言すれば、第2のエッチングマスク50は、第1の半導体積層部20の側面20bと第2の半導体積層部40との境界部分を避けて形成される。これにより、本実施形態では、第1の半導体積層部20と第2の半導体積層部40との間に生じる窪みDが、第2のエッチングマスク50によって覆われることなく露出することとなる。なお、第1のストライプ状部分31の側縁31aと、第2のストライプ状部分51の側縁51aとの間隔W3は、5μm以上であることが好ましい。また、第2のストライプ状部分51の側縁51aは、光導波路予定領域Aから平面方向に10μm以上離れていることが好ましい。
続いて、図8に示されるように、第2のエッチングマスク50を用いて第1の半導体積層部20及び第2の半導体積層部40にウェットエッチングを施す(第2のエッチング工程)。なお、具体的なエッチング方法は、前述した第1のエッチング工程と同様である。この工程によって、第1の半導体積層部20及び第2の半導体積層部40のうち第2のエッチングマスク50に覆われた部分を除く部分がInP基板10上から除去される。また、このとき、第1の半導体積層部20と第2の半導体積層部40との間に生じた窪みDの周辺部も併せて除去される。
続いて、図9に示されるように、第2のエッチングマスク50を残したまま、第3の半導体積層部60をInP基板10の主面10a上に選択的に成長させる(第3の成長工程)。第3の半導体積層部60は、下部光閉じ込め層61、光吸収層62、上部光閉じ込め層63、クラッド層64、下部キャップ層65、及び上部キャップ層66を含んでいる。下部光閉じ込め層61は例えば第1導電型のInGaAsPから成り、その厚さは例えば50nmである。光吸収層62は例えばノンドープInGaAsPから成り、その厚さは例えば100nmである。なお、光吸収層62は、本実施形態における第3の光導波層である。光吸収層62のバンドギャップエネルギーは、第1の半導体積層部20の活性層22のバンドギャップエネルギーより大きく、且つ、第2の半導体積層部40の光導波層41のバンドギャップエネルギーより小さい。上部光閉じ込め層63は例えば第2導電型のInGaAsPから成り、その厚さは例えば50nmである。クラッド層64は、第2導電型のInPから成り、その厚さは例えば0.5μmである。下部キャップ層65及び上部キャップ層66は、例えば第1の半導体積層部20の下部キャップ層25及び上部キャップ層26と同様の構成を有する。これらの半導体層61〜66は、例えばOMVPE装置を用いて好適に形成される。こうして第3の半導体積層部60を成長させたのち、第2のエッチングマスク50をフッ酸により除去する。
続いて、図10に示されるように、エッチングマスク70を形成する。このエッチングマスク70は、例えばSiOやSiNといったシリコン化合物からなり、第1の半導体積層部20上、第2の半導体積層部40上、及び第3の半導体積層部60上にわたって形成される。また、このエッチングマスク70は、図2に示された光導波路予定領域Aの全域を覆うように所定方向BすなわちInP基板10の<011>方向に沿ってストライプ状に延びている。なお、エッチングマスク70は、前述した第1のエッチングマスク30と同様の形成方法によって好適に形成される。
続いて、図11(a)に示されるように、第1の半導体積層部20、第2の半導体積層部40及び第3の半導体積層部60のうちエッチングマスク70から露出した部分に対してエッチングを施す。このエッチングの深さは、InP基板10の主面10aに達する。この工程によって、所定方向Bに沿って延びる光導波路構造であるメサ構造80が形成される。
続いて、図11(b)に示されるように、エッチングマスク70を残したまま、埋込領域81をInP基板10の主面10a上に選択的に成長させる。この埋込領域81は、半絶縁性の半導体(例えばFeがドープされたInP)によって好適に構成される。その後、エッチングマスク70をフッ酸により除去する。そして、SiOやSiNといったシリコン化合物からなる保護膜を、例えばCVD法を用いてメサ構造80上及び埋込領域81上に形成する。メサ構造80と電極とのコンタクトの為の開口をこの保護膜に形成したのち、該開口を覆うように金属電極を蒸着させる。また、InP基板10の裏面10bを研磨することによりInP基板10の厚さを100μm〜350μm程度としたのち、裏面10b上に金属電極を蒸着させる。そして、これらの金属電極の合金化処理を行う。
最後に、InP基板10や上述した各半導体層を含む基板生産物をチップ状に分割することによって、レーザ素子部、光変調素子部、及びこれらの間に配置される光導波路部といった3つの光素子部を備えた光集積素子が得られる。
以上に説明した本実施形態による光集積素子の製造方法によって得られる効果について説明する。上述した光集積素子の製造方法では、図3に示された第1の成長工程、図4に示された第1のエッチングマスク形成工程、図5に示された第1のエッチング工程、及び図6に示された第2の成長工程によって1回目のバットジョイントが行われる。そして、InP基板10の<011>方向に光導波路予定領域Aが延びているので、この光導波路予定領域Aと交差する第1の半導体積層部20の端面20aは順メサ形状となり、側面20bは逆メサ形状となる。しかし、その後の第2のエッチングマスク形成工程(図7、図12)において、第2のエッチングマスク50における第2のストライプ状部分51の一対の側縁51aを、第1のエッチングマスク30における第1のストライプ状部分31の一対の側縁31aよりも内側(光導波路予定領域A寄り)に形成している。すなわち、第2のエッチングマスク50の側縁51aは窪みDよりも内側に位置し、第2のエッチングマスク50は窪みDを覆わない。したがって、第2のエッチングマスク50の表面に窪みは生じないので、結晶成長原料の滞留による結晶粒の発生を抑えることができる。これにより、図10に示されたエッチングマスク70の形成工程におけるフォトリソグラフィの際にレジストの広がりが妨げられず、エッチングマスク70の横幅のばらつきが抑えられるので、メサ構造80の側面に凹凸が生じることを抑制できる。
また、本実施形態では、光導波方向と交差する方向に延びる部分32を第1のエッチングマスク30が含んでおり、同様に、光導波方向と交差する方向に延びる部分52を第2のエッチングマスク50が含んでいる。これらの部分32,52を各エッチングマスク30,50が含むことによって、これらのエッチングマスク30,50を避けて選択的に成長する半導体積層部40,60が、盛り上がり等を生じることなく平坦に成長することができる。
本発明による光集積素子の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではレーザ素子部、光変調素子部、光導波路部といった3つの光素子部を備える光集積素子を製造する方法について説明したが、本発明は、4つ以上の光素子部を備える光集積素子を製造する場合にも適用でき、上記実施形態と同様の効果を奏することができる。なお、本発明では、バットジョイント工程を繰り返す度にエッチングマスクのストライプ状部分の側縁が徐々に光導波路予定領域に近づくが、最後のバットジョイント工程にて形成されるエッチングマスクのストライプ状部分の側縁は、光導波路予定領域から10μm以上外側に位置することが好ましい。
また、本実施形態では、第1及び第2のエッチングマスク30,50が部分32,52を含むことによってその平面形状がT字状となっているが、第1及び第2のエッチングマスクは、第1及び第2のストライプ状部分のみからなってもよい。
10…InP基板、10a…主面、10b…裏面、10c…回折格子、20…第1の半導体積層部、20a…端面、20b…側面、21…下部光閉じ込め層、22…活性層、23…上部光閉じ込め層、24…クラッド層、25…下部キャップ層、26…上部キャップ層、30…第1のエッチングマスク、31…第1のストライプ状部分、31a…側縁、31b…端縁、32…部分、40…第2の半導体積層部、41…光導波層、42…クラッド層、43…下部キャップ層、44…上部キャップ層、50…第2のエッチングマスク、51…第2のストライプ状部分、51a…側縁、51b…端縁、52…部分、60…第3の半導体積層部、61…下部光閉じ込め層、62…光吸収層、63…上部光閉じ込め層、64…クラッド層、65…下部キャップ層、66…上部キャップ層、70…エッチングマスク、80…メサ構造、81…埋込領域、A…光導波路予定領域、A1…第1の部分、A2…第2の部分、A3…第3の部分、B…所定方向、V…法線方向。

Claims (2)

  1. InP結晶の<100>方向、または<100>方向に対して5°以下の角度で傾斜した方向を法線方向とする主面を有するInP基板の前記主面上に、第1の光導波層を含む第1の半導体積層部を成長させる第1の成長工程と、
    前記InP基板の<011>方向に延びる光導波路予定領域の第1の部分を覆う第1のストライプ状部分を含む第1のエッチングマスクを前記第1の半導体積層部上に形成する第1のエッチングマスク形成工程と、
    前記第1のエッチングマスクを用いて前記第1の半導体積層部にウェットエッチングを施す第1のエッチング工程と、
    第2の光導波層を含む第2の半導体積層部を、前記第1のエッチングマスクを用いて前記主面上に選択的に成長させたのち、前記第1のエッチングマスクを除去する第2の成長工程と、
    前記光導波路予定領域の前記第1の部分、及び前記第1の部分と隣接する第2の部分を覆う第2のストライプ状部分を含む第2のエッチングマスクを前記第1及び第2の半導体積層部上に形成する第2のエッチングマスク形成工程と、
    前記第2のエッチングマスクを用いて前記第1及び第2の半導体積層部にウェットエッチングを施す第2のエッチング工程と、
    第3の光導波層を含む第3の半導体積層部を、前記第2のエッチングマスクを用いて前記主面上に選択的に成長させる第3の成長工程と
    を備え、
    前記第2のエッチングマスク形成工程の際に、前記InP基板の<011>方向に沿った前記第2のストライプ状部分の一対の側縁を、前記InP基板の<011>方向に沿った前記第1のストライプ状部分の一対の側縁よりも前記光導波路予定領域寄りに形成することを特徴とする、光集積素子の製造方法。
  2. 前記第1のエッチングマスクは、前記InP基板の<011>方向における前記第1のストライプ状部分の端部と繋がっており該方向と交差する方向に延びる部分を更に含み、前記第2のエッチングマスクは、前記InP基板の<011>方向における前記第2のストライプ状部分の端部と繋がっており該方向と交差する方向に延びる部分を更に含むことを特徴とする、請求項1に記載の光集積素子の製造方法。
JP2011087286A 2011-04-11 2011-04-11 光集積素子の製造方法 Active JP5786425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011087286A JP5786425B2 (ja) 2011-04-11 2011-04-11 光集積素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087286A JP5786425B2 (ja) 2011-04-11 2011-04-11 光集積素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012222193A true JP2012222193A (ja) 2012-11-12
JP5786425B2 JP5786425B2 (ja) 2015-09-30

Family

ID=47273375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087286A Active JP5786425B2 (ja) 2011-04-11 2011-04-11 光集積素子の製造方法

Country Status (1)

Country Link
JP (1) JP5786425B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042575A (ja) * 2014-08-13 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. 光集積回路を製造する方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778960A (ja) * 1993-09-09 1995-03-20 Fujitsu Ltd 光変調器/半導体レーザ集積化光源
JPH08162706A (ja) * 1994-11-30 1996-06-21 Oki Electric Ind Co Ltd 集積化半導体光素子の製造方法
JP2000214339A (ja) * 1999-01-22 2000-08-04 Sharp Corp 光集積素子及びその製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002270946A (ja) * 2001-03-13 2002-09-20 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
WO2007108094A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 光半導体装置の製造方法
JP2009182352A (ja) * 2009-05-18 2009-08-13 Fujitsu Ltd 光半導体装置及びその製造方法
JP2010097174A (ja) * 2008-09-19 2010-04-30 Fujitsu Ltd 光導波路の製造方法及び光導波路
JP2010114295A (ja) * 2008-11-07 2010-05-20 Fujitsu Ltd 光導波路素子の製造方法
JP2010165759A (ja) * 2009-01-14 2010-07-29 Opnext Japan Inc 集積光デバイスの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778960A (ja) * 1993-09-09 1995-03-20 Fujitsu Ltd 光変調器/半導体レーザ集積化光源
JPH08162706A (ja) * 1994-11-30 1996-06-21 Oki Electric Ind Co Ltd 集積化半導体光素子の製造方法
JP2000214339A (ja) * 1999-01-22 2000-08-04 Sharp Corp 光集積素子及びその製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002270946A (ja) * 2001-03-13 2002-09-20 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
WO2007108094A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 光半導体装置の製造方法
JP2010097174A (ja) * 2008-09-19 2010-04-30 Fujitsu Ltd 光導波路の製造方法及び光導波路
JP2010114295A (ja) * 2008-11-07 2010-05-20 Fujitsu Ltd 光導波路素子の製造方法
JP2010165759A (ja) * 2009-01-14 2010-07-29 Opnext Japan Inc 集積光デバイスの製造方法
JP2009182352A (ja) * 2009-05-18 2009-08-13 Fujitsu Ltd 光半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042575A (ja) * 2014-08-13 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. 光集積回路を製造する方法
US9568676B2 (en) 2014-08-13 2017-02-14 Caliopa Nv Method for producing an integrated optical circuit

Also Published As

Publication number Publication date
JP5786425B2 (ja) 2015-09-30

Similar Documents

Publication Publication Date Title
JP5177285B2 (ja) 光素子及びその製造方法
JP5880063B2 (ja) 光集積素子の製造方法
JPWO2009116152A1 (ja) 光素子及びその製造方法
US8637338B2 (en) Method for producing integrated optical device
JP6206247B2 (ja) 半導体装置の製造方法
JP5092740B2 (ja) 半導体素子の製造方法
US8741670B2 (en) Method for producing integrated optical device
JP5314435B2 (ja) 集積光デバイス及びその製造方法
JP2008042131A (ja) 半導体光素子およびその製造方法
JP5786425B2 (ja) 光集積素子の製造方法
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
JP2021028971A (ja) 埋め込み型半導体光素子
US8637329B2 (en) Method for producing semiconductor optical integrated device
JP6657537B2 (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP2013110274A (ja) 半導体集積素子
JP5672771B2 (ja) 半導体光素子及びその製造方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
JP2009088242A (ja) 光半導体装置およびその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
JP2009260192A (ja) 半導体光集積素子及びその製造方法
JP5370096B2 (ja) 光半導体集積素子の製造方法
US8450128B2 (en) Method for producing semiconductor optical device and semiconductor optical device
JP2013016582A (ja) 光集積素子の製造方法
JP2004140017A (ja) 光集積素子及びその製造方法
CN115939936A (zh) 半导体光学设备及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5786425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250