JP4213154B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は一般に化合物半導体装置に係り、特に光通信や光情報処理に用いられる光半導体素子の製造方法に関する。

化合物半導体は光と相互作用する直接遷移型のバンド構造を有し、このため化合物半導体を使った光半導体装置は、光通信や光情報処理の分野において広く使われている。特にＩｎＰ系の化合物半導体装置、特にレーザダイオードは、光ファイバ中を伝送される１．３あるいは１．５５μｍ帯の波長の光信号を形成することができるため重要である。

かかるレーザダイオードでは、レーザ発振効率を向上させるために、注入されたキャリアを軸方向の限られた領域に閉じ込める電流狭搾構造を設けることが必須である。さらにレーザダイオードでは誘導放出によりレーザ発振が生じるため、かかるキャリアを閉じ込めた領域に、光をも効率的に閉じ込める必要がある。ＩｎＰ系のレーザダイオードでは、光を導波するＩｎＧａＡｓＰコアとＩｎＰ埋込層との屈折率差によって、水平方向の光閉じ込めを実現する。
特開平０９−２８３５０５号公報 特開平０２−２１３１３４号公報 特開平０４−２２９６８２号公報 特開平０５−０２１４１９号公報 特開２０００−０９１３０３号公報 特開２０００−３４９３９５号公報

図１（Ａ）〜（Ｄ）は、電流および光狭窄構造として埋込へテロ構造（ＢＨ構造）を有するレーザダイオード１０の製造工程を示す。

図１（Ａ）を参照するに、ｎ型ＩｎＰ基板１１上にはＩｎＧａＡｓ層とＩｎＧａＡｓＰ層とを繰り返し積層した多重量子井戸層１２が形成され、さらに前記多重量子井戸層１２上にはｐ型ＩｎＰクラッド層１３とｐ型ＩｎＧａＡｓコンタクト層１４とが順次形成される。

次に図１（Ｂ）の工程において前記コンタクト層１４上にＳｉＯ₂膜１５をエッチング保護膜として形成し、さらにかかる構造に対してドライエッチングを行うことにより、活性層メサストライプを形成する。図示の例では、前記メサストライプは＜０１１＞方向に延在している。

次に図１（Ｃ）の工程において前記ＳｉＯ₂膜１５を選択成長マスクとして使い、Ｆｅドープした高抵抗ＩｎＰ埋込層１６Ａ，１６Ｂを有機金属気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy法により、前記メサストライプの両側に結晶成長する。かかるＩｎＰ埋込層１６Ａ，１６Ｂの再成長工程においては成長停止面である（１１１）Ｂ面が発達し、その結果マスク縁において埋込層が符号１６ａあるいは１６ｂで示すように盛り上がる成長形状が得られる。

最後に図１（Ｄ）の工程において前記ＳｉＯ₂膜１５が除去され、前記コンタクト層１４上にｐ側電極１７が、基板１１の下面にｎ側電極１８が形成される。

このように、ＳｉＯ₂膜１５を選択成長マスクとしたＩｎＰ層１６Ａ，１６Ｂの埋込成長では、先にも説明したように、前記ＳｉＯ₂膜１５の縁に対応する領域１６ａ，１６ｂにおいてＩｎＰ層１６Ａおよび１６Ｂが盛り上がることが避けられない。この原因は、前記ＳｉＯ₂マスク１５上で結晶成長が生じないことに起因してＳｉＯ₂膜１５上において原料濃度が局所的に増加し、前記メサ領域の両側で成長しているＩｎＰ層１６Ａあるいは１６Ｂの表面に原料が過剰供給される為である。例えば図１（Ｃ）の工程において、メサストライフの高さを約１．５μｍとした場合、マスク縁の領域１６ａ，１６ｂにおいて前記ＩｎＰ埋込層１６Ａ，１６Ｂは約０．７μｍの高さ程度盛り上がる。

先に説明したように図１（Ｄ）の工程ではｐ側電極１７かかる段差表面上に形成することになるが、前記ｐ側電極１７をＴｉ膜，Ｐｔ膜およびＡｕ膜のスパッタリングにより順次形成した場合、Ｔｉ膜およびＰｔ膜はそれぞれ０．１μｍ程度の厚さしかないので、図２に示したように、下地形状の段差を反映して凹凸部分１７ａで電極層が途切れる問題が生じる。かかる電極の途切れが生じると電流注入が不均一になり、デバイスの電気的劣化を引き起こす。

また近年、レーザダイオードと導波路、受光素子および光機能素子を素子内で集積化した光集積回路素子が重要な光半導体デバイスとして注目されているが、かかる光集積回路素子では、メサストライプが＜０１１＞以外の方向に延在したり、ストライプに分岐点が存在したりする場合がある。図１（Ｃ）のように＜０１１＞方向のストライプの埋込成長を行うと、（１１１）Ｂ面が成長停止面として発達するが、一方で、かかる光集積回路素子の埋込成長では特定の成長停止面が無いことに起因して、図３（Ａ）〜（Ｃ）に示すように、埋込層がＳｉＯ₂マスク膜上に延在するオーバ−ハングが生じることがある。ただし図３（Ａ）はかかる光導波路の斜視図を、図３（Ｂ）は断面図を、さらに図３（Ｃ）は部分拡大図を示す。

図３（Ａ）〜（Ｃ）を参照するに、ＩｎＰ基板２１上には前記基板２１を露出する開口部を有するＳｉＯ₂パターン２２が形成されており、さらにかかるＳｉＯ₂パターン２２をマスクに、前記露出されたＩｎＰ基板２１の表面上にＩｎＰ埋込層２３が再成長により形成されている。その際、前記ＩｎＰ埋込層２３は先の（１１１）Ｂ面のような成長停止面が存在しないため、図３（Ｃ）の拡大図に示すように前記ＳｉＯ₂パターン２２中の開口部を超えて側方に成長し、その結果オーバーハング部２３Ａが形成される。

図３（Ａ）〜（Ｃ）の構成において、ＳｉＯ₂マスク２２を除去後に再びＩｎＰ層２４を成長すると、前記オーバーハング部２３Ａ直下の部分に原料ガスが到達せず、その結果図４に示すように空洞２３Ｂが生じてしまうことがある。このような空洞２３ＢはＩｎＰ層２３と屈折率が極端に異なるので、前記導波路中を導波される光を散乱し、光損失を生じる。

図５（Ａ）〜（Ｄ）は、基板３１上においてメサストライプ３１Ｍが＜０１１＞方向以外の方向に延在しているレーザダイオードにおいて、前記メサストライプ３１Ｍの両側にＩｎＰ埋込層３２Ａ，３２Ｂを、前記メサストライプ３１Ｍ上に形成されたＳｉＯ₂膜３３を選択成長マスクとして成長させる場合の問題点を説明する図である。

図５（Ａ）の例では前記メサストライプ３１Ｍは＜０１１＞方向から＜０１０＞方向に１０°オフセットした方向に延在しており、図５（Ｂ）の拡大図に示すように前記ＩｎＰ埋込層３２Ａ，３２Ｂは成長停止面が存在しないため前記ＳｉＯ₂マスク３３上にまでせり出し、オーバーハングを形成している。

かかる構造において前記ＳｉＯ₂マスク３３をエッチングにより除去し、さらに図５（Ｃ）に示すようにＩｎＰ層３４を前記ＩｎＰ埋込層３２Ａ，３２Ｂおよびメサストライプ３１Ｍを覆うように堆積した場合には、図５（Ｄ）に示すように前記ＩｎＰ埋込層３２Ａ，３２Ｂのオーバーハング直下の領域に気相原料が十分に供給されず、空洞３２ａ，３２ｂが形成されることがある。

そこで本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。

本発明のより具体的な課題は、段差形状を有するＩｎＰ層を、成長後に平坦化することのできる半導体装置の製造方法を提供することにある。

本発明は上記の課題を、
請求項１に記載したように、 平坦面と、前記平坦面の一部に形成されたメサストライプとよりなる成長開始面上に、前記メサストライプが前記平坦面に対して形成する初期形状に対応した段差形状を有するようにＩｎＰ埋込層を結晶成長する結晶成長工程と、
前記ＩｎＰ埋込層に対して塩酸と酢酸と過酸化水素水を含むエッチャントを使ったウェットエッチングを行い、前記ＩｎＰ埋込層の段差形状を平坦化する平坦化工程と、
を含み、
前記平坦化工程では前記ウェットエッチングを、＜１００＞方向および＜０１１＞方向へのエッチング速度が、＜０−１１＞方向へのエッチング速度よりも小さくなるように、前記エッチャントにおいて塩酸と酢酸と過酸化水素水を、塩酸に比べて酢酸が１０倍以下の濃度になるように、また塩酸に比べて過酸化水素水が３０％以下の濃度になるように設定して実行することを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
前記平坦化工程は、前記ＩｎＰ埋込層が前記平坦化工程の結果、（１００）面および（０１１）面および（０−１−１）面のいずれかよりなる平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項３に記載したように、
前記平坦化工程は、前記ＩｎＰ埋込層が前記平坦化工程の結果、前記平坦化工程前に比べて（１００）面および（０１１）面および（０−１−１）面のいずれかにより近づいた面よりなる平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項４に記載したように、
前記結晶成長工程は、基板上において前記ＩｎＰ埋込層が、前記成長開始面の最も高い位置よりも低い位置に表面を有するように実行され、前記平坦化工程は、前記ＩｎＰ埋込層が前記平坦化工程の後、前記基板表面から測って前記平坦化工程前における前記ＩｎＰ埋込層の最も低い位置に対応した高さの平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項５に記載したように、
前記成長工程は、前記成長開始面の最も高い位置と同等か、それ以上に高いＩｎＰ層表面を有するように実行され、前記平坦化工程は、前記ＩｎＰ層が前記平坦化工程の後、前記基板表面から測って前記成長開始面の最も高い位置に対応した高さの平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項６に記載したように、
前記成長開始面は、前記メサストライプ上に選択成長マスクを有し、前記ＩｎＰ埋込層を成長する工程は、前記ＩｎＰ埋込層の段差形状が、前記選択成長マスクの縁に対応して形成されるように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項７に記載したように、
前記ＩｎＰ埋込層を成長する工程は、前記ＩｎＰ埋込層の段差形状が、前記成長開始面上において前記メサストライプの側面に沿ってスロープ領域を形成するように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項８に記載したように、
前記ＩｎＰ埋込層を成長する工程は、前記ＩｎＰ埋込層の段差形状が、前記ＩｎＰ層が前記成長開始面上において前記メサストライプを覆い形成されるように実行されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項９に記載したように、
平坦な成長開始面上に、選択成長マスクを介してＩｎＰ層を結晶成長し、前記ＩｎＰ層により前記平坦な成長開始面上に、段差形状を形成する工程と、
前記結晶成長したＩｎＰ層を、塩酸と酢酸と過酸化水素水を含むエッチャントによりウェットエッチングし、前記ＩｎＰ層による段差形状を平坦化する工程と、
を含み、
前記平坦化工程では前記ウェットエッチングを、＜１００＞方向および＜０１１＞方向へのエッチング速度が、＜０−１１＞方向へのエッチング速度よりも小さくなるように、前記エッチャントにおいて塩酸と酢酸と過酸化水素水を、塩酸に比べて酢酸が１０倍以下の濃度になるように、また塩酸に比べて過酸化水素水が３０％以下の濃度になるように設定して実行されることを特徴とする半導体装置の製造方法により、または
請求項１０に記載したように、
前記平坦化工程は、前記ＩｎＰ層が前記平坦化工程の結果、（１００）面および（０１１）面および（０−１−１）面のいずれかよりなる平坦化面を有するように実行されることを特徴とする請求項９記載の半導体装置の製造方法により、または
請求項１１に記載したように、
前記平坦化工程は、前記ＩｎＰ層が前記平坦化工程の結果、前記平坦化工程前に比べて（１００）面および（０１１）面および（０−１−１）面のいずれかにより近づいた面よりなる平坦化面を有するように実行されることを特徴とする請求項９記載の半導体装置の製造方法により、または
請求項１２に記載したように、
前記エッチャントは、さらに水からなる追加剤を含むことを特徴とする請求項１〜１１のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１３に記載したように、
メサストライプを形成された平坦面を覆って、前記メサストライプに対応した斜面形状を有するようにＩｎＰ層を結晶成長する結晶成長工程と、
前記ＩｎＰ層に対して、前記メサストライプ上に形成された誘電体パターンをマスクに、塩酸と酢酸と過酸化水素水を含むエッチャントによるエッチングを行い、前記誘電体パターン下の領域を除き、前記ＩｎＰ層の表面を平坦化する工程と、
を含み、
前記平坦化工程では、前記ウェットエッチングを、＜１００＞方向および＜０１１＞方向へのエッチング速度が、＜０−１１＞方向へのエッチング速度よりも小さくなるように、前記エッチャントにおいて塩酸と酢酸と過酸化水素水を、塩酸に対して酢酸が１０倍以下の濃度になるように、また塩酸に比べて過酸化水素水が３０％以下の濃度になるように設定して実行することを特徴とする半導体装置の製造方法により、または
請求項１４に記載したように、
前記選択エッチングマスクは前記メサストライプ表面に設けられたものであることを特徴とする請求項１３記載の半導体装置の製造方法により、または
請求項１５に記載したように、
前記選択エッチングマスクは、絶縁材料およびＩｎＰを除く化合物半導体よりなる群から選ばれることを特徴とする請求項１３または１４記載の半導体装置の製造方法により、または
請求項１６に記載したように、
前記選択エッチングマスクは、酸化シリコン，窒化シリコン，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ，ＡｌＧａＩｎＰ，ＡｌＧａＡｓ，ＧａＩｎＮＡｓのいずれかよりなることを特徴とする請求項１５記載の半導体装置の製造方法により、または
請求項１７に記載したように、
前記エッチャントは、さらに水からなる追加剤を含むことを特徴とする請求項１３〜１６のうち、いずれか一項記載の半導体装置の製造方法により、解決する。
［作用］
本発明はＩｎＰ結晶成長で表面に生じる段差形状を、ウェットエッチングにより平坦化することで上記問題を解決する。本発明は、特にエッチャントとして塩酸と酢酸を含む混合液を使用する。

図６は本発明の発明者により行われた、塩酸：酢酸：水の混合比が１：５：１の混合液を使って段差のあるＩｎＰ層をエッチングする実験における、＜１００＞方向、＜０−１１＞方向、および＜０１１＞方向のエッチング量とエッチング時間の相関を示す。

図６を参照するに、＜１００＞方向および＜０１１＞方向のエッチング速度が約０．０５〜０．７μｍ／min程度であるのに対し、＜０−１１＞方向のエッチング速度は５〜３０μｍ／minと約１００倍速いことがわかる。従って前記混合液で段差形状をエッチングすると＜０−１１＞方向の段差は非常に早い速度で後退し、結果的に（１００）面、（０１１）面およびこれに等価な（０−１−１）面だけが発達面として残り、他の面は消失する。すなわち上記エッチング液によるウェットエッチングにより、ＩｎＰ層上には（１００）面あるいは（０１１）面あるいは（０−１−１）面のみが平坦面として現れることが見出された。

前記エッチャント中の各成分の混合比を変えると、エッチング速度の絶対値および各面方位に対する相対速度は変化する。

図７はエッチャント中の塩酸に対する酢酸の濃度比Ｘを変化させた場合における、＜１００＞方向に対する＜０−１１＞方向へのエッチング速度比を示す。すなわち図７において、前記エッチャントでは塩酸：酢酸：水の濃度比が１：Ｘ：１で表される。

図７を参照するに、いずれの酢酸濃度範囲Ｘにおいても＜１００＞方向に比べ＜０−１１＞方向へのエッチング速度は３０〜１００倍大きいことがわかる。かかるエッチング異方性は、エッチャント中における塩酸と酢酸の含有によって得られるのであり、特に塩酸と酢酸の濃度比Ｘが１〜１０の範囲において３０以上のエッチング速度比が得られることがわかる。このように、前記の範囲にエッチャント中の酢酸濃度を設定することにより、本特許の目的であるＩｎＰ層の顕著な平坦化効果が得られる。

前記エッチャント中における水の濃度比が変わると、（塩酸＋酢酸）濃度が変化する為に、エッチング速度の絶対値は変化するが、図６，７に示されたエッチング異方性自体は変わらず、平坦化効果には影響は生じない。

本発明のエッチャントによるエッチング異方性は、上記のエッチャント混合液に過酸化水素水を加えても得られる。

図８は、前記塩酸，酢酸および水よりなる混合液にさらに過酸化水素水を加えたエッチャントによりＩｎＰの段差形状をエッチングした場合の、＜１００＞方向に対する＜０−１１＞方向へのエッチング速度比を示す。

図８を参照するに、前記エッチャントの中における塩酸と酢酸と過酸化水素水と水の組成比を１：１：Ｙ：１と表した場合、前記過酸化水素水組成Ｙの値が０〜０．３の範囲で３０以上の異方性が得られることがわかる。

本発明による塩酸および酢酸を含むエッチャントを、図９（Ａ）に示すＳｉＯ₂エッチングマスクをＩｎＰの段差形状の表面に形成した構造に対して適用し、図９（Ｂ）に示すように平坦化を行った場合には、エッチングマスクの下ではサイドエッチングが進行しないことが見出された。

図９（Ａ）を参照するに、ＩｎＰ基板４１上にはＳｉＯ₂パターン４２をエッチングマスクにメサストライプ４１Ｍが［０１１］方向に形成されており、前記メサストライプ４１Ｍの両側には、前記メサストライプ４１Ｍ上の前記ＳｉＯ2パターン４２を選択成長マスクに、ＩｎＰ埋込層４３Ａ，４３Ｂが形成されている。

図９（Ｂ）の工程では、前記ＳｉＯ₂パターン４２を再びエッチングマスクに，前記ＩｎＰ埋込層４３Ａ，４３Ｂを本発明の塩酸と酢酸とを含むエッチャントによりエッチングし、（１００）面よりなる平坦化面を形成する。

図９（Ｂ）の工程において、前記メサストライプ４１Ｍの側壁面が、前記エッチャントにより選択的にエッチングを受けるＩｎＰの（０−１１）面であっても、前記メサストライプ４１Ｍ上にＳｉＯ₂パターン４２を形成しておく限り、メサストライプ４１Ｍに実質的なサイドエッチングは生じることがなく、従って図９（Ｂ）の平坦化工程が終了しても前記メサストライプ４１Ｍは実質的に完全に残ることが見出された。

すなわち、本発明による塩酸と酢酸とを含むエッチャントによるＩｎＰの段差構造の平坦化工程では、ＩｎＰ段差構造の表面のー部をマスクで被覆することにより、この部分の段差を意図的に残し、一方でマスクにより被覆されない領域を、前記エッチャントを使ったエッチングにより、（１００）面，（０１１）面および（０−１−１）面のいずれかとする選択的な平坦化が可能であることが見出された。

一方、元々段差の無い（１００）面あるいは（０１１）面あるいは（０−１−１）面上にエッチングマスクを形成し、かかる構造を本発明の混合液でエッチングしたとしても、本発明の目的である平坦化は達成されない。本発明の選択的な平坦化が有効であるためには、エッチングマスクの形成された領域に対して、マスクで被覆されない領域の少なくともー部が低い位置に存在しなければならない。

なお、ＩｎＧａＡｓＰ、ＩｎＧａＡｓなどＧａまたはＡｓを含む化合物半導体層では、本発明による塩酸および酢酸を含むエッチャントによるエッチング速度が、ＩｎＰに比べて非常に遅い。特にエッチャントが過酸化水素水を含有しない場合は、これらの半導体層は実質的にエッチングされない。従って前述の選択的な平坦化の為のエッチングマスクとして、ＳｉＯ₂やＳｉＮ以外にも、ＩｎＧａＡｓＰやＩｎＧａＡｓなどのＧａあるいはＡｓを含む化合物半導体層を用いることができる。

そこで、本発明のエッチャントによる上記の平坦化効果を有効に適用できる段差形状を形態すると、以下のようになる。

Ａ．選択成長マスクの縁に形成される段差形状の平坦化
図１０（Ａ），（Ｂ）は、ｎ型ＩｎＰ基板５１上に形成されたＳｉＯ₂パターン５２を選択成長マスクとしてＩｎＰ層５３を成長し、かかるＩｎＰ層５３を塩酸と酢酸とを含むエッチャントにより平坦化する場合を示す。

かかる選択成長マスク５２を使って基板上に半導体層を気相成長する場合には、マスク５２上で気相原料が消費されず原料濃度が増加する為、マスク５２の縁に原料が過剰に供給され、その結果、形成される半導体層の成長速度が増加する。

図１１（Ａ），（Ｂ）は、前記ＩｎＰ基板５１上に形成されたメサストライプ等の凸部上に前記ＳｉＯ₂パターン５２を形成し、かかるＳｉＯ₂パターン５２を選択成長マスクに前記凸部の両側にＩｎＰ埋込層５３Ａ，５３Ｂを成長する場合を示す。この場合には、先にも説明したように前記選択成長マスク５２上における原料濃度の増加の結果、前記ＩｎＰ埋込層５３Ａ，５３Ｂは前記マスク５２の両側において盛り上がる。

そこで図１１（Ａ）の構造に対して図１１（Ｂ）の工程において本発明による塩酸および酢酸を含むエッチャントを使ったウェットエッチング工程を適用し、前記ＩｎＰ埋込層５３Ａ，５３Ｂを平坦化する。図１１（Ａ），（Ｂ）の工程においては、前記選択成長マスク５２をエッチングマスクとして使用しているが、図１２（Ａ），（Ｂ）に示すように、平坦化工程の前にかかる選択成長マスク５２をエッチング除去しても同様な平坦化効果が達成される。

Ｂ．成長前の段差を反映した段差形状に対する平坦化
図１３（Ａ），（Ｂ）は、段差形状を有する構造上にＩｎＰ層を成長した場合に、かかるＩｎＰ層表面に生じる凹凸の平坦化工程を示す。

図１３（Ａ）を参照するに、ｎ型ＩｎＰ基板６１上にはメサ構造６１Ｍが形成されており、さらに前記基板６１上には前記メサ構造６１Ｍを覆うようにＩｎＰ層６２が堆積されている。その結果、前記ＩｎＰ層６２の表面には、前記メサ構造６１Ｍに対応した凸部が形成されている。

そこで、図１３（Ｂ）に工程において、前記ＩｎＰ層６２に対して前記塩酸と酢酸とを含むエッチャントによるウェットエッチングを行い、前記ＩｎＰ層６２の表面を平坦化する。

Ｃ．マスクを越えない成長層表面に生じた段差形状の平坦化
図１４（Ａ），（Ｂ）は、凸部を形成された基板上に選択成長マスクを使って埋込ＩｎＰ層を結晶成長する際に、前記凸部に隣接して前記埋込ＩｎＰ層の表面に形成されるスロープ面を本発明のウェットエッチングにより平坦化する場合を示す。かかるスロープ面は、前記埋込ＩｎＰ層が前記選択成長マスクの高さよりも低い位置に形成される場合に発生する。

図１４（Ａ）を参照するに、ｎ型ＩｎＰ基板７１上にはＳｉＯ₂パターン７２をエッチングマスクにメサ構造７１Ｍが形成されており、さらに前記ＳｉＯ₂パターン７２を選択成長マスクに、前記メサ構造７１Ｍの両側にはＩｎＰ埋込層７３Ａ，７３Ｂが形成されている。その際、前記ＩｎＰ埋込層７３Ａ，７３Ｂは前記メサ構造７１Ｍを超えないような高さに形成されており、前記埋込層７３Ａ，７３Ｂの表面には、前記選択成長マスク７２上において前記埋込層７３Ａ，７３Ｂの選択成長の際に気相原料が過剰になることに起因して、前記メサ構造７１Ｍから側方に下降するスロープ面が形成されている。

図１４（Ｂ）の工程では、図１４（Ａ）の構造に対して本発明による塩酸と酢酸とを含むエッチャントを使ったウェットエッチング工程を適用し、前記埋込層７３Ａ，７３Ｂを平坦化する。

Ｄ．エッチングマスクとなる半導体層を含む段差形状の平坦化
先にも説明したように、ＩｎＧａＡｓＰあるいはＩｎウェットエッチングはＡｓを含む半導体は、本発明の塩酸および酢酸を含むエッチャントを使ったウェットエッチングにおけるエッチング速度がＩｎＰに比べて非常に遅い。従って、本発明のエッチャントを使ってＩｎＰ層を平坦化する場合に、かかるＩｎＧａＡｓＰあるいはＩｎＧａＡｓ半導体膜をエッチングマスクとして使うことも可能である。

図１５（Ａ）はｎ型ＩｎＰ基板８１上にＩｎＧａＡｓＰパターン８２を担持するメサ構造８１Ｍを形成し、さらにかかるメサ構造８１ＭおよびＩｎＧａＡｓＰパターン８２を覆うようにＩｎＰ埋込層８３を堆積した場合を示す。

図１５（Ａ）の構造に対して本発明による塩酸と酢酸を含むエッチャントを使ったウェットエッチング工程を適用することにより、図１５（Ｂ）に示すように前記ＩｎＧａＡｓＰパターン８２がエッチングマスクとして作用し、前記ＩｎＰ埋込層８３を前記ＩｎＧａＡｓＰパターン８２の表面に一致する表面を有するように平坦化することができる。

あるいは図１６（Ａ），（Ｂ）に示すように、前記ＩｎＰ埋込層８３を前記ＩｎＧａＡｓＰパターン８２よりも下の位置までエッチングすることも可能である。

ところでこれまでの説明では平坦化を、ＩｎＰ層の成長に伴い形成された段差形状に対して、前記塩酸と酢酸とを含むエッチャントを使ったウェットエッチングを適用する結果、（１００）面あるいは（０１１）面あるいは（０−１−１）面のいずれかよりなる平面が前記ＩｎＰ層中に発達する事と定義してきた。しかしエッチングの初期の段階では、段差斜面から前記（１００）面，（０１１）面あるいは（０−１−１）面に変化する途中の面方位を持つスロープ面が出現しており、前記スロープ面はエッチングの進行とともに、徐々に前記結晶面のいずれかへと変化する。従って、本発明の平坦化は、実際の半導体装置の作製工程においては、段差面が（１００）面あるいは（０１１）面あるいは（０−１−１）面に変化させる場合のみならず、エッチングの途中段階で打ち切る場合でも有効である。すなわち本発明の平坦化は、エッチング後にＩｎＰ段差面が（１００）面あるいは（０１１）面あるいは（０−１−１）面に変化する場合のみならず、中間的なスロープ面あるいは斜面となる場合をも含む。

ところで、塩酸および酢酸および過酸化水素水を含むエッチャント自体は公知である。例えば特開平１０−６５２０１号公報には、塩酸と酢酸と過酸化水素水を含有するエッチャントをメサストライプ形成工程で使う例が記載されている。しかし上記公知例は、結晶成長前の凸部の側壁面を特定の斜面にそろえる為にエッチャントを使用しているものであって、本発明の効果である結晶成長に伴い形成された段差形状の平坦化に前記エッチャントが利用できることは、この公知例からは類推できない。

また特開２０００−９１３０３号公報には、塩酸と酢酸と過酸化水素水とを含むエッチャントにより、ドライエッチングにより形成されたメサストライプの側壁面をエッチングする例が記載されている。しかし、前記公知例はドライエッチングで生じるメサ表面のダメージを除去することを目的としているので、本発明の目的とする段差形状の平坦化を類推することはできない。

本発明によれば、結晶成長に伴いＩｎＰ層に生じた段差形状を、塩酸と酢酸とを含むエッチャントを使ったウェットエッチングにより平坦化することが可能であり、しかも形成される平坦化面の位置を、かかる段差形状の最も低い表面部分に一致させることができる。

［実施例１］
以下、図１７（Ａ）〜図１８（Ｅ）を参照しながら、本発明の第１実施例によるＢＨ構造を有するレーザダイオードの製造工程を説明する。

図１７（Ａ）を参照するに、ｎ型ＩｎＰ基板１０１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１０２と、ｐ型ＩｎＰクラッド層１０３と、ｐ型ＩｎＧａＡｓコンタクト層１０４とを順次積層する。

次に図１７（Ｂ）の工程において、ＳｉＯ₂膜１０５をエッチングマスクとして使い、ドライエッチングを行うことにより、活性層メサストライプ１０１Ｍを形成する。図示の例では、前記活性層メサストライプ１０１Ｍは、＜０１１＞方向に延在する。

次に図１７（Ｃ）の工程において、前記ＳｉＯ₂膜１０５を選択成長マスクとして、ＭＯＶＰＥ法によりＦｅドープＩｎＰ埋込層１０６₁，１０６₂を前記基板１０１上、前記メサストライプ１０１Ｍの両側に成長する。前記ＭＯＶＰＥ工程は、例えば成長温度を６３０°Ｃ、成長圧力を０.１気圧に設定して実行され、ＩＩＩ族元素、Ｖ族元素およびＦｅドーパントの原料としてＴＭＩｎ，ＰＨ₃およびＣｐ₂Ｆｅを使用する。本実施例では前記ＩｎＰ埋込層１０６Ａ，１０６Ｂの厚さは、前記ＩｎＰ埋込層１０６₁，１０６₂の最も低い部分が前記メサストライプ１０１Ｍ中のｐ型ＩｎＧａＡｓコンタクト層１０４よりも高くなるように設定される。その結果、前記ＩｎＰ埋込層１０６₁，１０６₂には、前記メサストライプ１０１Ｍ上のＳｉＯ₂膜１０５に隣接して、盛り上がり部１０６ａ，１０６ｂが形成される。

次に図１８（Ｄ）の工程において、塩酸と酢酸と水の混合液よりなるエッチャントで、図１７（Ｃ）の構造をウェットエッチングする。

図１８（Ｄ）の工程において、前記エッチャント中における塩酸と酢酸と水の混合比は１：５：１に設定し、液温２．３°Ｃで典型的には３分間エッチングを行う。かかるエッチングの結果、図１８（Ｄ）に示すように前記ＩｎＰ埋込層１０６Ａ，１０６Ｂの表面は（１００）面となり、前記ｐ型ＩｎＧａＡｓ層１０４の高さで平坦化する。

最後に図１８（Ｅ）の工程で図１８（Ｄ）の構造を弗化水素酸に１分間侵し、ＳｉＯ₂膜１０５をエッチング除去した後、前記ｐ型ＩｎＧａＡｓ層１０４上にｐ側電極１０７を、また前記基板１０１の下面上にｎ側電極１０８を形成する。

本実施例では図１８（Ｅ）の工程において前記埋込層１０６₁，１０６₂は平坦面となっているので、前記ｐ側電極１０７は平面上に積層され、従って先に図２で説明した電極途切れの問題は生じない。

［実施例２］
次に、本発明の第２実施例によるＢＨ構造を有するレーザダイオードの製造工程を、図１９（Ａ）〜（Ｃ）を参照しながら説明する。ただし、図１９（Ａ）〜（Ｃ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。

本実施例では図１９（Ａ）の工程において図１７（Ａ），（Ｂ）と同様な工程により前記ＩｎＰ基板１０１上にメサストライプ１０１Ｍを形成し、さらに前記ＳｉＯ₂層１０５を弗化水素酸でエッチング除去する。

次に図１９（Ｂ）の工程において、図１９（Ａ）の構造上にＭＯＶＰＥ法によりＦｅドープＩｎＰ埋込層１０６を結晶成長する。このようにして形成されたＩｎＰ埋込層１０６は、下地の段差形状を反映してメサストライプ対応部分が盛り上がったスロープ面を有する。図１９（Ｂ）の工程において、前記ＦｅドープＩｎＰ埋込層は、厚さが最も低い部分でＩｎＧａＡｓコンタクト層より高くなるように形成される。

最後に図１９（Ｃ）の工程において、前記塩酸と酢酸と水の混合液よりなるエッチャントにより図１９（Ｂ）の構造をエッチングする。かかるエッチングの結果、前記ＦｅドープＩｎＰ埋込層１０６のスロープ斜面は平坦化され、（１００）面により近い面が現れる。

図１９（Ｃ）の工程において前記ＩｎＰ埋込層１０６のエッチングが進行し、前記メサストライプ１０１Ｍの両側にＩｎＰ埋込層１０６₁，１０６₂が形成される。前記エッチングの結果前記ｐ型ＩｎＧａＡｓ層コンタクト層１０４が表面に露出すると、露出したコンタクト層１０４はエッチングマスク層として作用し、前記ｐ−ＩｎＧａＡｓ層１０４の高さに揃った平坦な（１００）面が前記ＩｎＰ埋込層１０６₁，１０６₂の主面として出現する。

［実施例３］
次に、本発明の第３実施例によるｐｎ埋込構造を有するレーザダイオードの製造方法を、図２０（Ａ）〜図２１（Ｆ）を参照しながら説明する。

図２０（Ａ）を参照するに、ｎ型ＩｎＰ基板１１１上にはＩｎＧａＡｓ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２と、ｐ型ＩｎＰクラッド層１１３と、ＳｉＯ₂膜１１５とを順次積層した半導体積層構造が形成され、さらにこれをドライエッチングによりパターニングすることにより、活性層メサストライプ１１１Ｍが形成される。

次に図２０（Ｂ）の工程において前記ＩｎＰ基板１１１上、前記メサ領域１１１Ｍの両側に、ＭＯＶＰＥ法により、ｐ型ＩｎＰ層１１６₁および１１６₂を、前記ＳｉＯ₂膜１１５を選択成長マスクとして使い、成長する。ｐドーピング原料としてはＤＭＺｎを使用すればよい。その際、前記ｐ型ＩｎＰ層１１６₁，１１６₂の成長は、前記ＩｎＰ層１１６₁および１１６₂の表面のうち最も低い部分が前記ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重重子井戸層の上面よりも高く、しかもメサストライプ１１１Ｍ中のｐ−ＩｎＰクラッド層１１３の上面より低くなるように実行される。

次に図２０（Ｃ）の工程において、塩酸と酢酸と水の混合液よりなるエッチャントを使い、図２０（Ｂ）の構造をウェットエッチングする。かかるウェットエッチングの結果、前記ｐ型ＩｎＰ層１１６₁，１１６₂は平坦になり、その表面は前記ＩｎＰ層１１６₁，１１６₂初期表面の最低領域に対応して、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層１１２の上面よりは高く、メサストライプ１１１Ｍ中のｐ型ＩｎＰクラッド層１１３の上面より低い位置に形成される。

次に図２１（Ｄ）の工程においてＭＯＶＰＥ法により、図２０（Ｃ）の構造上にｎ型ＩｎＰ層１１７とｐ−ＩｎＰ層１１８とを順次結晶成長する。

さらに図２１（Ｅ）の工程において前記ＳｉＯ₂膜１１５を弗化水素酸でエッチング除去し、最後に図２１（Ｆ）の工程において図２１（Ｅ）の構造上にｐ型ＩｎＰクラッド層１１９とｐ型ＩｎＧａＡｓコンタクト層１２０とをＭＯＶＰＥ法により順次成長する。

一般にｐｎ埋込構造では電流狭窄の為にｎ型ＩｎＰ埋込層１１７の位置を正確に制御しなければならない。前記ｎ型ＩｎＰ埋込層１１７と活性層１１２との間の間隔が広い場合には、間に電流リークパスが形成され電流注入効率が低下する。一方前記ｎ型ＩｎＰ埋込層１１７と活性層１１２との間隔が狭すぎる場合には、前記ｎ型ＩｎＰ埋込層１１７と活性層下部のｎ型ＩｎＰ層１１１の電気的絶縁が取れず、ここが電流リークパスとなる。これに対し本実施例の方法では、図２０（Ｂ）のｐ型ＩｎＰ層１１６₁，１１６₂の初期層厚、換言すると成長時間のみで前記ｎ型ＩｎＰ埋込層１１７の下面位置が決まるため、ＭＯＶＰＥ法で生じる結晶成長面の指数に影響されない。成長結晶面は、ＭＯＶＰＥ工程における成長温度、圧力等の成長条件により容易に変化するので位置制御は困難である。また前記ｎ型ＩｎＰ埋込層１１７は（１００）面を有するｐ型ＩｎＰ層１１６₁，１１６₂上に成長する為に、ＩｎＰ層へのｎ型ドーパント取り込み効率の面方位依存性の影響を受けず、全面で均一な濃度のｎ型ＩｎＰ層１１７が形成される。

［実施例４］
次に本発明の第４実施例によるｐｎ埋込構造を有するレーザダイオードの製造方法を、図２２（Ａ）〜図２３（Ｇ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

図２２（Ａ）を参照するに、前記ｎ型ＩｎＰ基板１１１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２とｐ型ＩｎＰクラッド層１１３とｐ型ＩｎＧａＡｓコンタクト層１１４とを積層し、さらに前記ＩｎＧａＡｓコンタクト層１１４上に形成したＳｉＯ₂膜１０５をマスクに使ったドライエッチングにより前記基板１１１上にメサストライプ１１１Ｍを形成する。図２２（Ａ）ではさらに前記ＳｉＯ₂膜１１５が弗化水素酸でエッチング除去されている。

次に図２２（Ｂ）の工程において、図２２（Ａ）の構造上にＭＯＶＰＥ法によりｐ型ＩｎＰ層１１６を結晶成長する。その際、前記ｐ型ＩｎＰ層１１６表面の最も低い部分が前記ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層１１２の上面より高く、ｐ−ＩｎＧａＡｓコンタクト層１１４の下面よりも低くなる様に、前記ｐ型ＩｎＰ層１１６の厚さを設定する。

次に図２２（Ｃ）の工程において、図２２（Ｂ）の構造に塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを適用し、前記ｐ型ＩｎＰ層１１６を平坦化する。その際、平坦化されたＩｎＰ層１１６の表面は、前記ＩｎＰ層１１６初期表面の最低領域に対応し、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層１１２よりは高く、ｐ型ＩｎＧａＡｓ層１１４より低い位置に位置する。図２２（Ｃ）の平坦化工程の結果、前記ＩｎＰ層１１６は前記メサストライプ１１１Ｍを隔ててＩｎＰ領域１１６₁とＩｎＰ領域１１６₂とに分かれる。

次に図２２（Ｄ）の工程において、図２２（Ｃ）の構造上にＭＯＶＰＥ法により、ｎ型ＩｎＰ埋込層１１７Ａを結晶成長する。その際、前記ｎ型ＩｎＰ層１１７Ａの厚さを、前記ＩｎＰ層１１７Ａ表面の最も低い部分が前記ＩｎＧａＡｓコンタクト層１１４の下面よりも低くなる様に層厚を決める。

次に図２３（Ｅ）の工程において、塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングにより、前記ｎ型ＩｎＰ埋込層１１７Ａをエッチングする。その結果、前記ｎ型ＩｎＰ層１１７Ａは、表面が前記ＩｎＧａＡｓコンタクト層１１４よりも低い位置で平坦化する。

次に図２３（Ｆ）の工程においてＭＯＶＰＥ法によりｐ型ＩｎＰ埋込層１１８Ａを図２３（Ｅ）の構造上に、前記ＩｎＧａＡｓコンタクト層１１４を覆うように成長する。

最後に図２３（Ｇ）の工程において、図２３（Ｆ）のｐ型ＩｎＰ埋込層１１８Ａに対して、塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを適用し、前記ＩｎＰ埋込層１１８Ａの上面を前記ＩｎＧａＡｓコンタクト層１１４の上面に一致させる。

本実施例によれば、図２２（Ｂ）の工程において前記ｐ型ＩｎＰ埋込層１１６Ａの厚さを制御することにより、図２２（Ｄ）に示すように前記ｎ型ＩｎＰ埋込層１１７Ａ下面の位置が制御できるだけでなく、図２２（Ｄ）の工程において前記ｎ型ＩｎＰ埋込層１１７Ａの初期厚さを制御することにより、前記ｎ型ＩｎＰ層１１７Ａ上面の位置も制御でき、電流狭窄構造を精度良く作製できる。

［実施例５］
次に、本発明の第５実施例によるｐｎ埋込構造を有するレーザダイオードの製造方法を、図２４（Ａ）〜図２６（Ｇ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

図２４（Ａ）を参照するに、図２０（Ａ）の工程と同様にして前記ｎ型ＩｎＰ基板１１１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２とｐ型ＩｎＰクラッド層１１３とｐ型ＩｎＧａＡｓコンタクト層１１４とを含むメサストライプ１１１Ｍを、ＳｉＯ₂膜１１５をマスクに使ったドライエッチングにより形成し、さらに前記ＳｉＯ₂膜１１５を弗化水素酸でエッチング除去する。

次に図２４（Ｂ）の工程において、図２４（Ａ）の構造上にＭＯＶＰＥ法によりｐ型ＩｎＰ層１１６を成長する。その際、前記ｐ型ＩｎＰ層１１６表面の最も低い部分が前記ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層１１２の上面より高く、ｐ型ＩｎＧａＡｓコンタクト層１１４の下面よりも低くなる様に、前記ｐ型ＩｎＰ層１１６の厚さを設定する。

次に図２４（Ｃ）の工程において、図２４（Ｂ）の構造に塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを適用し、前記ｐ型ＩｎＰ層１１６を平坦化する。その際、平坦化されたＩｎＰ層１１６の表面は、前記ＩｎＰ層１１６初期表面の最低領域に対応し、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層１１２よりは高く、ｐ型ＩｎＧａＡｓ層１１４より低い位置に位置する。図２４（Ｃ）の平坦化工程の結果、前記ＩｎＰ層１１６は前記メサストライプ１１１Ｍを隔ててＩｎＰ領域１１６₁とＩｎＰ領域１１６₂とに分かれる。このように、図２４（Ａ）〜図２４（Ｃ）の工程は、図２２（Ａ）〜（Ｃ）の工程にそれぞれ対応している。

次に図２５（Ｄ）の工程において、図２４（Ｃ）の構図上にＭＯＶＰＥ法によりｎ型ＩｎＰ層１１７Ｂおよびｐ型ＩｎＰ埋込層１１８Ｂを順次成長する。その際、前記ｎ型ＩｎＰ層１１７Ｂの最も低い部分が前記ｐ型ＩｎＧａＡｓ層１１４の下面よりも低く、また前記ｐ型ＩｎＰ層１１８Ｂの最も低い部分が前記ＩｎＧａＡｓ層１１４よりも高くなる様に、ＩｎＰ層１１７Ｂおよび１１８Ｂの厚さを設定する。

次に図２５（Ｅ）の工程において、前記ＩｎＰ層１１８Ｂおよび１１７Ｂを、塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングによりエッチングする。かかるウェットエッチング工程の際、前記ＩｎＧａＡｓ層１１４はエッチングマスクとして作用し、前記ｐ型ＩｎＰ層１１８Ｂおよびｎ型ＩｎＰ層１１７Ｂの表面が平坦化する。

次に図２５（Ｆ）の工程において前記ＩｎＧａＡｓ層１１４を弗化水素酸と硝酸の混合液でエッチング除去し、最後に図２６（Ｇ）の工程において、図２５（Ｆ）の構造上にＭＯＶＰＥ法によりｐ型ＩｎＰクラッド層１１９とｐ型ＩｎＧａＡｓコンタクト層１２０とを順次結晶成長する。

本実施例の方法でも、図２４（Ｂ）の工程において前記ｎ型ＩｎＰ埋込層１１６の厚さを制御することで、前記ｎ型ＩｎＰ埋込層１１７下面の位置が制御できる。

［実施例６］
次に本発明の第６実施例によるｐｎ埋込構造を有するレーザダイオードの製造方法を図２７（Ａ）〜（Ｃ）および図２８（Ｄ）を参照しながら説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図２７（Ａ）を参照するに、図２０（Ａ）の工程と同様にして前記ｎ型ＩｎＰ基板１１１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２とｐ型ＩｎＰクラッド層１１３とｐ型ＩｎＧａＡｓコンタクト層１１４とを含むメサストライプ１１１Ｍを、ＳｉＯ₂膜１１５をマスクに使ったドライエッチングにより形成する。

次に図２７（Ｂ）の工程において、前記メサストライプ１１１Ｍ上に前記ＳｉＯ₂膜１１５を残した状態で、ＭＯＶＰＥ法によりｐ型ＩｎＰ埋込層１１６、ｎ型ＩｎＰ埋込層１１７およびｐ型ＩｎＰ層１１８を順次成長する。図２７（Ｂ）のＭＯＶＰＥ工程は、典型的には成長温度を５５０°Ｃ、成長圧力を０．１気圧に設定し、ＩＩＩ族原料、Ｖ族原料、およびｐ型およびｎ型ドーパント原料としてそれぞれＴＭＩｎ、ＰＨ₃、ＤＭＺｎ、ＳｉＨ₄を使用するとともに、塩化メチルＣＨ₃Ｃｌを１０ＣＣＭ添加して実行される。かかる低温成長と塩素系ガスの添加を組み合わせることにより、各埋込層はメサ側面への遭い上がり成長が抑制され、メサ底面からほぼ＜１００＞方向に成長する。

図２７（Ｂ）の工程において各埋込層は、前記ｎ型ＩｎＰ層１１７の下面が前記メサストライプ１１１Ｍと接する位置において活性層１１２の上面よりも高くなるように、また前記ｎ型ＩｎＰ層１１７の上面が前記メサストライプ１１１Ｍと接する位置において前記ｐ型ＩｎＧａＡｓコンタクト層１１４の下面よりも低くなるように、前記ｐ型ＩｎＰ層１１６およびｎ型ＩｎＰ層１１７の厚さを制御する。

次に図２７（Ｃ）の工程において図２７（Ｂ）の構造を、前記ＳｉＯ₂膜１１５をマスクとして、塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングによりエッチングする。その結果、前記ｐ型ＩｎＰ層１１８は平坦化され、前記ＩｎＧａＡｓクラッド層１１４の上面に一致した平坦化面が得られる。

次に図２８（Ｄ）の工程において、前記ＳｉＯ₂膜１１５を弗化水素酸と過酸化水素水の混合液でエッチング除去する。

本実施例では１回の埋込成長で平坦な成長表面を得ることができ、レーザダイオードの製造工程を大幅に簡略化できる。

［実施例７］
次に本発明の第７実施例によるリッジ構造を有するレーザダイオードの製造方法を、図２９（Ａ）〜図３０（Ｅ）を参照しながら説明する。

図２９（Ａ）を参照するに、ｎ型ＩｎＰ基板１２１上にはＩｎＧａＡｓ／ＩｎＧａＡｓＰ多重量子井戸活性層１２２と、ｐ型ＩｎＰクラッド層１２３と、ｐ型ＩｎＧａＡｓコンタクト層１２４と、ＳｉＯ₂膜１２５とを順次積層した半導体積層構造が形成され、さらにこれを前記ＳｉＯ₂膜１２５をマスクとしたドライエッチングによりパターニングすることにより、前記クラッド層１２３上にリッジストライプ１２３Ｍが形成される。さらに図２９（Ａ）の工程では、前記ＳｉＯ₂膜１２５は弗化水素酸でエッチング除去されている。

次に図２９（Ｂ）の工程においてＭＯＶＰＥ法により、図２９（Ａ）の構造上にｎ型ＩｎＰ層１２６を結晶成長する。その際、前記ｎ型ＩｎＰ層１２６の厚さを、前記ＩｎＰ層１２６の上面が前記ｐ型ＩｎＧａＡｓ層１２４の下面よりも低くなるように設定する。

次に図２９（Ｃ）の工程において図２９（Ｂ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを、前記ＩｎＧａＡｓコンタクト層１２４をマスクとして実行し、前記ｎ型ＩｎＰ層１２６の表面を平坦化する。かかる平坦化の結果、前記ｎ型ＩｎＰ層１２６の上面の位置は、前記ｐ型ＩｎＧａＡｓ層１２４の下面の位置よりも低くなる。

次に図３０（Ｄ）の工程において図２９（Ｃ）の構造上にＭＯＶＰＥ法により、ｐ型ＩｎＰ層１２７を、前記ｐ型ＩｎＰ層１２７の上面その最低領域においても前記ｐ型ＩｎＧａＡｓ層１２４の上面よりも高くなるような厚さに形成する。

最後に図３０（Ｅ）の工程において図３０（Ｄ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを、前記ＩｎＧａＡｓコンタクト層１２４をマスクに実行し、前記ＩｎＰ層１２７を平坦化する。かかる平坦化の結果、前記ｐ型ＩｎＰ層１２７は前記ＩｎＧｓＡｓコンタクト層１２４の表面に一致する表面を有する。

かかるリッジ構造を有するレーザダイオードにおいても、効果的な電流狭窄を実現する為には、前記ｎ型ＩｎＰ埋込層１２６の表面位置を注意深く制御しなければならない。例えば前記ｎ型ＩｎＰ層１２６とｐ型ＩｎＧａＡｓコンタクト層１２４との間の間隔が広い場合は、この間隔が電流リークパスとして作用する。本実施例の方法では、図２９（Ｂ）の工程において前記ｎ型ＩｎＰ埋込層１２６の厚さを制御するだけで、所望の効果的な電流狭搾が実現される。

［実施例８］
次に本発明の第８実施例によるリッジ構造を有するレーザダイオードの製造方法を、図３１（Ａ）〜図３２（Ｆ）を参照しながら説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図３１（Ａ）を参照するに、前記ｎ型ＩｎＰ基板１２１上には先の図２９（Ａ）の工程と同様にＩｎＧａＡｓ／ＩｎＧａＡｓＰ多重量子井戸活性層１２２と、ｐ型ＩｎＰクラッド層１２３と、ｐ型ＩｎＧａＡｓコンタクト層１２４と、ＳｉＯ₂膜１２５とを順次積層した半導体積層構造が形成され、さらにこれを前記ＳｉＯ₂膜１２５をマスクとしたドライエッチングによりパターニングすることにより、前記クラッド層１２３上にリッジストライプ１２３Ｍが形成されている。

次に図３１（Ｂ）の工程において図３１（Ａ）の構造上に、前記ＳｉＯ₂膜１２５を選択成長マスクとして残した状態でＭＯＶＰＥ法により、ｎ型ＩｎＰ層１２６を、前記ｎ型ＩｎＰ層１２６の上面が前記ｐ型ＩｎＧａＡｓコンタクト層１２４の下面よりも低くなるような厚さで形成する。

次に図３１（Ｃ）の工程において図３１（Ｂ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを実行し、前記ＩｎＰ層１２６を平坦化する。このように平坦化されたＩｎＰ層１２６は、前記ｐ型ＩｎＧａＡｓ層１２４よりも低い位置に平坦化面を有する。

次に図３２（Ｄ）の工程において図３１（Ｃ）の構造上に、前記ＳｉＯ₂膜１２５を選択成長マスクとして残したまま、ＭＯＶＰＥ法により、ｐ型ＩｎＰ層１２７を、前記ｐ型ＩｎＰ層１２７の上面が最も低い領域においても前記ｐ型ＩｎＧａＡｓコンタクト層１２４の高さよりも高くなるような厚さで成長する。

次に図３２（Ｅ）の工程において図３２（Ｄ）の構造に対し、塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを実行し、前記ｐ型ＩｎＰ層１２７を平坦化する。図３２（Ｅ）の平坦化工程は前記コンタクト層１２４上に前記ＳｉＯ₂膜１２５を残した状態で実行され、その結果、前記ｐ型ＩｎＰ層１２７の平坦化面の高さは、前記コンタクト層１２４の上面の高さに一致する。

最後に図３２（Ｆ）の工程において前記ＳｉＯ₂膜１２５を弗化水素酸と過酸化水素水の混合液でエッチング除去する。

［実施例９］
次に、本発明の第９実施例による分岐を有する光導波路の製造方法を、図３３（Ａ）〜図３４（Ｅ）を参照しながら説明する。

図３３（Ａ）を参照するに、ｎ型ＩｎＰ基板２０１上にはＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層２０２とＩｎＰクラッド層２０３とが積層されており、Ｙ字型に分岐したＳｉＯ₂パターン２０５をマスクに、前記ＩｎＰ基板２０１に達するドライエッチングを行うことにより、前記基板２０１上には前記ＳｉＯ₂パターン２０５に対応したＹ字型のメサストライプ２０１Ｍが形成されている。

次に図３３（Ｂ）の工程において図３３（Ａ）の構造上に、前記ＳｉＯ₂パターン２０５を選択成長マスクとして残した状態で、ＦｅドープＩｎＰ埋込層２０６を、前記ＦｅドープＩｎＰ層２０６の最も低い表面部分が前記メサストライプ２０１Ｍ中のクラッド層２０３の上面よりも高くなるような厚さに、ＭＯＶＰＥ法により形成する。図３３（Ｂ）の工程の結果、前記ＦｅドープＩｎＰ埋込層２０６は前記ＩｎＰ基板２０１上に、前記Ｙ字型メサストライプ２０１Ｍを側方から挟持するように形成される。

次に図３３（Ｃ）の工程において図３３（Ｂ）の構造を、塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングによりエッチングし、前記ＦｅドープＩｎＰ埋込層２０６の表面を、前記メサストライプ２０１Ｍ最上部のＩｎＰクラッド層２０３の上面と一致するように平坦化する。

次に図３４（Ｄ）の工程で前記ＳｉＯ₂膜２０５を弗化水素酸と過酸化水素水の混合液でエッチング除去し、最後に図３４（Ｅ）の工程で、図３４（Ｄ）の構造上にＭＯＶＰＥ法によりＦｅドープＩｎＰ層２０７を成長する。その際、図３４（Ｄ）の工程で前記ＩｎＰクラッド層２０３とＦｅドープＩｎＰ層２０６とが（１００）面よりなる平坦面を形成しているため、前記ＦｅドープＩｎＰ層２０７表面も平坦化されている。

先に図３で説明したように、従来の工程では分岐点を有するストライプの周囲にＩｎＰ埋込層を成長する場合には、埋込ＩｎＰ層が分岐部分でマスク上にオーバーハングすることがある。これに対し、本実施例では図３３（Ｃ）の工程で前記ＩｎＰ埋込層２０６をウェットエッチングすることにより、かかるオーバーハング部分を除去することができ、その結果図３４（Ｅ）の工程においてＩｎＰ層２０７を堆積しても空洞が生ることがない。

［実施例１０］
次に、本発明の第１０実施例による分岐点を有しＢＨ埋込構造を有する光導波路の製造工程を、図３５（Ａ）〜（Ｃ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

図３５（Ａ）を参照するに、前記ｎ型ＩｎＰ基板２０１上には前記ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層２０２とＩｎＰクラッド層２０３、およびＩｎＧａＡｓ層２０４が順次積層され、さらに図示していないＳｉＯ₂パターン２０５を使ったドライエッチングを行うことにより、Ｙ型メサストライプ２０１Ｍが形成される。図３５（Ａ）の工程では、前記メサストライプの形成後、前記ＳｉＯ₂膜２０５を弗化水素酸でエッチング除去している。

次に図３５（Ｂ）の工程において、図３５（Ａ）の構造上にＭＯＶＰＥ法により、前記ＦｅドープＩｎＰ埋込層２０６を、前記ＦｅドープＩｎＰ層２０６の最も低い表面部分が前記ｐ型ＩｎＧａＡｓ層２０４の上面よりも高くなるような厚さに形成する。このようにして形成されたＩｎＰ埋込層２０６は、その表面に、下地となるＹ字型ストライプパターン２０１Ｍの形状を反映した凹凸を有する。

最後に図３５（Ｃ）の工程において、図３５（Ｂ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを行い、前記ＩｎＰ埋込層２０６を平坦化する。

図３５（Ｃ）の平坦化工程においては前記ｐ型ＩｎＧａＡｓ層２０４がエッチングマスクとして作用し、その結果、前記ＦｅドープＩｎＰ２０６は、前記ＩｎＧａＡｓ層２０４の表面と実質的に一致する表面を有する。従って、図３５（Ｃ）以降の工程において図３５（Ｃ）の構造上に別の半導体層や電極パターンを形成する場合にも、平坦面上への形成となるため問題が生じない。

［実施例１１］
次に、本発明の第１１実施例による、活性層の選択成長工程を含む半導体装置の製造方法を、図３６（Ａ）〜３６（Ｃ）を参照しながら説明する。

図３６（Ａ）を参照するに、ｎ型ＩｎＰ基板２１１の表面に＜０−１１＞方向に延在する基板領域を露出するＳｉＯ₂膜パターン２１２が、前記＜０−１１＞方向に沿って幅が変化するように形成されている。

次に図３６（Ｂ）の工程において前記ＩｎＰ基板２１１上に前記ＳｉＯ₂膜パターン２１２をマスクとしたＭＯＶＰＥ法によりｎ型ＩｎＰ層２１３とＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層２１４とｐ型ＩｎＰクラッド層２１５とを順次堆積する。かかるＳｉＯ₂膜パターン２１２をマスクとした気相成長では、半導体層の成長が生じないＳｉＯ₂膜パターン２１２上で原料濃度が増加し、その結果ＳｉＯ₂膜パターン２１２が途切れている前記＜０−１１＞方向に延在する基板領域に原料が過剰に供給される。かかる原料の過剰供給は、ＳｉＯ₂膜の被覆率、すなわち前記ＳｉＯ₂膜パターン２１２の幅に依存し、前記幅が広いほど過剰供給される原料か増加し、半導体層２１３から２１５の厚さが増加する。前記ＳｉＯ₂膜パターン２１２の幅は＜０−１１＞方向に沿って変化するため、前記＜０−１１＞方向に前記半導体層２１３〜２１５の厚さが変化する。

最後に図３６（Ｃ）の工程において塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを図３６（Ｂ）の工程に対して適用することにより、前記ｐ型ＩｎＰ層２１５を平坦化する。その際、前記ｐ型ＩｎＰ層２１５はその上面の最も低い表面部分に対応した高さにおいて平坦化される。

このような活性層２１４を含む選択成長で段差構造が生じた場合、後工程の電流狭窄埋込成長工程あるいは電極形成工程において問題が生じるが、本実施例によればかかる段差構造を容易に平坦化することが可能なため、かかる不都合を回避することが可能である。

［実施例１２］
次に、活性層の選択成長工程を含む本発明の第１２実施例による半導体装置の製造工程を、図３７（Ａ）〜図３８（Ｅ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

図３７（Ａ）を参照するに、本実施例では前記ＩｎＰ基板２１１上に図３６（Ａ）の工程と同様に前記ＳｉＯ₂膜パターン２１２を、基板２１１を露出する開口部に沿ってパターン２１２の幅が変化するように形成し、次いで図３７（Ｂ）の工程において前記ＩｎＰ基板２１１を前記ＳｉＯ₂膜パターン２１２をマスクにドライエッチングし、ＩｎＰ基板２１１表面に深さが約１μｍの溝２１１Ａを形成する。

次に図３７（Ｃ）の工程において図３７（Ｂ）の構造上にＭＯＶＰＥ法により、前記ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層２１３およびｐ型ＩｎＰクラッド層２１５を、前記溝２１１Ａを埋めるように形成する。その際、前記ｐ型ＩｎＰクラッド層２１５の厚さを、前記ＩｎＰクラッド層２１５の上面の最も低い表面部分が前記ｎ−ＩｎＰ基板２１１の表面より高くなるように設定しておく。前記ＳｉＯ₂マスク２１２は前記＜０−１１＞方向に沿って幅を変化させるため、前記ＩｎＰクラッド層２１５には前記＜０−１１＞方向に、膜厚の変調が生じる。

次に図３８（Ｄ）の工程において前記ＳｉＯ₂膜パターン２１２を弗化水素酸と過酸化水素水の混合液でエッチング除去し、最後に図３８（Ｅ）の工程で図３８（Ｄ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを実行する。

かかるウェットエッチングの結果、前記ＩｎＰクラッド層２１５は平坦化され、前記クラッド層２１５の上面として、前記ＩｎＰ基板２１１と一致する平坦面が得られる。

［実施例１３］
次に本発明の第１３実施例による多層光導波路の製造方法を、図３９（Ａ）〜図４１（Ｇ）を参照しながら説明する。ただし図３９（Ａ）〜４１（Ｇ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図３９（Ａ）を参照するに、ｎ型ＩｎＰ基板２２１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層２２２とＩｎＰクラッド層２２３を順次積層した後、ＳｉＯ₂膜パターン２２５をマスクとしたドライエッチングにより第１の導波路メサストライプパターン２２１Ｍを形成する。図３９（Ａ）の例では、前記第１の導波路メサストライプパターン２１２ＭはＹ字型に分岐した形状を有する。

次に図３９（Ｂ）の工程において図３９（Ａ）の構造上に、ＭＯＶＰＥ法によりＦｅドープＩｎＰ埋込層２２６を、前記ＳｉＯ₂膜パターン２２５を選択成長マスクに、前記第１の導波路メサストライプパターン２２１Ｍを埋込むように成長する。図３９（Ｂ）の工程では、前記ＦｅドープＩｎＰ層２２６の厚さを、最も低い表面部分でも前記第１の導波路メサストライプパターン２２１Ｍ上部より高くなるように設定する。

次に図３９（Ｃ）の工程において、図３９（Ｂ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを適用し、前記ＩｎＰ層２２６の表面を平坦化する。

さらに図４０（Ｄ）の工程において、前記ＳｉＯ₂膜２２５を弗化水素酸と過酸化水素水の混合液でエッチング除去し、さらに図４０（Ｅ）の工程において図４０（Ｄ）の構造上にＩｎＰクラッド層２２７とＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸層２２８とＩｎＰクラッド層２２９とを順次積層する。さらに前記ＩｎＰクラッド層２２９上に形成されたＳｉＯ₂膜パターン２３０をマスクとしたドライエッチングにより、前記ＩｎＰ層２２６上に第２の導波路メサストライプ２２７Ｍを形成する。

次に図４１（Ｆ）の工程において図４０（Ｅ）の構造上にＭＯＶＰＥ法により、ＦｅドープＩｎＰ埋込層２３１を、前記ＳｉＯ₂パターン２３０を選択成長マスクとして使い、形成する。その際、前記ＦｅドープＩｎＰ層２３１は、最も低い表面部分でも前記導波路メサストライプパターン２２７Ｍ上部より高くなるような厚さに形成される。

さらに図４１（Ｇ）の工程で図４１（Ｆ）の構造に対して塩酸と酢酸と水の混合液よりなるエッチャントを使ったウェットエッチングを適用し、前記ＦｅドープＩｎＰ層２３１を平坦化する。最後に、前記ＳｉＯ₂膜パターン２３０を弗化水素酸と過酷化水素水の混合液でエッチング除去することにより、２層構造の光導波路が得られる。

光導波路を多層積層する場合には、各層の形成後に表面が平坦であることが必要であるが、本実施例ではＩｎＰ層２２６あるいは２３１の厚さを制御するともに、これらの層の最も低い表面部分に合わせて平坦化を行う。研磨による平坦化では、このような層厚の制御はできない。

以上説明した各実施例では、エッチャントとして塩酸と酢酸と水の混合液を使う例を説明した。本発明のエッチャントによる平坦化は、エッチャントの組成を塩酸：酢酸：水=１：Ｘ：Ｙで表した場合、濃度パラメータＸが０〜２０の範囲で、また濃度パラメータＹが任意の範囲で有効である。また本発明のエッチャントとして塩酸と酢酸と過酸化水素水と水の混合液を使った場合、エッチャント組成を塩酸：酢酸：過酸化水素水：水＝１：Ｘ：Ｙ：Ｚで表した場合、濃度パラメータＸが０〜２０の範囲で、また濃度パラメータＹが０〜０．３の範囲で、また濃度パラメータＺが任意範囲で同様の効果が得られる。

本発明は成長後のＩｎＰ層の段差形状に対する異方性エッチングによる平坦化をその原理としているため、本発明の適用範囲は光半導体デバイスだけでなく、ＩｎＰを材料とする半導体デバイス全般に対して適用可能である。

（Ａ）〜（Ｄ）は、関連技術により埋込へテロ構造を有するレーザダイオードの製造工程を示す図である。 図１の工程に伴う問題点を説明する図である。 （Ａ）〜（Ｃ）は関連技術による光導波路の形成工程を示す図である。 図３の問題点を説明する図である。 （Ａ）〜（Ｄ）は、別の関連技術によるレーザダイオードの製造工程およびその問題点を説明する図である。 本発明の原理を説明する図である。 本発明の原理を説明する別の図である。 本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ），（Ｂ）は本発明の原理を説明するさらに別の図である。 （Ａ）〜（Ｃ）は本発明の第１実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は本発明の第１実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第２実施例によるレーザダイオードの製造工程を示す図である。 （Ａ）〜（Ｃ）は本発明の第３実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｄ）〜（Ｆ）は本発明の第３実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ａ）〜（Ｄ）は本発明の第４実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｅ）〜（Ｇ）は本発明の第４実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第５実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｄ）〜（Ｆ）は本発明の第５実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ｇ）は本発明の第５実施例によるレーザダイオードの製造工程を示す図（その３）である。 （Ａ）〜（Ｃ）は本発明の第６実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｄ）は本発明の第６実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第７実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は本発明の第７実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第８実施例によるレーザダイオードの製造工程を示す図（その１）である。 （Ｄ）〜（Ｆ）は本発明の第８実施例によるレーザダイオードの製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第９実施例による光導波路の製造工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は本発明の第９実施例による光導波路の製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第１０実施例による光導波路の製造工程を示す図（その１）である。 （Ａ）〜（Ｃ）は本発明の第１１実施例による半導体装置の製造工程を示す図である。 （Ａ）〜（Ｃ）は本発明の第１２実施例による半導体装置の製造工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は本発明の第１２実施例による半導体装置の製造工程を示す図（その２）である。 （Ａ）〜（Ｃ）は本発明の第１３実施例による多層光導波路の製造工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は本発明の第１３実施例による多層光導波路の製造工程を示す図（その２）である。 （Ｆ）〜（Ｇ）は本発明の第１３実施例による多層光導波路の製造工程を示す図（その３）である。

符号の説明

１０ レーザダイオード
１１，２１，３１，４１，５１，６１，７１，８１ ＩｎＰ基板
１２ 多層量子井戸活性層
１３ ＩｎＰクラッド層
１４ ＩｎＧａＡｓコンタクト層
１５，２２，３３，４２，５２，７２，８２ ＳｉＯ₂マスク
１６Ａ，１６Ｂ，２３，３２Ａ，３２Ｂ，４３Ａ，４３Ｂ，５３Ａ，５３Ｂ，７３Ａ，７３Ｂ ＩｎＰ埋込層
１６ａ，１６ｂ 盛り上がり部
１７，１８ 電極
１７ａ 電極途切れ
２３Ａ オーバーハング部
２３Ｂ，３２ａ，３２ｂ 空洞
２４，３４，５３，６２，８３ ＩｎＰ再成長層
３１Ｍ，４１Ｍ，５１Ｍ，６１Ｍ，７１Ｍ，８１Ｍ メサ構造
１０１，１１１，１２１ ＩｎＰ基板
１０１Ｍ，１１１Ｍ，１２３Ｍ メサストライプ
１０２，１１２，１２２ 多重量子井戸層
１０３，１１３，１２３ ＩｎＰクラッド層
１０４，１１４，１２４ ＩｎＧａＡｓコンタクト層
１０５，１１５，１２５ ＳｉＯ₂マスク
１０６，１０６₁，１０６₂，１１６₁，１１６₂ ＩｎＰ埋込層
１０６ａ，１０６ｂ 盛り上がり
１０７，１０８ 電極
１１７，１１７Ａ，１１７Ｂ，１２６ ｎ型ＩｎＰ層
１１８，１１８Ａ，１１８Ｂ，１２７ ｐ型ＩｎＰ層
１１９ ＩｎＰクラッド層
１２０，１２４ ＩｎＧａＡｓコンタクト層
１２３Ｍ リッジストライプ
２０１ ＩｎＰ基板
２０１Ｍ メサストライプ
２０２ 多重量子井戸層
２０３ ＩｎＰクラッド層
２０４ ＩｎＧａＡｓ層
２０５ ＳｉＯ₂マスク
２０６，２２６，２３１ ＩｎＰ埋込層
２０７ ＩｎＰ再成長層
２１１，２２１ ＩｎＰ基板
２２１Ｍ 第１層光導波路パターン
２１２，２２５，２３０ ＳｉＯ₂膜
２１３，２１５，２２３，２２７，２２９ ＩｎＰクラッド層
２１４，２２２，２２８ 多重量子井戸層
２２４ ＧａＩｎＡｓ層

Claims (17)

1. 平坦面と、前記平坦面の一部に形成されたメサストライプとよりなる成長開始面上に、前記メサストライプが前記平坦面に対して形成する初期形状に対応した段差形状を有するようにＩｎＰ埋込層を結晶成長する結晶成長工程と、
   前記ＩｎＰ埋込層に対して塩酸と酢酸と過酸化水素水を含むエッチャントを使ったウェットエッチングを行い、前記ＩｎＰ埋込層の段差形状を平坦化する平坦化工程と、
   を含み、
   前記平坦化工程では前記ウェットエッチングを、＜１００＞方向および＜０１１＞方向へのエッチング速度が、＜０−１１＞方向へのエッチング速度よりも小さくなるように、前記エッチャントにおいて塩酸と酢酸と過酸化水素水を、塩酸に比べて酢酸が１０倍以下の濃度になるように、また塩酸に比べて過酸化水素水が３０％以下の濃度になるように設定して実行されることを特徴とする半導体装置の製造方法。
2. 前記平坦化工程は、前記ＩｎＰ埋込層が前記平坦化工程の結果、（１００）面および（０１１）面および（０−１−１）面のいずれかよりなる平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記平坦化工程は、前記ＩｎＰ埋込層が前記平坦化工程の結果、前記平坦化工程前に比べて（１００）面および（０１１）面および（０−１−１）面のいずれかにより近づいた面よりなる平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記結晶成長工程は、基板上において前記ＩｎＰ埋込層が、前記成長開始面の最も高い位置よりも低い位置に表面を有するように実行され、前記平坦化工程は、前記ＩｎＰ埋込層が前記平坦化工程の後、前記基板表面から測って前記平坦化工程前における前記ＩｎＰ埋込層の最も低い位置に対応した高さの平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記成長工程は、前記成長開始面の最も高い位置と同等か、それ以上に高いＩｎＰ層表面を有するように実行され、前記平坦化工程は、前記ＩｎＰ層が前記平坦化工程の後、前記基板表面から測って前記成長開始面の最も高い位置に対応した高さの平坦化面を有するように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
6. 前記成長開始面は、前記メサストライプ上に選択成長マスクを有し、前記ＩｎＰ埋込層を成長する工程は、前記ＩｎＰ埋込層の段差形状が、前記選択成長マスクの縁に対応して形成されるように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記ＩｎＰ埋込層を成長する工程は、前記ＩｎＰ埋込層の段差形状が、前記成長開始面上において前記メサストライプの側面に沿ってスロープ領域を形成するように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
8. 前記ＩｎＰ埋込層を成長する工程は、前記ＩｎＰ埋込層の段差形状が、前記ＩｎＰ層が前記成長開始面上において前記メサストライプを覆い形成されるように実行されることを特徴とする請求項１記載の半導体装置の製造方法。
9. 平坦な成長開始面上に、選択成長マスクを介してＩｎＰ層を結晶成長し、前記ＩｎＰ層により前記平坦な成長開始面上に、段差形状を形成する工程と、
   前記結晶成長したＩｎＰ層を、塩酸と酢酸と過酸化水素水を含むエッチャントによりウェットエッチングし、前記ＩｎＰ層による段差形状を平坦化する工程と、
   を含み、
   前記平坦化工程では、前記ウェットエッチングを、＜１００＞方向および＜０１１＞方向へのエッチング速度が、＜０−１１＞方向へのエッチング速度よりも小さくなるように、前記エッチャントにおいて塩酸と酢酸と過酸化水素水を、塩酸に比べて酢酸が１０倍以下の濃度になるように、また塩酸に比べて過酸化水素水が３０％以下の濃度になるように設定して実行することを特徴とする半導体装置の製造方法。
10. 前記平坦化工程は、前記ＩｎＰ層が前記平坦化工程の結果、（１００）面および（０１１）面および（０−１−１）面のいずれかよりなる平坦化面を有するように実行されることを特徴とする請求項９記載の半導体装置の製造方法。
11. 前記平坦化工程は、前記ＩｎＰ層が前記平坦化工程の結果、前記平坦化工程前に比べて（１００）面および（０１１）面および（０−１−１）面のいずれかにより近づいた面よりなる平坦化面を有するように実行されることを特徴とする請求項９記載の半導体装置の製造方法。
12. 前記エッチャントは、さらに水からなる追加剤を含むことを特徴とする請求項１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
13. メサストライプを形成された平坦面を覆って、前記メサストライプに対応した斜面形状を有するようにＩｎＰ層を結晶成長する結晶成長工程と、
    前記ＩｎＰ層に対して、前記メサストライプ上に形成された誘電体パターンをマスクに、塩酸と酢酸と過酸化水素水を含むエッチャントによるエッチングを行い、前記誘電体パターン下の領域を除き、前記ＩｎＰ層の表面を平坦化する工程と、
    を含み、
    前記平坦化工程では前記ウェットエッチングを、＜１００＞方向および＜０１１＞方向へのエッチング速度が、＜０−１１＞方向へのエッチング速度よりも小さくなるように、前記エッチャントにおいて塩酸と酢酸と過酸化水素水を、塩酸に対して酢酸が１０倍以下の濃度になるように、また、また塩酸に比べて過酸化水素水が３０％以下の濃度になるように設定して実行することを特徴とする半導体装置の製造方法。
14. 前記選択エッチングマスクは前記メサストライプ表面に設けられたものであることを特徴とする請求項１３記載の半導体装置の製造方法。
15. 前記選択エッチングマスクは、絶縁材料およびＩｎＰを除く化合物半導体よりなる群から選ばれることを特徴とする請求項１３または１４記載の半導体装置の製造方法。
16. 前記選択エッチングマスクは、酸化シリコン，窒化シリコン，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ，ＡｌＧａＩｎＰ，ＡｌＧａＡｓ，ＧａＩｎＮＡｓのいずれかよりなることを特徴とする請求項１５記載の半導体装置の製造方法。
17. 前記エッチャントは、さらに水からなる追加剤を含むことを特徴とする請求項１３〜１６のうち、いずれか一項記載の半導体装置の製造方法。

Images