JP2007103803A - 半導体光素子及びその製造方法 - Google Patents
半導体光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2007103803A JP2007103803A JP2005294009A JP2005294009A JP2007103803A JP 2007103803 A JP2007103803 A JP 2007103803A JP 2005294009 A JP2005294009 A JP 2005294009A JP 2005294009 A JP2005294009 A JP 2005294009A JP 2007103803 A JP2007103803 A JP 2007103803A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- active layer
- inp
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】活性層の変形を抑え、隣り合う活性層同士を好適に光結合できるとともに、活性層のPL発光強度を十分に得ることができる集積型の半導体光素子及びその製造方法を提供する。
【解決手段】半導体光素子1は、半導体レーザ素子部2a及び半導体変調素子部2bを備える。これらの素子部2a及び2bは、それぞれ光導波路部12a及び52aを有する。光導波路部12aは、n型半導体層8、活性層6、及びp型半導体層10が積層されてなる。光導波路部52aは、光導波路部12aと共有のn型半導体層8、活性層46、及びp型半導体層50が積層されてなる。n型半導体層8と活性層46との間には、InAsP層44が形成されている。また、半導体光素子1は、表面におけるエッチピット密度が500cm−2以下であるInP基板4を有する。
【選択図】図1
【解決手段】半導体光素子1は、半導体レーザ素子部2a及び半導体変調素子部2bを備える。これらの素子部2a及び2bは、それぞれ光導波路部12a及び52aを有する。光導波路部12aは、n型半導体層8、活性層6、及びp型半導体層10が積層されてなる。光導波路部52aは、光導波路部12aと共有のn型半導体層8、活性層46、及びp型半導体層50が積層されてなる。n型半導体層8と活性層46との間には、InAsP層44が形成されている。また、半導体光素子1は、表面におけるエッチピット密度が500cm−2以下であるInP基板4を有する。
【選択図】図1
Description
本発明は、半導体光素子及びその製造方法に関するものである。
半導体光素子には、例えば半導体レーザ素子及び光変調素子といった互いに異なる機能をもつ複数の機能素子部分が一つの基板上に作り込まれた、いわゆる集積型のものがある。このような集積型の半導体光素子は、一方の機能素子部分の光導波路と、他方の機能素子部分の光導波路とが互いに結合された構成を有する。
集積型の半導体光素子を製造する際には、一方の機能素子部分のための半導体層を基板上に積層した後、該一方の機能素子部分に相当する領域をマスクし、他方の機能素子部分に相当する領域上の半導体層をエッチングにより除去する。そして、マスクを残したまま、他方の機能素子部分のための半導体層を積層する。このようにして、互いに構成が異なる二つの機能素子部分を一つの基板上に形成できる。
なお、本発明のような集積型の半導体光素子ではないが、一つの基板上において、エッチング後の領域に別の半導体層を積層する方法は、例えば特許文献1に開示されている。特許文献1には、第1導電型のInPバッファ層、活性層、及び第2導電型のInPクラッド層をInP基板上に積層し、これらの層をエッチングしてメサストライプ状に成形した後、エッチングされた領域上に埋め込み層を形成することにより、埋め込み型の半導体装置を製造する方法が開示されている。
また、特許文献2には、集積型の半導体光素子の製造方法が開示されている。
図13及び図14は、集積型の半導体光素子を製造する際の従来の問題点を説明するための側面断面図である。上述したように、集積型の半導体光素子を製造する際には、まず、一方の機能素子部分用の半導体層(下部クラッド層102、活性層104、及び上部クラッド層106)を基板100上に形成する。そして、図13(a)に示すように、一方の機能素子部分に相当する領域をマスクMで覆い、他の機能素子部分に相当する領域上の半導体層102〜106をエッチングにより除去する。図13(a)では、特許文献1に記載された方法を用い、活性層104の下面から2.0μm以上の深さ(基板100の途中)までエッチングしている。続いて、図13(b)に示すように、マスクMを残したまま、他方の機能素子部分の下部クラッド層108、活性層110、及び上部クラッド層112を、エッチング後の領域上に形成する。
集積型の半導体光素子を製造する際には、隣接する活性層同士を積層方向においてほぼ同じ位置に形成し、互いに光結合させる必要がある。しかしながら、図13(a)のようにエッチング深さを深くすると、図13(c)に示すように、機能素子部分同士の境界において下部クラッド層108が異常成長し易い。下部クラッド層108が異常成長した場合、下部クラッド層108の上に形成される活性層110の形状も歪んでしまい、活性層110と活性層104とが互いに光結合できなくなる。
また、図14(a)は、特許文献1に記載された別の方法を用いた場合を示している。図14(a)では、半導体層102〜106を、活性層104の下面から0.2μmの深さ(下部クラッド層102の途中)までエッチングしている。しかしながら、このようにエッチング深さが浅い場合には、次の問題が生じる。すなわち、下部クラッド層102がInPからなる場合、下部クラッド層108を成長させる際の昇温時に下部クラッド層102の表面にInPのマストランスポートが生じ、図14(b)に示すように、エッチングにより形成された壁面114付近へInP結晶の一部が移動することがある。このようなInPのマストランスポートが過度に生じると、下部クラッド層102の上に形成される下部クラッド層108及び活性層110の端部が湾曲してしまい(図14(c))、活性層110と活性層104とが互いに光結合できなくなる。
このような課題を解決するため、例えば特許文献2に記載された半導体光素子の製造方法においては、他の機能素子部分に相当する領域のInP層上にInAsP層を形成し、該InAsP層上に活性層を形成することにより、InPのマストランスポートを防止している。しかしながら、InP層上にInAsP層を結晶性良くエピタキシャル成長させることができなければ、InAsP層上に形成される活性層のフォトルミネッセンス(PL)発光強度が不十分となり、実用に供することは難しい。
本発明は、上記の問題点を鑑みてなされたものであり、活性層の変形を抑え、隣り合う活性層同士を好適に光結合できるとともに、活性層のPL発光強度を十分に得ることができる集積型の半導体光素子及びその製造方法を提供することを目的とする。
上記した課題を解決するために、本発明による半導体光素子は、第1導電型のInP基板と、第1導電型のInPからなり、InP基板上に設けられた第1の半導体層と、InP系化合物半導体を含み、第1の半導体層上において互いに接するように並んで設けられた第1及び第2の活性層と、第1及び第2の活性層のうちいずれか一方の活性層と第1の半導体層との間に形成されたInAsP層とを備え、InP基板の表面におけるエッチピット密度が500cm−2以下であることを特徴とする。
上記した半導体光素子においては、第1及び第2の活性層が、共に第1の半導体層上に並んで設けられている。従って、この半導体光素子の製造過程において、先にどちらかの活性層を成長させた後にその一部領域をエッチングにより除去する際には、第1の半導体層が露出する程度の深さにエッチングすればよい。このように、上記した半導体光素子によれば、エッチング深さを比較的浅くできるので、図13(c)に示したような異常成長を回避できる。
また、上記した半導体光素子においては、一方の活性層と第1の半導体層との間にInAsP層が形成されている。このように、InPからなる第1の半導体層をInAsP層で覆うことによって、InPのマストランスポートが抑制される。すなわち、この半導体光素子の製造過程において、他方の活性層の一部領域をエッチングにより除去した後、露出した第1の半導体層の表面をInAsP層で覆うことにより、一方の活性層を成長させる際に、第1の半導体層を構成するInPのマストランスポートを抑制できる。従って、上記した半導体光素子によれば、図14(c)に示したような活性層の湾曲を抑えることができる。なお、InAsP層は、例えば、一方の活性層を成長させる際の昇温時にPH3及びAsH3を反応室内に供給することにより、第1の半導体層表面のInP結晶のP原子の一部がAs原子に置換され、容易に形成される。
このように、上記した半導体光素子によれば、活性層の異常成長を回避でき、また、InPのマストランスポートを低減して活性層の湾曲を抑えることができるので、隣り合う第1及び第2の活性層同士を好適に光結合できる集積型の半導体光素子を提供できる。
また、上記した半導体光素子においては、InP基板の表面におけるエッチピット密度が500cm−2以下となっている。本発明者は、InP基板の表面のエッチピット密度が500cm−2以下であれば、InAsP層上に成長した活性層においてPL発光強度が十分に得られ、逆にエッチピット密度が500cm−2より大きいと、該活性層のPL発光強度が急激に低下することを見出した。上記した半導体光素子によれば、InP基板の表面におけるエッチピット密度が500cm−2以下であることにより、活性層のPL発光強度を十分に得ることができる。
また、半導体光素子は、InP基板上において所定の軸方向に延びるメサ状に形成され、互いに接するように所定の軸方向に並んで設けられた第1及び第2の光導波路部を備え、第1の光導波路部が、第1の半導体層の一部と、第1の活性層と、InP系化合物半導体を含み第1の活性層上に設けられた第2の半導体層とを含んで構成され、第2の光導波路部が、第1の半導体層の他の一部と、第2の活性層と、InP系化合物半導体を含み第2の活性層上に設けられた第3の半導体層とを含んで構成されていることを特徴としてもよい。これにより、隣り合う第1及び第2の活性層同士を好適に光結合できる、メサストライプ構造を有する導波路型の光集積素子を提供できる。
また、本発明による半導体光素子の製造方法は、InP基板上に設けられた第1導電型のInPからなる第1の半導体層上に、InP系化合物半導体を含む第1の活性層を形成する第1の活性層形成工程と、第1の活性層の一部をエッチングして第1の半導体層上から除去する除去工程と、InP基板が収容された反応室内にPH3及びAsH3を含むガスを供給し、反応室内の温度を上昇させた後、第1の活性層の一部が除去された第1の半導体層上の領域に、InP系化合物半導体を含む第2の活性層を形成する第2の活性層形成工程とを備え、InP基板の表面におけるエッチピット密度が500cm−2以下であることを特徴とする。
上記した半導体光素子の製造方法では、第1の活性層の一部がエッチング除去された第1の半導体層の領域上に、第2の活性層を形成している。すなわち、上記した除去工程では、第1の半導体層が露出する程度の深さに第1の活性層をエッチングすればよい。従って、上記した半導体光素子の製造方法によれば、除去工程におけるエッチング深さが比較的浅いので、図13(c)に示したような異常成長を回避できる。
また、上記した半導体光素子の製造方法においては、第2の活性層形成工程において、InP基板が収容された反応室内の温度を上昇させる際に、反応室内にPH3及びAsH3を含むガスを供給している。これにより、除去工程において露出した第1の半導体層表面のInP結晶のP原子の一部がAs原子に置換され、該表面にInAsP層が形成される。そして、このInAsP層によって第1の半導体層が覆われることにより、InPのマストランスポートが抑制される。従って、上記した半導体光素子の製造方法によれば、InPのマストランスポートを低減し、図14(c)に示したような活性層の湾曲を抑えることができる。
このように、上記した半導体光素子の製造方法によれば、活性層の異常成長を回避でき、また、InPのマストランスポートを低減して活性層の湾曲を抑えることができるので、隣り合う第1及び第2の活性層同士を好適に光結合できる集積型の半導体光素子を製造できる。
また、上記した半導体光素子の製造方法においては、InP基板の表面におけるエッチピット密度が500cm−2以下となっている。上述したように、InP基板の表面のエッチピット密度が500cm−2以下であれば、InAsP層上に成長した活性層においてPL発光強度が十分に得られ、逆にエッチピット密度が500cm−2より大きいと、該活性層のPL発光強度が急激に低下する。上記した半導体光素子の製造方法によれば、InP基板の表面におけるエッチピット密度が500cm−2以下であることにより、活性層のPL発光強度を十分に得ることができる。
本発明によれば、活性層の変形を抑え、隣り合う活性層同士を好適に光結合できるとともに、活性層のPL発光強度を十分に得ることができる集積型の半導体光素子及びその製造方法を提供できる。
以下、添付図面を参照しながら本発明による半導体光素子及びその製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(実施の形態)
図1は、本発明に係る半導体光素子の一実施形態として、半導体光素子1を示す切欠き斜視図である。図2は、図1に示すI−I線に沿った断面、すなわち半導体光素子1を構成する半導体レーザ素子部2aの側面断面を示す図である。図3は、図1に示すII−II線に沿った断面、すなわち半導体光素子1を構成する半導体変調素子部2bの側面断面を示す図である。図4は、図1に示すIII−III線に沿った半導体光素子1の断面を示す側面断面図である。以下、図1〜図4を参照しながら、本実施形態による半導体光素子1の構成について説明する。
図1は、本発明に係る半導体光素子の一実施形態として、半導体光素子1を示す切欠き斜視図である。図2は、図1に示すI−I線に沿った断面、すなわち半導体光素子1を構成する半導体レーザ素子部2aの側面断面を示す図である。図3は、図1に示すII−II線に沿った断面、すなわち半導体光素子1を構成する半導体変調素子部2bの側面断面を示す図である。図4は、図1に示すIII−III線に沿った半導体光素子1の断面を示す側面断面図である。以下、図1〜図4を参照しながら、本実施形態による半導体光素子1の構成について説明する。
半導体光素子1は、半導体レーザ素子部2a、半導体変調素子部2b、及び素子分離部2cを備える、いわゆる集積型の半導体光素子である。素子分離部2cは、半導体レーザ素子部2aと半導体変調素子部2bとの間に位置している。半導体変調素子部2bは、半導体レーザ素子部2aに素子分離部2cを介して光学的に結合されている。半導体レーザ素子部2aは、所定の波長のレーザ光を発生できる。半導体変調素子部2bは、素子分離部2cを介して半導体レーザ素子部2aから受けたレーザ光を変調できる。半導体レーザ素子部2a、半導体変調素子部2bおよび素子分離部2cは、n型のInP基板4に設けられている。InP基板4としては、主面4aのエッチピット密度が500cm−2以下であるInP基板を用いることが好ましい。
図1及び図2に示すように、半導体レーザ素子部2aは、半導体メサ部12を備える。半導体メサ部12は、InP基板4の主面4a上に設けられており、光導波路部12aを含んで構成されている。光導波路部12aは、本実施形態における第1の光導波路部であり、InP基板4上において所定の軸Aの方向に延びるメサ状に形成されている。光導波路部12aは、活性層6、n型(第1導電型)半導体層8の一部、およびp型(第2導電型)半導体層10を含んで構成されている。n型半導体層8は、本実施形態における第1の半導体層であり、n型InP半導体からなる。n型半導体層8は、InP基板4の主面4a上に形成されている。活性層6は、本実施形態における第1の活性層であり、InP系化合物半導体を含む。活性層6は、n型半導体層8上に設けられている。活性層6は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。p型半導体層10は、本実施形態における第2の半導体層であり、p型のInP系化合物半導体を含む。p型半導体層10は、活性層6上に設けられている。活性層6の屈折率はn型半導体層8及びp型半導体層10の屈折率より大きいので、活性層6、n型半導体層8、及びp型半導体層10は、光導波路を構成する。つまり、n型半導体層8はn型クラッド層として働き、p型半導体層10はp型クラッド層として働く。
半導体メサ部12は、活性層6、n型半導体層8、及びp型半導体層10を有する光導波路部12aの側面に半導体埋込層(電流狭窄層)12bを含む。半導体埋込層12bは、光導波路部12aを構成する各層に比べて比抵抗が大きい高抵抗半導体層14を有する。高抵抗半導体層14上には、p型半導体層10とは異なる導電型のn型半導体層16が設けられている。n型半導体層16は、ホールトラップ層として働く。このような構造により、半導体埋込層12bは、電流を光導波路部12aに導くように働く。
半導体メサ部12は、p型半導体層20を更に有する。p型半導体層20は、光導波路部12aおよび半導体埋込層12b上に設けられている。p型半導体層20は、第2のクラッド層として働く。半導体メサ部12は、p型半導体層20上にコンタクト層22を更に有する。コンタクト層22は、後述するアノード電極28と半導体メサ部12とを電気的に接続するために設けられる。
半導体埋込層12b(高抵抗半導体層14及びn型半導体層16)、p型半導体層20、及びコンタクト層22は、InP基板4上に積層されてなる。そして、これらの層を貫通して、コンタクト層22の表面からInP基板4に達する凹状のトレンチ(溝)18が形成されている。トレンチ18は、光導波路部12aに沿って形成されており、半導体メサ部12の両側に形成されたトレンチ18によって半導体メサ部12の側面が規定されている。
トレンチ18内には、絶縁部24が設けられている。絶縁部24は、トレンチ18を埋めるようにして設けられている。絶縁部24は、例えばSiO2などの絶縁性のシリコン系無機材料を主に含んでおり、InP基板4上において半導体メサ部12の両側から半導体メサ部12を埋め込んでいる。
半導体レーザ素子部2aは、半導体メサ部12上に設けられたアノード電極28を備える。アノード電極28は、コンタクト層22とオーミック接合を構成することにより、半導体メサ部12に電気的に接続されている。アノード電極28は、パッド電極30に接続されている。パッド電極30は、絶縁部24上に設けられている。パッド電極30には、半導体光素子1の外部回路とアノード電極28とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体レーザ素子部2aは、InP基板4の裏面4b上に設けられたカソード電極32を備える。カソード電極32は、裏面4bの全面に設けられており、InP基板4とオーミック接合を構成している。
なお、半導体レーザ素子部2aの好適な実施例としては、下記のものが例示される。
活性層6:InGaAsP(膜厚300nm)
n型半導体層8:InP(膜厚550nm)
p型半導体層10:InP(膜厚200nm)
高抵抗半導体層14:FeドープInP(膜厚1000nm)
n型半導体層16:InP(膜厚1000nm)
p型半導体層20:InP(膜厚200nm)
コンタクト層22:InGaAs(膜厚500nm)
トレンチ18の深さ:6μm
トレンチ18の幅:4μm
活性層6:InGaAsP(膜厚300nm)
n型半導体層8:InP(膜厚550nm)
p型半導体層10:InP(膜厚200nm)
高抵抗半導体層14:FeドープInP(膜厚1000nm)
n型半導体層16:InP(膜厚1000nm)
p型半導体層20:InP(膜厚200nm)
コンタクト層22:InGaAs(膜厚500nm)
トレンチ18の深さ:6μm
トレンチ18の幅:4μm
図1及び図3に示すように、半導体変調素子部2bは、半導体メサ部52を備える。半導体メサ部52は、InP基板4の主面4a上に設けられており、光導波路部52aを含んで構成されている。光導波路部52aは、本実施形態における第2の光導波路部である。光導波路部52aは、InP基板4上において所定の軸Aの方向に延びるメサ状に形成されており、上述した光導波路部12aと接するように所定の軸Aの方向に並んで設けられている。光導波路部52aは、活性層46、n型半導体層8の一部、およびp型半導体層50を含んで構成されている。
n型半導体層8は、上述した半導体レーザ素子部2aと半導体変調素子部2bとにわたって延びており、各素子部2a及び2bにおいて共用される。活性層46は、本実施形態における第2の活性層であり、InP系化合物半導体を含む。活性層46は、n型半導体層8上において、上述した活性層6と互いに接するように並んで設けられている。活性層46は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。p型半導体層50は、本実施形態における第3の半導体層であり、p型のInP系化合物半導体を含む。p型半導体層50は、活性層46上に設けられている。活性層46の屈折率はn型半導体層8およびp型半導体層50の屈折率より大きいので、活性層46、n型半導体層8、及びp型半導体層50は、光導波路を構成する。つまり、n型半導体層8はn型クラッド層として働き、p型半導体層50はp型クラッド層として働く。
また、半導体変調素子部2bの光導波路部52aは、半導体レーザ素子部2aの光導波路部12aとは異なり、InAsP層44を更に有する。InAsP層44は、n型半導体層8と活性層46との間に設けられている。本実施形態のInAsP層44は、n型半導体層8上にエピタキシャル成長されたものではない。すなわち、活性層46を成長させる際にはInP基板4を収容した反応室内を昇温するが、その際に、反応室内にPH3及びAsH3を含むガスが供給されると、n型半導体層8表面のInP結晶のP原子の一部がAs原子に置換される。本実施形態のInAsP層44は、このようにn型半導体層8表面のInP結晶のP原子の一部がAs原子に置換されることにより形成された層である。InAsP層44の好適な厚さは1nm〜15nmであり、InAsP層44の好適なAs組成比はAs/(As+P)の比率で0.01〜0.1である。
半導体メサ部52は、活性層46、n型半導体層8およびp型半導体層50を有する光導波路部52aの側面に半導体埋込層(電気絶縁層)52bを含む。半導体埋込層52bは、光導波路部52aを構成する各層に比べて比抵抗が大きい高抵抗半導体層14を有する。高抵抗半導体層14上には、n型半導体層16が設けられている。半導体変調素子部2bにおいて、光導波路部52aは、光導波路部12aと同様に、半導体埋込層12bと同じ構造である半導体埋込層52bにより挟まれている。
半導体メサ部52は、p型半導体層20を更に有する。p型半導体層20は、光導波路部52aおよび半導体埋込層52b上に設けられている。p型半導体層20は、第2のクラッド層として働く。半導体メサ部52は、p型半導体層20上にコンタクト層54を更に備える。コンタクト層54は、後述するアノード電極58と半導体メサ部52とを電気的に接続するために設けられる。
半導体メサ部52の両側には、半導体レーザ素子部2aと同様に、トレンチ18が形成されている。トレンチ18は、光導波路部52aに沿って形成されており、半導体メサ部52の両側に形成されたトレンチ18によって半導体メサ部52の側面が規定されている。
トレンチ18内には、半導体レーザ素子部2aと同様に、絶縁部24が設けられている。トレンチ18を埋めるようにして設けられている。絶縁部24は、絶縁性のシリコン系無機材料を主に含んでおり、InP基板4上において半導体メサ部52の両側から半導体メサ部52を埋め込んでいる。
半導体変調素子部2bは、半導体メサ部52上に設けられたアノード電極58を備える。アノード電極58は、コンタクト層54とオーミック接合を構成することにより、半導体メサ部52に電気的に接続されている。アノード電極58は、パッド電極60に接続されている。パッド電極60は、絶縁部24上に設けられている。パッド電極60には、半導体光素子1の外部回路とアノード電極58とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体変調素子部2bは、半導体レーザ素子部2aと共用されるカソード電極32を備える。
なお、半導体変調素子部2bの好適な実施例としては、下記のものが例示される(半導体レーザ素子部2aとの共用部分を除く)。
活性層46:InGaAsP(膜厚260nm)
p型半導体層50:InP(膜厚100nm)
InAsP層44:InAsP(膜厚1nm〜15nm)
コンタクト層54:InGaAs(膜厚530nm)
活性層46:InGaAsP(膜厚260nm)
p型半導体層50:InP(膜厚100nm)
InAsP層44:InAsP(膜厚1nm〜15nm)
コンタクト層54:InGaAs(膜厚530nm)
図1に示すように、素子分離部2cは、半導体レーザ素子部2aと半導体変調素子部2bとを互いに電気的に分離するように働く。このために、素子分離部2cにおいては、コンタクト層が除かれて分離部62が形成されている。分離部62においては、凹部が形成されコンタクト層22はコンタクト層54と分離されている。この構造により、半導体レーザ素子部2aがコンタクト層を介して半導体変調素子部2bと電気的に接続されることを防止している。
また、半導体レーザ素子部2aにおいては、InP基板4とn型半導体層8との境界に、回折格子34が形成されている。回折格子34は、InP基板4とn型半導体層8との界面の形状を周期的に変化させることにより構成される。回折格子34は、活性層6と光学的に結合されるように設けられている。この構成により、半導体レーザ素子部2aは、分布帰還型半導体レーザ素子として動作できる。
また、半導体変調素子部2bにおいては、活性層46が、n型半導体層8およびp型半導体層50により挟まれており、活性層46のフォトルミネッセンス波長は、活性層6のフォトルミネッセンス波長よりわずかに小さい(活性層46が単一の半導体層から成る場合には、活性層46のバンドギャップは、活性層6のバンドギャップよりも大きい)。この構造により、半導体変調素子部2bは、電界吸収型変調素子として動作できる。
半導体変調素子部2b及び素子分離部2cの活性層46と、半導体レーザ素子部2aの活性層6とは、境界面64(図4参照)において互いに接している。これにより、光導波路部12aと光導波路部52aとが互いに光学的に結合される。
図5は、光導波路部12a及び52aに沿った半導体光素子1の側面断面と、半導体光素子1に接続される電源とを示す図である。図5に示すように、半導体レーザ素子部2aは、電源70により順方向にバイアスされる。また、半導体変調素子部2bは、電源72により逆方向にバイアスされる。電源72は、外部信号74に応じて変調された駆動信号を半導体変調素子部2bに提供する。この構造により、半導体変調素子部2bは、半導体レーザ素子部2aから連続的に提供される光を外部信号74に応じて変調できる。
ここで、本実施形態による半導体光素子1の製造方法について、図6〜図11を参照しながら説明する。なお、図6〜図11のそれぞれは、半導体光素子1の製造工程を示す斜視図である。
まず、n型InP基板4上に、n型半導体層8(第1の半導体層)となるn型InP半導体膜82、活性層6(第1の活性層)となるInGaAsP活性層膜84、及びp型半導体層10(第2の半導体層)となるp型InP半導体膜86を順次成長させる(第1の活性層形成工程、図6(a))。好適な実施例では、これらの半導体膜82、84、及び86を、有機金属気相成長(MOCVD)法によりエピタキシャル成長させるとよい。なお、n型InP半導体膜82は、n型InP半導体膜82上の他の半導体膜を結晶性よく成長させるためのバッファ層として働く。また、n型InP基板4は、半導体レーザ素子領域4c、半導体変調素子領域4d、および素子分離領域4eを備える。これらの領域4c〜4eは、所定の軸Aの方向に沿って、半導体レーザ素子領域4c、素子分離領域4e、および半導体変調素子領域4dの順に配置されている。n型InP基板4の半導体レーザ素子領域4cには、半導体膜82、84、及び86の形成に先立って、回折格子34として機能する周期的な凹部が形成されている。n型InP基板4としては、主面のエッチピット密度が500cm−2以下であるInP基板を用いることが好ましい。
次に、図6(b)に示すように、p型InP半導体膜86上における半導体レーザ素子領域4cに相当する領域にマスクM1を形成する。マスクM1は、例えばシリコン系無機絶縁材料を用いて形成される。そして、InGaAsP活性層膜84及びp型InP半導体膜86のうちマスクM1で覆われていない部分をドライエッチングにより除去する(除去工程)。このとき、n型InP半導体膜82の表面が露出する段階でエッチングを停止する。なお、この工程において、ドライエッチングにより形成されるInGaAsP活性層膜84の側面、及びn型InP半導体膜82の露出表面の表面状態を改善するために、該側面及び露出表面に対し僅かにウェットエッチングを行ってもよい。
続いて、上記工程により露出したn型InP半導体膜82の表面(すなわち、n型InP半導体膜82の表面のうち半導体変調素子領域4dおよび素子分離領域4eに相当する部分)上にInGaAsP活性層膜(後述)を成長させる為、マスクM1を残したまま、n型InP基板4を収容した反応室内の温度を上昇させる。本実施形態においては、このとき、反応室内に通常供給されるPH3に加え、更にAsH3を反応室内へ供給する。これにより、n型InP半導体膜82表面のInP結晶に含まれるP原子の一部がAs原子に置換され、半導体変調素子領域4d上および素子分離領域4e上にInAsP膜90が形成される(図7(a))。
続いて、活性層46(第2の活性層)となるInGaAsP活性層膜92、及びp型半導体層50(第3の半導体層)となるp型InP半導体膜94をInAsP膜90上に順次成長させる(第2の活性層形成工程、図7(b))。この工程においては、InGaAsP活性層膜92及びp型InP半導体膜94を、半導体変調素子領域4d上および素子分離領域4e上に、マスクM1を用いて選択的に形成する。この後、マスクM1を除去する。
続いて、図8(a)に示すように、マスクM2を形成する。マスクM2は、例えばシリコン系無機絶縁材料を用いて形成できる。このとき、マスクM2を、光導波路部12a及び52a(図1〜図4参照)の平面形状に応じたパターン(例えばInP基板4の[0−1−1]方向に延びるストライプ状のパターン)に形成する。そして、図7(b)に示された各半導体膜82、84、86、90、92、及び94のうちマスクM2で覆われていない部分をエッチングすることにより、n型半導体層8の一部、活性層6、及びp型半導体層10からなるメサ状の光導波路部12a、並びに、n型半導体層8の他の一部、InAsP層44、活性層46、及びp型半導体層50からなるメサ状の光導波路部52aを形成する。なお、このエッチングは、InP基板4が露出するまで行われる。また、このエッチングは、好適な実施例ではウエットエッチングにより行われる。エッチング溶液は、例えばブロムメタノ−ル液である。
続いて、図8(b)に示すように、InP基板4上においてメサ状の光導波路部12a及び52aを両側から埋め込むように、マスクM2を用いて高抵抗半導体層14及びn型半導体層16をInP基板4上に順次成長させる。好適な実施例では、高抵抗半導体層14としてFeドープInPを、n型半導体層16としてn型InPを、それぞれMOCVD法によりエピタキシャル成長させるとよい。また、高抵抗半導体層14を、光導波路部12aの側面に接触するように形成するとよい。こうして、高抵抗半導体層14及びn型半導体層16からなる半導体埋込層12b(52b)を形成した後、マスクM2を除去する。
続いて、図9(a)に示すように、光導波路部12a及び52a上、並びに半導体埋込層12b及び52b上にわたり、p型InP半導体膜96及びInGaAs膜98をMOCVD法により順次エピタキシャル成長させる。そして、光導波路部12a及び52aの両脇において光導波路部12a及び52aに沿って延びた開口を有するマスクM3を、InGaAs膜98上に形成する。続いて、このマスクM3を用いて、半導体埋込層12b及び52bを貫通してInP基板4に達するトレンチ18を形成する(図9(b))。これにより、ストライプ状に延びるp型半導体層20、並びにコンタクト層22及び54が形成されるとともに、半導体メサ部12及び52が形成される。
続いて、図10(a)に示すように、絶縁部24によって各トレンチ18を埋める。好適な実施例では、絶縁部24としてSiO2といった絶縁性のシリコン系無機材料を、プラズマCVD法により各トレンチ18内に成膜するとよい。
続いて、図10(b)に示すように、絶縁部24の表面をエッチングにより平坦化する。そして、半導体メサ部12及び52上において光導波路部12a及び52aに沿った開口パターンを有するレジストマスクを絶縁部24上に形成し、このレジストマスクを介して絶縁部24をエッチングすることにより、光導波路部12a及び52aに沿って半導体メサ部12及び52を露出させる開口24aを絶縁部24に形成する。この後、レジストマスクを除去する。
続いて、アノード電極28及び58、並びにパッド電極30及び60の平面形状に応じたパターンを有するレジストマスクを、絶縁部24上に形成する。そして、このレジストマスクを介して絶縁部24上に金属材料を蒸着し、レジストマスクを除去することにより(リフトオフ法)、図11に示すように、アノード電極28及び58、並びにパッド電極30及び60を絶縁部24上に形成する。また、InP基板4の裏面4bの全面に金属を蒸着することにより、カソード電極32を形成する。以上の製造方法によって、図1〜図4に示した半導体光素子1が完成する。
本実施形態の半導体光素子1及びその製造方法によって得られる効果について説明する。半導体光素子1においては、活性層6及び46が、共にn型半導体層8上に並んで設けられている。従って、上記製造方法の除去工程においては、n型半導体層8(n型InP半導体膜82)が露出する程度の深さに、活性層6(InGaAsP活性層膜84)をエッチングすればよい。すなわち、本実施形態の半導体光素子1及びその製造方法によれば、除去工程におけるエッチング深さが比較的浅くて済むので、図13(c)に示したような異常成長を回避できる。
また、本実施形態による半導体光素子1の製造方法においては、活性層46(InGaAsP活性層膜92)を成長させる前工程としてn型InP基板4が収容された反応室内の温度を上昇させる際に、反応室内にPH3及びAsH3を含むガスを供給している。これにより、除去工程において露出したn型半導体層8(n型InP半導体膜82)表面にInAsP膜90が形成される。この結果、本実施形態の半導体光素子1は、活性層46とn型半導体層8との間にInAsP層44を有することとなる。
このように、InPからなるn型半導体層8(n型InP半導体膜82)をInAsP層44(InAsP膜90)で覆うことによって、InPのマストランスポートが抑制される。すなわち、上記製造方法の第2の活性層形成工程(図7(a)及び図7(b)参照)において、InPからなるn型半導体層8(n型InP半導体膜82)の露出表面をInAsP膜90で覆うことにより、活性層46(InGaAsP活性層膜92)を成長させる際に、n型半導体層8(n型InP半導体膜82)を構成するInPのマストランスポートを抑制できる。従って、図14(c)に示したような活性層の湾曲を抑えることができる。
このように、本実施形態の半導体光素子1及びその製造方法によれば、活性層46(InGaAsP活性層膜92)の異常成長を回避でき、また、n型半導体層8(n型InP半導体膜82)を構成するInPのマストランスポートを低減して活性層46(InGaAsP活性層膜92)の湾曲を抑えることができるので、隣り合う活性層6及び46同士を好適に光結合できる集積型の半導体光素子を提供できる。
また、本実施形態では、InP基板4の主面4aにおけるエッチピット密度は500cm−2以下となっている。ここで、図12は、本発明者の実験による、InP基板4のエッチピット密度と、活性層46のフォトルミネッセンス(PL)発光強度との関係を示すグラフである。図12に示すように、InP基板4のエッチピット密度が500cm−2を超えると、活性層46のPL発光強度が急激に低下することがわかった。この低下は、InP基板4の主面4aにおけるエッチピットに起因する活性層46内部の結晶欠陥によるものと推測される。これに対して、図12に示すように、InP基板4の表面のエッチピット密度が500cm−2以下であれば、活性層46においてPL発光強度が十分に得られることがわかった。
従来より、ドライエッチングにより露出した表面上にInP系化合物層(例えば活性層)を成長させる際には、該InP系化合物層内の結晶欠陥や転位を低減する目的で、InPバッファ層を或る程度成長させてからその上に活性層を成長させていた。本実施形態においてはInAsP層44(InAsP膜90)をn型半導体層8(n型InP半導体膜82)上に成長させているが、InAsP層44(InAsP膜90)は、下層となるn型半導体層8(n型InP半導体膜82)よりも格子定数が大きいため、InAsP層44(InAsP膜90)の内部には格子歪による結晶欠陥が生じ易い。そして、InAsP層44(InAsP膜90)の結晶欠陥は活性層46(InGaAsP活性層膜92)へ伝わり、PL発光強度を低下させる要因となる。
図12に示した実験結果は、表面のエッチピット密度が500cm−2以下のInP基板をInP基板4として用いることにより、該InP基板4上に成長したn型半導体層8(n型InP半導体膜82)の表面におけるエッチピット密度が極めて小さくなったためと推測される。すなわち、n型半導体層8(n型InP半導体膜82)の表面におけるエッチピット密度が極めて小さくなることによって、エッチングにより露出したn型半導体層8(n型InP半導体膜82)の表面上に活性層46(InGaAsP活性層膜92)を結晶性良く成長させることができる。以上のことから、InP基板4の主面4aにおけるエッチピット密度を500cm−2以下とすることにより、活性層46(InGaAsP活性層膜92)の結晶欠陥や転位を効果的に抑制できるので、活性層46(InGaAsP活性層膜92)のPL発光強度を十分に得ることができるとともに、素子特性を長期にわたり安定して維持できる。
本発明による半導体光素子及びその製造方法は、上記した実施形態に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態ではメサストライプ状の光導波路部を備える半導体光素子が例示されているが、これ以外にも様々な集積型半導体光素子に対して本発明を適用できる。また、上記実施形態ではInAsP層が半導体変調素子部に形成されているが、これは上記実施形態において半導体変調素子部の活性層が半導体レーザ素子部の活性層よりも後に形成されたことによるものであり、工程の順序によっては、半導体レーザ素子部側にInAsP層が形成されてもよい。
また、上記実施形態では集積型の半導体光素子の一例として半導体レーザ素子部及び半導体変調素子部を備えるものを示したが、本発明は、半導体レーザ素子、半導体変調素子、光合分波器、或いは光導波路といった機能素子を同一基板上に複数備える半導体光素子に適用できる。
1…半導体光素子、2a…半導体レーザ素子部、2b…半導体変調素子部、2c…素子分離部、4…InP基板、6,46…活性層、8…n型半導体層、10,50…p型半導体層、12,52…半導体メサ部、12a,52a…光導波路部、12b,52b…半導体埋込層、14…高抵抗半導体層、16…n型半導体層、18…トレンチ、20…p型半導体層、22,54…コンタクト層、24…絶縁部、28,58…アノード電極、30,60…パッド電極、32…カソード電極、34…回折格子、44…InAsP層、62…分離部、64…境界面。
Claims (3)
- 第1導電型のInP基板と、
第1導電型のInPからなり、前記InP基板上に設けられた第1の半導体層と、
InP系化合物半導体を含み、前記第1の半導体層上において互いに接するように並んで設けられた第1及び第2の活性層と、
前記第1及び第2の活性層のうちいずれか一方の前記活性層と前記第1の半導体層との間に形成されたInAsP層と
を備え、
前記InP基板の表面におけるエッチピット密度が500cm−2以下であることを特徴とする、半導体光素子。 - 前記InP基板上において所定の軸方向に延びるメサ状に形成され、互いに接するように前記所定の軸方向に並んで設けられた第1及び第2の光導波路部を備え、
前記第1の光導波路部が、前記第1の半導体層の一部と、前記第1の活性層と、InP系化合物半導体を含み前記第1の活性層上に設けられた第2の半導体層とを含んで構成され、
前記第2の光導波路部が、前記第1の半導体層の他の一部と、前記第2の活性層と、InP系化合物半導体を含み前記第2の活性層上に設けられた第3の半導体層とを含んで構成されていることを特徴とする、請求項1に記載の半導体光素子。 - InP基板上に設けられた第1導電型のInPからなる第1の半導体層上に、InP系化合物半導体を含む第1の活性層を形成する第1の活性層形成工程と、
前記第1の活性層の一部をエッチングして前記第1の半導体層上から除去する除去工程と、
前記InP基板が収容された反応室内にPH3及びAsH3を含むガスを供給し、前記反応室内の温度を上昇させた後、前記第1の活性層の一部が除去された前記第1の半導体層上の領域に、InP系化合物半導体を含む第2の活性層を形成する第2の活性層形成工程と
を備え、
前記InP基板の表面におけるエッチピット密度が500cm−2以下であることを特徴とする、半導体光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294009A JP2007103803A (ja) | 2005-10-06 | 2005-10-06 | 半導体光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294009A JP2007103803A (ja) | 2005-10-06 | 2005-10-06 | 半導体光素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103803A true JP2007103803A (ja) | 2007-04-19 |
Family
ID=38030427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294009A Pending JP2007103803A (ja) | 2005-10-06 | 2005-10-06 | 半導体光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103803A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010097174A (ja) * | 2008-09-19 | 2010-04-30 | Fujitsu Ltd | 光導波路の製造方法及び光導波路 |
JP2010118399A (ja) * | 2008-11-11 | 2010-05-27 | Sumitomo Electric Ind Ltd | 集積化半導体光素子及び半導体光装置 |
JP2012059842A (ja) * | 2010-09-07 | 2012-03-22 | Sumitomo Electric Ind Ltd | 半導体レーザ素子の製造方法 |
-
2005
- 2005-10-06 JP JP2005294009A patent/JP2007103803A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010097174A (ja) * | 2008-09-19 | 2010-04-30 | Fujitsu Ltd | 光導波路の製造方法及び光導波路 |
JP2010118399A (ja) * | 2008-11-11 | 2010-05-27 | Sumitomo Electric Ind Ltd | 集積化半導体光素子及び半導体光装置 |
JP2012059842A (ja) * | 2010-09-07 | 2012-03-22 | Sumitomo Electric Ind Ltd | 半導体レーザ素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008053501A (ja) | 集積光デバイスおよびその製造方法 | |
JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
JP2008071906A (ja) | 光半導体集積装置およびその製造方法 | |
JP2005286192A (ja) | 光集積素子 | |
JP2007103803A (ja) | 半導体光素子及びその製造方法 | |
JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
JP2009054721A (ja) | 半導体素子及び半導体素子の製造方法 | |
JP4899755B2 (ja) | 半導体光素子を作製する方法 | |
JP2005064080A (ja) | 半導体素子及びその製造方法 | |
CN109560459A (zh) | 低啁啾分布布拉格反射可调谐激光器及其制备方法 | |
JP2010045256A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JP2010010284A (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
JP2009260192A (ja) | 半導体光集積素子及びその製造方法 | |
JP4457578B2 (ja) | 半導体光素子を製造する方法、及び半導体光素子 | |
JP2009088242A (ja) | 光半導体装置およびその製造方法 | |
JP5205901B2 (ja) | 半導体レーザ素子の作製方法および半導体レーザ素子 | |
JP5277877B2 (ja) | 光導波路素子の製造方法 | |
JP2008251649A (ja) | 半導体発光素子およびその製造方法 | |
JP2009059919A (ja) | 光半導体デバイス及びその作製方法 | |
JP5151532B2 (ja) | 半導体光集積素子の製造方法 | |
JPH0621570A (ja) | 半導体発光装置の製造方法 | |
JP2003060284A (ja) | 光集積デバイスの作製方法 | |
JP2010093156A (ja) | 半導体光素子 | |
JP2005064512A (ja) | 集積光学装置及びその製造方法 | |
JP2008047671A (ja) | 半導体光集積素子を作製する方法 |