JP2825715B2 - 化合物半導体ウエハの製造方法 - Google Patents

化合物半導体ウエハの製造方法

Info

Publication number
JP2825715B2
JP2825715B2 JP26722892A JP26722892A JP2825715B2 JP 2825715 B2 JP2825715 B2 JP 2825715B2 JP 26722892 A JP26722892 A JP 26722892A JP 26722892 A JP26722892 A JP 26722892A JP 2825715 B2 JP2825715 B2 JP 2825715B2
Authority
JP
Japan
Prior art keywords
substrate
compound semiconductor
semiconductor wafer
wafer
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26722892A
Other languages
English (en)
Other versions
JPH06120099A (ja
Inventor
禎亮 上田
隆宏 橋本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP26722892A priority Critical patent/JP2825715B2/ja
Publication of JPH06120099A publication Critical patent/JPH06120099A/ja
Application granted granted Critical
Publication of JP2825715B2 publication Critical patent/JP2825715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は化合物半導体ウエハの
製造方法に関し、より詳しくは、基板表面にエピタキシ
ャル成長を行って化合物半導体ウエハを製造する方法に
関する。

【0002】

【従来の技術】従来、GaAsなどIII−V族化合物半導
体ウエハを製造する場合、例えば、次のようにしてい
る。図1中の工程フローBに示すように、まず、円柱状
の単結晶インゴット1を作製し、研削工具10によって
上記インゴット1の外周を研磨する。次に、研削工具1
1によってインゴット1の外周にオリエンテーション・
フラット2を設ける。次に、スライシングを行って、イ
ンゴット1から所定の厚さを有する基板3を切り出す。
次に、エピタキシャル成長のための前処理として、キャ
リア14に基板3を入れて所定のエッチング液に浸漬し
て、基板3の表面をエッチングする。続いて、エピタキ
シャル成長装置15内のグラファイト製ボート16に基
板3をセットする(グラファイト製ボート16の表面に
は、予め、基板3を水平に収容するための基板受け部
(凹部)が設けられている。)。そして、基板3の表面に
メルト(融液)に接触させてエピタキシャル層を成長させ
る。所定の時間が経過した後、エピタキシャル成長装置
15からエピタキシャル成長が完了した基板(ウエハ)
3′を取り出す。このとき、ウエハ3′の周縁部に、内
部とは面方位が異なる不要な成長部分(いわゆるバリ)4
が生じている。不要成長部分4が生ずる理由は、上記基
板受け部の加工精度や基板3の寸法精度による制約か
ら、基板受け部の寸法が基板3の寸法よりも少し大き目
に設計されおり、基板3の周縁部にもメルトが接触する
からである。この不要成長部分4はギザギサの形状とな
っているため、このままでは、後工程で不具合を生ず
る。例えば、枚葉式の自動装置で処理を行うとき、引
っ掛かってトラブル原因となる。また、ギザギザ形状
の隙間にメルトが付着しているため、後工程でウエハ
3′周縁部の残留メルトをエッチングして除去すると
き、時間が長くかかる。そこで、従来は、エピタキシャ
ル成長装置15からウエハ3′を取り出した後、上記不
要成長部分4を砥石17で削り取っている。

【0003】

【発明が解決しようとする課題】しかしながら、上記不
要成長部分4を削り取る作業は、ウエハ単位での作業で
あるため、時間が非常に長くかかる。このため、従来の
製造方法は、トータルの製造時間が長く、生産能力が低
いという問題がある。

【0004】そこで、この発明の目的は、トータルの製
造時間を短縮して生産能力を高めることができる化合物
半導体ウエハの製造方法を提供することにある。

【0005】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、略円柱状のインゴットから所定の厚さ
を有する基板を切り出し、上記基板の表面にエピタキシ
ャル層を成長させてウエハを製造する化合物半導体ウエ
ハの製造方法において、上記インゴットから上記基板を
切り出す前に、上記インゴットの外周面に上記エピタキ
シャル層の成長を妨げる保護膜を形成することを特徴と
している。

【0006】

【作用】インゴットから基板を切り出す前に、インゴッ
トの外周面に保護膜が形成されるので、切り出された基
板の周縁部は上記保護膜で覆われた状態となる。したが
って、上記基板の表面にエピタキシャル層を成長させる
とき、上記基板の周縁部にはメルト(融液)が直接接触せ
ず、この結果、基板周縁部に不要成長部分(いわゆるバ
リ)が殆んど生じなくなる。したがって、エピタキシャ
ル成長完了後に、基板(ウエハ)の周縁部の不要成長部分
をわざわざ除去する必要がなくなり、砥石で削り取る作
業が省略される。ここで、上記保護膜を成長させる工程
は、インゴット単位での処理であるから、作業時間が比
較的短い。また、ウエハ周縁部にギザギザ形状が生じな
くなることから、後工程でウエハ周縁部の残留メルトを
エッチングして除去するときに、所要時間が短くなる。
したがって、この発明によれば、従来に比してトータル
の製造時間が短縮され、化合物半導体ウエハの生産能力
が高まる。

【0007】

【実施例】以下、この発明の化合物半導体ウエハの製造
方法を実施例により詳細に説明する。

【0008】図1中の工程フローAに基づいて説明す
る。 (a)まず、円柱状の単結晶インゴット1を作製する。 (b)次に、上記インゴット1の外周を、研削工具10に
よって研磨する。 (c)次に、研削工具11によってインゴット1の外周に
オリエンテーション・フラット2を設ける。 (d)次に、CVD(化学気相成長)装置13にインゴット
1を入れて、インゴット1の外周面に、保護膜としてS
iO2膜を形成する。 (e)次に、スライシングを行って、インゴット1から所
定の厚さを有する基板3を切り出す。切り出された基板
3の周縁部はSiO2膜で覆われた状態となっている。 (f)次に、エピタキシャル成長のための前処理として、
キャリア14に基板3を入れて硫酸系のエッチング液に
浸漬して、基板3の表面をエッチングする。硫酸系のエ
ッチング液を用いるのは、基板周縁部のSiO2膜が除去
されないようにするためである。 (g)続いて、エピタキシャル成長装置15内のグラファ
イト製ボート16に基板3をセットする(グラファイト
製ボート16の表面には、予め、基板3を水平に収容す
るための基板受け部(凹部)が設けられている。)。そし
て、基板3の表面にメルト(融液)に接触させてエピタキ
シャル層を成長させる。 (h)所定の時間が経過した後、エピタキシャル成長装置
15からエピタキシャル成長が完了した基板(ウエハ)
3′を取り出す。このとき、ウエハ3′の周縁部には、
不要な成長部分(いわゆるバリ)は殆んど生じない。した
がって、エピタキシャル成長完了後に、ウエハ周縁部の
不要成長部分をわざわざ除去する必要がなくなり、砥石
で削り取る作業を省略することができる。 (j)次に、キャリア18にウエハ3′を入れて沸酸系の
エッチング液に浸漬して、ウエハ周縁部のSiO2膜を除
去する。そして、後工程へ進める。

【0009】ここで、上記SiO2膜を成長させる工程
(d)、SiO2膜を除去する工程(j)は、それぞれインゴッ
ト単位での処理、キャリア単位での処理であるから、作
業時間が比較的短い。また、ウエハ周縁部にギザギザ形
状が生じなくなることから、後工程でウエハ周縁部の残
留メルトをエッチングして除去するときに、所要時間が
短くなる。したがって、この工程フローAによれば、従
来に比してトータルの製造時間を短縮でき、化合物半導
体ウエハの生産能力を高めることができる。

【0010】なお、この実施例では保護膜としてSiO2
膜を形成したが、当然ながら、これに限られるものでは
ない。保護膜の材料はインゴットの組成、エピタキシャ
ル層の組成,エピタキシャル成長条件に応じて、適宜変
更することができる。例えば、シリコン窒化膜を採用す
ることができる。また、保護膜を成長させるCVD装置
は、プラズマCVD、減圧CVDなど様々な装置を用い
ることができる。

【0011】

【発明の効果】以上より明らかなように、この発明の化
合物半導体ウエハの製造方法は、略円柱状のインゴット
から所定の厚さを有する基板を切り出し、上記基板の表
面にエピタキシャル層を成長させてウエハを製造する化
合物半導体ウエハの製造方法において、上記インゴット
から上記基板を切り出す前に、上記インゴットの外周面
に上記エピタキシャル層の成長を妨げる保護膜を形成し
ているので、上記基板の表面にエピタキシャル層を成長
させるとき、基板周縁部に不要成長部分(いわゆるバリ)
が生じるのを防ぐことができる。したがって、エピタキ
シャル成長完了後に、基板周縁部の不要成長部分を砥石
で削り取る作業を省略でき、従来に比してトータルの製
造時間を短縮することができる。この結果、化合物半導
体ウエハの生産能力を高めることができる。

【図面の簡単な説明】

【図1】 この発明の一実施例の化合物半導体ウエハの
製造工程と従来の化合物半導体ウエハの製造工程とを比
較して示す図である。

【符号の説明】

1 インゴット 3 基板 3′ エピタキシャル成長後の基板(ウエハ) 4 不要成長部分

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 略円柱状のインゴットから所定の厚さを
    有する基板を切り出し、上記基板の表面にエピタキシャ
    ル層を成長させてウエハを製造する化合物半導体ウエハ
    の製造方法において、 上記インゴットから上記基板を切り出す前に、上記イン
    ゴットの外周面に上記エピタキシャル層の成長を妨げる
    保護膜を形成することを特徴とする化合物半導体ウエハ
    の製造方法。
JP26722892A 1992-10-06 1992-10-06 化合物半導体ウエハの製造方法 Expired - Fee Related JP2825715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26722892A JP2825715B2 (ja) 1992-10-06 1992-10-06 化合物半導体ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26722892A JP2825715B2 (ja) 1992-10-06 1992-10-06 化合物半導体ウエハの製造方法

Publications (2)

Publication Number Publication Date
JPH06120099A JPH06120099A (ja) 1994-04-28
JP2825715B2 true JP2825715B2 (ja) 1998-11-18

Family

ID=17441925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26722892A Expired - Fee Related JP2825715B2 (ja) 1992-10-06 1992-10-06 化合物半導体ウエハの製造方法

Country Status (1)

Country Link
JP (1) JP2825715B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JPH06120099A (ja) 1994-04-28

Similar Documents

Publication Publication Date Title
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
KR960005047B1 (ko) 화합물 반도체 웨이퍼의 다이싱방법
US6849524B2 (en) Semiconductor wafer protection and cleaning for device separation using laser ablation
JP4918229B2 (ja) 貼り合わせウエーハの製造方法
US7507638B2 (en) Ultra-thin die and method of fabricating same
US6815309B2 (en) Support-integrated donor wafers for repeated thin donor layer separation
US7037838B2 (en) Method for polishing a substrate surface
US5904546A (en) Method and apparatus for dicing semiconductor wafers
US5751055A (en) Semiconductor single crystalline substrate and method for production thereof
EP0774776B1 (en) Process for recovering substrates
US7268060B2 (en) Method for fabricating a substrate with useful layer on high resistivity support
JP2645478B2 (ja) 半導体装置の製造方法
US6642127B2 (en) Method for dicing a semiconductor wafer
US4588473A (en) Semiconductor wafer process
US5622875A (en) Method for reclaiming substrate from semiconductor wafers
US7446045B2 (en) Method of manufacturing nitride substrate for semiconductors
US8530353B2 (en) SiC substrate and method of manufacturing the same
JP4321595B2 (ja) Iii−v族化合物半導体基板の製造方法
US5882988A (en) Semiconductor chip-making without scribing
KR100420205B1 (ko) 웨이퍼 제조 방법
US4729971A (en) Semiconductor wafer dicing techniques
JP2004096108A (ja) 非対称的エッジプロファイルを有した半導体ウェーハ及びその製造方法
US5899743A (en) Method for fabricating semiconductor wafers
US8261730B2 (en) In-situ wafer processing system and method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees