JPH09171979A - チップ間隔を狭小化するためのトレンチスクライビング線 - Google Patents
チップ間隔を狭小化するためのトレンチスクライビング線Info
- Publication number
- JPH09171979A JPH09171979A JP8310989A JP31098996A JPH09171979A JP H09171979 A JPH09171979 A JP H09171979A JP 8310989 A JP8310989 A JP 8310989A JP 31098996 A JP31098996 A JP 31098996A JP H09171979 A JPH09171979 A JP H09171979A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- trench
- chip
- kerf
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
(57)【要約】
【課題】 半導体ウェーハ上のチップ間隔を狭小化する
スクライビング方法。 【解決手段】 半導体ウェーハ２１のチップ領域を画定
するように、ウェーハ活性面２５に格子状のトレンチ２
７をエッチングによって形成する。活性面をテープ２９
に接着した後、ウェーハの活性面の裏面から切溝２８を
入れる。切溝２８は、テープ２９および半導体ウェーハ
２１を透過する赤外光を用いて、トレンチ２７に整列す
るように位置決めされる。 【効果】 スクライビングに要するチップ間の境界帯域
幅を略１桁狭小化でき、各チップの活性化領域の損傷も
最小化される。
スクライビング方法。 【解決手段】 半導体ウェーハ２１のチップ領域を画定
するように、ウェーハ活性面２５に格子状のトレンチ２
７をエッチングによって形成する。活性面をテープ２９
に接着した後、ウェーハの活性面の裏面から切溝２８を
入れる。切溝２８は、テープ２９および半導体ウェーハ
２１を透過する赤外光を用いて、トレンチ２７に整列す
るように位置決めされる。 【効果】 スクライビングに要するチップ間の境界帯域
幅を略１桁狭小化でき、各チップの活性化領域の損傷も
最小化される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ウェーハ上に
形成された半導体チップ群にスクライビングを施して分
離する手順および方式に関するものである。
形成された半導体チップ群にスクライビングを施して分
離する手順および方式に関するものである。
【０００２】
【従来の技術】半導体材料の単一ウェーハ上に形成され
たチップは、従来技術においては、一般に数種の利用可
能な手順のうちのいずれかによってスクライビングを施
されて分離されていた。これらの従来技術の手順では通
常はアタッチメントが備えられ、粘着性の保持膜（ｈａ
ｎｄｌｉｎｇ ｆｉｌｍ）にウェーハが固着された後、
行および列をなすチップの間の「境界帯域（ｓｔｒｅｅ
ｔ）」に沿って生ずる破断によってチップが分離され
る。その後でチップは保持膜から取り外され、標準的方
法によって処理される。
たチップは、従来技術においては、一般に数種の利用可
能な手順のうちのいずれかによってスクライビングを施
されて分離されていた。これらの従来技術の手順では通
常はアタッチメントが備えられ、粘着性の保持膜（ｈａ
ｎｄｌｉｎｇ ｆｉｌｍ）にウェーハが固着された後、
行および列をなすチップの間の「境界帯域（ｓｔｒｅｅ
ｔ）」に沿って生ずる破断によってチップが分離され
る。その後でチップは保持膜から取り外され、標準的方
法によって処理される。
【０００３】ウェーハの破断は通常次のような方法によ
って行われていた、（１）レーザによって「境界帯域」
に沿ってウェーハに陥凹を刻み付けたのち残部をほぐし
てウェーハを破断する、（２）「境界帯域」に沿ってウ
ェーハにカッタで陥凹の切込みを入れたのち残部をほぐ
してウェーハを破断する、もしくは（３）「境界帯域」
に沿ってウェーハをカッタで完全に切断する。
って行われていた、（１）レーザによって「境界帯域」
に沿ってウェーハに陥凹を刻み付けたのち残部をほぐし
てウェーハを破断する、（２）「境界帯域」に沿ってウ
ェーハにカッタで陥凹の切込みを入れたのち残部をほぐ
してウェーハを破断する、もしくは（３）「境界帯域」
に沿ってウェーハをカッタで完全に切断する。
【０００４】
【発明が解決しようとする課題】上述した従来技術の方
法では、チップ分離時にチップを破損から保護するため
に広い「境界帯域」幅を必要とし、そのために大量の半
導体材料すなわちチップ表面積を無益に浪費するという
問題が生ずる。上述の（１）および（２）に挙げた手順
による破断の場合には陥凹部分下方におけるウェーハ内
の破断が垂直でない可能性があり、その結果として均等
な寸法のチップが得られないことがある。また、電気部
品を含んだ表面をカッタで切断する場合には、ウェーハ
表面の破損をまねき、これが瑕疵の原因となったり歩留
りを低減させる。
法では、チップ分離時にチップを破損から保護するため
に広い「境界帯域」幅を必要とし、そのために大量の半
導体材料すなわちチップ表面積を無益に浪費するという
問題が生ずる。上述の（１）および（２）に挙げた手順
による破断の場合には陥凹部分下方におけるウェーハ内
の破断が垂直でない可能性があり、その結果として均等
な寸法のチップが得られないことがある。また、電気部
品を含んだ表面をカッタで切断する場合には、ウェーハ
表面の破損をまねき、これが瑕疵の原因となったり歩留
りを低減させる。
【０００５】
【課題を解決するための手段】本発明によって、半導体
ウェーハにスクライビングを施して、ウェーハの表面お
よび内部に形成されたチップを分離する新規の手順およ
び方式が提供され、先に列挙した従来技術の手順がもた
らす問題を解決できる。
ウェーハにスクライビングを施して、ウェーハの表面お
よび内部に形成されたチップを分離する新規の手順およ
び方式が提供され、先に列挙した従来技術の手順がもた
らす問題を解決できる。
【０００６】要約すれば、本発明による新規の方法で
は、従来技術の「境界帯域」の代わりに半導体材料のウ
ェーハにエッチングによってトレンチを形成する。エッ
チングは標準的な方法で行われ、パターン描画とエッチ
ングによって、チップ製作の開始時、途中、もしくは終
了後のいずれかの時点で、ウェーハ表面の各チップ領域
を画定するようにする。次いで、チップの分離は、トレ
ンチ形成面をダイ接着用の粘着性テープに固着するステ
ップと、裏面からトレンチに向かってトレンチの近傍ま
で、もしくはトレンチまで、カッタで切溝を切り込むス
テップとを含む。トレンチがウェーハの厚さ方向の半ば
まで延びている場合には、分離は上述した従来技術と同
様な方法すなわち破断によって、次に示すような好まし
い手順で行われてよい。この場合、カッタによる切込
み、もしくはその他の切溝形成手順は、例えば、シリコ
ンウェーハの場合には赤外線のような光を、マスクされ
たウェーハに照射し、ある程度透光性を有するウェーハ
領域を透過させることによって、トレンチと整列するよ
うにされる。この手順によって、従来技術の実施によっ
て生ずるような、電気部品を含んだチップ表面を切り込
むことに起因するチップの活性面の破損が最小化され
る。
は、従来技術の「境界帯域」の代わりに半導体材料のウ
ェーハにエッチングによってトレンチを形成する。エッ
チングは標準的な方法で行われ、パターン描画とエッチ
ングによって、チップ製作の開始時、途中、もしくは終
了後のいずれかの時点で、ウェーハ表面の各チップ領域
を画定するようにする。次いで、チップの分離は、トレ
ンチ形成面をダイ接着用の粘着性テープに固着するステ
ップと、裏面からトレンチに向かってトレンチの近傍ま
で、もしくはトレンチまで、カッタで切溝を切り込むス
テップとを含む。トレンチがウェーハの厚さ方向の半ば
まで延びている場合には、分離は上述した従来技術と同
様な方法すなわち破断によって、次に示すような好まし
い手順で行われてよい。この場合、カッタによる切込
み、もしくはその他の切溝形成手順は、例えば、シリコ
ンウェーハの場合には赤外線のような光を、マスクされ
たウェーハに照射し、ある程度透光性を有するウェーハ
領域を透過させることによって、トレンチと整列するよ
うにされる。この手順によって、従来技術の実施によっ
て生ずるような、電気部品を含んだチップ表面を切り込
むことに起因するチップの活性面の破損が最小化され
る。
【０００７】本発明の手順によれば、エッチングによっ
て形成されるトレンチは従来技術のカッタによる切込み
もしくはレーザスクライビングよりも正確に制御できる
から、所要の「境界帯域」幅を略１桁ほど狭小化できる
ことが分かる。また、ウェーハの裏面からの切込み操作
に必要な精度は、カッタによる切込みがトレンチの近傍
のウェーハ本体の適当な部位であれば良くまた活性面か
ら離隔しているから、従来技術ほど致命的でないことも
明らかである。更に、カッタによる切込みおよび／もし
くはレーザスクライビングは活性面では行われないか
ら、各チップの活性化領域の破損は最小化される。
て形成されるトレンチは従来技術のカッタによる切込み
もしくはレーザスクライビングよりも正確に制御できる
から、所要の「境界帯域」幅を略１桁ほど狭小化できる
ことが分かる。また、ウェーハの裏面からの切込み操作
に必要な精度は、カッタによる切込みがトレンチの近傍
のウェーハ本体の適当な部位であれば良くまた活性面か
ら離隔しているから、従来技術ほど致命的でないことも
明らかである。更に、カッタによる切込みおよび／もし
くはレーザスクライビングは活性面では行われないか
ら、各チップの活性化領域の破損は最小化される。
【０００８】
【発明の実施の形態】図１および図２を参照すると、従
来技術による製作工程半ばにある典型的なウェーハ１の
一部分が示してあり、縦方向および横方向の「境界帯
域」３および５はチップすなわちダイス７を画定する。
チップ７が上述した従来技術のいずれかの適用によって
相互に分離される場合には、先ず「境界帯域」３に切込
み９が加えられ、更に「境界帯域」５にも同様な切込み
（図示せず）が加えられ、その後で線１３に沿って分離
すなわち破断が起こる。「境界帯域」３および５は通常
略０．０８ないし０．１３ｍｍの幅を有し、スクライビ
ング装置のミスアラインメントを考慮してカッタその他
によるチップの表面損傷の最小化が図られる。従来技術
の製作方法では、図２に示すスクライビング処理の開始
前にウェーハを保持膜１１に固着するステップを含み、
保持膜１１は一般的には粘着性を有する可撓性薄膜であ
る。
来技術による製作工程半ばにある典型的なウェーハ１の
一部分が示してあり、縦方向および横方向の「境界帯
域」３および５はチップすなわちダイス７を画定する。
チップ７が上述した従来技術のいずれかの適用によって
相互に分離される場合には、先ず「境界帯域」３に切込
み９が加えられ、更に「境界帯域」５にも同様な切込み
（図示せず）が加えられ、その後で線１３に沿って分離
すなわち破断が起こる。「境界帯域」３および５は通常
略０．０８ないし０．１３ｍｍの幅を有し、スクライビ
ング装置のミスアラインメントを考慮してカッタその他
によるチップの表面損傷の最小化が図られる。従来技術
の製作方法では、図２に示すスクライビング処理の開始
前にウェーハを保持膜１１に固着するステップを含み、
保持膜１１は一般的には粘着性を有する可撓性薄膜であ
る。
【０００９】図３ないし図５を参照すると、本発明によ
ってチップを製造する処理フローに含まれるステップが
示してある。図３は本発明による半導体ウェーハ２１の
断面図であって、活性面２５およびトレンチ２７を有す
るウェーハを示し、トレンチ２７はエッチングによって
ウェーハの活性面側に形成され、ウェーハ上のチップを
画定する。
ってチップを製造する処理フローに含まれるステップが
示してある。図３は本発明による半導体ウェーハ２１の
断面図であって、活性面２５およびトレンチ２７を有す
るウェーハを示し、トレンチ２７はエッチングによって
ウェーハの活性面側に形成され、ウェーハ上のチップを
画定する。
【００１０】図４に示すようにウェーハ２１は活性面２
５を切断処理用テープ２９に向けて固着される。切断処
理用テープ２９は保持膜と同様な粘着性部材であり、ま
た以下に開示するように光を使用する場合にはその光の
周波数に対して透光性を持たせることもできる。その後
で図４に示すように、切込みすなわち切溝２８が、好ま
しくはトレンチの上方至近距離まで延びるように、トレ
ンチ２７に整列して形成される。別の実施の形態とし
て、切溝２８がトレンチ２７まで延びてもよい。シリコ
ンは赤外線周波数を透過するから、シリコンウェーハの
場合には、例えば、透過光に赤外線を用いてもよい。
５を切断処理用テープ２９に向けて固着される。切断処
理用テープ２９は保持膜と同様な粘着性部材であり、ま
た以下に開示するように光を使用する場合にはその光の
周波数に対して透光性を持たせることもできる。その後
で図４に示すように、切込みすなわち切溝２８が、好ま
しくはトレンチの上方至近距離まで延びるように、トレ
ンチ２７に整列して形成される。別の実施の形態とし
て、切溝２８がトレンチ２７まで延びてもよい。シリコ
ンは赤外線周波数を透過するから、シリコンウェーハの
場合には、例えば、透過光に赤外線を用いてもよい。
【００１１】次いで、ウェーハ２１は切断処理用テープ
２９から取り外されて、切溝２８を刻まれた表面が保持
膜３３に再び固着されるが、この保持膜は前述した保持
膜と同様な粘着性部材でよい。その後で図５に示すよう
に、従来技術の場合と同様にトレンチ２７と切溝２８と
の間の線３１に沿う破断その他によってチップは分離さ
れる。切溝２８がトレンチ２７に達するまで切り込まれ
た場合には破断ステップは不要となる。
２９から取り外されて、切溝２８を刻まれた表面が保持
膜３３に再び固着されるが、この保持膜は前述した保持
膜と同様な粘着性部材でよい。その後で図５に示すよう
に、従来技術の場合と同様にトレンチ２７と切溝２８と
の間の線３１に沿う破断その他によってチップは分離さ
れる。切溝２８がトレンチ２７に達するまで切り込まれ
た場合には破断ステップは不要となる。
【００１２】叙上のことから、ウェーハ上に製作された
チップを画定して分離する手順であって、従来技術に比
較してチップ領域間の所要間隔を狭小化でき、それによ
って従来技術に比較して表面領域を節減でき、同一ウェ
ーハ上に一層多数のチップを製作できる方式が提供され
ることは明らかであろう。
チップを画定して分離する手順であって、従来技術に比
較してチップ領域間の所要間隔を狭小化でき、それによ
って従来技術に比較して表面領域を節減でき、同一ウェ
ーハ上に一層多数のチップを製作できる方式が提供され
ることは明らかであろう。
【００１３】特定の好ましい実施態様を参照して本発明
を開示したが、この実施態様からの多数の変更および変
形が可能であることは当業界の技術者には明らかであろ
う。したがって、本発明の特許請求の範囲は、従来技術
との対比において、その種の変更および変形を含む最も
広い範囲と解釈されるべきである。
を開示したが、この実施態様からの多数の変更および変
形が可能であることは当業界の技術者には明らかであろ
う。したがって、本発明の特許請求の範囲は、従来技術
との対比において、その種の変更および変形を含む最も
広い範囲と解釈されるべきである。
【００１４】以上の説明に関して更に以下の項を開示す
る。 （１）半導体ウェーハ上のチップを分離する方法であっ
て、（ａ）半導体ウェーハを準備するステップと、
（ｂ）前記ウェーハの選択された表面を横断するトレン
チのパターンにエッチングを施して、前記ウェーハ上の
チップを画定するようにするステップと、（ｃ）前記ウ
ェーハの前記選択された表面の反対側の表面から延びる
切溝を、前記横断するトレンチのパターンに整列するよ
うに形成するステップと、（ｄ）前記切溝が前記横断す
るトレンチのパターンまで延びるようにするステップ
と、を含むことを特徴とする方法。 （２）前記のパターンにエッチングを施すステップが、
前記選択された表面をマスクして格子状パターンを画定
するステップと、次いで前記格子状パターンにエッチン
グを施すステップとを含む第１項記載の方法。
る。 （１）半導体ウェーハ上のチップを分離する方法であっ
て、（ａ）半導体ウェーハを準備するステップと、
（ｂ）前記ウェーハの選択された表面を横断するトレン
チのパターンにエッチングを施して、前記ウェーハ上の
チップを画定するようにするステップと、（ｃ）前記ウ
ェーハの前記選択された表面の反対側の表面から延びる
切溝を、前記横断するトレンチのパターンに整列するよ
うに形成するステップと、（ｄ）前記切溝が前記横断す
るトレンチのパターンまで延びるようにするステップ
と、を含むことを特徴とする方法。 （２）前記のパターンにエッチングを施すステップが、
前記選択された表面をマスクして格子状パターンを画定
するステップと、次いで前記格子状パターンにエッチン
グを施すステップとを含む第１項記載の方法。
【００１５】（３）前記の切溝を形成するステップが、
検知可能なエネルギーを前記トレンチから前記半導体ウ
ェーハを通って透過させるステップと、前記切溝を前記
トレンチから透過させた前記エネルギーに整列するよう
に形成するステップとを含む第１項記載の方法。 （４）前記の切溝を形成するステップが、検知可能なエ
ネルギーを前記トレンチから前記半導体ウェーハを通っ
て透過させるステップと、前記切溝を前記トレンチから
透過させた前記エネルギーに整列するように形成するス
テップとを含む第２項記載の方法。
検知可能なエネルギーを前記トレンチから前記半導体ウ
ェーハを通って透過させるステップと、前記切溝を前記
トレンチから透過させた前記エネルギーに整列するよう
に形成するステップとを含む第１項記載の方法。 （４）前記の切溝を形成するステップが、検知可能なエ
ネルギーを前記トレンチから前記半導体ウェーハを通っ
て透過させるステップと、前記切溝を前記トレンチから
透過させた前記エネルギーに整列するように形成するス
テップとを含む第２項記載の方法。
【００１６】（５）前記エネルギーが前記半導体ウェー
ハを透過可能な周波数を有する光であって、前記の切溝
を形成するステップが前記ウェーハを通って光を透過さ
せる前に、前記周波数を有する光に対して透光性のテー
プに前記ウェーハを接着するステップを更に含む第３項
記載の方法。 （６）前記エネルギーが前記半導体ウェーハを透過可能
な周波数を有する光であって、前記の切溝を形成するス
テップが前記ウェーハを通って光を透過させる前に、前
記周波数を有する光に対して透光性のテープに前記ウェ
ーハを接着するステップを更に含む第４項記載の方法。
ハを透過可能な周波数を有する光であって、前記の切溝
を形成するステップが前記ウェーハを通って光を透過さ
せる前に、前記周波数を有する光に対して透光性のテー
プに前記ウェーハを接着するステップを更に含む第３項
記載の方法。 （６）前記エネルギーが前記半導体ウェーハを透過可能
な周波数を有する光であって、前記の切溝を形成するス
テップが前記ウェーハを通って光を透過させる前に、前
記周波数を有する光に対して透光性のテープに前記ウェ
ーハを接着するステップを更に含む第４項記載の方法。
【００１７】（７）第１項記載の方法において、ステッ
プ（ｄ）が、前記ウェーハの前記選択された表面の反対
側の表面を接着面に固着するステップと、前記ウェーハ
内の前記切溝と前記横断するトレンチのパターンとの間
の半導体部材の領域を破断するステップとを含んで、個
別のチップを形成するようにし、その後で前記個別のチ
ップを前記接着面から取り外すようにする方法。 （８）第２項記載の方法において、ステップ（ｄ）が、
前記ウェーハの前記選択された表面の反対側の表面を接
着面に固着するステップと、前記ウェーハ内の前記切溝
と前記横断するトレンチのパターンとの間の半導体部材
の領域を破断するステップとを含んで、個別のチップを
形成するようにし、その後で前記個別のチップを前記接
着面から取り外すようにする方法。
プ（ｄ）が、前記ウェーハの前記選択された表面の反対
側の表面を接着面に固着するステップと、前記ウェーハ
内の前記切溝と前記横断するトレンチのパターンとの間
の半導体部材の領域を破断するステップとを含んで、個
別のチップを形成するようにし、その後で前記個別のチ
ップを前記接着面から取り外すようにする方法。 （８）第２項記載の方法において、ステップ（ｄ）が、
前記ウェーハの前記選択された表面の反対側の表面を接
着面に固着するステップと、前記ウェーハ内の前記切溝
と前記横断するトレンチのパターンとの間の半導体部材
の領域を破断するステップとを含んで、個別のチップを
形成するようにし、その後で前記個別のチップを前記接
着面から取り外すようにする方法。
【００１８】（９）第３項記載の方法において、ステッ
プ（ｄ）が、前記ウェーハの前記選択された表面の反対
側の表面を接着面に固着するステップと、前記ウェーハ
内の前記切溝と前記横断するトレンチのパターンとの間
の半導体部材の領域を破断するステップとを含んで、個
別のチップを形成するようにし、その後で前記個別のチ
ップを前記接着面から取り外すようにする方法。 （１０）第４項記載の方法において、ステップ（ｄ）
が、前記ウェーハの前記選択された表面の反対側の表面
を接着面に固着するステップと、前記ウェーハ内の前記
切溝と前記横断するトレンチのパターンとの間の半導体
部材の領域を破断するステップとを含んで、個別のチッ
プを形成するようにし、その後で前記個別のチップを前
記接着面から取り外すようにする方法。
プ（ｄ）が、前記ウェーハの前記選択された表面の反対
側の表面を接着面に固着するステップと、前記ウェーハ
内の前記切溝と前記横断するトレンチのパターンとの間
の半導体部材の領域を破断するステップとを含んで、個
別のチップを形成するようにし、その後で前記個別のチ
ップを前記接着面から取り外すようにする方法。 （１０）第４項記載の方法において、ステップ（ｄ）
が、前記ウェーハの前記選択された表面の反対側の表面
を接着面に固着するステップと、前記ウェーハ内の前記
切溝と前記横断するトレンチのパターンとの間の半導体
部材の領域を破断するステップとを含んで、個別のチッ
プを形成するようにし、その後で前記個別のチップを前
記接着面から取り外すようにする方法。
【００１９】（１１）第５項記載の方法において、ステ
ップ（ｄ）が、前記ウェーハの前記選択された表面の反
対側の表面を接着面に固着するステップと、前記ウェー
ハ内の前記切溝と前記横断するトレンチのパターンとの
間の半導体部材の領域を破断するステップとを含んで、
個別のチップを形成するようにし、その後で前記個別の
チップを前記接着面から取り外すようにする方法。 （１２）第６項記載の方法において、ステップ（ｄ）
が、前記ウェーハの前記選択された表面の反対側の表面
を接着面に固着するステップと、前記ウェーハ内の前記
切溝と前記横断するトレンチのパターンとの間の半導体
部材の領域を破断するステップとを含んで、個別のチッ
プを形成するようにし、その後で前記個別のチップを前
記接着面から取り外すようにする方法。
ップ（ｄ）が、前記ウェーハの前記選択された表面の反
対側の表面を接着面に固着するステップと、前記ウェー
ハ内の前記切溝と前記横断するトレンチのパターンとの
間の半導体部材の領域を破断するステップとを含んで、
個別のチップを形成するようにし、その後で前記個別の
チップを前記接着面から取り外すようにする方法。 （１２）第６項記載の方法において、ステップ（ｄ）
が、前記ウェーハの前記選択された表面の反対側の表面
を接着面に固着するステップと、前記ウェーハ内の前記
切溝と前記横断するトレンチのパターンとの間の半導体
部材の領域を破断するステップとを含んで、個別のチッ
プを形成するようにし、その後で前記個別のチップを前
記接着面から取り外すようにする方法。
【００２０】半導体ウェーハ（２１）上のチップにスク
ライビングを施して分離する方法であって、ウェーハ
（２１）にパターン描画が施され、半導体ウェーハ（２
１）の選択された表面上に横断する切溝のパターン、好
ましくは格子上パターン、のエッチングが施されて、ウ
ェーハ表面のチップ領域を画定する。その後でパターン
の形状に沿ってトレンチ（２７）が形成され、選択され
た表面がテープ（２９）に接着される。次いで、パター
ンからテープ（２９）および半導体ウェーハ（２１）を
通って光が透過され、ウェーハを透過した光に整列して
横断する切込みすなわち切溝（２８）が形成される。切
溝（２８）はウェーハ（２１）の選択された表面の反対
側の表面から延び、横断するトレンチ（２７）に整列す
る。
ライビングを施して分離する方法であって、ウェーハ
（２１）にパターン描画が施され、半導体ウェーハ（２
１）の選択された表面上に横断する切溝のパターン、好
ましくは格子上パターン、のエッチングが施されて、ウ
ェーハ表面のチップ領域を画定する。その後でパターン
の形状に沿ってトレンチ（２７）が形成され、選択され
た表面がテープ（２９）に接着される。次いで、パター
ンからテープ（２９）および半導体ウェーハ（２１）を
通って光が透過され、ウェーハを透過した光に整列して
横断する切込みすなわち切溝（２８）が形成される。切
溝（２８）はウェーハ（２１）の選択された表面の反対
側の表面から延び、横断するトレンチ（２７）に整列す
る。
【図１】従来技術による製作工程半ばにある半導体ウェ
ーハの一部分の平面図である。
ーハの一部分の平面図である。
【図２】図１の２−２線に沿う断面図である。
【図３】本発明による半導体チップ製作のためのプロセ
スフローの一部であって、エッチングによってトレンチ
が形成された状態を示す断面図である。
スフローの一部であって、エッチングによってトレンチ
が形成された状態を示す断面図である。
【図４】本発明による半導体チップ製作のためのプロセ
スフローの一部であって、トレンチ形成面の裏面からカ
ッタで切溝が入れられた状態を示す断面図である。
スフローの一部であって、トレンチ形成面の裏面からカ
ッタで切溝が入れられた状態を示す断面図である。
【図５】本発明による半導体チップ製作のためのプロセ
スフローの一部であって、トレンチと切溝との間が破断
して分離する状態を示す断面図である。
スフローの一部であって、トレンチと切溝との間が破断
して分離する状態を示す断面図である。
２１ 半導体ウェーハ ２５ 活性面 ２７ トレンチ ２８ 切溝 ２９ 切断処理用テープ ３１ ウェーハの破断線 ３３ 保持膜
Claims (1)
- 【請求項１】 半導体ウェーハ上のチップを分離する方
法であって、 （ａ）半導体チップを準備するステップと、 （ｂ）前記ウェーハ上のチップを画定するために、前記
ウェーハの選択された表面を横断するトレンチのパター
ンにエッチングを施すステップと、 （ｃ）前記ウェーハの前記選択された表面の反対側の表
面から延びる切溝を、前記横断するトレンチのパターン
と整列するように形成するステップと、 （ｄ）前記切溝を前記横断するトレンチのパターンまで
延びるようにするステップとを含むことを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US740295P | 1995-11-21 | 1995-11-21 | |
| US007402 | 1995-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09171979A true JPH09171979A (ja) | 1997-06-30 |
Family
ID=21725937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8310989A Pending JPH09171979A (ja) | 1995-11-21 | 1996-11-21 | チップ間隔を狭小化するためのトレンチスクライビング線 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0776029B1 (ja) |
| JP (1) | JPH09171979A (ja) |
| KR (1) | KR970030651A (ja) |
| CN (1) | CN1159075A (ja) |
| DE (1) | DE69621107T2 (ja) |
| SG (1) | SG67365A1 (ja) |
| TW (1) | TW347555B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126054A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2016031986A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社ディスコ | ウェーハの加工方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110755A (ja) * | 1999-10-04 | 2001-04-20 | Tokyo Seimitsu Co Ltd | 半導体チップ製造方法 |
| JP3368876B2 (ja) * | 1999-11-05 | 2003-01-20 | 株式会社東京精密 | 半導体チップ製造方法 |
| TWI228780B (en) * | 2000-05-11 | 2005-03-01 | Disco Corp | Semiconductor wafer dividing method |
| JP2001345289A (ja) * | 2000-05-31 | 2001-12-14 | Nec Corp | 半導体装置の製造方法 |
| TWI287838B (en) | 2004-11-11 | 2007-10-01 | Yamaha Corp | Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor |
| JP2006140276A (ja) * | 2004-11-11 | 2006-06-01 | Yamaha Corp | 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法 |
| US8292690B2 (en) * | 2008-09-08 | 2012-10-23 | Semiconductor Components Industries, Llc | Thinned semiconductor wafer and method of thinning a semiconductor wafer |
| CN101745993B (zh) * | 2008-12-10 | 2012-04-18 | 上海华虹Nec电子有限公司 | 形成风车形划片槽结构的方法 |
| JP5637330B1 (ja) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
| CN104860260A (zh) * | 2015-04-16 | 2015-08-26 | 中国电子科技集团公司第十三研究所 | Mems圆片级封装的划片方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
| US4814296A (en) * | 1987-08-28 | 1989-03-21 | Xerox Corporation | Method of fabricating image sensor dies for use in assembling arrays |
| JPH04107155A (ja) * | 1990-08-28 | 1992-04-08 | Alps Electric Co Ltd | サーマルヘッドの製造方法 |
| US5272114A (en) * | 1990-12-10 | 1993-12-21 | Amoco Corporation | Method for cleaving a semiconductor crystal body |
| US5418190A (en) * | 1993-12-30 | 1995-05-23 | At&T Corp. | Method of fabrication for electro-optical devices |
-
1996
- 1996-11-16 SG SG1996011329A patent/SG67365A1/en unknown
- 1996-11-20 KR KR1019960055747A patent/KR970030651A/ko not_active Application Discontinuation
- 1996-11-20 DE DE69621107T patent/DE69621107T2/de not_active Expired - Lifetime
- 1996-11-20 EP EP96118646A patent/EP0776029B1/en not_active Expired - Lifetime
- 1996-11-21 JP JP8310989A patent/JPH09171979A/ja active Pending
- 1996-11-21 CN CN96121764A patent/CN1159075A/zh active Pending
-
1997
- 1997-03-03 TW TW086102464A patent/TW347555B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126054A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2016031986A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW347555B (en) | 1998-12-11 |
| EP0776029B1 (en) | 2002-05-08 |
| EP0776029A1 (en) | 1997-05-28 |
| KR970030651A (ko) | 1997-06-26 |
| CN1159075A (zh) | 1997-09-10 |
| DE69621107T2 (de) | 2002-10-31 |
| DE69621107D1 (de) | 2002-06-13 |
| SG67365A1 (en) | 1999-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904548A (en) | Trench scribe line for decreased chip spacing | |
| EP0305204B1 (en) | Method of fabricating image sensor dies for use in assembling arrays | |
| US6075280A (en) | Precision breaking of semiconductor wafer into chips by applying an etch process | |
| US7859084B2 (en) | Semiconductor substrate | |
| US8148240B2 (en) | Method of manufacturing semiconductor chips | |
| US5219796A (en) | Method of fabricating image sensor dies and the like for use in assembling arrays | |
| JPH01120885A (ja) | モノリシツクに形成されたレーザーダイオードの切り離し方法 | |
| US5439723A (en) | Substrate for producing semiconductor wafer | |
| JPH09171979A (ja) | チップ間隔を狭小化するためのトレンチスクライビング線 | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| JP2007165371A (ja) | 半導体装置の製造方法 | |
| US20080227234A1 (en) | Method of manufacturing a semiconductor device | |
| JPS63261851A (ja) | 半導体素子の製造方法 | |
| JPH04262589A (ja) | 光半導体装置の製造方法 | |
| US20020197862A1 (en) | Semiconductor component in a wafer assembly | |
| JPH0536825A (ja) | 半導体チツプの切り出し方法 | |
| JPH02308551A (ja) | 半導体ウェーハ | |
| US4389280A (en) | Method of manufacturing very thin semiconductor chips | |
| JP3584539B2 (ja) | ガラス付き半導体ウエハの切断方法 | |
| JPH1083976A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| JPH05259275A (ja) | 半導体製造方法 | |
| JP2940602B2 (ja) | 光部品固定基板 | |
| JPH03159153A (ja) | 半導体基板の分割方法 | |
| JPH0246716A (ja) | シリコン・ウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |