JPH1083976A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH1083976A JPH1083976A JP23765096A JP23765096A JPH1083976A JP H1083976 A JPH1083976 A JP H1083976A JP 23765096 A JP23765096 A JP 23765096A JP 23765096 A JP23765096 A JP 23765096A JP H1083976 A JPH1083976 A JP H1083976A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wafer
- groove
- dicing line
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】半導体装置のスクライブライン切断時の、チッ
プのクラック現象やダイシングずれを防ぐ事を目的とす
る。 【解決手段】チップ１間のスクライブライン２内に、逆
３角形の溝をダイシングライン用溝３として、ウエハ基
板上に作り込む。具体的には、まず、ウエハ基板上にト
ランジスターを形成する以前にレジスト塗布を行ない、
その後、フォト工程によるダイシングライン用溝のパタ
ーニングを行なう。次に、レジスト除去を行ない、その
後エッチング技術にてダイシングライン用溝を形成す
る。また、ダイシングライン用溝３の大きさは、ブレー
ドの刃が入り込める大きさとして、幅は５０〜７０μ
ｍ。深さは、ウエハ厚が４００μｍの製品の場合、１５
０〜２５０μｍ（ウエハが割れないレベルとして、ウエ
ハ厚の約半分が適当である）。
プのクラック現象やダイシングずれを防ぐ事を目的とす
る。 【解決手段】チップ１間のスクライブライン２内に、逆
３角形の溝をダイシングライン用溝３として、ウエハ基
板上に作り込む。具体的には、まず、ウエハ基板上にト
ランジスターを形成する以前にレジスト塗布を行ない、
その後、フォト工程によるダイシングライン用溝のパタ
ーニングを行なう。次に、レジスト除去を行ない、その
後エッチング技術にてダイシングライン用溝を形成す
る。また、ダイシングライン用溝３の大きさは、ブレー
ドの刃が入り込める大きさとして、幅は５０〜７０μ
ｍ。深さは、ウエハ厚が４００μｍの製品の場合、１５
０〜２５０μｍ（ウエハが割れないレベルとして、ウエ
ハ厚の約半分が適当である）。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置のスクラ
イブ構造及び半導体装置の切断方法に関する。
イブ構造及び半導体装置の切断方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、図１の現在製造さ
れている半導体装置の一例として挙げる立体図に見られ
るように、ウエハ状態の半導体装置をチップに分離する
ため、チップ間の基板切断の目標となる線、いわゆるス
クライブラインなる平面的な領域が構成されている（図
１の２）。そしてウエハを切る装置いわゆるダイシング
ソーに、厚さ数十μｍの円形のブレード（刃）いわゆる
ダイヤモンドブレードを取り付け、ウエハを粘着テープ
に接着し、ダイヤモンドブレードによりスクライブライ
ンに巾数十μｍの溝を入れチップに分離する方法を用い
ていた。
れている半導体装置の一例として挙げる立体図に見られ
るように、ウエハ状態の半導体装置をチップに分離する
ため、チップ間の基板切断の目標となる線、いわゆるス
クライブラインなる平面的な領域が構成されている（図
１の２）。そしてウエハを切る装置いわゆるダイシング
ソーに、厚さ数十μｍの円形のブレード（刃）いわゆる
ダイヤモンドブレードを取り付け、ウエハを粘着テープ
に接着し、ダイヤモンドブレードによりスクライブライ
ンに巾数十μｍの溝を入れチップに分離する方法を用い
ていた。
【０００３】
【発明が解決しようとする課題】しかし前述の従来技術
では、図１に示すように、スクライブラインの構造が平
面的になっているため、以下の２点の問題を有してい
た。
では、図１に示すように、スクライブラインの構造が平
面的になっているため、以下の２点の問題を有してい
た。
【０００４】（１）半導体基盤切断時のダイヤモンドブ
レードの先端の圧力を平面的に受け、その力が周囲に拡
散し、チップにひびやかけが生じる、いわゆるクラック
現象が発生する問題。
レードの先端の圧力を平面的に受け、その力が周囲に拡
散し、チップにひびやかけが生じる、いわゆるクラック
現象が発生する問題。
【０００５】（２）スクライブラインに対して、ダイヤ
モンドブレードの位置がずれている場合、そのスクライ
ブの構造から、ブレードのズレを矯正出来ない、いわゆ
るダイシングずれが起きる問題。
モンドブレードの位置がずれている場合、そのスクライ
ブの構造から、ブレードのズレを矯正出来ない、いわゆ
るダイシングずれが起きる問題。
【０００６】そこで、本発明は前記問題を解決するもの
であり、その目的とするところは、スクライブラインを
切断しても、チップのクラック現象やダイシングずれを
防ぐ事が出来る半導体装置の製造方法を提供するところ
にある。
であり、その目的とするところは、スクライブラインを
切断しても、チップのクラック現象やダイシングずれを
防ぐ事が出来る半導体装置の製造方法を提供するところ
にある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置のスクライブ構造は半導体基板
のスクライブラインとなる領域に、溝を形成することを
特徴とする。
め、本発明の半導体装置のスクライブ構造は半導体基板
のスクライブラインとなる領域に、溝を形成することを
特徴とする。
【０００８】
【作用】上記のように形成されたスルクライブラインを
ダイヤモンドブレードにより切断すると、ダイヤモンド
ブレードの先端の圧力を平面的に受けることがなくなる
ため、クラック現象が発生する事を防ぐ事が出来たり、
基板切断時のブレードの位置がずれていても、ブレード
を溝に導き、ずれを矯正することができ、容易に半導体
基板の切断を行うことが出来るのである。
ダイヤモンドブレードにより切断すると、ダイヤモンド
ブレードの先端の圧力を平面的に受けることがなくなる
ため、クラック現象が発生する事を防ぐ事が出来たり、
基板切断時のブレードの位置がずれていても、ブレード
を溝に導き、ずれを矯正することができ、容易に半導体
基板の切断を行うことが出来るのである。
【０００９】
【発明の実施の形態】以下に本発明の実施例を図面にも
とづいて説明する。
とづいて説明する。
【００１０】図２は、本発明の半導体装置のスクライブ
構造を表わす立体図である。１はチップ、２はスクライ
ブライン、３はダイシングライン用溝を表わす。
構造を表わす立体図である。１はチップ、２はスクライ
ブライン、３はダイシングライン用溝を表わす。
【００１１】本半導体装置のスクライブ構造は、チップ
１間のスクライブライン２内に、逆３角形の溝をダイシ
ングライン用溝３として、プロセス工程において、フォ
ト技術、エッチング技術を利用してウエハ基板上に作り
込む。プロセス工程での具体的な過程は、まず、ウエハ
基板上にトランジスターを形成する以前にレジスト塗布
を行ない、その後、フォト工程によるダイシングライン
用溝のパターニングを行なう。次に、レジスト除去を行
ない、その後エッチング技術にてダイシングライン用溝
を形成する。また、ダイシングライン用溝３の大きさ
は、ブレードの刃が入り込める大きさとして、幅は５０
〜７０μｍ。深さは、ウエハ厚が４００μｍの製品の場
合、１５０〜２５０μｍ（ウエハが割れないレベルとし
て、ウエハ厚の約半分が適当である）。
１間のスクライブライン２内に、逆３角形の溝をダイシ
ングライン用溝３として、プロセス工程において、フォ
ト技術、エッチング技術を利用してウエハ基板上に作り
込む。プロセス工程での具体的な過程は、まず、ウエハ
基板上にトランジスターを形成する以前にレジスト塗布
を行ない、その後、フォト工程によるダイシングライン
用溝のパターニングを行なう。次に、レジスト除去を行
ない、その後エッチング技術にてダイシングライン用溝
を形成する。また、ダイシングライン用溝３の大きさ
は、ブレードの刃が入り込める大きさとして、幅は５０
〜７０μｍ。深さは、ウエハ厚が４００μｍの製品の場
合、１５０〜２５０μｍ（ウエハが割れないレベルとし
て、ウエハ厚の約半分が適当である）。
【００１２】上述のスクライブ構造で形成されたウエハ
をダイシングする場合、ダイシングソーとウエハが平面
的に接触しない。このため、横方向への剪断応力を抑え
ることができる。また、ダイシングソーに多少の横方向
の遊びを持たせておけば、ダイシングソーが多少ずれて
も、ダイシングライン用溝３がダイシングソーをダイシ
ングラインに導くことができる。このため、ずれのない
精度の良いダイシングが可能となる。
をダイシングする場合、ダイシングソーとウエハが平面
的に接触しない。このため、横方向への剪断応力を抑え
ることができる。また、ダイシングソーに多少の横方向
の遊びを持たせておけば、ダイシングソーが多少ずれて
も、ダイシングライン用溝３がダイシングソーをダイシ
ングラインに導くことができる。このため、ずれのない
精度の良いダイシングが可能となる。
【００１３】図３は、本発明の半導体装置のスクライブ
ライン構造の、別の形態を示す立体図である。
ライン構造の、別の形態を示す立体図である。
【００１４】図３の溝３の大きさも同様に、幅はダイシ
ングソーが入る大きさとして、５０〜７０μｍ。深さ
は、ウエハ厚が４００μｍの製品の場合、約１５０〜２
５０μｍ。（ウエハが割れないレベルとして、ウエハ厚
の４０〜８０％が適当である。）また、ダイシングライ
ン用溝３を半円の形状の溝にしても、同様にチップクラ
ック現象を抑えたり、ダイシングずれのない精度の良い
ダイシングが可能となる。
ングソーが入る大きさとして、５０〜７０μｍ。深さ
は、ウエハ厚が４００μｍの製品の場合、約１５０〜２
５０μｍ。（ウエハが割れないレベルとして、ウエハ厚
の４０〜８０％が適当である。）また、ダイシングライ
ン用溝３を半円の形状の溝にしても、同様にチップクラ
ック現象を抑えたり、ダイシングずれのない精度の良い
ダイシングが可能となる。
【００１５】
【発明の効果】以上述べたように本発明の半導体装置の
スクライブ構造は、半導体基板上のスクライブライン上
に溝を形成するという構造によって、半導体基板切断時
に起こり得るチップのクラック現象やダイシングずれを
防ぎ、半導体基板の切断を容易に且つ、正確に行う効果
がある。
スクライブ構造は、半導体基板上のスクライブライン上
に溝を形成するという構造によって、半導体基板切断時
に起こり得るチップのクラック現象やダイシングずれを
防ぎ、半導体基板の切断を容易に且つ、正確に行う効果
がある。
【図１】従来の半導体装置のスクライブ構造の図であ
る。
る。
【図２】本発明の半導体装置のスクライブ構造の図であ
る。
る。
【図３】本発明の形状を変えた半導体装置のスクライブ
構造の図である。
構造の図である。
１ チップ ２ スクライブライン ３ ダイシング用溝
Claims (5)
- 【請求項１】半導体装置のスクライブラインとなる領域
の半導体基板に、溝を形成したことを特徴とする半導体
装置。 - 【請求項２】前記半導体基板は（１００）結晶面を有す
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】半導体装置のスクライブラインとなる領域
に、エッチング法により、溝を形成する工程、前記溝に
沿ってダイシングし半導体装置を切断する工程を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項４】前記エッチング方法は等方性エッチングで
あることを特徴とする請求項３記載の半導体装置の製造
方法。 - 【請求項５】前記エッチング方法は異方性エッチングで
あることを特徴とする請求項３記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23765096A JPH1083976A (ja) | 1996-09-09 | 1996-09-09 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23765096A JPH1083976A (ja) | 1996-09-09 | 1996-09-09 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083976A true JPH1083976A (ja) | 1998-03-31 |
Family
ID=17018473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23765096A Withdrawn JPH1083976A (ja) | 1996-09-09 | 1996-09-09 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1083976A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465158B1 (en) * | 1999-10-26 | 2002-10-15 | Disco Corporation | Semiconductor wafer dividing method |
| US6803294B2 (en) | 2002-05-15 | 2004-10-12 | Renesas Technology Corporation | Semiconductor wafer and manufacturing method of semiconductor device |
| US6821867B2 (en) | 2002-05-15 | 2004-11-23 | Renesas Technology Corp. | Method for forming grooves in the scribe region to prevent a warp of a semiconductor substrate |
| JP2008116696A (ja) * | 2006-11-06 | 2008-05-22 | Seiko Epson Corp | 電気光学装置の製造方法 |
| JP2016143785A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社ディスコ | 減圧処理装置 |
-
1996
- 1996-09-09 JP JP23765096A patent/JPH1083976A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465158B1 (en) * | 1999-10-26 | 2002-10-15 | Disco Corporation | Semiconductor wafer dividing method |
| US6803294B2 (en) | 2002-05-15 | 2004-10-12 | Renesas Technology Corporation | Semiconductor wafer and manufacturing method of semiconductor device |
| US6821867B2 (en) | 2002-05-15 | 2004-11-23 | Renesas Technology Corp. | Method for forming grooves in the scribe region to prevent a warp of a semiconductor substrate |
| JP2008116696A (ja) * | 2006-11-06 | 2008-05-22 | Seiko Epson Corp | 電気光学装置の製造方法 |
| KR101451428B1 (ko) * | 2006-11-06 | 2014-10-15 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 제조 방법 |
| JP2016143785A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社ディスコ | 減圧処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904548A (en) | Trench scribe line for decreased chip spacing | |
| JP5390769B2 (ja) | 極薄ダイおよびその製造方法 | |
| US7808059B2 (en) | Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device | |
| JP5637333B1 (ja) | 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法 | |
| JPH0774130A (ja) | ウェハからチップを個別化する方法 | |
| JP2005167190A (ja) | 半導体ウェハのダイシング方法 | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| KR20160026860A (ko) | 반도체편의 제조 방법, 반도체편을 포함하는 회로 기판 및 화상 형성 장치 | |
| EP0776029B1 (en) | Improvements in or relating to semiconductor chip separation | |
| JPH1083976A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6509614B2 (ja) | ウエーハの分割方法 | |
| JP4258099B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH0262367B2 (ja) | ||
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| US20060214266A1 (en) | Bevel dicing semiconductor components | |
| JPH065701A (ja) | 半導体装置の製造方法 | |
| JPH05285935A (ja) | 半導体基板の分割方法 | |
| JPH02162750A (ja) | 半導体装置の製造方法 | |
| JP2009130128A (ja) | ウエハの分割方法 | |
| TWI783395B (zh) | 晶圓薄化方法 | |
| JPH02132843A (ja) | 半導体圧力センサ用ウェハの切断方法 | |
| US4389280A (en) | Method of manufacturing very thin semiconductor chips | |
| JP2016104578A (ja) | 脆性材料基板の分断装置 | |
| JPS6189012A (ja) | 基板切断方法 | |
| JPH11311627A (ja) | マイクロセンサデバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041105 |