JP2008116696A - 電気光学装置の製造方法 - Google Patents

電気光学装置の製造方法 Download PDF

Info

Publication number
JP2008116696A
JP2008116696A JP2006299952A JP2006299952A JP2008116696A JP 2008116696 A JP2008116696 A JP 2008116696A JP 2006299952 A JP2006299952 A JP 2006299952A JP 2006299952 A JP2006299952 A JP 2006299952A JP 2008116696 A JP2008116696 A JP 2008116696A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
electro
dicing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006299952A
Other languages
English (en)
Other versions
JP4240111B2 (ja
Inventor
Kazunari Watanabe
和成 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006299952A priority Critical patent/JP4240111B2/ja
Priority to TW096140068A priority patent/TW200836142A/zh
Priority to KR1020070112579A priority patent/KR101451428B1/ko
Priority to CN2007101650469A priority patent/CN101178490B/zh
Priority to US11/982,989 priority patent/US8062461B2/en
Publication of JP2008116696A publication Critical patent/JP2008116696A/ja
Application granted granted Critical
Publication of JP4240111B2 publication Critical patent/JP4240111B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133351Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • Y10T156/1057Subsequent to assembly of laminae
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082Partial cutting bonded sandwich [e.g., grooving or incising]

Abstract

【課題】第1の基板と第2の基板とを貼り合わせた後、貼り合わされた構造体を分断した後の電気光学パネルを実装ケースに収容するに際し、位置精度良く実装ケースに収容でき、製造上の歩留まりを向上させることができる手法を有する電気光学装置の製造方法を提供する。
【解決手段】第1の基板150が貼り合わされている第2の基板250のX方向の分断位置301、302に、スクライブラインを形成するスクライブライン形成工程と、外力を印加して第2の基板250を当該第2の基板250の厚さ方向に貫通するクラック250kをスクライブラインに沿って形成するクラック形成工程と、第2の基板250の表面250f側から、スクライブライン及びクラック250kに沿って、設定深さのダイシングライン250dを形成するダイシングライン形成工程と、を具備することを特徴とする。
【選択図】図6

Description

本発明は、第1の基板と第2の基板とを貼り合わせた後、貼り合わされた基板を複数に分断することで、複数の電気光学パネルを製造する電気光学装置の製造方法に関する。
周知のように、電気光学装置、例えば光透過型の液晶装置は、ガラス基板、石英基板等からなる2枚の基板間に液晶が介在されて構成された電気光学パネルである液晶パネルが実装ケース等に収容されて構成されている。
また、液晶装置は、液晶パネルの一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に介在された液晶層による光学応答を画像信号に応じて変化させることで、画像表示を可能としている。
また、TFTを配置したTFT基板と、このTFT基板に相対して配置される対向基板とは、別々に製造される。TFT基板及び対向基板は、例えば石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成される。半導体薄膜、絶縁性薄膜又は導電性薄膜は、層毎に各種膜の成膜工程とフォトリソグラフィ工程が繰り返されることによって形成されるのである。
このようにして形成されたTFT基板及び対向基板は、パネル組立工程において高精度(例えばアライメント誤差1μ以内)に貼り合わされる。このパネル組立工程は、先ず、各基板の製造工程において夫々製造されたTFT基板と対向基板との液晶層と接する面上に、液晶分子を基板面に沿って配向させるための配向膜を形成する。
その後、配向膜に対し、電圧無印加時の液晶分子の配列を決定させるためのラビング処理を施す。次いで、既知の液晶滴下方式であれば、大板の基板に複数構成された、各TFT基板上の周縁に、接着剤となるシール材を枠状にそれぞれ形成し、このシール材によって囲まれた各TFT基板上の液晶充填領域に、規定量の液晶をそれぞれ滴下する。
次いで、既知の大板組立方式の場合は、TFT基板が複数構成された大板の第1の基板を、対向基板が複数構成された大板の第2の基板に、各TFT基板と各対向基板が対向配置されるよう、上述した各シール材及び仮止め用の接着剤を介して貼り合わせる。その後、貼り合わされた基板(以下、構造体と称す)から、対向配置されたTFT基板及び対向基板を組毎にチップ状に分断する。
次いで、各TFT基板の外部接続端子に、液晶装置とプロジェクタ等の電子機器とを接続するFPC(Flexible Printed Circuits)をそれぞれ接続し、その結果、液晶パネルが製造される。
その後、液晶パネルを、実装ケース等に収容、固定することにより、液晶装置は製造される。製造された液晶装置は、プロジェクタ等の電子機器に設けられる。
ここで、構造体から、一対のTFT基板及び対向基板を組毎にチップ状に分断する手法としては、作業性に優れ、分断後のTFT基板及び対向基板の必要な外形精度を確保できる、加工精度の高いダイシング処理が周知である。
しかしながら、ダイシング処理によって、既知のブレードを対向基板の厚さ方向に貫通させて分断すると、ブレードにより、TFT基板上に形成された外部接続端子、ドライバ回路等の配線を損傷させてしまう場合があり、製造上における歩留まりが低下してしまうといった問題があった。
このような問題に鑑み、スクライブブレイク処理により、構造体から、一対のTFT基板及び対向基板を組毎にチップ状に分断する手法が周知であり、一般に用いられている。
スクライブブレイク処理の一例を説明すると、先ず、TFT基板が複数構成された大板の第1の基板及び対向基板が複数構成された大板の第2の基板の各分断位置に、既知のスクライブ処理によりスクライブカッタを用いてスクライブラインを形成する。
次いで、スクライブラインに対向する基板の位置、詳しくは、TFT基板が複数構成された大板の第1の基板にスクライブラインを形成した後は、対向基板が複数構成された大板の第2の基板におけるスクライブラインに対向する位置を印圧し、大板の第2の基板にスクライブラインを形成した後は、大板の第1の基板におけるスクライブラインに対向する位置を印圧するブレイク処理により、各スクラブラインに沿って、第1の基板及び第2の基板の厚さ方向に、各基板を貫通するクラックを発生させる。最後に、発生させたクラックを用いて、構造体から一対のTFT基板及び対向基板を組毎にチップ状に分断するのである。
また、特許文献1には、スクライブブレイク処理の内、スクライブ処理を行うスクライブ装置が、上述した構造体を支持する治具部材を有していることにより、該治具を用いて、スクライブ処理の際、構造体へのスクライブカッタからの印圧に伴う、分断後の液晶パネルのTFT基板または対向基板の分断端部における損傷を防止する技術の提案がなされている。
特開2006−98632号公報
しかしながら、スクライブブレイク処理により、構造体から、一対のTFT基板及び対向基板を組毎にチップ状に分断する手法においては、現状の手法では、スクライブラインを、TFT基板が複数構成された大板の第1の基板及び対向基板が複数構成された大板の第2の基板の分断位置に対し、平面視した状態において完全な直線状に形成するのは難しい。即ち、スクライブ処理後、スクライブラインが、各大板の基板上において、平面視した状態で蛇行して形成されてしまう場合がある。
また、ブレイク処理により、スクライブラインに沿って、クラックを発生させるに際し、全ての分断位置において、各基板の厚さ方向に対し、クラックを垂直に発生させるのは難しい。
これらの事情から、スクライブブレイク処理による分断後の液晶パネルのTFT基板及び対向基板の各分断端面は、分断位置により平面視した形状及び厚さ方向における形状が異なってしまい、即ち、分断端面により形成されるTFT基板及び対向基板の端面の形状が異なってしまい、TFT基板及び対向基板の必要な外形精度も確保し難くなってしまう。
その結果、実装ケースに液晶パネルを収容する際、例えば、対向基板における対向する各端面を実装ケースの収容室における対向する壁部に当接させることにより位置決めして、液晶パネルを収容室に収容すると、端面の形状が異なる対向基板により、実装ケースに対する液晶パネルの位置ずれが生じやすくなってしまい、液晶装置の製造上の歩留まりが悪いといった問題があった。
本発明は上記問題に着目してなされたものであり、第1の基板と第2の基板とを貼り合わせた後、貼り合わされた構造体を分断した後の電気光学パネルを実装ケースに収容するに際し、位置精度良く実装ケースに収容でき、製造上の歩留まりを向上させることができる手法を有する電気光学装置の製造方法を提供することを目的とする。
上記目的を達成するために本発明に係る電気光学装置の製造方法は、第1の基板と第2の基板とを貼り合わせた後、貼り合わされた基板を複数に分断することで、複数の電気光学パネルを製造する電気光学装置の製造方法であって、貼り合わされている前記第1の基板と前記第2の基板との少なくとも一方の基板の分断位置の少なくとも一部に、スクライブラインを形成するスクライブライン形成工程と、前記スクライブラインを形成した前記基板に外力を印加して、前記基板を当該基板の厚さ方向に貫通するクラックを前記スクライブラインに沿って形成するクラック形成工程と、前記スクライブライン及び前記クラックを形成した前記基板に、該基板の前記スクライブラインを形成した面側から、前記スクライブライン及び前記クラックに沿って、設定深さのダイシングラインを形成するダイシングライン形成工程と、を具備することを特徴とする。
本発明によれば、構造体から電気光学パネルを分断する際の少なくとも一部の工程において、スクライブライン形成工程とクラック形成工程とからなるスクライブブレイク処理に加え、加工精度の高いダイシング処理を併用して用いて行うことにより、設定した深さまで行うダイシング処理により、構造体から分断された電気光学パネルを構成するダイシング処理がなされた基板を必要な外形精度に形成することができる。よって、設定した深さまで行うダイシング処理により外形精度良く形成された分断後の基板の対向する各端面のダイシング処理面を基準として、電気光学パネルを実装ケースに位置精度良く収容することができることから、製造上の歩留まりを向上させることができる手法を有する電気光学装置の製造方法を提供することができる。
また、前記ダイシングラインの深さは、前記スクライブライン及び前記クラックを形成した前記基板の厚さ未満であることを特徴とする。
さらに、分断後の前記電気光学パネルを実装ケースに収容する収容工程を具備し、前記ダイシングラインの深さは、前記実装ケースの前記電気光学パネルの収容室における、分断後の前記基板の対向する各端面が当接する部位に対応する長さに設定されることを特徴とする。
本発明によれば、ダイシング処理がなされる基板の厚さ未満に、ダイシングラインを形成するとともに、電気光学パネルが収容される実装ケースの電気光学パネルの収容室における、分断後の基板の対向する各端面が当接する部位に対応する深さに、ダイシングラインを形成することにより、必要な外形精度に形成された分断後のダイシング処理がなされた基板の対向する各端面の収容室に当接するダイシング処理面を基準として、電気光学パネルを実装ケースに位置精度良く収容することができる。また、設定した深さまで行うスクライブブレイク処理により形成された分断後の基板の対向する各端面のスクライブブレイク処理面と、収容室の壁面との間の空間に接着剤を十分充填することができることから、必要な位置精度によって確実に電気光学パネルを実装ケースに収容固定することができる。よって、製造上の歩留まりを向上させることができる手法を有する電気光学装置の製造方法を提供することができる。
また、前記第1の基板に、前記電気光学パネルの配線が具備されており、前記第2の基板に、前記ダイシングラインを形成する際、前記第2の基板における前記分断位置の少なくとも一部は、前記第1の基板の前記配線と平面視した状態で重なる位置であることを特徴とする。
本発明によれば、第1の基板の配線の一部を剥き出しにする目的から、第2の基板における、配線と平面視した状態で重なる位置に、ダイシングラインを形成したとしても、ダイシングラインを第2の基板の厚さ未満に形成することから、ダイシング処理により、第1の基板の配線を損傷させることがない。よって、製造上の歩留まりを向上させることができる手法を有する電気光学装置の製造方法を提供することができる。
以下、図面を参照にして本発明の実施の形態を説明する。尚、以下に示す実施の形態の電気光学装置の製造方法は、光透過型の液晶装置の製造方法を例に挙げて説明する。よって、電気光学装置が具備する電気光学パネルは、液晶パネルを例に挙げて説明する。
また、液晶パネルにおいて対向配置される一対の基板の内、一方の基板は、素子基板(以下、TFT基板と称す)を、また他方の基板は、TFT基板に対向する対向基板を例に挙げて説明する。
先ず、以下、本実施の形態の液晶装置の製造方法によって製造される液晶装置が具備する液晶パネルの構成について説明する。
図1は、液晶パネルの構成を概略的に示す平面図、図2は、図1中のII−II線に沿って切断した断面図である。
図1,図2に示すように、液晶パネル100は、例えば、石英基板やガラス基板、シリコン基板等を用いたTFT基板10と、該TFT基板10に対向配置される、例えばガラス基板や石英基板、シリコン基板等を用いた対向基板20との間の内部空間に、液晶50が介在されて構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10の表面10fの液晶50と接する領域に、液晶パネル100の表示領域40を構成するTFT基板10の表示領域10hが構成されている。また、表示領域10hに、画素を構成するとともに、後述する対向電極21とともに液晶50に駆動電圧を印加する画素電極(ITO)9aがマトリクス状に配置されている。
また、対向基板20の表面20fの液晶50と接する領域に、液晶50に画素電極9aとともに駆動電圧を印加する対向電極21が設けられており、表示領域10hに対向する対向電極21の領域に、液晶パネル100の表示領域40を構成する対向基板20の表示領域20hが構成されている。
TFT基板10の画素電極9a上に、ラビング処理が施された配向膜16が設けられており、また、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された配向膜26が設けられている。各配向膜16,26は、例えば、ポリイミド膜等の透明な有機膜からなる。
また、TFT基板10の表示領域10hにおいては、複数本の走査線と複数本のデータ線(いずれも図示されず)とが交差するように配線され、走査線とデータ線とで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線とデータ線との各交差部位に対応してスイッチング素子である図示しない薄膜トランジスタ(TFT)が設けられ、該TFT毎に画素電極9aが接続されている。
TFTは走査線のON信号によってオンとなり、これにより、データ線に供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。
対向基板20に、液晶パネル100の表示領域40を規定する額縁としての遮光膜53が設けられている。
液晶50がTFT基板10と対向基板20との間の空間に、既知の液晶滴下方式で注入される場合、シール材52は、平面視した状態で連続的に閉じた形状に塗布されている。
シール材52の外側の領域に、TFT基板10の図示しないデータ線に画像信号を所定のタイミングで供給して該データ線を駆動するドライバを構成する配線であるデータ線駆動回路101及び外部回路との接続のための配線である外部接続端子102が、TFT基板10の一辺に沿って設けられている。尚、外部接続端子102には、液晶装置1とプロジェクタ等の電子機器とを接続する図示しないFPCが接続される。
TFT基板10の外部接続端子102が設けられた一辺に隣接する二辺に沿って、TFT基板10の走査線及びゲート電極に、走査信号を所定のタイミングで供給することにより、ゲート電極を駆動するドライバを構成する配線である走査線駆動回路103,104が設けられている。走査線駆動回路103,104は、シール材52の内側の遮光膜53に対向する位置において、TFT基板10上に形成されている。
また、TFT基板10上に、データ線駆動回路101、走査線駆動回路103,104、外部接続端子102及び上下導通端子107を接続する配線105が、遮光膜53の3辺に対向して設けられている。
上下導通端子107は、シール材52のコーナー部の4箇所のTFT基板10上に形成されている。そして、TFT基板10と対向基板20相互間に、下端が上下導通端子107に接触し上端が対向電極21に接触する上下導通材106が設けられており、該上下導通材106によって、TFT基板10と対向基板20との間で電気的な導通がとられている。
さらに、外部接続端子102が設けられた液晶パネル100の一辺を構成する対向基板20の端面20i及び該端面20iに対向する端面20tは、後述するダイシングライン250d(図7参照)により加工精度良く形成されたダイシング処理面20d及びスクライブブレイク処理によるクラック250k(図7参照)により加工精度が面毎にばらついて形成されたスクライブブレイク処理面20sにより構成されている。
尚、このように構成された液晶パネル100が、後述する実装ケース600(図9参照)に収容、固定されることにより、液晶装置1(図9参照)は構成される。
次に、上述した液晶パネル100の製造方法について、図3〜図8を用いて説明する。尚、本実施の形態における液晶パネル100は、複数個のTFT基板10が構成された大板から構成された第1の基板と、TFT基板10と同数個の対向基板20が構成された大板の基板から構成された第2の基板とが対向配置するよう貼り合わせ、構造体を形成した後、構造体から対向配置されたTFT基板10及び対向基板20を組毎にチップ状に分断することにより液晶パネル100を複数個製造する、所謂大板組立方式により製造される。
また、以下、図3〜図8においては、説明を簡単にするため、TFT基板10に形成された上述したデータ線駆動回路101、外部接続端子102、走査線駆動回路103,104、配線105等を総じて、配線120として概略的に説明する。また、図3〜図8においては、図面を簡略化するため、液晶50やシール材52等の図2に示した各種部材の記載は、省略して示している。
図3は、第1の基板と第2の基板とが貼り合わされて形成された構造体の平面図、図4は、図3の構造体の第2の基板のX方向の分断位置に、スクライブラインを形成した状態を示す構造体の部分断面図、図5は、図4の構造体の第2の基板のX方向の分断位置に、クラックを形成した状態を示す構造体の部分断面図である。
また、図6は、図5の構造体の第2の基板のX方向の分断位置に、ダイシングラインを形成した状態を示す構造体の部分断面図、図7は、図6の構造体の第1の基板のX方向及びY方向の分断位置に、スクライブライン及びクラックを形成した状態を示す構造体の部分断面図、図8は、図7の構造体から、液晶パネルを分断した状態を示す断面図である。
先ず、既知の成膜工程により、画素電極9a、外部接続端子102、配線105(いずれも図2参照)等の構成要素が形成されたTFT基板10が複数構成された第1の基板150と、既知の成膜工程により対向電極21等の構成要素が形成された対向基板20が複数構成された第2の基板250とを、互いの表面が向き合うよう貼り合わせ、図3に示すように、構造体500を形成する。尚、第1の基板150及び第2の基板250は、図3に示すように、平面視した形状が、例えば円形を有している。
また、第1の基板150と第2の基板250とは、例えばTFT基板10にそれぞれ塗布されたシール材52や、第1の基板150のTFT基板10が構成される領域外の表面における外周縁の近傍に周状に塗布された仮止め用の接着剤400を介して貼り合わされる。
次に、図4に示すように、図3に示す構造体500の第2の基板250の表面250fにおけるX方向に略直線状に構成された分断位置301、302に、図3中X方向に略直線状のスクライブライン250Xを、既知のスクライブカッタ70を用いて複数本形成するスクライブライン形成工程を行う。
尚、分断位置301は、構造体500から液晶パネル100を複数個分断する際、液晶パネル100のX方向の境界に沿って構成されており、分断位置302は、TFT基板10上に形成された、配線120を、液晶パネル100の外部に対し剥き出しにする際の境界に沿って構成されている。
次いで、図5に示すように、第1の基板150の表面150fのスクライブライン250Xに対向するX方向の分断位置301、302を、例えばブレード80により外力を印加するクラック形成工程を行う。
このことにより、第2の基板250の各スクライブライン250Xに沿って、第2の基板250の板厚方向(以下、Z方向と称す)に、第2の基板250を貫通するまで進行する各クラック250kが発生する。
即ち、図4におけるスクライブライン形成工程と、図5におけるクラック形成工程とを行うことにより、第2の基板250に対して、既知のスクライブブレイク処理を行う。
次いで、図6に示すように、構造体500の第2の基板250の表面250fに対して、X方向の分断位置301、302において、スクライブライン250X及びクラック250kに沿って、既知のダイシングブレード90により、図3中X方向に直線状のダイシングライン250dを、設定した深さに複数本形成するダイシング処理であるダイシングライン形成工程を行う。
この際、ダイシングライン250dを、第2の基板250のZ方向の厚さ未満、例えば第2の基板250のZ方向の厚さの少なくとも1/2となる深さに形成する。さらに具体的には、ダイシングライン250dを、後述する実装ケース600(図9参照)の収容室601(図9参照)における、対向基板20の各端面20i、20tのダイシング処理面20dが当接する部位である壁部602s(図9参照)に対応する長さとなる深さに形成する。
尚、ダイシングライン250dを形成するに際し、第2の基板250には、X方向の分断位置301、302に沿って、第2の基板250をZ方向に貫通するクラック250kが形成されていることから、第2の基板250のX方向の分断位置301と分断位置302との間の部材250cが、図3中X方向に移動しようとするが、このことは、第1の基板150と第2の基板250との間の、接着剤400により規制される。
次いで、構造体500の第2の基板250の表面250fにおける図3中Y方向に略直線状に構成された分断位置303に、図3中Y方向に直線状の図示しないダイシングラインを、ダイシングブレード90を用いて、ダイシング処理により、第2の基板250をZ方向に貫通するように複数本形成する工程を行う。
尚、分断位置303は、構造体500を複数個に分断して、液晶パネル100を製造する際、液晶パネル100のY方向の境界に沿って構成されている。
次いで、図7に示すように、構造体500の第1の基板150の分断位置301に、図3中X方向に、上述した図4、図5に示した第2の基板250に対するスクライブブレイク処理と同様に、略直線状のスクライブライン150Xを形成し、さらに、第1の基板150を板厚方向(以下、Z方向と称す)に貫通するクラック150dを、スクライブライン150Xに沿って複数本形成する工程を行う。
その後、構造体500の第1の基板150の分断位置303にも、スクライブブレイク処理により、図3中Y方向に略直線状の図示しないスクライブラインを形成し、さらにクラックを、第1の基板150をZ方向に貫通するようにスクライブラインに沿って複数本形成する工程を行う。
以上の結果、図8に示すように、構造体500から、貼り合わされた一対のTFT基板10及び対向基板20からなる複数組のチップ状の液晶パネル100が分断される。このようにして、複数のチップ状の液晶パネル100は製造される。
尚、このようにして製造された液晶パネル100において、外部接続端子102等が設けられた液晶パネル100の一辺を構成する対向基板20の端面20i及び該端面20iに対向する端面20tは、ダイシングライン250dにより形成された加工精度の高いダイシング処理面20d及びスクライブブレイク処理によるクラック250kにより形成された加工精度が面によりばらつくスクライブブレイク処理面20sにより構成される。
また、対向基板20の各端面20i、20tにおけるダイシング処理面20dは、ダイシング処理により形成されていることから、スクライブブレイク処理面20sに比べ、精度良くZ方向に垂直に形成されている。よって、図8に示すように、対向基板20における各端面20i、20t間、即ち、Y方向の対向基板の外形Rは、ダイシング処理面20dにより、必要な精度に形成される。
図9は、図8の液晶パネルを実装ケースに収容し、液晶装置を形成した状態を概略的に示す断面図である。
液晶パネル100の製造後、図9に示すように、TFT基板10及び対向基板20の外表面に、防塵ガラス351、352をそれぞれ貼着した後、液晶パネル100を実装ケース600内に収容、固定する収容工程を行う。その結果、液晶装置1が製造される。
尚、図9においては、防塵ガラス351、352は、TFT基板10及び対向基板20とそれぞれ同じ大きさに形成されているが、これに限らず、TFT基板10の表示領域10h及び対向基板20の表示領域20hを覆っていれば、TFT基板10、対向基板20よりそれぞれ小さい防塵ガラス351、352が貼着されていても構わない。
ここで、液晶パネル100を実装ケース600内に収容する手法について、簡単に説明する。実装ケース600は、液晶パネル100を収容するための略矩形の枠状の部材であり、実装ケース600には、液晶パネル100と平面視した状態で略一致する段付き穴部である収容室601が形成されており、該段付き収容室601には、液晶パネル100を収容した際に液晶パネル100の表示領域40と平面上同じ大きさを有する開口部610が形成されている。
実装ケース600の収容室601には、液晶パネル100が、例えば対向基板20側から挿入される。収容室601は、対向基板20の各端面20i、20tにおけるダイシング処理面20d間の外形Rと平面視した状態で略一致する、有底の穴部602と、TFT基板10よりも平面視した状態でやや大きい穴部603とから構成されている。尚、穴部603は、穴部602よりも、平面視した状態で大きく形成されている。即ち、穴部602の対向する壁部602s間は、対向基板20の各端面20i、20tにおけるダイシング処理面20d間の外形Rと略一致するよう形成されている。
実装ケース600がこのような構成を有していることにより、液晶パネル100を実装ケース600の収容室601に収容した際、対向基板20に貼着された防塵ガラス351は、有底の穴部602の底部に載置されるとともに、対向基板20の各端面20i、20tにおけるダイシング処理面20dは、穴部602の対向する一対の壁部602sに当接する。その結果、実装ケース600の収容室601に対する対向基板20、即ち液晶パネル100の位置決めがなされる。
尚、図9においては、対向基板20に貼着された防塵ガラス351も、穴部602と同じ大きさに形成されていることから、防塵ガラス351の外形を用いて、実装ケース600に対する液晶パネル100の位置決めを行っても良い構成となっている。しかしながら、対向基板20に対し、該対向基板20よりも小さい防塵ガラス351が貼着される場合を考慮すると、実装ケース600に対する液晶パネル100の位置決めは、対向基板20の加工精度良く形成されたダイシング処理面20dにおいて行うことが好ましい。
実装ケース600に対する液晶パネル100の位置決めがなされた後、対向基板20の端面20tにおけるスクライブブレイク処理面20s、及びTFT基板10の端面10t並びに該TFT基板10に貼着された防塵ガラス352の端面352tと、実装ケース600の穴部603の壁部603sとの間の間隙に、光硬化型または熱効果型等の接着剤650を充填する。
尚、接着剤650は、図示しないが、各端面10t、20t、352tに隣接する2辺と、壁部603sとの間の間隙にも充填する。最後に、充填した接着剤650を硬化させることにより、液晶パネル100は、実装ケース600の収容室601内に位置精度良く固定される。
このように、本実施の形態においては、第1の基板150と第2の基板250とを貼り合わせた構造体500から、液晶パネル100を分断するに際し、第2の基板250のX方向の分断位置301と分断位置302とに対して、従来のスクライブブレイク処理によるスクライブライン250X及びクラック250kの形成と併用して、スクライブライン250X及びクラック250kに沿って、ダイシング処理により、設定した深さのダイシングライン250dを形成すると示した。
このことによれば、設定した深さまで行うスクライブブレイク処理よりも分断精度の高いダイシング処理により、構造体500から分断された液晶パネル100を構成する対向基板20を、必要な外形精度に形成することができる。具体的には、対向基板20の各端面20i、20tにおけるダイシング処理面20d間の外形Rを、必要な精度に確実に形成することができる。
よって、ダイシング処理面20dを基準として、液晶パネル100を実装ケース600の収容室601に位置精度良く収容することができることから、液晶装置1の製造上の歩留まりを向上させることができる手法を有する液晶装置1の製造方法を提供することができる。
また、本実施の形態においては、第2の基板250に形成するダイシングライン250dの深さを、第2の基板250のZ方向の板厚以下であって、実装ケース600の収容室601の穴部602における壁部602sに対応する長さとなる深さに形成すると示した。
このことによれば、分断後の対向基板20の各端面20i、20tにおけるダイシング処理面20dは、実装ケース600の収容室601の穴部602における壁部602sに当接することから、ダイシング処理面20dを基準として、液晶パネル100を実装ケース600の収容室601に位置精度良く収容することができる。
また、対向基板20の各端面20i、20tにおけるスクライブブレイク処理面20sと、収容室601の穴部603の壁部603sとの間の間隙に接着剤650を十分充填することができることから、必要な位置精度によって確実に液晶パネル100を実装ケース600の収容室601に収容し固定することができる。よって、製造上の歩留まりを向上させることができる手法を有する液晶装置1の製造方法を提供することができる。
さらに、本実施の形態においては、第2の基板250における分断位置302においても、ダイシングライン250dを形成すると示した。言い換えれば、第2の基板250のX方向の分断位置301と分断位置302との間の部材250cを除去し、第1の基板150に形成された配線120を剥き出しにするため、配線120に平面視した状態で重なる位置にも、ダイシングライン250dを形成すると示した。また、分断位置302に形成するダイシングライン250dも、分断位置301に形成するダイシングライン250d同様、第2の基板250のZ方向の厚さ未満の設定した深さに形成すると示した。
このことによれば、第2の基板250において、第1の基板150の配線120と平面視した状態で重なる位置に、ダイシングライン250dを形成したとしても、ダイシング処理により、配線120を損傷させることがない。よって、製造上の歩留まりを向上させることができる手法を有する液晶装置1の製造方法を提供することができる。
尚、以下、変形例を示す。本実施の形態においては、第2の基板250のX方向の分断位置301、302において、ダイシング処理を行う際、第2の基板250のZ方向の厚さ未満にダイシングライン250dを形成すると示したが、これに限らず、配線120を損傷させずに、対向基板20の各端面20i、20tのダイシング処理面20d間の外形Rを必要な精度にするのみであれば、分断位置301は、第2の基板250を貫通するように、ダイシングライン250dを形成しても構わない。このような製造方法によれば、本実施の形態よりも、製造工程の簡略化を図ることができる。
また、本実施の形態において、ダイシング処理を、基板の厚さ未満行うのは、第2の基板250であると示したが、これに限らず、TFT基板10の端面を基準として、実装ケース600との位置合わせを行う場合は、第1の基板150に対してX方向の分断位置301においてダイシングラインを、第1の基板150のZ方向の厚さ未満の深さに形成しても構わない。このことによっても、TFT基板10の各端部のダイシング処理面を用いて、実装ケース600の収容室601に対して、液晶パネル100を、精度良く収容することができる。
また、本実施の形態においては、第1の基板150に、TFT基板10が複数構成されており、第2の基板250に、対向基板20が複数構成されていると示したが、これに限らず、第1の基板150に、対向基板20が複数構成されており、第2の基板250に、TFT基板10が複数構成されていても構わない。この場合においても、本実施の形態を用いれば、TFT基板10の端面を基準として、実装ケース600に対し、液晶パネル100を位置精度良く収容することができる。
さらに、本実施の形態においては、第1の基板150をTFT基板10が複数構成された基板とし、第2の基板250を対向基板20が複数構成された基板であると示したが、これに限らず、第1の基板150を、TFT基板10が複数構成された基板とし、第2の基板250を、第1の基板150と略同じ大きさの大板の防塵ガラス352として、第1の基板150と防塵ガラス352とが貼り合わされた構造体から、TFT基板10と、防塵ガラス352とを、チップ状に分断する際に、本実施の形態を適用しても構わない。
また、第1の基板150を、対向基板20が複数構成された基板とし、第2の基板250を、第1の基板150と略同じ大きさの大板の防塵ガラス351として、第1の基板150と防塵ガラス351とが貼り合わされた構造体から、対向基板20と、防塵ガラス351とを、チップ状に分断する際に、本実施の形態を適用しても構わない。以上によっても、本実施の形態と同様の効果を得ることができる。
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、TFT(薄膜トランジスタ)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、TFD(薄膜ダイオード)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、FED(Field Emission Display)装置、SED(Surface−Conduction Electron−Emitter Display)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた小型テレビを用いた装置などの各種の電気光学装置に適用できる。
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばLCOS(Liquid Crystal On Silicon)等であっても構わない。LCOSでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばIPS(In-Plane Switching)や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスFFS(Fringe Field Switching)等であっても構わない。
液晶パネルの構成を概略的に示す平面図。 図1中のII−II線に沿って切断した断面図。 第1の基板と第2の基板とが貼り合わされて形成された構造体の平面図。 図3の構造体の第2の基板のX方向の分断位置に、スクライブラインを形成した状態を示す構造体の部分断面図。 図4の構造体の第2の基板のX方向の分断位置に、クラックを形成した状態を示す構造体の部分断面図。 図5の構造体の第2の基板のX方向の分断位置に、ダイシングラインを形成した状態を示す構造体の部分断面図。 図6の構造体の第1の基板のX方向及びY方向の分断位置に、スクライブライン及びクラックを形成した状態を示す構造体の部分断面図。 図7の構造体から、液晶パネルを分断した状態を示す断面図。 図8の液晶パネルを実装ケースに収容し、液晶装置を形成した状態を概略的に示す断面図。
符号の説明
1…液晶装置、20i…端面、20t…端面、100…液晶パネル、120…配線、150…第1の基板、250…第2の基板、250f…第2の基板の表面、250d…ダイシングライン、250k…構造体、250X…スクライブライン、301…X方向の分断位置、302…X方向の分断位置、500…構造体、600…実装ケース、601…収容室。

Claims (4)

  1. 第1の基板と第2の基板とを貼り合わせた後、貼り合わされた基板を複数に分断することで、複数の電気光学パネルを製造する電気光学装置の製造方法であって、
    貼り合わされている前記第1の基板と前記第2の基板との少なくとも一方の基板の分断位置の少なくとも一部に、スクライブラインを形成するスクライブライン形成工程と、
    前記スクライブラインを形成した前記基板に外力を印加して、前記基板を当該基板の厚さ方向に貫通するクラックを前記スクライブラインに沿って形成するクラック形成工程と、
    前記スクライブライン及び前記クラックを形成した前記基板に、該基板の前記スクライブラインを形成した面側から、前記スクライブライン及び前記クラックに沿って、設定深さのダイシングラインを形成するダイシングライン形成工程と、
    を具備することを特徴とする電気光学装置の製造方法。
  2. 前記ダイシングラインの深さは、前記スクライブライン及び前記クラックを形成した前記基板の厚さ未満であることを特徴とする請求項1に記載の電気光学装置の製造方法。
  3. 分断後の前記電気光学パネルを実装ケースに収容する収容工程を具備し、
    前記ダイシングラインの深さは、前記実装ケースの前記電気光学パネルの収容室における、分断後の前記基板の対向する各端面が当接する部位に対応する長さに設定されることを特徴とする請求項2に記載の電気光学装置の製造方法。
  4. 前記第1の基板に、前記電気光学パネルの配線が具備されており、
    前記第2の基板に、前記ダイシングラインを形成する際、前記第2の基板における前記分断位置の少なくとも一部は、前記第1の基板の前記配線と平面視した状態で重なる位置であることを特徴とする請求項1〜3のいずれか1項に記載の電気光学装置の製造方法。
JP2006299952A 2006-11-06 2006-11-06 電気光学装置の製造方法 Expired - Fee Related JP4240111B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006299952A JP4240111B2 (ja) 2006-11-06 2006-11-06 電気光学装置の製造方法
TW096140068A TW200836142A (en) 2006-11-06 2007-10-25 Method of manufacturing electro-optical device
KR1020070112579A KR101451428B1 (ko) 2006-11-06 2007-11-06 전기 광학 장치의 제조 방법
CN2007101650469A CN101178490B (zh) 2006-11-06 2007-11-06 电光装置的制造方法
US11/982,989 US8062461B2 (en) 2006-11-06 2007-11-06 Method of manufacturing an electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006299952A JP4240111B2 (ja) 2006-11-06 2006-11-06 電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008116696A true JP2008116696A (ja) 2008-05-22
JP4240111B2 JP4240111B2 (ja) 2009-03-18

Family

ID=39358728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006299952A Expired - Fee Related JP4240111B2 (ja) 2006-11-06 2006-11-06 電気光学装置の製造方法

Country Status (5)

Country Link
US (1) US8062461B2 (ja)
JP (1) JP4240111B2 (ja)
KR (1) KR101451428B1 (ja)
CN (1) CN101178490B (ja)
TW (1) TW200836142A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010128407A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 基板の分割方法および基板の分割装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973268B2 (ja) * 2007-03-26 2012-07-11 セイコーエプソン株式会社 電子機器、電子機器の防湿構造、および電子機器の製造方法
US20100013041A1 (en) * 2008-07-15 2010-01-21 Micron Technology, Inc. Microelectronic imager packages with covers having non-planar surface features
US8891153B2 (en) * 2009-06-16 2014-11-18 Ajjer, Llc Method of manufacturing electrooptic devices
JP5271171B2 (ja) * 2009-06-26 2013-08-21 三菱電機株式会社 画像表示素子の製造方法
JP5322805B2 (ja) * 2009-06-26 2013-10-23 三菱電機株式会社 画像表示素子及びその製造方法
CN102623403A (zh) * 2012-04-11 2012-08-01 日月光半导体制造股份有限公司 半导体元件及其制造方法
CN102854651B (zh) * 2012-09-27 2015-07-15 豪威科技(上海)有限公司 反射式液晶面板及其制造方法
JP2015221739A (ja) * 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置の製造方法
CN105116581A (zh) * 2015-09-02 2015-12-02 深圳同兴达科技股份有限公司 一种显示屏的切割工艺

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343742A (ja) * 1992-06-05 1993-12-24 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH09117910A (ja) * 1995-10-25 1997-05-06 Murata Mfg Co Ltd 電子部品用基板の製造方法
JPH1083976A (ja) * 1996-09-09 1998-03-31 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2000321561A (ja) * 1999-05-17 2000-11-24 Sharp Corp 液晶表示素子の製造方法
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP2001215891A (ja) * 2000-02-01 2001-08-10 Nec Corp フラットディスプレイパネルの製造方法
JP2001282134A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 透明基板、電気光学装置及び投射型表示装置、並びに透明基板の製造方法
JP2002107704A (ja) * 2000-10-04 2002-04-10 Matsushita Electric Ind Co Ltd 樹脂基板を用いた液晶表示パネルの切断方法
JP2002341322A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法および製造装置
JP2003330002A (ja) * 2002-05-10 2003-11-19 Seiko Epson Corp 実装ケース入り電気光学装置及び投射型表示装置
JP2004309827A (ja) * 2003-04-08 2004-11-04 Sony Corp 電気光学表示装置の製造方法
JP2004341216A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えた電気光学装置及び電子機器
JP2005266684A (ja) * 2004-03-22 2005-09-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、電子機器
JP2006032486A (ja) * 2004-07-13 2006-02-02 Sharp Corp 半導体ウエハのチップ化方法
JP2006259051A (ja) * 2005-03-16 2006-09-28 Seiko Epson Corp 電気光学装置の製造装置、電気光学装置の製造方法、電気光学装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258745A (ja) * 1999-03-08 2000-09-22 Optrex Corp 液晶表示素子の製造方法
JP4038431B2 (ja) * 2001-03-16 2008-01-23 三星ダイヤモンド工業株式会社 スクライブ方法及びカッターホィール並びにそのカッターホィールを用いたスクライブ装置、そのカッターホィールを製造するカッターホィール製造装置
KR100817129B1 (ko) * 2002-02-07 2008-03-27 엘지.필립스 엘시디 주식회사 액정 패널의 절단 장치 및 그 방법
JP4321173B2 (ja) * 2002-10-04 2009-08-26 セイコーエプソン株式会社 ダイシング方法、カバーガラス、液晶パネル、液晶プロジェクタ、撮像装置及びデジタル画像認識装置
JP2004168584A (ja) * 2002-11-19 2004-06-17 Thk Co Ltd ガラス基板材の切断方法
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
JP2006098632A (ja) 2004-09-29 2006-04-13 Seiko Epson Corp 電気光学装置の製造装置及び製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343742A (ja) * 1992-06-05 1993-12-24 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH09117910A (ja) * 1995-10-25 1997-05-06 Murata Mfg Co Ltd 電子部品用基板の製造方法
JPH1083976A (ja) * 1996-09-09 1998-03-31 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2000321561A (ja) * 1999-05-17 2000-11-24 Sharp Corp 液晶表示素子の製造方法
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP2001215891A (ja) * 2000-02-01 2001-08-10 Nec Corp フラットディスプレイパネルの製造方法
JP2001282134A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 透明基板、電気光学装置及び投射型表示装置、並びに透明基板の製造方法
JP2002107704A (ja) * 2000-10-04 2002-04-10 Matsushita Electric Ind Co Ltd 樹脂基板を用いた液晶表示パネルの切断方法
JP2002341322A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法および製造装置
JP2003330002A (ja) * 2002-05-10 2003-11-19 Seiko Epson Corp 実装ケース入り電気光学装置及び投射型表示装置
JP2004309827A (ja) * 2003-04-08 2004-11-04 Sony Corp 電気光学表示装置の製造方法
JP2004341216A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えた電気光学装置及び電子機器
JP2005266684A (ja) * 2004-03-22 2005-09-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、電子機器
JP2006032486A (ja) * 2004-07-13 2006-02-02 Sharp Corp 半導体ウエハのチップ化方法
JP2006259051A (ja) * 2005-03-16 2006-09-28 Seiko Epson Corp 電気光学装置の製造装置、電気光学装置の製造方法、電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010128407A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 基板の分割方法および基板の分割装置

Also Published As

Publication number Publication date
US20080105368A1 (en) 2008-05-08
JP4240111B2 (ja) 2009-03-18
KR101451428B1 (ko) 2014-10-15
US8062461B2 (en) 2011-11-22
CN101178490A (zh) 2008-05-14
TW200836142A (en) 2008-09-01
CN101178490B (zh) 2011-03-02
KR20080041130A (ko) 2008-05-09

Similar Documents

Publication Publication Date Title
JP4240111B2 (ja) 電気光学装置の製造方法
US11262630B2 (en) Display panel and method of manufacturing the same
KR100848768B1 (ko) 기판 장치 및 표시 소자의 제조 방법
JP2002366046A (ja) 表示装置及びこれを用いた投射装置
JP4380681B2 (ja) 実装構造体、電気光学装置、及び電子機器、並びに実装構造体の製造方法
JP4207815B2 (ja) 電気光学装置の製造方法、電気光学装置、電子機器
JP5332219B2 (ja) 電気光学装置の製造方法
JP2009175307A (ja) 電気光学装置の製造方法及び電気光学装置
US20210240029A1 (en) Electronic apparatus and method for manufacturing the same
JP2008184358A (ja) 電気光学装置の製造方法、及び電気光学装置
JP2008134380A (ja) 吸着テーブル
JP2006078930A (ja) 液晶装置、及び電子機器、液晶装置の製造方法
JP2008116779A (ja) 電気光学装置の製造方法
JP2009265510A (ja) 表示装置及びその製造方法
JP2009103951A (ja) 電気光学装置の製造方法
JP2009047880A (ja) 電気光学装置及び電子機器
JP2012208427A (ja) 電気光学装置の製造方法
JP4882672B2 (ja) 電気光学装置の製造方法、電気光学装置の製造装置
JP2009186705A (ja) 電気光学装置の検査方法及び電気光学装置の検査装置
JP2008052166A (ja) 電気光学装置の製造方法、電気光学装置、および電子機器
JP2008233598A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2009086456A (ja) 表示装置及びその製造方法
JP2005208347A (ja) 電気光学装置の製造方法
JP2009186706A (ja) 電気光学装置の製造方法、電気光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees