KR20080041130A - 전기 광학 장치의 제조 방법 - Google Patents

Abstract

제 1 기판과 제 2 기판을 부착시킨 후, 부착된 구조체를 분단한 후의 전기 광학 패널을 실장 케이스에 수용할 때, 높은 위치 정밀도로 실장 케이스에 수용할 수 있어, 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 전기 광학 장치의 제조 방법을 제공한다.

제 1 기판 (150) 이 부착되어 있는 제 2 기판 (250) 의 X 방향의 분단 위치 (301, 302) 에 스크라이브 라인을 형성하는 스크라이브 라인 형성 공정과, 외력을 인가하여 제 2 기판 (250) 을 당해 제 2 기판 (250) 의 두께 방향으로 관통하는 크랙 (250k) 을 스크라이브 라인을 따라 형성하는 크랙 형성 공정과, 제 2 기판 (250) 의 표면 (250f) 측으로부터, 스크라이브 라인 및 크랙 (250k) 을 따라, 설정 깊이의 다이싱 라인 (250d) 을 형성하는 다이싱 라인 형성 공정을 구비하는 것을 특징으로 한다.

전기 광학 장치

Description

전기 광학 장치의 제조 방법{METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE}

본 발명은 제 1 기판과 제 2 기판을 부착시킨 후, 부착된 기판을 복수로 분단함으로써, 복수의 전기 광학 패널을 제조하는 전기 광학 장치의 제조 방법에 관한 것이다.

주지하는 바와 같이, 전기 광학 장치, 예를 들어, 광 투과형 액정 장치는 유리 기판, 석영 기판 등으로 이루어지는 2 장의 기판 사이에 액정이 개재되어 구성된 전기 광학 패널인 액정 패널이 실장 케이스 등에 수용되어 구성되어 있다.

또한, 액정 장치는 액정 패널의 일방의 기판에, 예를 들어, 박막 트랜지스터 (Thin Film Transistor, 이하, TFT 라고 한다) 등의 스위칭 소자 및 화소 전극을 매트릭스상으로 배치하고, 타방의 기판에 대향 전극을 배치하여, 양 기판간에 개재된 액정층에 의한 광학 응답을 화상 신호에 따라서 변화시킴으로써 화상 표시를 가능하게 하고 있다.

또한, TFT 를 배치한 TFT 기판과, 이 TFT 기판에, 상대하여 배치되는 대향 기판은 각각 제조된다. TFT 기판 및 대향 기판은, 예를 들어, 석영 기판 상에 소정의 패턴을 갖는 반도체 박막, 절연성 박막 또는 도전성 박막을 적층함으로써 구성된다. 반도체 박막, 절연성 박막 또는 도전성 박막은 층마다 각종 막의 성막 공정과 포토리소그래피 공정이 반복됨으로써 형성되는 것이다.

이와 같이 하여 형성된 TFT 기판 및 대향 기판은, 패널 조립 공정에 고정밀도 (예를 들어, 얼라인먼트 오차 1μ 이내) 로 부착된다. 이 패널 조립 공정은 먼저, 각 기판의 제조 공정에 각각 제조된 TFT 기판과 대향 기판의 액정층과 접하는 면상에, 액정 분자를 기판면을 따라서 배향시키기 위한 배향막을 형성한다.

그 후, 배향막에 대해, 전압 무인가시의 액정 분자의 배열을 결정하기 위한 러빙 처리를 실시한다. 다음으로, 이미 알려진 액정 적하 방식이라면, 대판인 기판에 복수 구성된, 각 TFT 기판 상의 주연에, 접착제가 되는 시일재를 프레임상으로 각각 형성하고, 이 시일재에 의해서 둘러싸인 각 TFT 기판 상의 액정 충전 영역에 규정량의 액정을 각각 적하한다.

이어서, 이미 알려진 대판 조립 방식의 경우에는, TFT 기판이 복수 구성된 대판인 제 1 기판을, 대향 기판이 복수 구성된 대판인 제 2 기판에, 각 TFT 기판과 각 대향 기판이 대향 배치되도록, 상기 서술한 각 시일재 및 임시 고정용 접착제를 통하여 부착시킨다. 그 후, 부착된 기판 (이하, 구조체라고 한다) 으로부터, 대향 배치된 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단시킨다.

이어서, 각 TFT 기판의 외부 접속 단자에, 액정 장치와 프로젝터 등의 전자 기기를 접속시키는 FPC (Flexible Printed Circuits) 를 각각 접속시키고, 그 결과, 액정 패널이 제조된다.

그 후, 액정 패널을 실장 케이스 등에 수용, 고정시킴으로써 액정 장치는 제조된다. 제조된 액정 장치는, 프로젝터 등의 전자 기기에 형성된다.

여기에서, 구조체로부터, 한 쌍의 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단시키는 수법으로는, 작업성이 우수하고, 분단 후의 TFT 기판 및 대향 기판에 필요한 외형 정밀도를 확보할 수 있는, 가공 정밀도가 높은 다이싱 처리가 알려져있다.

그러나, 다이싱 처리에 의해서 이미 알려진 블레이드를 대향 기판의 두께 방향으로 관통시켜 분단하면, 블레이드에 의해서 TFT 기판 상에 형성된 외부 접속 단자, 드라이버 회로 등의 배선이 손상되는 경우가 있어, 제조 상에 있어서의 수율이 저하된다는 문제가 있었다.

이러한 문제를 감안하여, 스크라이브 브레이크 처리에 의해서, 구조체로부터, 한 쌍의 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단하는 수법이 주지되어 있고 일반적으로 이용되고 있다.

스크라이브 브레이크 처리의 일례를 설명하면, 먼저, TFT 기판이 복수 구성 된 대판인 제 1 기판 및 대향 기판이 복수 구성된 대판인 제 2 기판의 각 분단 위치에, 이미 알려진 스크라이브 처리에 의해서 스크라이브 커터를 이용하여 스크라이브 라인을 형성한다.

이어서, 스크라이브 라인에 대향하는 기판의 위치, 상세하게는, TFT 기판이 복수 구성된 대판인 제 1 기판에 스크라이브 라인을 형성한 후에는, 대향 기판이 복수 구성된 대판인 제 2 기판에 있어서의 스크라이브 라인에 대향하는 위치를 인 압하고, 대판인 제 2 기판에 스크라이브 라인을 형성한 후에는, 대판인 제 1 기판에 있어서의 스크라이브 라인에 대향하는 위치를 인압하는 브레이크 처리에 의해, 각 스크라이브 라인을 따라, 제 1 기판 및 제 2 기판의 두께 방향으로 각 기판을 관통하는 크랙을 발생시킨다. 마지막으로, 발생시킨 크랙을 이용하여, 구조체로부터 한 쌍의 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단하는 것이다.

또한, 특허문헌 1 에는, 스크라이브 브레이크 처리 중, 스크라이브 처리를 실시하는 스크라이브 장치가 상기 서술한 구조체를 지지하는 지그 부재를 가지고 있기 때문에, 그 지그를 이용하여 스크라이브 처리시에, 구조체로의 스크라이브 커터로부터의 인압에 수반하는, 분단 후의 액정 패널의 TFT 기판 또는 대향 기판의 분단 단부에 있어서의 손상을 방지하는 기술이 제안되고 있다.

[특허문헌 1] 일본 공개특허공보 2006-98632호

그러나, 스크라이브 브레이크 처리에 의해서, 구조체로부터, 한 쌍의 TFT 기판 및 대향 기판을 세트마다 형상으로 분단하는 수법에 있어서는 현상의 수법으로는, 스크라이브 라인을, TFT 기판이 복수 구성된 대판인 제 1 기판 및 대향 기판이 복수 구성된 대판인 제 2 기판의 분단 위치에 대해, 평면에서 본 상태에서 완전한 직선상으로 형성하는 것은 어렵다. 즉, 스크라이브 처리 후, 스크라이브 라인이, 각 대판인 기판 상에, 평면에서 본 상태에서 사행하여 형성되는 경우가 있다.

또한, 브레이크 처리에 의해서, 스크라이브 라인을 따라서 크랙을 발생시킬 때, 모든 분단 위치에, 각 기판의 두께 방향에 대해 크랙을 수직으로 발생시키는 것은 어렵다.

이들 사정으로부터, 스크라이브 브레이크 처리에 의한 분단 후의 액정 패널의 TFT 기판 및 대향 기판의 각 분단 단면은 분단 위치에 따라 평면에서 본 형상 및 두께 방향에 있어서의 형상이 다르고, 즉, 분단 단면에 의해서 형성되는 TFT 기판 및 대향 기판의 단면의 형상이 달라, TFT 기판 및 대향 기판에 필요한 외형 정밀도도 확보하기 어려워진다.

그 결과, 실장 케이스에 액정 패널을 수용할 때, 예를 들어, 대향 기판에 있어서의 대향하는 각 단면을 실장 케이스의 수용실에 있어서의 대향하는 벽부에 맞닿게 함으로써 위치 결정하여, 액정 패널을 수용실에 수용하면, 단면의 형상이 상이한 대향 기판에 의해, 실장 케이스에 대한 액정 패널의 위치 어긋남이 발생하기 쉬워져, 액정 장치의 제조 상의 수율이 나쁘다는 문제가 있었다.

본 발명은 상기 문제에 착안하여 이루어진 것으로서, 제 1 기판과 제 2 기판을 부착시킨 후, 부착된 구조체를 분단한 후의 전기 광학 패널을 실장 케이스에 수용할 때에, 높은 위치 정밀도로 실장 케이스에 수용할 수 있어, 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 전기 광학 장치의 제조 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서 본 발명에 관련된 전기 광학 장치의 제조 방법은, 제 1 기판과 제 2 기판을 부착시킨 후, 부착된 기판을 복수로 분단함으로써 복수의 전기 광학 패널을 제조하는 전기 광학 장치의 제조 방법으로서, 부착되어 있는 상기 제 1 기판과 상기 제 2 기판 중 적어도 일방의 기판의 분단 위치의 적어도 일부에 스크라이브 라인을 형성하는 스크라이브 라인 형성 공정과, 상기 스크라이브 라인을 형성한 상기 기판에 외력을 인가하고, 상기 기판을 당해 기판의 두께 방향으로 관통하는 크랙을 상기 스크라이브 라인을 따라서 형성하는 크랙 형성 공정과, 상기 스크라이브 라인 및 상기 크랙을 형성한 상기 기판에, 그 기판의 상기 스크라이브 라인을 형성한 면측으로부터, 상기 스크라이브 라인 및 상기 크랙 을 따라, 설정한 깊이의 다이싱 라인을 형성하는 다이싱 라인 형성 공정을 구비하는 것을 특징으로 한다.

본 발명에 의하면, 구조체로부터 전기 광학 패널을 분단할 때의 적어도 일부 의 공정에 있어서, 스크라이브 라인 형성 공정과 크랙 형성 공정으로 이루어지는 스크라이브 브레이크 처리에 추가하여, 가공 정밀도가 높은 다이싱 처리를 병용하여 사용하여 실시함으로써, 설정한 깊이까지 실시하는 다이싱 처리에 의해, 구조체로부터 분단된 전기 광학 패널을 구성하는 다이싱 처리가 이루어진 기판을 필요한 외형 정밀도로 형성할 수 있다. 따라서, 설정한 깊이까지 실시하는 다이싱 처리에 의해, 높은 외형 정밀도로 형성된 분단 후의 기판에 대향하는 각 단면의 다이싱 처리면을 기준으로 하여, 전기 광학 패널을 실장 케이스에 높은 위치 정밀도로 수용 할 수 있기 때문에 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 전기 광학 장치의 제조 방법을 제공할 수 있다.

또, 상기 다이싱 라인의 깊이는, 상기 스크라이브 라인 및 상기 크랙을 형성한 상기 기판의 두께 미만인 것을 특징으로 한다.

또한, 분단 후의 상기 전기 광학 패널을 실장 케이스에 수용하는 수용 공정을 구비하고, 상기 다이싱 라인의 깊이는, 상기 실장 케이스의 상기 전기 광학 패널의 수용실에 있어서의, 분단 후의 상기 기판의 대향하는 각 단면이 맞닿는 부위에 대응하는 길이로 설정되는 것을 특징으로 한다.

본 발명에 의하면, 다이싱 처리가 이루어지는 기판의 두께 미만으로 다이싱 라인을 형성함과 함께, 전기 광학 패널이 수용되는 실장 케이스의 전기 광학 패널의 수용실에 있어서의, 분단 후의 기판의 대향하는 각 단면이 맞닿는 부위에 대응하는 깊이로 다이싱 라인을 형성함으로써, 필요한 외형 정밀도로 형성된 분단 후의 다이싱 처리가 이루어진 기판에 대향하는 각 단면의 수용실에 맞닿는 다이싱 처리 면을 기준으로 하여, 전기 광학 패널을 실장 케이스에 높은 위치 정밀도로 수용할 수 있다. 또, 설정한 깊이까지 실시하는 스크라이브 브레이크 처리에 의해 형성된 분단 후의 기판의 대향하는 각 단면의 스크라이브 브레이크 처리면과, 수용실의 벽면 사이의 공간에 접착제를 충분히 충전할 수 있기 때문에, 필요한 위치 정밀도에 의해 확실하게 전기 광학 패널을 실장 케이스에 수용 고정시킬 수 있다. 따라서, 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 전기 광학 장치의 제조 방법을 제공할 수 있다.

또한, 상기 제 1 기판에, 상기 전기 광학 패널의 배선이 구비되어 있으며, 상기 제 2 기판에, 상기 다이싱 라인을 형성할 때, 상기 제 2 기판에 있어서의 상기 분단 위치의 적어도 일부는, 상기 제 1 기판의 상기 배선과 평면에서 본 상태에서 중합되는 위치인 것을 특징으로 한다.

본 발명에 의하면, 제 1 기판의 배선의 일부를 박리할 목적으로 제 2 기판에 있어서의, 배선과 평면에서 본 상태에서 중합되는 위치에 다이싱 라인을 형성했다 하더라도, 다이싱 라인을 제 2 기판의 두께 미만으로 형성했기 때문에, 다이싱 처리에 의해 제 1 기판의 배선을 손상시키지는 일은 없다. 따라서, 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 전기 광학 장치의 제조 방법을 제공할 수 있다.

이하, 도면을 참조하여 본 발명의 실시형태를 설명한다. 또한, 이하에 나타내는 실시형태의 전기 광학 장치의 제조 방법은, 광 투과형 액정 장치의 제조 방법을 예로 들어 설명한다. 따라서, 전기 광학 장치가 구비하는 전기 광학 패널은 액정 패널을 예로 들어 설명한다.

또한, 액정 패널에 대향 배치되는 한 쌍의 기판 중, 일방의 기판은 소자 기판 (이하, TFT 기판이라고 한다) 을, 또 타방의 기판은 TFT 기판에 대향하는 대향 기판을 예로 들어 설명한다.

먼저, 이하, 본 실시형태의 액정 장치의 제조 방법에 의해 제조되는 액정 장치를 구비하는 액정 패널의 구성에 대해서 설명한다.

도 1 은 액정 패널의 구성을 개략적으로 나타내는 평면도, 도 2 는 도 1 중의 Ⅱ-Ⅱ 선을 따라 절단된 단면도이다.

도 1, 도 2 에 나타내는 바와 같이, 액정 패널 (100) 은 예를 들어, 석영 기판이나 유리 기판, 실리콘 기판 등을 이용한 TFT 기판 (10) 과, 그 TFT 기판 (10) 에 대향 배치되는, 예를 들어, 유리 기판이나 석영 기판, 실리콘 기판 등을 이용한 대향 기판 (20) 사이의 내부 공간에 액정 (50) 이 개재되어 구성된다. 대향 배치된 TFT 기판 (10) 과 대향 기판 (20) 은 시일재 (52) 에 의해서 부착되어 있다.

TFT 기판 (10) 의 표면 (10f) 의 액정 (50) 과 접하는 영역에, 액정 패널 (100) 의 표시 영역 (40) 을 구성하는 TFT 기판 (10) 의 표시 영역 (10h) 이 구성된다. 또한, 표시 영역 (10h) 에 화소를 구성함과 함께, 후술하는 대향 전극 (21) 과 함께 액정 (50) 에 구동 전압을 인가하는 화소 전극 (ITO) (9a) 이 매트릭스상으로 배치되어 있다.

또한, 대향 기판 (20) 의 표면 (20f) 의 액정 (50) 과 접하는 영역에, 액정 (50) 에 화소 전극 (9a) 과 함께 구동 전압을 인가하는 대향 전극 (21) 이 형성되어 있으며, 표시 영역 (10h) 에 대향하는 대향 전극 (21) 의 영역에, 액정 패널 (100) 의 표시 영역 (40) 을 구성하는 대향 기판 (20) 의 표시 영역 (20h) 이 구성되어 있다.

TFT 기판 (10) 의 화소 전극 (9a) 상에, 러빙 처리가 실시된 배향막 (16) 이 형성되어 있으며, 또한, 대향 기판 (20) 상의 전체면에 걸쳐 형성된 대향 전극 (21) 상에도, 러빙 처리가 실시된 배향막 (26) 이 형성되어 있다. 각 배향막 (16, 26) 은 예를 들어, 폴리이미드막 등의 투명한 유기막으로 이루어진다.

또한, TFT 기판 (10) 의 표시 영역 (10h) 에 있어서는, 복수의 주사선과 복수의 데이터선 (모두 도시되지 않음) 이 교차하도록 배선되고, 주사선과 데이터선으로 구획된 영역에 화소 전극 (9a) 이 매트릭스상으로 배치된다. 그리고, 주사선과 데이터선의 각 교차 부위에 대응하여 스위칭 소자인 도시하지 않는 박막 트랜지스터 (TFT) 가 형성되고, 그 TFT 마다 화소 전극 (9a) 이 접속되어 있다.

TFT 는 주사선의 ON 신호에 의해 ON 이 되고, 이에 따라 데이터선에 공급된 화상 신호가 화소 전극 (9a) 에 공급된다. 이 화소 전극 (9a) 과 대향 기판 (20) 에 형성된 대향 전극 (21) 사이의 전압이 액정 (50) 에 인가된다.

대향 기판 (20) 에 액정 패널 (100) 의 표시 영역 (40) 을 규정하는 프레임액연으로서의 차광막 (53) 이 형성되어 있다.

액정 (50) 이 TFT 기판 (10) 과 대향 기판 (20) 사이의 공간에 이미 알려진 액정 적하 방식으로 주입되는 경우, 시일재 (52) 는 평면에서 본 상태에서 연속적 으로 닫힌 형상으로 도포되어 있다.

시일재 (52) 의 외측 영역에, TFT 기판 (10) 의 도시하지 않은 데이터선에 화상 신호를 소정의 타이밍에 공급하여, 그 데이터선을 구동시키는 드라이버를 구성하는 배선인 데이터선 구동 회로 (101) 및 외부 회로와 접속하기 위한 배선인 외부 접속 단자 (102) 가 TFT 기판 (10) 의 한 변을 따라 형성되어 있다. 또한, 외부 접속 단자 (102) 에는, 액정 장치 (1) 와 프로젝터 등의 전자 기기를 접속하는 도시하지 않은 FPC 가 접속된다.

TFT 기판 (10) 의 외부 접속 단자 (102) 가 형성된 한 변에 인접하는 2 변을 따라, TFT 기판 (10) 의 주사선 및 게이트 전극에, 주사 신호를 소정의 타이밍으로 급함으로써, 게이트 전극을 구동시키는 드라이버를 구성하는 배선인 주사선 구동 회로 (103, 104) 가 형성되어 있다. 주사선 구동 회로 (103, 104) 는 시일재 (52) 내측의 차광막 (53) 에 대향하는 위치에, TFT 기판 (10) 상에 형성되어 있다.

또한, TFT 기판 (10) 상에 데이터선 구동 회로 (101), 주사선 구동 회로 (103, 104), 외부 접속 단자 (102) 및 상하 도통 단자 (107) 를 접속시키는 배선 (105) 이 차광막 (53) 의 3 변에 대향하여 형성되어 있다.

상하 도통 단자 (107) 는 시일재 (52) 의 코너부 4 지점의 TFT 기판 (10) 상에 형성되어 있다. 그리고, TFT 기판 (10) 과 대향 기판 (20) 상호간에, 하단이 상하 도통 단자 (107) 에 접촉되고, 상단이 대향 전극 (21) 에 접촉되는 상하 도통재 (106) 가 형성되어 있으며, 그 상하 도통재 (106) 에 의해 TFT 기판 (10) 과 대향 기판 (20) 사이에서 전기적인 도통이 이루어지고 있다.

또한, 외부 접속 단자 (102) 가 형성된 액정 패널 (100) 의 한 변을 구성하는 대향 기판 (20) 의 단면 (20i) 및 그 단면 (20i) 에 대향하는 단면 (20t) 은, 후술하는 다이싱 라인 (250d) (도 7 참조) 에 의해 높은 가공 정밀도로 형성된 다이싱 처리면 (20d) 및 스크라이브 브레이크 처리에 의한 크랙 (250k) (도 7 참조) 에 의해 가공 정밀도가 면마다 다르게 형성된 스크라이브 브레이크 처리면 (20s) 에 의해 구성되어 있다.

또한, 이와 같이 구성된 액정 패널 (100) 이 후술하는 실장 케이스 (600) (도 9 참조) 에 수용, 고정됨으로써, 액정 장치 (1) (도 9 참조) 는 구성된다.

다음으로, 상기 서술한 액정 패널 (100) 의 제조 방법에 대해서 도 3 ∼ 도 8 을 이용하여 설명한다. 또한, 본 실시형태에 있어서의 액정 패널 (100) 은, 복수 개의 TFT 기판 (10) 이 구성된 대판으로 구성된 제 1 기판과, TFT 기판 (10) 으로 동수 개의 대향 기판 (20) 이 구성된 대판인 기판으로 구성된 제 2 기판이 대향 배치하도록 부착하여 구조체를 형성한 후, 구조체로부터 대향 배치된 TFT 기판 (10) 및 대향 기판 (20) 을 세트마다 칩 형상으로 분단함으로써 액정 패널 (100) 을 복수 개 제조하는, 소위 대판 조립 방식에 의해 제조된다.

또한, 이하 도 3 ∼ 도 8 에서는, 설명을 간단하게 하기 위해, TFT 기판 (10) 에 형성된 상기 서술한 데이터선 구동 회로 (101), 외부 접속 단자 (102), 주사선 구동 회로 (103, 104), 배선 (105) 등을 일반적으로 배선 (120) 으로 하여 설명한다. 또, 도 3 ∼ 도 8 에서는, 도면을 간략화하기 위해, 액정 (50) 이나 시일재 (52) 등의 도 2 에 나타낸 각종 부재의 기재는 생략하고 있다.

도 3 은 제 1 기판과 제 2 기판이 부착되어 형성된 구조체의 평면도, 도 4 는 도 3 의 구조체의 제 2 기판의 X 방향의 분단 위치에 스크라이브 라인을 형성한 상태를 나타내는 구조체의 부분 단면도, 도 5 는 도 4 의 구조체의 제 2 기판의 X 방향의 분단 위치에 크랙을 형성한 상태를 나타내는 구조체의 부분 단면도이다.

또한, 도 6 은 도 5 의 구조체의 제 2 기판의 X 방향의 분단 위치에 다이싱 라인을 형성한 상태를 나타내는 구조체의 부분 단면도, 도 7 은 도 6 의 구조체의 제 1 기판의 X 방향 및 Y 방향의 분단 위치에 스크라이브 라인 및 크랙을 형성한 상태를 나타내는 구조체의 부분 단면도, 도 8 은 도 7 의 구조체로부터 액정 패널을 분단시킨 상태를 나타내는 단면도이다.

먼저, 이미 알려진 성막 공정에 의해, 화소 전극 (9a), 외부 접속 단자 (102), 배선 (105) (모두 도 2 참조) 등의 구성 요소가 형성된 TFT 기판 (10) 이 복수 구성된 제 1 기판 (150) 과, 이미 알려진 성막 공정에 의해 대향 전극 (21) 등의 구성 요소가 형성된 대향 기판 (20) 이 복수 구성된 제 2 기판 (250) 을 서로의 표면이 마주보도록 부착시켜, 도 3 에 나타내는 바와 같이, 구조체 (500) 를 형성한다. 또한, 제 1 기판 (150) 및 제 2 기판 (250) 은 도 3 에 나타내는 바와 같이, 평면에서 본 형상이 예를 들어, 원형을 이루고 있다.

또한, 제 1 기판 (150) 과 제 2 기판 (250) 은, 예를 들어, TFT 기판 (10) 에 각각 도포된 시일재 (52) 나, 제 1 기판 (150) 의 TFT 기판 (10) 이 구성되는 영역 이외의 표면에 있어서의 외주연의 근방에 주상(周狀)으로 도포된 임시 고정용 접착제 (400) 를 통하여 부착된다.

다음으로, 도 4 에 나타내는 바와 같이, 도 3 에 나타내는 구조체 (500) 의 제 2 기판 (250) 의 표면 (250f) 에 있어서의 X 방향으로 거의 직선상으로 구성된 분단 위치 (301, 302) 에, 도 3 중 X 방향으로 거의 직선상인 스크라이브 라인 (250X) 을 이미 알려진 스크라이브 커터 (70) 를 이용하여 복수 개 형성하는 스크라이브 라인 형성 공정을 실시한다.

또한, 분단 위치 (301) 는 구조체 (500) 로부터 액정 패널 (100) 을 복수 개 분단시킬 때, 액정 패널 (100) 의 X 방향의 경계를 따라 구성되어 있으며, 분단 위치 (302) 는 TFT 기판 (10) 상에 형성된 배선 (120) 을 액정 패널 (100) 의 외부에 대해서 박리할 때의 경계를 따라 구성되어 있다.

다음으로, 도 5 에 나타내는 바와 같이, 제 1 기판 (150) 의 표면 (150f)의 스크라이브 라인 (250X) 에 대향하는 X 방향의 분단 위치 (301, 302) 를 예를 들어, 블레이드 (80) 에 의해 외력을 인가하는 크랙 형성 공정을 실시한다.

이에 따라, 제 2 기판 (250) 의 각 스크라이브 라인 (250X) 을 따라, 제 2 기판 (250) 의 판 두께 방향 (이하, Z 방향이라 한다) 으로 제 2 기판 (250) 을 관통할 때까지 진행하는 각 크랙 (250k) 이 발생한다.

즉, 도 4 에 있어서의 스크라이브 라인 형성 공정과, 도 5 에 있어서의 크랙 형성 공정을 실시함으로써, 제 2 기판 (250) 에 대해, 이미 알려진 스크라이브 브레이크 처리를 실시한다.

이어서, 도 6 에 나타내는 바와 같이, 구조체 (500) 의 제 2 기판 (250)의 표면 (250f) 에 대해, X 방향의 분단 위치 (301, 302) 에 있어서, 스크라이브 라인 (250X) 및 크랙 (250k) 을 따라 이미 알려진 다이싱 브레이드 (90) 에 의해서 도 3 중 X 방향으로 직선상의 다이싱 라인 (250d) 을 설정한 깊이로 복수 개 형성하는 다이싱 처리인 다이싱 라인 형성 공정을 실시한다.

이 때, 다이싱 라인 (250d) 을 제 2 기판 (250) 의 Z 방향의 두께 미만, 예를 들어, 제 2 기판 (250) 의 Z 방향의 두께의 적어도 1/2 이 되는 깊이로 형성한다. 더욱 구체적으로는, 다이싱 라인 (250d) 을, 후술하는 실장 케이스 (600) (도 9 참조) 의 수용실 (601) (도 9 참조) 에 있어서의, 대향 기판 (20) 의 각 단면 (20i, 20t) 의 다이싱 처리면 (20d) 이 맞닿는 부위인 벽부 (602s) (도 9 참조) 에 대응하는 길이의 깊이로 형성한다.

또한, 다이싱 라인 (250d) 을 형성할 때, 제 2 기판 (250) 에는, X 방향의 분단 위치 (301, 302) 를 따라, 제 2 기판 (250) 을 Z 방향으로 관통하는 크랙 (250k) 이 형성되어 있기 때문에, 제 2 기판 (250) 의 X 방향의 분단 위치 (301) 와 분단 위치 (302) 사이의 부재 (250c) 가, 도 3 중 X 방향으로 이동하려 하지만, 이것은 제 1 기판 (150) 과 제 2 기판 (250) 사이의 접착제 (400) 에 의해 규제된다.

이어서, 구조체 (500) 의 제 2 기판 (250) 의 표면 (250f) 에 있어서의 도 3 중 Y 방향으로 거의 직선상으로 구성된 분단 위치 (303) 에, 도 3 중 Y 방향으로 직선상의 도시하지 않는 다이싱 라인을 다이싱 브레이드 (90) 를 이용하여 다이싱 처리에 의해 제 2 기판 (250) 을 Z 방향으로 관통하도록 복수 개 형성하는 공정을 실시한다.

또한, 분단 위치 (303) 는 구조체 (500) 를 복수 개로 분단시켜, 액정 패널 (100) 을 제조할 때, 액정 패널 (100) 의 Y 방향의 경계를 따라 구성되어 있다.

이어서, 도 7 에 나타내는 바와 같이, 구조체 (500) 의 제 1 기판 (150) 의 분단 위치 (301) 에, 도 3 중 X 방향으로, 상기 서술한 도 4, 도 5 에 나타낸 제 2 기판 (250) 에 대한 스크라이브 브레이크 처리와 동일하게 거의 직선상의 스크라이브 라인 (150X) 을 형성하고, 또한 제 1 기판 (150) 을 판 두께 방향 (이하, Z 방향이라 한다) 으로 관통하는 크랙 (150k) 을 스크라이브 라인 (150X) 을 따라 복수 개 형성하는 공정을 실시한다.

그 후, 구조체 (500) 의 제 1 기판 (150) 의 분단 위치 (303) 에도 스크라이브 브레이크 처리에 의해, 도 3 중 Y 방향으로 거의 직선상으로 도시하지 않은 스크라이브 라인을 형성하고, 추가로 크랙을 제 1 기판 (150) 을 Z 방향으로 관통하도록 스크라이브 라인을 따라 복수 개 형성하는 공정을 실시한다.

이상의 결과, 도 8 에 나타내는 바와 같이, 구조체 (500) 로부터 부착된 한 쌍의 TFT 기판 (10) 및 대향 기판 (20) 으로 이루어지는 복수 세트의 칩 형상의 액정 패널 (100) 이 분단된다. 이와 같이 하여, 복수의 칩 형상의 액정 패널 (100) 이 제조된다.

또한, 이와 같이 하여 제조된 액정 패널 (100) 에 있어서, 외부 접속 단자 (102) 등이 형성된 액정 패널 (100) 의 한 변을 구성하는 대향 기판 (20) 의 단면 (20i) 및 그 단면 (20i) 에 대향하는 단면 (20t) 은 다이싱 라인 (250d) 에 의해 형성된 가공 정밀도가 높은 다이싱 처리면 (20d) 및 스크라이브 브레이크 처리에 의한 크랙 (250k) 에 의해 형성된 가공 정밀도가 면에 의해 편차가 있는 스크라이브 브레이크 처리면 (20s) 에 의해 구성된다.

또한, 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 다이싱 처리면 (20d) 은, 다이싱 처리에 의해 형성되어 있기 때문에, 스크라이브 브레이크 처리면 (20s) 에 비해 높은 정밀도로 Z 방향으로 수직으로 형성되어 있다. 따라서, 도 8 에 나타내는 바와 같이, 대향 기판 (20) 에 있어서의 각 단면 (20i, 20t) 사이, 즉, Y 방향의 대향 기판의 외형 (R) 은, 다이싱 처리면 (20d) 에 의해 필요한 정밀도로 형성된다.

도 9 는 도 8 의 액정 패널을 실장 케이스에 수용하고, 액정 장치를 형성한 상태를 개략적으로 나타내는 단면도이다.

액정 패널 (100) 의 제조 후, 도 9 에 나타내는 바와 같이, TFT 기판 (10) 및 대향 기판 (20) 의 외표면에, 방진 유리 (351, 352) 를 각각 부착시킨 후, 액정 패널 (100) 을 실장 케이스 (600) 내에 수용, 고정시키는 수용 공정을 실시한다. 그 결과, 액정 장치 (1) 가 제조된다.

또한, 도 9 에는, 방진 유리 (351, 352) 는 TFT 기판 (10) 및 대향 기판 (20) 과 각각 동일한 크기로 형성되어 있는데, 이에 한정되지 않고, TFT 기판 (10) 의 표시 영역 (10h) 및 대향 기판 (20) 의 표시 영역 (20h) 를 덮고 있으면, TFT 기판 (10), 대향 기판 (20) 보다 각각 작은 방진 유리 (351, 352) 가 부착되어 있어도 상관없다.

여기에서, 액정 패널 (100) 을 실장 케이스 (600) 내에 수용하는 수법에 대 해서 간단히 설명한다. 실장 케이스 (600) 는, 액정 패널 (100) 을 수용하기 위한 대략 직사각형 프레임상의 부재로서, 실장 케이스 (600) 에는, 액정 패널 (100) 과 평면에서 본 상태에서 거의 일치하는 단이 형성된 구멍부인 수용실 (601) 이 형성되어 있으며, 그 단이 형성된 수용실 (601) 에는 액정 패널 (100) 을 수용했을 때에 액정 패널 (100) 의 표시 영역 (40) 과 평면 상 동일한 크기를 갖는 개구부 (610) 가 형성되어 있다.

실장 케이스 (600) 의 수용실 (601) 에는, 액정 패널 (100) 이, 예를 들어, 대향 기판 (20) 측으로부터 삽입된다. 수용실 (601) 은 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 다이싱 처리면 (20d) 간의 외형 (R) 과 평면에서 본 상태에서 거의 일치하는, 바닥 있는 구멍부 (602) 와, TFT 기판 (10) 보다 평면에서 본 상태에서 약간 큰 구멍부 (603) 로 구성된다. 또한, 구멍부 (603) 는 구멍부 (602) 보다 평면에서 본 상태에서 크게 형성되어 있다. 즉, 구멍부 (602) 의 대향하는 벽부 (602s) 사이는 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 다이싱 처리면 (20d) 간의 외형 (R) 과 거의 일치하도록 형성되어 있다.

실장 케이스 (600) 가 이러한 구성을 갖고 있기 때문에, 액정 패널 (100) 을 실장 케이스 (600) 의 수용실 (601) 에 수용했을 때, 대향 기판 (20) 에 부착된 방진 유리 (351) 는, 바닥 있는 구멍부 (602) 의 저부에 탑재됨과 함께, 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 다이싱 처리면 (20d) 은 구멍부 (602) 의 대향하는 한 쌍의 벽부 (602s) 에 맞닿는다. 그 결과, 실장 케이스 (600) 의 수용실 (601) 에 대한 대향 기판 (20), 즉 액정 패널 (100) 의 위치가 결정된다.

또한, 도 9 에서는, 대향 기판 (20) 에 부착된 방진 유리 (351) 도 구멍부 (602) 와 동일한 크기로 형성되어 있기 때문에, 방진 유리 (351) 의 외형을 이용하여 실장 케이스 (600) 에 대한 액정 패널 (100) 의 위치 결정을 실시해도 되는 구성으로 되어 있다. 그러나, 대향 기판 (20) 에 대해, 그 대향 기판 (20) 보다 작은 방진 유리 (351) 가 부착되는 경우를 고려하면, 실장 케이스 (600) 에 대한 액정 패널 (100) 의 위치 결정은 대향 기판 (20) 의 높은 가공 정밀도로 형성된 다이싱 처리면 (20d) 에서 실시하는 것이 바람직하다.

실장 케이스 (600) 에 대한 액정 패널 (100) 의 위치가 결정된 후, 대향 기판 (20) 의 단면 (20t) 에 있어서의 스크라이브 브레이크 처리면 (20s) 및 TFT 기판 (10) 의 단면 (10t) 그리고 그 TFT 기판 (10) 에 부착된 방진 유리 (352) 의 단면 (352t) 과, 실장 케이스 (600) 의 구멍부 (603) 의 벽부 (603s) 사이의 간극에 광 경화형 또는 열 효과형 등의 접착제 (650) 를 충전한다.

또한, 접착제 (650) 는 도시하지 않지만, 각 단면 (10t, 20t, 352t) 에 인접하는 2 변과 벽부 (603s) 사이의 간극에도 충전한다. 마지막으로, 충전한 접착제 (650) 를 경화시킴으로써, 액정 패널 (100) 은 실장 케이스 (600) 의 수용실 (601) 내에 높은 위치 정밀도로 고정된다.

이와 같이, 본 실시형태에서는, 제 1 기판 (150) 과 제 2 기판 (250) 을 부착시킨 구조체 (500) 로부터, 액정 패널 (100) 을 분단시킬 때, 제 2 기판 (250) 의 X 방향의 분단 위치 (301) 와 분단 위치 (302) 에 대해, 종래의 스크라이브 브레이크 처리에 의한 스크라이브 라인 (250X) 및 크랙 (250k) 의 형성과 병용하여, 스크라이브 라인 (250X) 및 크랙 (250k) 을 따라, 다이싱 처리에 의해서 설정한 깊이의 다이싱 라인 (250d) 을 형성한다고 나타냈다.

이에 의하면, 설정한 깊이까지 실시하는 스크라이브 브레이크 처리보다 분단 정밀도가 높은 다이싱 처리에 의해, 구조체 (500) 로부터 분단된 액정 패널 (100)을 구성하는 대향 기판 (20) 을 필요한 외형 정밀도로 형성할 수 있다. 구체적으로는, 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 다이싱 처리면 (20d) 사이의 외형 (R) 을 필요한 정밀도로 확실하게 형성할 수 있다.

따라서, 다이싱 처리면 (20d) 을 기준으로 하여, 액정 패널 (100) 을 실장 케이스 (600) 의 수용실 (601) 에 높은 위치 정밀도로 수용할 수 있기 때문에, 액정 장치 (1) 의 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 액정 장치 (1) 의 제조 방법을 제공할 수 있다.

또한, 본 실시형태에서는, 제 2 기판 (250) 에 형성하는 다이싱 라인 (250d) 의 깊이를 제 2 기판 (250) 의 Z 방향의 판 두께 이하로서, 실장 케이스 (600) 의 수용실 (601) 의 구멍부 (602) 에 있어서의 벽부 (602s) 에 대응하는 길이가 되는 깊이로 형성한다고 나타냈다.

이에 의하면, 분단 후의 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 다이싱 처리면 (20d) 은, 실장 케이스 (600) 의 수용실 (601) 의 구멍부 (602) 에 있어서의 벽부 (602s) 에 맞닿기 때문에 다이싱 처리면 (20d) 을 기준으로 하여 액정 패널 (100) 을 실장 케이스 (600) 의 수용실 (601) 에 높은 위치 정밀도로 수용할 수 있다.

또한, 대향 기판 (20) 의 각 단면 (20i, 20t) 에 있어서의 스크라이브 브레이크 처리면 (20s) 과, 수용실 (601) 의 구멍부 (603) 의 벽부 (603s) 사이의 간극에 접착제 (650) 를 충분히 충전할 수 있기 때문에, 필요한 위치 정밀도에 의해 확실히 액정 패널 (100) 을 실장 케이스 (600) 의 수용실 (601) 로 수용하고 고정시킬 수 있다. 따라서, 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 액정 장치 (1) 의 제조 방법을 제공할 수 있다.

또한, 본 실시형태에서는, 제 2 기판 (250) 에 있어서의 분단 위치 (302) 에 서도 다이싱 라인 (250d) 을 형성한다고 나타냈다. 바꾸어 말하면, 제 2 기판 (250) 의 X 방향의 분단 위치 (301) 와 분단 위치 (302) 사이의 부재 (250c) 를 제거하고, 제 1 기판 (150) 에 형성된 배선 (120) 을 박리하기 때문에, 배선 (120) 에 평면에서 본 상태에서 중합되는 위치에도 다이싱 라인 (250d) 을 형성한다고 나타냈다. 또한, 분단 위치 (302) 에 형성하는 다이싱 라인 (250d) 도, 분단 위치 (301) 에 형성하는 다이싱 라인 (250d) 과 동일하게 제 2 기판 (250) 의 Z 방향의 두께 미만으로 설정한 깊이로 형성한다고 나타냈다.

이에 의하면, 제 2 기판 (250) 에 있어서, 제 1 기판 (150) 의 배선 (120) 과 평면에서 본 상태에서 중합되는 위치에 다이싱 라인 (250d) 을 형성해도, 다이싱 처리에 의해 배선 (120) 을 손상시키지 않는다. 따라서, 제조 상의 수율을 향상시킬 수 있는 수법을 갖는 액정 장치 (1) 의 제조 방법을 제공할 수 있다.

또한, 이하에 변형예를 나타낸다. 본 실시형태에서는, 제 2 기판 (250) 의 X 방향의 분단 위치 (301, 302) 에 있어서 다이싱 처리를 실시할 때, 제 2 기판 (250) 의 Z 방향의 두께 미만으로 다이싱 라인 (250d) 을 형성한다고 나타내었으나, 이에 한정하지 않고, 배선 (120) 을 손상시키지 않고, 대향 기판 (20)의 각 단면 (20i, 20t) 의 다이싱 처리면 (20d) 사이의 외형 (R) 을 필요한 정밀도로 하는 것이라면, 분단 위치 (301) 는 제 2 기판 (250) 을 관통하도록 다이싱 라인 (250d) 을 형성해도 상관없다. 이러한 제조 방법에 의하면, 본 실시형태보다 제조 공정의 간략화를 도모할 수 있다.

또한, 본 실시형태에 있어서, 다이싱 처리를 기판의 두께 미만으로 실시하는 것은 제 2 기판 (250) 이라고 나타내었으나, 이에 한정되지 않고, TFT 기판 (10) 의 단면을 기준으로 하여, 실장 케이스 (600) 와 위치 맞춤을 실시하는 경우에는, 제 1 기판 (150) 에 대해 X 방향의 분단 위치 (301) 에서 다이싱 라인을 제 1 기판 (150) 의 Z 방향의 두께 미만의 깊이로 형성해도 상관없다. 이에 의해서도, TFT 기판 (10) 의 각 단부의 다이싱 처리면을 이용하여 실장 케이스 (600) 의 수용실 (601) 에 대해 액정 패널 (100) 을 높은 정밀도로 수용할 수 있다.

또한, 본 실시형태에서는, 제 1 기판 (150) 에 TFT 기판 (10) 이 복수 구성되어 있으며, 제 2 기판 (250) 에 대향 기판 (20) 이 복수 구성되어 있다고 나타내었으나, 이에 한정되지 않고, 제 1 기판 (150) 에 대향 기판 (20) 이 복수 구성되어 있으며, 제 2 기판 (250) 에 TFT 기판 (10) 이 복수 구성되어 있어도 상관없다. 이 경우에 있어서도, 본 실시형태를 이용하면, TFT 기판 (10)의 단면을 기준으로 하여 실장 케이스 (600) 에 대해 액정 패널 (100) 을 높은 위치 정밀도로 수용 할 수 있다.

게다가, 본 실시형태에서는, 제 1 기판 (150) 을 TFT 기판 (10) 이 복수 구성된 기판으로 하고, 제 2 기판 (250) 을 대향 기판 (20) 이 복수 구성 된 기판이라고 나타내었으나, 이에 한정되지 않고, 제 1 기판 (150) 을 TFT 기판 (10) 이 복수 구성된 기판으로 하여, 제 2 기판 (250) 을 제 1 기판 (150)과 거의 동일한 크기의 대판인 방진 유리 (352) 로 하여, 제 1 기판 (150) 과 방진 유리 (352) 가 부착된 구조체로부터, TFT 기판 (10) 과 방진 유리 (352) 를 칩 형상으로 분단할 때에, 본 실시형태를 적용해도 상관없다.

또한, 제 1 기판 (150) 을 대향 기판 (20) 이 복수 구성된 기판으로 하고, 제 2 기판 (250) 을 제 1 기판 (150) 과 거의 동일한 크기의 대판인 방진 유리 (351) 로 하여, 제 1 기판 (150) 과 방진 유리 (351) 가 부착된 구조체로부터, 대향 기판 (20) 과 방진 유리 (351) 를 칩 형상으로 분단할 때에, 본 실시형태를 적용해도 상관없다. 이에 의해서도 본 실시형태와 동일한 효과를 얻을 수 있다.

또, 액정 장치는 상기 서술한 도시예에만 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지 변경을 부가할 수 있는 것은 물론이다. 예를 들어, 상기 서술한 액정 장치는 TFT (박막 트랜지스터) 등의 액티브 소자 (능동 소자) 를 이용한 액티브 매트릭스 방식의 액정 표시 모듈을 예로 들어 설명하였으나, 이에 한정되지 않고, TFD (박막 다이오드) 등의 액티브 소자 (능동 소자) 를 이용한 액티브 매트릭스 방식의 액정 표시 모듈이어도 상관없다.

또한, 본 실시형태에서는, 전기 광학 장치는, 액정 장치를 예로 들어 설명하 였으나, 본 발명은 이에 한정되지 않고, 일렉트로루미네선스 장치, 특히, 유기 일렉트로루미네선스 장치, 무기 일렉트로루미네선스 장치 등이나, 플라즈마 디스플레이 장치, FED (Field Emission Display) 장치, SED (Surface-Conduction Electron-Emitter Display) 장치, LED (발광 다이오드) 표시 장치, 전기 영동 표시장치, 박형의 브라운관 또는 액정 셔터 등을 이용한 소형 TV 를 이용한 장치 등의 각종 전기 광학 장치에 적용할 수 있다.

또한, 전기 광학 장치는 반도체 기판에 소자를 형성하는 표시용 디바이스, 예를 들어, LCOS (Liquid Crystal 0n Si1icon) 등이어도 상관없다. LCOS 에서는 소자 기판으로서 단결정 실리콘 기판을 이용하고, 화소나 주변 회로에 이용하는 스위칭 소자로서 트랜지스터를 단결정 실리콘 기판에 형성한다. 또한, 화소에는 반사형 화소 전극을 이용하고, 화소 전극의 하층에 화소의 각 소자를 형성한다.

또, 전기 광학 장치는 편측의 기판과 동일 층에, 한 쌍의 전극이 형성되는 표시용 디바이스, 예를 들어, IPS (In-Plane Switching) 나, 편측의 기판에서, 절연막을 통하여 한 쌍의 전극이 형성되는 표시용 디바이스 FFS (Fringe Field Switching) 등이어도 상관없다.

도 1 은 액정 패널의 구성을 개략적으로 나타내는 평면도.

도 2 는 도 1 중의 Ⅱ-Ⅱ 선을 따라 절단한 단면도.

도 3 은 제 1 기판과 제 2 기판이 부착되어 형성된 구조체의 평면도.

도 4 는 도 3 의 구조체의 제 2 기판의 X 방향의 분단 위치에, 스크라이브 라인을 형성한 상태를 나타내는 구조체의 부분 단면도.

도 5 는 도 4 의 구조체의 제 2 기판의 X 방향의 분단 위치에, 크랙을 형성한 상태를 나타내는 구조체의 부분 단면도.

도 6 은 도 5 의 구조체의 제 2 기판의 X 방향의 분단 위치에, 다이싱 라인을 형성한 상태를 나타내는 구조체의 부분 단면도.

도 7 은 도 6 의 구조체의 제 1 기판의 X 방향 및 Y 방향의 분단 위치에, 스크라이브 라인 및 크랙을 형성한 상태를 나타내는 구조체의 부분 단면도.

도 8 은 도 7 의 구조체로부터 액정 패널을 분단시킨 상태를 나타내는 단면도.

도 9 는 도 8 의 액정 패널을 실장 케이스에 수용하여, 액정 장치를 형성한 상태를 개략적으로 나타내는 단면도.

*부호의 설명*

1 … 액정 장치

20i … 단면

20t … 단면

100 … 액정 패널

120 … 배선

150 … 제 1 기판

250 … 제 2 기판

250f … 제 2 기판의 표면

250d … 다이싱 라인

250k … 구조체

250X … 스크라이브 라인

301 … X 방향의 분단 위치

302 … X 방향의 분단 위치

500 … 구조체

600 … 실장 케이스

601 … 수용실

Claims (4)

1. 제 1 기판과 제 2 기판을 부착시킨 후, 부착된 기판을 복수로 분단함으로써, 복수의 전기 광학 패널을 제조하는 전기 광학 장치의 제조 방법으로서,

   부착되어 있는 상기 제 1 기판과 상기 제 2 기판 중 적어도 일방의 기판의 분단 위치의 적어도 일부에, 스크라이브 라인을 형성하는 스크라이브 라인 형성 공정과,

   상기 스크라이브 라인을 형성한 상기 기판에 외력을 인가하여, 상기 기판을 당해 기판의 두께 방향으로 관통하는 크랙을 상기 스크라이브 라인을 따라 형성하는 크랙 형성 공정과,

   상기 스크라이브 라인 및 상기 크랙을 형성한 상기 기판에, 그 기판의 상기 스크라이브 라인을 형성한 면측으로부터, 상기 스크라이브 라인 및 상기 크랙을 따라, 설정한 깊이의 다이싱 라인을 형성하는 다이싱 라인 형성 공정을 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
2. 제 1 항에 있어서,

   상기 다이싱 라인의 깊이는, 상기 스크라이브 라인 및 상기 크랙을 형성한 상기 기판의 두께 미만인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
3. 제 2 항에 있어서,

   분단 후의 상기 전기 광학 패널을 실장 케이스에 수용하는 수용 공정을 구비하고,

   상기 다이싱 라인의 깊이는, 상기 실장 케이스의 상기 전기 광학 패널의 수용실에 있어서의, 분단 후의 상기 기판의 대향하는 각 단면이 맞닿는 부위에 대응하는 길이로 설정되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 제 1 기판에, 상기 전기 광학 패널의 배선이 구비되어 있으며,

   상기 제 2 기판에, 상기 다이싱 라인을 형성할 때, 상기 제 2 기판에 있어서의 상기 분단 위치의 적어도 일부는, 상기 제 1 기판의 상기 배선과 평면에서 본 상태에서 중합되는 위치인 것을 특징으로 하는 전기 광학 장치의 제조 방법.

Images