KR20100005644A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20100005644A
KR20100005644A KR1020080095303A KR20080095303A KR20100005644A KR 20100005644 A KR20100005644 A KR 20100005644A KR 1020080095303 A KR1020080095303 A KR 1020080095303A KR 20080095303 A KR20080095303 A KR 20080095303A KR 20100005644 A KR20100005644 A KR 20100005644A
Authority
KR
South Korea
Prior art keywords
wirings
liquid crystal
substrate
wires
display area
Prior art date
Application number
KR1020080095303A
Other languages
English (en)
Other versions
KR101024535B1 (ko
Inventor
김가경
황성수
김영식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN2008101871288A priority Critical patent/CN101625471B/zh
Priority to US12/318,268 priority patent/US8325311B2/en
Publication of KR20100005644A publication Critical patent/KR20100005644A/ko
Application granted granted Critical
Publication of KR101024535B1 publication Critical patent/KR101024535B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 다수의 게이트 배선과 다수의 데이터 배선이 교차하여 다수의 화소영역을 정의하고, 상기 다수의 각 화소영역마다 박막트랜지스터 및 상기 박막트랜지스터와 연결된 화소전극이 형성된 표시영역과, 상기 표시영역 외측으로 비표시영역이 구비된 제 1 기판과; 각각이 제 1 폭을 가지며, 상기 제 1 기판의 비표시영역의 씰패턴이 형성되는 제 1 영역에 대응하여 상기 제 1 폭과 갖거나 이보다 큰 제 1 간격을 가지며 이격하는 제 1 배선 및 제 2 배선과; 각각이 상기 제 1 폭을 가지며, 상기 제 1 영역을 제외한 상기 비표시영역의 제 2 영역에 대응하여 상기 제 1 간격보다 작은 제 2 간격을 가지며 형성된 제 3 배선 및 제 4 배선과; 상기 제 1 기판의 표시영역의 각 화소에 대응하여 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과, 상기 각 컬러필터 패턴의 경계 및 상기 비표시영역에 대응하여 구비된 블랙매트릭스와, 상기 컬러필터층을 덮으며 형성된 공통전극을 포함하는 제 2 기판과; 상기 제 1 기판과 제 2 기판의 사이의 상기 제 1 영역에 대응하여 형성된 UV경화성의 씰패턴과; 상기 제 1, 2 기판 사이에 상기 씰패턴 내측으로 개재된 액정층을 포함하는 액정표시장치를 제공한다.
UV경화, 씰패턴, 액정적하진공합착, 소형모델, 액정표시장치

Description

액정표시장치{Liquid Crystal Display Device}
본 발명은 액정표시장치에 관한 것으로, 좀 더 상세하게는 액정적하 진공합착 장치에 의한 UV광 조사가 원활하게 이루어져 씰패턴의 경화가 안정적으로 진행될 수 있는 액정표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)의 필요성이 대두되었다.
이러한 평판표시장치는 스스로 빛을 발하느냐 그렇지 못하냐에 따라 나눌 수 있는데, 스스로 빛을 발하여 화상을 표시하는 것을 발광형 표시장치라 하고, 그렇지 못하고 외부의 광원을 이용하여 화상을 표시하는 것을 수광형 표시장치라고 한다. 발광형 표시장치로는 플라즈마 표시장치(plasma display panel)와 전계 방출 표시장치(field emission display), 전계발광 표시장치(electro luminescence display) 등이 있으며, 수광형 표시 장치로는 액정표시장치(liquid crystal display)가 있다.
이중 액정표시장치가 해상도, 컬러표시, 화질 등이 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
액정표시장치는 전극이 각각 형성되어 있는 두 기판을 서로 대향하도록 배치하고, 두 기판 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직여 빛의 투과율을 조절하여 화상을 표현하는 장치이다.
이러한 액정표시장치용 액정패널은 화소전극과 스위칭 소자인 박막 트랜지스터가 각 화소별로 형성되는 어레이 기판을 제조하는 공정과 상기 어레이 기판과 대향되어 공통전극 및 적, 녹, 청색의 컬러가 각 화소에 대응하여 형성되는 되어 있는 컬러필터 기판을 제조하는 공정과 상기 두 공정을 통해 제작된 어레이 기판과 컬러필터 기판 사이에 액정을 주입한 후, 합착하는 일련의 공정을 진행하여 완성된다.
액정패널 제조공정은 셀 공정이라고 칭하며, 상기 셀 공정은 박막 트랜지스터가 배열된 어레이 기판과 컬러필터가 형성된 컬러필터 기판에 액정을 한 방향으로 배향시키기 위한 배향공정과 두 기판을 합착시켜 일정한 갭(Gap)을 유지시키기 위한 셀 갭(cell gap) 형성공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있다.
이러한 셀 공정에서는 씰패턴을 형성하고 합착한 후, 진공 및 모세관 현상을 통해 액정주입을 진행하게 되는데, 이러한 액정주입 방식은 10시간 이상의 공정시 간이 요구되는 바, 이를 개선시키고자 빠른 시간내에 액정층 형성과 합착을 동시에 진행시킬 수 있는 액정적하 진공 합착 장치가 개발되어 새로운 방법으로 진행하게 되었다.
즉, 이러한 액정적하 진공 합착 장치를 이용하여 UV경화성 실란트로써 씰 패턴이 형성된 어레이 기판과 컬러필터 기판을 서로 대향시킨 후, 상기 두 기판을 합착 전에 액정을 진공의 분위기에서 어레이 기판 또는 컬러필터 기판 중 하나의 기판에 적정량 디스펜싱하고, 합착 정렬하여 진공합착과 동시에 상기 씰 패턴에 UV를 조사하여 경화시켜 원판 액정패널을 완성하고, 이렇게 완성된 원판 액정패널을 절단함으로써 단위 액정패널을 빠른 시간내에 완성할 수 있게 되었다.
전술한 바와 같이 액정적하 진공합착 장치를 이용하여 제조된 액정패널에는 액정주입을 위한 주입구가 필요 없음으로 주입구 없이 씰 패턴이 끊김없이 형성된 것이 특징이다.
도 1은 액정적하 진공 합착 공정을 포함하는 셀 공정을 진행하여 완성된 액정표시장치용 액정패널의 개략적인 평면도이며, 도 2는 상기 도 1의 A부분을 확대 도시한 평면도이며, 도 3은 도 2를 Ⅲ-Ⅲ를 따라 절단한 단면도이다.
도시한 바와 같이, 액정표시장치용 액정패널(1)에 있어, 어레이 기판(10)의 비표시영역(NA)에는 외부회로를 연결하는 다수의 게이트 패드(42) 및 데이터 패드(47)와 이들과 각각 연결된 게이트 및 데이터 링크 배선(43, 48)이 형성되어 있다.
표시영역(AA)에는 상기 각각의 게이트 패드(42)와 상기 게이트 링크 배 선(43)을 통해 연결되며 가로 방향으로 연장하는 다수의 게이트 배선(12)과, 상기 각각의 데이터 패드(47)와 상기 데이터 링크 배선(48)과 연결되어 세로방향으로 연장하는 데이터 배선(22)이 서로 교차하여 다수의 화소영역(P)을 정의하며 형성되고 있다. 또한, 상기 두 배선(12, 22)이 교차하는 부근에 박막트랜지스터(Tr)가 각각 형성되어 있다. 이때, 상기 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(미도시)과 연결되며 화소전극(40)이 형성되어 있다.
또한, 전술한 구조를 갖는 어레이 기판(10)에 대향하며 컬러필터 기판(50)이 형성되어 있다. 상기 컬러필터 기판(50)에는 상기 각 화소영역(P)에 대응되며 순차 반복적으로 구비된 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층(54)과 상기 각 컬러필터 패턴과 패턴 사이에 상기 어레이 기판(10)의 게이트 배선(12) 및 데이터 배선(22)과 상기 표시영역(AA) 외각을 둘러싸는 비표시영역(NA)에 대응하여 블랙매트릭스(52)가 형성되어 있으며, 전면에 공통전극(57)이 형성되어 있다.
또한, 상기 어레이 기판(10)과 컬러필터 기판(10, 50) 사이에 액정층(미도시)이 개재되고 있으며, 상기 두 기판(10, 50)이 대응하는 테두리의 비표시영역(NA)에 위치하며 끊김없이 이어지며 씰패턴(70)이 구성되어 있다.
한편, 표시영역(AA) 외각의 게이트 및 데이터 패드(42, 47)가 형성되지 않는 비표시영역(NA)에 대응되는 어레이 기판(10)에는 액정패널(1) 구동에 필요한 내부 회로 배선(이하 구동배선(17)이라 칭함) 예를들면 인버젼을 위한 전압인 Vcom 전압을 인가하기 위한 배선인 Vcom 배선 또는 게이트 오프(off) 전압이며 스토리지 커패시 터 구동을 위한 전압인 Vgl 전압을 인가하기 위한 배선인 Vgl 배선 등의 몇 개의 구동배선(17)이 상기 구동배선(17)의 폭만큼 또는 이보다 큰폭의 이격간격을 가지며 형성되어 있으며, 상기 구동배선(17)과 일부 중첩하며, 그 상부로 접착제인 실란트(sealant)로써 씰패턴(70)이 형성되어 있다.
이렇게 상기 구동배선(17)을 충분한 이격간격을 갖도록 형성한 이유는, UV 경화성 실란트(sealant)로 형성된 상기 씰패턴(70)은 적정 파장을 갖는 UV광을 적정시간동안 조사함으로써 경화되는데, 최소한 상기 씰패턴(70)에 조사되는 UV광을 가리는 부분(도면상에서는 구동배선(17))이 50% 이하가 되어야 씰 패턴(70) 전체에 조사되는 UV광이 고르게 반응하여 씰 경화가 고르게 이루어지기 때문이다. 액정적하 진공 합착 장치를 이용하는 경우, 씰패턴(70) 경화를 위한 UV광의 조사는 어레이 기판(10)의 하부에서 이루어지게 된다. 이는 컬러필터 기판(50)에 있어서는 상기 씰패턴(70)에 대응하는 부분에는 블랙매트릭스(52)가 형성되어 있으며, 상기 블랙매트릭스(52)는 UV광을 투과시키지 않기 때문이다.
한편, 이러한 구성을 갖는 액정패널과 이의 하부에 광원으로 이용되는 백라이트를 배치하고, 그리고 액정패널 외곽에 위치하며 액정패널을 구동시키기 위한 구동부를 구비함으로써 액정표시장치가 완성된다.
통상적으로 상기 구동부는 구동회로기판(printed circuit board : PCB)에 구현되며, 이러한 구동회로기판은 상기 액정패널의 게이트 배선과 연결되는 게이트 구동회로기판과 데이터 배선과 연결되는 데이터 구동회로기판으로 나뉜다. 또한 이 들 각각의 구동회로기판은, 액정패널의 일측면에 형성되며 상기 게이트 배선과 연결된 된 게이트 패드부와, 통상적으로 상기 게이트 패드가 형성된 일측면과 직교하는 상측면에 형성되며 데이터 배선과 연결된 데이터 패드부 각각에 테이프 캐리어 패키지 (tape carrier package : TCP) 형태 또는 FPC를 통해 실장되고 있다.
하지만, 최근에는 전술한 구조를 갖는 액정표시장치가 TV 또는 모니터 뿐만 아니라 휴대폰, PDA 등 개인 휴대용 전자기기에도 활발하게 적용되고 있다. 이렇게 개인 휴대용 전자기기에 사용되는 소형 모델의 액정표시장치의 경우 개인 휴대품 특성상 표시영역은 넓게 그리고 표시영역 이외의 비표시영역은 가능한 작게 형성하는 것이 요구되고 있다. 따라서 개인 휴대용 전자기기에 이용되는 액정표시장치는 게이트 및 데이터 패드부를 각각 형성하지 않고 하나의 패드부에 게이트 및 데이터 배선 각각과 연결되는 게이트 및 데이터 패드를 형성하고 있다.
하지만, 상기 액정적하 진공 합착 장치를 이용하여 액정패널을 형성하는 공정에 있어 표시영역 외부의 비표시영역이 충분한 큰 면적을 가지며, 상기 비표시영역에 몇 개의 구동배선만이 구비되는 TV 또는 모니터에 이용되는 액정패널에 대해서는 문제되지 않지만, 표시영역 외측의 비표시영역이 매우 작은 면적을 갖는 개인용 휴대기기에 이용되는 소형 모델의 액정패널에 대해서는 상기 씰 패턴의 경화 문제가 있다.
도 4는 소형 액정표시장치에 있어, 게이트 링크 배선이 형성된 비표시영역을 확대 도시한 평면도이며, 도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 도면부호는 도 1과 동일한 구성요소에 대해 서는 동일한 도면부호를 부여하였다.
도시한 바와 같이, 소형 모델의 액정표시장치(1)에는 게이트 및 데이터 패드(미도시)가 각각 형성되는 게이트 패드부(미도시) 및 데이트 패드부(미도시)가 하나의 패드부로 합쳐져 액정표시장치(1)의 일측에만 형성되고 있으므로 통상 게이트 패드(미도시)와 연결되는 게이트 링크 배선(43) 또는 데이터 패드(미도시)와 연결되는 데이터 링크 배선(미도시)이 상기 패드부(미도시)가 형성된 비표시영역(미도시)과 수직하게 위치하는 비표시영역(NA)에 형성되고 있다. 도면에서는 일례로 게이트 링크 배선(43)이 형성되고 있음을 보이고 있다. 이때, 상기 게이트 링크 배선(43)은 통상 화소영역(미도시)의 개수만큼이 형성되고 있다.
한편, 화소영역(미도시)의 개수만큼 게이트 링크 배선(43)을 상기 비표시영역(NA)에 형성하기 위해서는 통상 6㎛ 내지 10㎛정도의 폭을 갖는 상기 게이트 링크 배선(43)간의 이격간격(d1)을 상기 게이트 링크 배선(43)의 폭보다도 작은 폭인 2㎛ 내지 4㎛ 정도가 되도록 배치해야 한다.
하지만, 이 경우, 상기 게이트 링크 배선(43)간의 쇼트 문제가 발생할 수도 있으며, 그 이격간격(d1)이 너무 좁아 상기 씰패턴(70)에 조사되는 UV광은 그 전체 면적의 50% 미만으로 조사가 이루어지게 된다. 이 경우 씰패턴(70)의 미경화가 발생하고, 이렇게 미경화된 씰패턴(70)이 액정층과 접촉하게 되면 액정을 오염시키거나 또는 액정적하 진공 합착이 완료된 액정패널을 다음 공정으로 이동시에 밀림 등이 발생하여 합착 불량등을 초래하고 있는 실정이다.
상기 문제점을 해결하기 위하여, 본 발명에서는 비표시영역의 면적 증가없이 씰패턴에 대응되는 부분에 대해서는 배선의 상기 배선의 폭과 갖거나 이보다 큰 이격간격을 갖도록 구성함으로써 액정적하 진공합착 장치를 이용하여 패널의 제조단계를 진행해도 UV광에 의해 씰패턴의 가경화가 고르게 진행될 수 있는 소형 모델 액정표시장치를 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명의 일 실시예에 따른 액정표시장치는, 다수의 게이트 배선과 다수의 데이터 배선이 교차하여 다수의 화소영역을 정의하고, 상기 다수의 각 화소영역마다 박막트랜지스터 및 상기 박막트랜지스터와 연결된 화소전극이 형성된 표시영역과, 상기 표시영역 외측으로 비표시영역이 구비된 제 1 기판과; 각각이 제 1 폭을 가지며, 상기 제 1 기판의 비표시영역의 씰패턴이 형성되는 제 1 영역에 대응하여 상기 제 1 폭과 갖거나 이보다 큰 제 1 간격을 가지며 이격하는 제 1 배선 및 제 2 배선과; 각각이 상기 제 1 폭을 가지며, 상기 제 1 영역을 제외한 상기 비표시영역의 제 2 영역에 대응하여 상기 제 1 간격보다 작은 제 2 간격을 가지며 형성된 제 3 배선 및 제 4 배선과; 상기 제 1 기판의 표시영역의 각 화소에 대응하여 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과, 상기 각 컬러필터 패턴의 경계 및 상기 비표시영역에 대응하여 구비된 블랙매트릭스와, 상기 컬러필터층을 덮으며 형성된 공통전극을 포함하는 제 2 기판과; 상기 제 1 기판과 제 2 기판의 사이의 상기 제 1 영역에 대응하여 형성된 UV경화성의 씰패턴과; 상기 제 1, 2 기판 사이에 상기 씰패턴 내측으로 개재된 액정층을 포함한다.
상기 제 2 간격은 그 최소값이 서로 동일한 층에 형성되며 서로 이웃하는 상기 제 3 및 4 배선간에 쇼트가 발생하지 않도록 하는 이격간격인 것이 특징이다.
상기 제 1, 2, 3, 4 배선은 모두 동일한 층에 형성되는 것이 특징이다.
또한, 절연막을 개재하여 상기 제 1 및 3 배선은 상기 절연막 하부에, 상기 제 2 및 제 4 배선 상기 절연막의 상부에 서로 엇갈리며 동일층에 서로 이웃하는 배선간의 이격영역의 중앙부에 위치하도록 이중층 구조로 형성된 것이 특징이다.
상기 제 1, 2, 3 및 4 배선은 상기 게이트 배선과 연결되는 게이트 링크 배선이거나 또는 상기 데이터 배선과 연결되는 데이터 링크 배선인 것이 특징이다.
상기 제 1 폭은 6㎛ 내지 10㎛인 것이 특징이다.
본 발명의 또 다른 실시예에 따른 액정표시장치는, 다수의 게이트 배선과 다수의 데이터 배선이 교차하여 다수의 화소영역을 정의하고, 상기 다수의 각 화소영역마다 박막트랜지스터 및 상기 박막트랜지스터와 연결된 화소전극이 형성된 표시영역과, 상기 표시영역 외측으로 비표시영역이 구비된 제 1 기판과; 각각이 제 1 폭을 가지며, 상기 제 1 기판의 비표시영역의 씰패턴이 형성되는 제 1 영역에 대응하여 상기 제 1 폭과 갖거나 이보다 큰 제 1 간격을 가지며 이격하는 다수의 제 1 배선과; 각각이 상기 제 1 폭을 가지며, 상기 제 1 영역을 제외한 상기 비표시영역 의 제 2 영역에 대응하여 상기 제 1 간격보다 작은 제 2 간격을 가지며 제 1 절연막을 개재하여 그 하부 및 상부로 서로 교대하며 형성된 다수의 제 2 배선 및 제 3 배선과; 상기 제 1 기판의 표시영역의 각 화소에 대응하여 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과, 상기 각 컬러필터 패턴의 경계 및 상기 비표시영역에 대응하여 구비된 블랙매트릭스와, 상기 컬러필터층을 덮으며 형성된 공통전극을 포함하는 제 2 기판과; 상기 제 1 기판과 제 2 기판의 사이의 상기 제 1 영역에 대응하여 형성된 UV경화성의 씰패턴과; 상기 제 1, 2 기판 사이에 상기 씰패턴 내측으로 개재된 액정층을 포함한다.
상기 다수의 제 3 배선은 상기 제 1 기판 또는 상기 제 1 절연막 상에 형성된 것이 특징이며, 이때, 상기 제 1, 2 및 3 배선은 상기 게이트 배선과 연결되는 게이트 링크 배선이거나 또는 상기 데이터 배선과 연결되는 데이터 링크 배선인 것이 특징이다.
상기 제 1 폭은 6㎛ 내지 10㎛인 것이 바람직하다.
또한, 상기 제 1 절연막 상부로 형성된 다수의 제 3 배선 상부로 제 2 절연막이 더욱 개재되며, 상기 제 2 절연막 상부로 다수의 제 4 배선이 이격하며 형성된 것이 특징이며, 상기 다수의 제 3 배선은 상기 제 1 기판, 상기 제 1 절연막 및 상기 제 2 절연막 중 어느 하나의 상부에 형성된 것이 특징이다.
전술한 바와 같이, 본 발명에 따른 액정표시장치용 액정패널은 어레이 기판 에 있어 씰 패턴에 대응하는 부분에 위치하는 배선은 그 제 1 이격간격을 상기 배선의 폭과 같거나 이 보다 큰값을 갖도록 형성하고, 상기 씰패턴이 형성되지 않는 비표시영역에 있어서는 상기 제 1 이격간격보다 작게 쇼트가 발생하지 않을 정도의 이격간격을 갖도록 구성함으로써 액정적하 진공 합착 장치를 이용하여 제작이 가능하도록 하는 동시에 상기 씰패턴의 UV경화가 원활하게 이루어지도록 하는 장점을 갖는다.
액정적하 진공 합착 장치를 이용하여 제조함으로써 액정층 형성시간을 단축함으로써 생산성을 향상시키는 효과가 있다.
또한 씰패턴이 UV경화가 원할히 이루어짐으로써 이의 미경화에 의해 발생하는 액정 오염 또는 밀림 등의 문제가 발생하지 않음으로 생산 수율을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
<제 1 실시예>
도 6은 본 발명에 따른 소형 모델의 액정표시장치를 개략적으로 나타낸 평면도이다.
도시한 바와 같이, 본 발명에 따른 소형 모델의 액정표시장치(101)는 화상을 구현하는 표시영역(AA)과, 상기 표시영역(AA)을 둘러싸는 비표시영역(NA)으로 각각 구분된 컬러필터 기판(150) 및 어레이 기판(110)과, 상기 컬러필터 기판(150) 및 어레이 기판(110)의 이격된 사이 공간에 개재된 액정층(미도시)을 포함하여 구성된다. 상기 컬러필터 기판(150) 및 어레이 기판(110)과 액정층(미도시)을 포함하여 액정패널이라 한다.
상기 컬러필터 기판(150)의 하부 내측면에는 비표시영역(NA)에 대응하여 백라이트 유닛(미도시)으로부터 입사되는 빛을 차폐하는 블랙매트릭스(미도시)와, 상기 표시영역(AA)에 대응하여 화소영역(P) 별로 순차 반복하는 적, 녹, 청의 컬러필터 패턴을 포함하는 컬러필터층(미도시)과, 상기 컬러필터층(미도시) 하부의 전면으로 공통전극(미도시)이 차례로 구성되고 있다.
한편, 상기 어레이 기판(110) 상의 표시영역(AA)에는 일 방향으로 스캔 신호를 인가받는 다수의 게이트 배선(120)과, 상기 다수의 게이트 배선(120)과 수직 교차하여 다수의 화소영역(P)을 정의하며, 데이터 신호를 인가받는 다수의 데이터 배선(130)과, 상기 다수의 게이트 및 데이터 배선(120, 130)의 교차지점에 각각 대응 구성된 다수의 박막트랜지스터(Tr)와, 상기 다수의 박막트랜지스터(Tr)의 드레인 전극(미도시)과 일대일 대응하며 연결된 다수의 화소전극(140)이 구성되고 있다. 이때 상기 박막트랜지스터(Tr)는 게이트 전극(미도시)과, 게이트 절연막(미도시)과, 액티브층(미도시)과 오믹콘택층(미도시)으로 구성된 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(미도시)이 순차 적층된 형태로 구성되고 있다. 또한 상기 박막트랜지스터(Tr)를 덮으며 상기 박막트랜지스터(Tr)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(미도시)을 갖는 보호층(미도시)이 형성되고 있으 며, 상기 화소전극(140)은 상기 보호층(미도시) 상부로 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(미도시)과 접촉하며 형성되고 있다.
또한, 상기 어레이 기판(110) 상의 비표시영역(NA) 중 패드부(PA)에는 표시영역(AA)에 대응된 다수의 게이트 배선(120)과 다수의 데이터 배선(130)과 각각 게이트 및 데이터 링크 배선(121, 131)에 의해 연결되며, 구동 IC(135)로부터의 스캔 신호와 데이터 신호를 각각 인가받는 게이트 및 데이터 패드(미도시)가 형성되어 있으며, 상기 데이터 패드(미도시)와 연결된 데이터 링크 배선(131)과, 상기 게이트 패드(미도시)와 연결된 게이트 링크 배선(121)이 일부 형성되어 있다. 또한 상기 게이트 및 데이터 패드(미도시)와 중첩하여 상기 구동 IC(135)가 형성되어 있다. 또한 상기 패드부(PA)에는 상기 구동 IC(135)와 연결되며 외부의 구동회로기판(미도시)과 연결시키기 위한 FPC(190)와 접촉하며 다수의 연결패드(175)가 구성되어 있으며, 상기 FPC(191)에는 상기 구동회로기판(미도시)과 연결을 위한 커넥터(192)가 구비되고 있다.
또한, 상기 연결패드(175)를 포함하는 상기 구동 IC(135)와 이격된 양측으로는 게이트 링크배선(121) 및 데이터 링크배선(131)으로 게이트, 데이터의 전압 및 신호 파형을 각각 검사하는 제 1 및 제 2 검사 패드(143, 145)가 더욱 구성되어 있다.
또한, 상기 패드부(PA)와 일 끝부분이 교차하는 표시영역(AA) 좌우측의 비표시영역(NA)에는 상기 패드부(PA)에서 연장하는 다수의 게이트 링크 배선(121)이 제 1 간격 또는 제 2 간격 이격하며 형성되어 있다. 이때 상기 게이트 링크 배선(121) 이 형성된 비표시영역(NA)의 구조에 대해서는 추후 이 부분을 확대한 도면과 단면도를 통해 더욱 상세히 설명한다.
한편, 상기 비표시영역(NA)의 가장자리를 따라 상기 FPC(190)를 통해 외부의 공통 전압발생부(미도시)로부터의 공통 신호를 액정 패널의 네 모퉁이에 각각 위치하는 다수의 도통수단(186)을 통해 컬러필터 기판(150)의 전면에 구성된 공통전극(미도시)에 인가하는 공통전압배선(147)이 위치하고 있다. 이때, 상기 도통수단(186)은 은(Ag) 도트가 이용될 수 있다.
또한, 상기 표시영역(AA)을 테두리하며 형성된 비표시영역(NA)에 있어서는 상기 어레이 기판(110)과 컬러필터 기판(150)이 일정간격을 갖도록 고정시키기 위해 끊김없이 소정폭을 갖는 씰패턴(190)이 형성되어 있으며, 상기 씰패턴(190)의 내측으로 상기 어레이 기판(110)과 컬러필터 기판(150) 사이에는 액정층(미도시)이 개재되어 있다.
전술한 소형 모델 액정표시장치(101)는 공통전극(미도시)에 인가된 공통전압과 드라이브 IC(135)를 통해 선택기간에 박막트랜지스터(Tr)를 통해 화소전극(140)으로 인가된 데이터 신호 간의 전위차에 의해 액정의 분자배열을 변화시키게 되고, 이러한 액정의 분자배열에 따라 액정층(미도시)을 투과하는 빛의 양을 조절하여 영상을 구현하게 된다.
전술한 구성을 갖는 소형 모델 액정표시장치(101)의 특징은 상기 패드부(PA)와 연결되는 표시영역(AA) 양측의 비표시영역(NA)의 구성에 있으며, 이러한 비표시영역(NA)의 확대도와 단면도를 통해 상세히 설명한다.
도 7은 도 6의 B영역을 확대도시한 확대도이며, 도 8은 도 7을 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 비표시영역(NA) 중 씰패턴이 형성되는 부분은 씰영역(SA)이라 정의하고, 상기 씰영역 이외의 비표시영역은 도면부호 NAS를 부여하였다.
도시한 바와 같이, 어레이 기판(110)에 있어 패드부를 포함하지 않는 비표시영역(NA)에는 다수의 게이트 링크 배선(121a, 121b, 121c, 121d)과 구동배선(미도시)이 형성되고 있다. 상기 다수의 게이트 링크 배선(121a, 121b, 121c, 121d)은 데이터 링크 배선(미도시)이 될 수도 있다. 이때 본 발명의 가장 특징적인 것으로 상기 다수의 게이트 링크 배선(121a, 121b, 121c, 121d) 및 구동배선(미도시)은 상기 씰패턴(190)이 형성되는 씰영역(SA)과 그 외의 비표시영역(NSA)에서 그 이격간격을 달리하며 형성되고 있다는 것이다. 또한, 상기 다수의 게이트 링크 배선(121a, 121b, 121c, 121d)과 구동배선(미도시)은 제 1 절연막(125)을 개재하여 그 층을 달리하여 상하로 엇갈리도록 형성되고 있는 것이 특징이다.
비표시영역(NA) 전체에 대해 상기 게이트 링크 배선(121a, 121b, 121c, 121d)에 대해 번호를 순차적으로 부여하였을 경우, 상기 어레이 기판(110)상에는 홀수의 게이트 링크 배선(121a, 121c)이 형성(설명의 편의를 위해 일례로서 홀수의 게이트 링크 배선이 형성되었다고 가정함)되고 있으며, 그 상부로 상기 제 1 절연막(125)이 상기 비표시영역(NA) 전면에 형성되어 있다. 또한, 상기 제 1 절연막(125) 위로 그 하부의 서로 이웃하는 두 개의 홀수의 게이트 링크 배선(121a, 121c)간의 이격간격의 각 중앙부에 대응하여 짝수의 게이트 링크 배선(121b, 121d) 이 형성되고 있다. 이때 설명의 편의를 위해 기판(110) 상에 형성된 홀수의 게이트 링크 배선(121a, 121c) 각각을 제 1 게이트 링크 배선(121a) 및 제 3 게이트 링크 배선(121c)이라 정의하며, 상기 제 1 절연막(125)에 형성된 짝수의 게이트 링크배선(121b, 121d) 각각을 제 2 게이트 링크 배선(121b) 및 제 4 게이트 링크 배선(121d)이라 정의한다.
이때, 씰영역(SA)에 있어서는 상기 어레이 기판(110) 상에 서로 이웃하는 제 3 게이트 링크 배선(121c)간 및 상기 제 1 절연막(125) 상에 서로 이웃하는 제 4 게이트 링크 배선(121d)간은 모두 동일하게 제 1 이격간격(a)을 가지며 형성되고 있으며, 그 외의 영역(NSA)에 있어서는 상기 어레이 기판(110) 상에 서로 이웃하는 제 1 게이트 링크 배선(121a)간 및 상기 제 1 절연막(125) 상에 서로 이웃하는 제 2 게이트 링크 배선(121b)간은 상기 제 1 이격간격(a)보다 작은 제 2 이격간격(b)을 가지며 형성되고 있는 것이 특징이다. 이때, 상기 제 1 이격간격(a)은 그 최소값이 상기 각각의 게이트 링크 배선(121a, 121b, 121c, 121d)의 폭(w)의 2배 이상(a ≥ 2ㅧ w)이 되는 것이 특징이며, 상기 제 2 이격간격(b)은 그 최소값이 상기 게이트 링크 배선의 폭(w)에 관계없이 서로 동일한 층에서 이웃하는 게이트 링크 배선(121a, 121b, 121c, 121d) 간에 쇼트가 발생하지 않을 정도 즉, 제조 공정상 패터닝의 오차범위인 3㎛ 내지 4㎛ 정도의 크기를 갖도록 형성되어도 무방하다.
한편, 설명의 편의를 위해 상기 씰영역(SA)에서 서로 그 층을 달리하여 이웃하는 제 3 및 제 4 게이트 링크 배선(121c, 121d)간의 이격간격을 제 3 이격간격(c)이라 정의하고, 상기 씰패턴(190)이 형성되지 않는 비표시영역(NSA)에서의 서 로 그 층을 달리하여 이웃하는 제 1 및 제 2 게이트 링크 배선(121a, 121b)간의 이격간격을 제 4 이격간격(d)이라 정의하면, 상기 제 3 이격간격(c)은 상기 게이트 링크 배선의 폭(w)과 같거나 이보다 큰 값(c ≥ w)을 갖는 것이 특징이다. 통상적으로 게이트 링크 배선(121a, 121b, 121c, 121d)을 포함하는 배선의 폭(w)은 6㎛ 내지 10㎛정도가 되므로 이를 반영하면 상기 제 3 이격간격(c)은 그 최소 폭이 6㎛ 내지 10㎛가 된다. 이 경우 씰영역(SA)에 있어서는 전술한 구조에 의해 상기 씰패턴(190)의 단위 면적에 대해 최소한 50%이상으로 UV광이 조사됨을 알 수 있으며, 따라서 UV광 조사에 의해 경화가 적절히 이루어지게 된다.
한편, 씰영역(SA)을 제외한 비표시영역(NSA)에 있어서는 UV광이 조사되는 것에 영향을 받는 구성요소가 없으므로 상기 제 4 이격간격(d)은 상기 제 3 이격간격(c)보다 작게 형성하여 게이트 링크 배선(121a, 121b)간의 이격간격을 최소화하는 것이 바람직하다. 이 경우 상기 제 4 이격간격(d)은 0의 값을 가질 수도 있다. 즉, 층을 달리하여 형성되는 서로 이웃한 게이트 링크 배선(121a, 121b) 간에는 그 일부가 소정폭 중첩되어 형성될 수도 있다. 하지만 이 경우 서로 중첩하는 부분에서 기생 커패시터가 형성되기 때문에 이를 방지하기 위해서는 일치하거나 또는 소정간격 이격하여 형성하는 것이 바람직하다. 이는 동일한 층에 형성되는 제 1 게이트 링크 배선(121a)간 또는 제 2 게이트 링크 배선(121b)간 이격간격인 제 2 이격간격(b)에 의해 조절될 수 있다. 즉, 상기 제 2 이격간격(b)을 상기 게이트 링크 배선의 폭(w) 정도의 크기를 갖도록 할 경우(b = w) 상기 층을 달리하여 이웃하는 상기 제 1 및 제 2 게이트 링크 배선(121a, 121b)간에는 이격간격이 0(d = 0)이 됨 을 알 수 있으며, 이 보다 작은 값을 가지면 중첩됨을 알 수 있다.
이러한 구성을 갖는 어레이 기판(110)에 있어 도면에 나타나지 않았지만, 상기 게이트 링크 배선(121a, 121b, 121c, 121d) 중 기판(110) 상에 형성된 홀수의 제 1 및 제 3 게이트 링크 배선(121a, 121c)은 상기 게이트 배선(미도시)과 직접 연결되지만, 상기 제 1 절연막(125) 상부에 형성된 짝수의 제 2 및 제 4 게이트 링크 배선(121b, 121d)은 상기 기판(110) 상에 형성된 게이트 배선(도 6의 120)과 상기 제 1 절연막(125)에 상기 게이트 배선(도 6의 120)의 일끝단을 노출시키며 구성된 다수의 링크 콘택홀(미도시)을 통해 접촉함으로써 상기 게이트 배선(도 6의 120)과 연결되게 된다. 이 경우 상기 제 1 절연막(125)은 표시영역(미도시)에 있어 상기 게이트 전극(미도시)을 덮으며 형성된 상기 게이트 절연막(미도시)이 된다. 또한 상기 짝수의 게이트 링크 배선(121b, 121d) 상부에는 제 2 절연막(127)이 형성됨을 보이고 있으며, 이때 상기 제 2 절연막(127)은 표시영역(도 6의 AA)에 있어 상기 박막트랜지스터(도 6의 Tr)를 덮으며 상기 화소전극(도 6의 140) 하부로 형성되는 보호층(미도시)이 된다.
한편, 전술한 구조를 갖는 소형 모델 액정표시장치(101)의 어레이 기판(110)에 대향하여 구비된 컬러필터 기판(150)의 상기 비표시영역(NA)에 대응해서는 블랙매트릭스(153)가 형성되어 있으며, 상기 블랙매트릭스(153)를 덮으며 공통전극(155)이 형성되어 있으며, 상기 공통전극(153)이 상기 씰패턴(190)과 접촉하며 구성됨으로써 본 발명에 따른 소형 모델 액정표시장치(101)를 이루고 있다.
한편, 본 발명의 특징적인 구성을 도 6, 7 및 8을 참조하여 다시 한번 정리 하면, 어레이 기판(110)의 패드부(PA)를 제외한 비표시영역(NA)에 있어, 상기 게이트 링크 배선(121a, 121b, 121c, 121d) 간의 이격간격을 좁게 형성하면 좁게 형성할수록 비표시영역(NA)의 폭을 작게 형성할 수 있으므로 이를 반영하여, 게이트 링크 배선(121a, 121b, 121c, 121d)을 그 층을 달리하여 서로 다른 2개의 층에 형성한 것이 제 1 특징이다.
또한, 전술한 제 1 특징에 부가하여, 씰영역(SA)을 제외한 비표시영역(NSA)에 있어서는 서로 동일층에 이웃하며 형성된 상기 제 1 게이트 링크 배선(121a)간 또는 제 2 게이트 링크 배선(121b)간의 제 2 이격간격(b)을 쇼트 발생이 발생하지 않는 범위에서 최대한으로 작게 형성하고, 씰패턴(190)이 형성되는 씰영역(SA)에 있어서는 액정적하 진공합착 장치를 이용하여 액정패널 제조 시 요구되는 씰패턴(190)의 UV 경화 진행을 원활하게 이루도록 하기 위해 층을 달리하여 서로 이웃하는 제 3 및 제 4 게이트 링크 배선(121c, 121d)간의 제 3 이격간격(c)을 상기 게이트 링크 배선의 폭(w)과 같거나 이보다 큰값을 갖도록 구성(c ≥ w)한 것이 제 2 특징이다.
또한, 전술한 제 1 실시예에 있어서는 상기 게이트 링크 배선이 서로 다른 2개의 층에 형성된 것을 일례로 보이고 있지만, 상기 게이트 링크 배선이 단일층 구조를 이루는 경우에도 씰영역과 그 외의 비표시영역에 있어 게이트 링크 배선간의 이격간격을 달리하여 형성할 수 있음은 자명하다.
<제 2 실시예>
본 발명의 제 2 실시예에 따른 전체 평면도는 제 1 실시예를 도시한 도 6과 동일하므로 이를 별도로 제시하지 않았으며, 그 설명 또한 제 1 실시예에 상세히 언급하였으므로 생략하며, 차별점이 있는 씰패턴 영역에서의 게이트 및 데이터 배선의 구조에 대해서만 도 7과 같이 도 6의 B영역을 확대 도시한 도면을 참조하여 설명한다. 이때 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다.
도 9는 본 발명의 제 2 실시예에 따른 평면도로서 도 7과 같이 도 6의 B영역을 확대 도시한 확대도이며, 도 10은 도 9를 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 어레이 기판(210)에 있어, 패드부를 포함하지 않는 비표시영역(NA)에는 다수의 게이트 링크 배선(222a, 222b, 222c)과 구동배선(미도시)이 형성되고 있다. 상기 다수의 게이트 링크 배선(222a, 222b, 222c)은 일례로 보인 것이며, 이들 다수의 게이트 링크 배선(222a, 222b, 222c)은 데이터 링크 배선(미도시)이 될 수도 있다.
이때, 본 발명에 따른 제 2 실시예의 가장 특징적인 것으로 상기 다수의 게이트 링크 배선(222a, 222b, 222c) 및 구동배선(미도시)은 상기 씰패턴(290)이 형성되는 씰영역(SA)과 그 외의 비표시영역(NSA)에서 그 이격간격(d ≠ a)을 달리하며 형성되고 있다는 것이다. 이때 제 1 실시예와 차별점이 있는 부분은, 상기 다수의 게이트 링크 배선(222a, 222b)과 구동배선(미도시)은 씰패턴(190)이 형성되지 않는 영역(NSA)에 있어서는 제 1 절연막(225)을 개재하여 그 층을 달리하여 상하로 교대하도록 형성되고, 씰영역(SA)에 있어서는 상기 다수의 게이트 링크 배선(222c)이 상기 제 1 기판(110) 상부에만 이와 접촉하며 형성되고 있다는 것이다.
이 경우, 제 1 실시예와는 달리 제 1 절연막(225) 하부에 위치하는 게이트 링크 배선이 모두 홀수의 게이트 링크 배선이 되지 않고, 씰영역(SA)에 있어서는 상기 게이트 링크 배선이 모두 동일한 층에만 형성되므로 동일한 층에 형성되었다 할지라도 홀수 및 짝수의 게이트 링크 배선이 될 수 있다. 따라서 설명의 편의를 위해 씰영역(SA) 이외의 비표시영역(NSA)에 있어 제 1 절연막(225) 하부에 형성된 게이트 링크 배선을 제 1 게이트 링크 배선(222a), 제 1 절연막(225) 상부에 형성된 게이트 링크 배선을 제 2 게이트 링크 배선(222b), 그리고 씰영역(SA)에 형성된 게이트 링크 배선을 제 3 게이트 링크 배선(222c)이라 정의한다.
이때, 씰영역(SA)에 있어서는 상기 어레이 기판(210) 상에 서로 이웃하는 제 3 게이트 링크 배선(222c)간 모두 동일하게 제 1 이격간격(a)을 가지며 형성되고 있으며, 씰영역(SA)을 제외한 비표시영역(NSA)에 있어서는 상기 어레이 기판(210) 상에 서로 이웃하는 제 1 게이트 링크 배선(222a)간 및 상기 제 1 절연막(225) 상에 서로 이웃하는 제 2 게이트 링크 배선(221b)간은 상기 제 1 이격간격(a)보다 작은 제 2 이격간격(b)을 가지며 형성되고 있는 것이 특징이다.
상기 제 1 이격간격(a)은 그 최소값이 상기 제 3 게이트 링크 배선(222c)의 폭(w)과 같거나 이보다 큰 값(a ≥ w)을 갖도록 형성되는 것이 특징이며, 상기 제 2 이격간격(b)은 그 최소값이 상기 제 1 및 제 2 게이트 링크 배선(222a, 222b)의 폭(w)에 관계없이 서로 동일한 층에서 이웃하는 제 1 또는 제 2 게이트 링크 배 선(222a, 222b) 간에 쇼트가 발생하지 않을 정도 즉, 제조 공정상 패터닝의 오차범위인 3㎛ 내지 4㎛ 정도의 크기를 갖도록 형성되는 것이 특징이다. 따라서, 씰영역(SA)에 있어서는 전술한 구조에 의해 상기 씰패턴(290)의 단위 면적에 대해 최소한 50%이상으로 UV광이 조사됨을 알 수 있으며, 따라서 UV광 조사에 의해 씰패턴(290)의 경화가 적절히 이루어지게 된다.
한편, 씰영역(SA)을 제외한 비표시영역(NSA)에 있어서는 UV광이 조사되는 것에 영향을 받는 구성요소가 없으므로 상기 서로 이웃한 제 1 게이트 링크 배선(222a)과 상기 제 2 게이트 링크 배선(222b)간의 제 3 이격간격(d)은 최소화하는 것이 바람직하다. 이 경우 상기 제 3 이격간격(d)은 0의 값을 가질 수도 있다. 즉, 층을 달리하여 형성되는 서로 이웃한 제 1 및 제 2 게이트 링크 배선(221a, 221b) 간에는 그 일부가 소정폭 중첩되어 형성될 수도 있다. 하지만 이 경우 서로 중첩하는 부분에서 기생 커패시터가 형성되기 때문에 이를 방지하기 위해서는 일치하거나 또는 소정간격 이격하여 형성하는 것이 바람직하다. 이때 상기 제 3 이격간격(d)은 동일한 층에 형성되는 제 1 게이트 링크 배선(222a)간 또는 제 2 게이트 링크 배선(222b)간 이격간격인 제 2 이격간격(b)에 의해 조절될 수 있다. 즉, 상기 제 2 이격간격(b)을 상기 게이트 링크 배선의 폭(w) 정도의 크기를 갖도록 할 경우(b = w) 상기 층을 달리하여 이웃하는 상기 제 1 및 제 2 게이트 링크 배선(222a, 222b)간에는 그 이격간격이 0(d = 0)이 됨을 알 수 있으며, 이 보다 작은 값을 가지면 중첩됨을 알 수 있다.
그 외의 구성요소에 대해서는 제 1 실시예와 동일하므로 그 설명은 생략한 다.
한편, 도 11은 본 발명의 제 2 실시예에 따른 변형예에 대한 도면으로, 도 10과 같이 도 9를 절단선 Ⅹ-Ⅹ을 따라 절단한 부분에 대한 단면도이다. 이때 제 2 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였으며, 단지 제 1, 2 및 제 3 게이트 링크 배선의 도면부호만을 1을 더하여 부여하였다.
제 2 실시예의 변형예의 경우 다른 모든 구성요소의 구성 및 배치는 전술한 제 2 실시예와 동일하며, 단지 씰영역(SE)에 있어 제 3 게이트 링크 배선(223c)이 어레이 기판(210)과 접촉하며 형성되지 않고, 제 1 절연막(225) 상부에 형성되고 있는 것이 차별점이다. 이때, 상기 제 3 게이트 링크 배선(223c)간의 제 1 이격간격(a)은 상기 제 3 게이트 링크 배선(223c)과 폭(w)과 같거나 이보다 큰 값을 갖도록 형성(a ≥ w)되는 것이 특징이다.
한편, 본 발명의 제 2 실시예 및 그 변형예에 있어서, 상기 씰영역을 제외한 비표시영역에 단지 제 1 절연막을 개재하여 제 1 및 제 2 게이트 링크 배선이 서로 다른 2개의 층에 형성됨을 보이고 있지만, 또 다른 변형예로서 상기 제 1 절연막 이외에 상기 제 1 절연막 상부로 제 2 절연막을 더욱 개재하여 서로 다른 3개의 층에 각각 게이트 링크 배선이 형성될 수도 있다. 이 경우 씰영역에 있어서는 어레이 기판, 제 1 절연막 및 제 2 절연막 중 어느 하나의 구성요소 상부에 게이트 링크 배선이 상기 게이트 링크 배선의 폭보다 같거나 큰 이격간격을 갖도록 형성됨으로써 본 발명의 목적을 달성할 수 있다.
한편, 본 발명의 제 1 및 제 2 실시예와 변형예에 있어서는 비표시영역에 다수의 게이트 링크 배선이 형성된 것을 보이고 있지만, 상기 게이트 링크 배선은 데이터 링크 배선이 될 수도 있으며, 나아가 게이트 및 데이터 링크 배선뿐 아니라 다른 구동배선에 대해서도 적용될 수 있음은 자명하다.
도 1은 액정적하 진공 합착 공정을 포함하는 셀 공정을 진행하여 완성된 액정표시장치용 액정패널의 개략적인 평면도.
도 2는 상기 도 1의 A부분을 확대 도시한 평면도.
도 3은 도 2를 Ⅲ-Ⅲ를 따라 절단한 단면도.
도 4는 소형 액정표시장치에 있어, 게이트 링크 배선이 형성된 비표시영역을 확대 도시한 평면도.
도 5는 도 4를 절단선 Ⅴ-V를 따라 절단한 부분에 대한 단면도.
도 6은 본 발명에 따른 소형 모델의 액정표시장치를 개략적으로 나타낸 평면도.
도 7은 도 6의 B영역을 확대 도시한 평면도.
도 8은 도 6을 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도.
도 9는 본 발명의 제 2 실시예에 따른 평면도로서 도 7과 같이 도 6의 B영역을 확대 도시한 확대도.
도 10은 도 9를 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 단면도.
도 11은 본 발명의 제 2 실시예에 따른 변형예에 대한 도면으로, 도 10과 같이 도 9를 절단선 Ⅹ-Ⅹ을 따라 절단한 부분에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 액정표시장치 110 : 어레이 기판
121a, 121b, 121c, 121d : 제 1,2,3,4 게이트 링크 배선
125 : 제 1 절연막 127 : 제 2 절연막
150 : 컬러필터 기판 153 : 블랙매트릭스
155 : 공통전극 190 : 씰패턴
a : 제 1 이격간격 b : 제 2 이격간격
c : 제 3 이격간격 d : 제 4 이격간격
NA : 비표시영역
SA : 씰패턴이 형성된 비표시영역
NSA : 씰패턴이 형성되지 않은 비표시영역
w : 게이트 링크 배선의 폭

Claims (12)

  1. 다수의 게이트 배선과 다수의 데이터 배선이 교차하여 다수의 화소영역을 정의하고, 상기 다수의 각 화소영역마다 박막트랜지스터 및 상기 박막트랜지스터와 연결된 화소전극이 형성된 표시영역과, 상기 표시영역 외측으로 비표시영역이 구비된 제 1 기판과;
    각각이 제 1 폭을 가지며, 상기 제 1 기판의 비표시영역의 씰패턴이 형성되는 제 1 영역에 대응하여 상기 제 1 폭과 갖거나 이보다 큰 제 1 간격을 가지며 이격하는 제 1 배선 및 제 2 배선과;
    각각이 상기 제 1 폭을 가지며, 상기 제 1 영역을 제외한 상기 비표시영역의 제 2 영역에 대응하여 상기 제 1 간격보다 작은 제 2 간격을 가지며 형성된 제 3 배선 및 제 4 배선과;
    상기 제 1 기판의 표시영역의 각 화소에 대응하여 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과, 상기 각 컬러필터 패턴의 경계 및 상기 비표시영역에 대응하여 구비된 블랙매트릭스와, 상기 컬러필터층을 덮으며 형성된 공통전극을 포함하는 제 2 기판과;
    상기 제 1 기판과 제 2 기판의 사이의 상기 제 1 영역에 대응하여 형성된 UV경화성의 씰패턴과;
    상기 제 1, 2 기판 사이에 상기 씰패턴 내측으로 개재된 액정층
    을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 2 간격은 그 최소값이 서로 동일한 층에 형성되며 서로 이웃하는 상기 제 2 배선간에 쇼트가 발생하지 않도록 하는 이격간격인 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1, 2, 3, 4 배선은 모두 동일한 층에 형성되는 액정표시장치.
  4. 제 1 항에 있어서,
    절연막을 개재하여 상기 제 1 및 3 배선은 상기 절연막 하부에, 상기 제 2 및 제 4 배선 상기 절연막의 상부에 서로 엇갈리며 동일층에 서로 이웃하는 배선간의 이격영역의 중앙부에 위치하도록 이중층 구조로 형성된 것이 특징인 액정표시장치.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 제 1, 2, 3 및 4 배선은 상기 게이트 배선과 연결되는 게이트 링크 배선이거나 또는 상기 데이터 배선과 연결되는 데이터 링크 배선인 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 폭은 6㎛ 내지 10㎛인 액정표시장치.
  7. 다수의 게이트 배선과 다수의 데이터 배선이 교차하여 다수의 화소영역을 정의하고, 상기 다수의 각 화소영역마다 박막트랜지스터 및 상기 박막트랜지스터와 연결된 화소전극이 형성된 표시영역과, 상기 표시영역 외측으로 비표시영역이 구비된 제 1 기판과;
    각각이 제 1 폭을 가지며, 상기 제 1 기판의 비표시영역의 씰패턴이 형성되는 제 1 영역에 대응하여 상기 제 1 폭과 갖거나 이보다 큰 제 1 간격을 가지며 이격하는 다수의 제 1 배선과;
    각각이 상기 제 1 폭을 가지며, 상기 제 1 영역을 제외한 상기 비표시영역의 제 2 영역에 대응하여 상기 제 1 간격보다 작은 제 2 간격을 가지며 제 1 절연막을 개재하여 그 하부 및 상부로 서로 교대하며 형성된 다수의 제 2 배선 및 제 3 배선과;
    상기 제 1 기판의 표시영역의 각 화소에 대응하여 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과, 상기 각 컬러필터 패턴의 경계 및 상기 비표시영역에 대응하여 구비된 블랙매트릭스와, 상기 컬러필터층을 덮으며 형성된 공통전극을 포함하는 제 2 기판과;
    상기 제 1 기판과 제 2 기판의 사이의 상기 제 1 영역에 대응하여 형성된 UV경화성의 씰패턴과;
    상기 제 1, 2 기판 사이에 상기 씰패턴 내측으로 개재된 액정층
    을 포함하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 다수의 제 3 배선은 상기 제 1 기판 또는 상기 제 1 절연막 상에 형성된 것이 특징인 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제 1, 2 및 3 배선은 상기 게이트 배선과 연결되는 게이트 링크 배선이거나 또는 상기 데이터 배선과 연결되는 데이터 링크 배선인 액정표시장치.
  10. 제 7 항에 있어서,
    상기 제 1 폭은 6㎛ 내지 10㎛인 액정표시장치.
  11. 제 7 항에 있어서,
    상기 제 1 절연막 상부로 형성된 다수의 제 3 배선 상부로 제 2 절연막이 더욱 개재되며, 상기 제 2 절연막 상부로 다수의 제 4 배선이 이격하며 형성된 것이 특징인 액정표시장치.
  12. 제 11 항에 있어서,
    상기 다수의 제 3 배선은 상기 제 1 기판, 상기 제 1 절연막 및 상기 제 2 절연막 중 어느 하나의 상부에 형성된 것이 특징인 액정표시장치.
KR1020080095303A 2008-07-07 2008-09-29 액정표시장치 KR101024535B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008101871288A CN101625471B (zh) 2008-07-07 2008-12-17 液晶显示设备及其制造方法
US12/318,268 US8325311B2 (en) 2008-07-07 2008-12-23 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080065600 2008-07-07
KR1020080065600 2008-07-07

Publications (2)

Publication Number Publication Date
KR20100005644A true KR20100005644A (ko) 2010-01-15
KR101024535B1 KR101024535B1 (ko) 2011-03-31

Family

ID=41521369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095303A KR101024535B1 (ko) 2008-07-07 2008-09-29 액정표시장치

Country Status (2)

Country Link
KR (1) KR101024535B1 (ko)
CN (1) CN101625471B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400112B1 (ko) * 2012-12-18 2014-05-27 엘지디스플레이 주식회사 이중 배선 구조의 링크 배선을 구비하는 액정표시소자 및 그 제조방법
KR20150028404A (ko) * 2013-09-05 2015-03-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
US9806286B2 (en) 2014-06-25 2017-10-31 Japan Display Inc. Display device and method of manufacturing the same
KR20180034772A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 표시장치
KR20190072125A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101885806B1 (ko) * 2012-05-01 2018-08-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
CN103901690A (zh) * 2014-03-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109155117A (zh) * 2016-05-24 2019-01-04 索尼公司 显示装置、显示模块、制造显示装置的方法、以及制造显示模块的方法
CN108196409B (zh) * 2018-01-02 2022-01-28 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN110109275B (zh) * 2019-06-10 2021-10-01 北海惠科光电技术有限公司 阵列基板以及显示面板
CN113467142B (zh) * 2021-06-16 2023-10-31 Tcl华星光电技术有限公司 一种显示面板及显示终端

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831281B1 (ko) 2001-12-29 2008-05-22 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101026085B1 (ko) * 2004-05-31 2011-03-31 엘지디스플레이 주식회사 액정표시장치용 액정패널 및 그 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400112B1 (ko) * 2012-12-18 2014-05-27 엘지디스플레이 주식회사 이중 배선 구조의 링크 배선을 구비하는 액정표시소자 및 그 제조방법
KR20150028404A (ko) * 2013-09-05 2015-03-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
US9806286B2 (en) 2014-06-25 2017-10-31 Japan Display Inc. Display device and method of manufacturing the same
US10355240B2 (en) 2014-06-25 2019-07-16 Japan Display Inc. Display device and method of manufacturing the same
US10797265B2 (en) 2014-06-25 2020-10-06 Japan Display Inc. Display device
KR20180034772A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 표시장치
US11984367B2 (en) 2016-09-27 2024-05-14 Samsung Display Co., Ltd. Display device including an adhesive layer
KR20190072125A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
CN101625471A (zh) 2010-01-13
KR101024535B1 (ko) 2011-03-31
CN101625471B (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
KR101024535B1 (ko) 액정표시장치
US11740520B2 (en) Display panel and method of manufacturing the same
KR101717076B1 (ko) 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
US8325311B2 (en) Liquid crystal display device and method of fabricating the same
US9535302B2 (en) Display device
EP2249199B1 (en) Display device
KR101266801B1 (ko) 게이트 인 패널 구조 액정표시장치용 어레이 기판
CN103376606B (zh) 显示设备
US8467028B2 (en) Electro-optical device and electronic apparatus
WO2015178334A1 (ja) アクティブマトリクス基板および表示装置
US8617910B2 (en) Display device and a method of manufacturing the same
KR20010081677A (ko) 액정표시장치 제조방법
KR101598951B1 (ko) 액정표시장치 및 그 제조방법
KR20100048002A (ko) 액정 표시 장치 및 그 제조 방법
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
KR101650197B1 (ko) 액정 표시 장치 및 제조방법
CN101699339A (zh) 有源元件阵列基板
CN113050821A (zh) 触摸显示装置及显示面板
US11747685B2 (en) Display device, manufacturing method thereof, and multi-display device
KR102144278B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
US9651836B2 (en) Display device
KR20160141368A (ko) 네로우 베젤 디스플레이 장치
CN113341620B (zh) 显示装置
JP2008241801A (ja) 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10