CN101699339A - 有源元件阵列基板 - Google Patents

Abstract

本发明涉及一种有源元件阵列基板，适于使用在显示装置中，包括阵列排列的多个像素组以及多条虚拟数据线。多个像素组设置于基板上，其中各像素组包括第一扫描线、第二扫描线、数据线、第一像素结构电极、第一有源元件、第二像素结构电极以及第二有源元件。各条虚拟数据线与各像素组中的数据线交替排列，且多条虚拟数据线分别设置于相邻的多个像素组之间。其中，各条虚拟数据线包括至少一个接线端，与相邻的其中一条数据线电连接。虚拟数据线的设置可提高产品的良率，并可避免画面闪烁以改善显示效果。

Description

有源元件阵列基板

【技术领域】

本发明涉及一种有源元件阵列基板，特别是涉及一种产品良率高的有源元件阵列基板。

【背景技术】

在液晶显示装置领域中，为了使产品更具竞争优势，减少使用数据驱动器(Driver IC)的数量来降低成本，已然成为一种趋势。在现有技术中，可使用一种双栅极扫描线(double gate line)的架构设计来减少数据驱动器的使用数量。

双栅极扫描线的架构设计是在一条数据线的两侧同时配置有一像素，并搭配两条扫描线与数据线而形成多组像素组。在此架构之中，虽然扫描线的数量加倍，但由于数据线的数目减半，因此整体所需的数据驱动器数量可以减少。

举例来说，一般分辨率为800×RGB×480的液晶显示装置中，其整体所需数据驱动器的通道(channel)数量为2880。经过双栅极扫描线的架构设计，数据线的数量可减少到1200，而扫描线的数量增加为960。因此，整体所需通道(channel)数量可由2880减少至2160，共节省了720个通道(channel)。换言之，双栅极扫描线的架构实质上增加扫描线的数据驱动器的数目而节省数据线所需的数据驱动器的数目。因此，具有双栅极扫描线架构的薄膜晶体管阵列基板，其数据线数量为传统液晶显示装置设计的一半。

图1为现有一种双栅极扫描线架构的薄膜晶体管阵列基板的部分俯视示意图。请参照图1，薄膜晶体管阵列基板10包括阵列排列的多个像素组10a。

每个像素组10a包括第一扫描线11、第二扫描线12、数据线13、第一像素结构15及第二像素结构16。第一扫描线11与第二扫描线12彼此平行排列，且数据线13与第一扫描线11及第二扫描线12交叉。第一像素结构15位于数据线13的一侧，且第一像素结构15是通过一薄膜晶体管(图未示)，分别与数据线13及第一扫描线11电连接。第二像素结构16则位于数据线13的另一侧，且第二像素结构16是通过另一薄膜晶体管(图未示)，分别与数据线13及第二扫描线12电连接。薄膜晶体管阵列基板10应用于液晶显示装置时，第一像素结构15及第二像素结构16例如可对应至不同的彩色滤光层R、G、B。此外，薄膜晶体管阵列基板10例如是以点反转(dot inversion)的方式，进行各第一像素结构15、第二像素结构16的驱动。

当第一扫描线11为奇数条扫描线时，例如：扫描线G01、扫描线G03或扫描线G05，第二扫描线12为偶数条扫描线，例如：扫描线G02、扫描线G04或扫描线G06。第一扫描线11与第二扫描线12可分别用来驱动各像素组10a中的第一像素结构15与第二像素结构16。在薄膜晶体管阵列基板10中，每一条数据线13分别与两侧的第一像素结构15及第二像素结构16电连接以传递数据信号。也就是说，数据线S01～S06分别可以控制两列(columns)像素15、16的数据信号。因此，数据线13两侧分别配置第一像素结构15及第二像素结构16的设计可以节省一半的数据线13数量，以达到数据线13数目减半的目的。

在现有技术中，当上述薄膜晶体管阵列基板10的数据线13发生断线时，可使用激光修补的方式来修补断线。此外，激光修补的方式必须要先在薄膜晶体管阵列基板10上设置修补线。然而，由于无法预知断线所发生的位置，因此修补线的设计必须越过每一条扫描线11、12与数据线13，其中修补线与扫描线11、12或修补线与数据线13之间并没有任何电连接。

当修补线与扫描线11、12或者修补线与数据线13经激光修补而彼此电连接时，驱动扫描线11、12或数据线13所需要的负载将会大幅增加。这是因为除了原本的像素负载与静电保护之外，更增加了修补线与扫描线11、12或者是修补线与数据线13重叠所造成的寄生电容。一般而言，可使用单增益放大器(unit gain amplifier)来提供扫描线11、12或数据线13所需的额外负载。然而，使用单增益放大器即意味着制造成本的增加，而使用激光修补更将会增加产品制造所需要的时间。

另一方面，在制造过程中，当数据线13的对位产生误差而偏移时，将引起数据线13与像素电极的寄生电容(C_pd)产生变化。举例来说，若图1中的数据线13因对位误差而向右偏移，数据线13将距第二像素结构16较近，并且距第一像素结构15较远。此时，数据线13与第二像素结构16所产生的寄生电容，将会大于数据线13与第一像素结构15所产生的寄生电容。这种寄生电容不均匀的现象将会造成画面闪烁(flicker)，造成显示效果不佳。

【发明内容】

本发明所要解决的技术问题是提出一种有源元件阵列基板，可改善液晶显示装置的显示效果、提高产品的良率、并节省制造成本。

本发明提出一种有源元件阵列基板，适于使用在显示装置中，此有源元件阵列基板包括阵列排列的多个像素组以及多条虚拟数据线。多个像素组设置于基板上，其中各像素组包括第一扫描线、第二扫描线、数据线、第一像素电极、第一有源元件、第二像素电极以及第二有源元件。第一扫描线以及第二扫描线彼此平行排列，且数据线与第一扫描线及第二扫描线交叉。第一像素电极以及第一有源元件位于数据线的一侧，其中第一像素电极通过第一有源元件与数据线电连接，且第一有源元件与第一扫描线电连接。第二像素电极以及第二有源元件位于数据线的另一侧，其中第二像素电极通过第二有源元件与数据线电连接，且第二有源元件与第二扫描线电连接。各条虚拟数据线与各像素组中的数据线交替排列，且多条虚拟数据线分别设置于相邻的多个像素组之间。其中，各条虚拟数据线包括至少一个接线端，与相邻的其中一条数据线电连接。

在本发明的一个实施方式中，上述有源元件阵列基板，其中第一有源元件为薄膜晶体管，其包括栅极、源极以及漏极。第一有源元件的栅极与第一扫描线电连接，源极与数据线电连接，而漏极与第一像素电极电连接。

在本发明的一个实施方式中，上述有源元件阵列基板，其中第二有源元件为薄膜晶体管，其包括栅极、源极以及漏极。第二有源元件的栅极与第二扫描线电连接，源极与数据线电连接，而漏极与第二像素电极电连接。

在本发明的一个实施方式中，上述有源元件阵列基板，其中各条虚拟数据线包括两个接线端，分别位于虚拟数据线的两端。其中，各条虚拟数据线所具有的接线端均位于显示装置的显示区域中。

在本发明的一个实施方式中，上述有源元件阵列基板，其中各条虚拟数据线还包括多条连接线，与第一、第二扫描线平行，且各条虚拟数据线通过多条连接线与对应的数据线电连接。

在本发明的一个实施方式中，上述有源元件阵列基板适于使用在显示装置中，其中显示装置还包括柔性印刷电路板(Flexible PrintedCircuit Board)，且各条虚拟数据线的至少一个接线端位于柔性印刷电路板上。

本发明提出一种有源元件阵列，包括多条第一扫描线、多条第二扫描线、多条数据线、多条虚拟数据线、多个第一像素结构以及多个第二像素结构。多条第一扫描线以及多条第二扫描线彼此平行且交替排列。多条数据线与多条第一扫描线及多条第二扫描线交叉。多条虚拟数据线与多条数据线交替排列，其中，各条虚拟数据线包括至少一接线端，其与相邻的其中一条数据线电连接。多个第一像素结构与多条第一扫描线电连接。多个第二像素结构与多条第二扫描线电连接，且在各条第一扫描线或各条第二扫描线的延伸方向上，各个第一像素结构与其中一个第二像素结构分别位于其中一条数据线相对的两侧，并电连接相同的数据线。

基于上述，由于本发明的有源元件阵列基板设置有虚拟数据线，而虚拟数据线具有自动修复断线的功能，因此本发明可提高产品的良率、并节省制造成本。此外，由于上述虚拟数据线可对数据线两侧的寄生电容进行补偿，因此本发明可避免画面闪烁，进而改善显示效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合所附图式作详细说明如下。

【附图说明】

图1为现有的一种双栅极驱动架构的薄膜晶体管阵列基板的部分俯视示意图。

图2为本发明一实施方式的有源元件阵列基板的局部俯视示意图。

图3为图2所示的有源元件阵列基板中的单个像素组的放大示意图。

图4为本发明的有源元件阵列基板发生数据线偏移后的局部俯视示意图。

图5为本发明另一实施方式的有源元件阵列基板的局部俯视示意图。

图6为本发明一实施方式的显示装置的局部俯视示意图。

【具体实施方式】

图2为本发明一实施方式的有源元件阵列基板20的局部俯视示意图，其中仅绘示部分构件。图3为图2所示的有源元件阵列基板20中的单个像素组20a的放大示意图。请同时参照图2及图3，有源元件阵列基板20上的有源元件阵列排列包括多条第一扫描线21、多条第二扫描线22、多条数据线23、多条虚拟数据线24、多个第一像素结构(未标示)以及多个第二像素结构(未标示)。每个第一像素结构会与其中一个第二像素结构成组配置，以构成如图2虚线所绘示的单个像素组20a。各个第一像素结构包括第一有源元件27及第一像素电极25，而各个第二像素结构包括第二有源元件28及第二像素电极26。在本实施例中，第一像素结构例如是位于数据线23的左侧，而第二像素结构例如是位于数据线23的右侧。

多条第一扫描线21以及多条第二扫描线22彼此平行且交替排列，也就是说，相邻的两条第一扫描线21之间，设置有一条第二扫描线22。多条数据线23与多条第一扫描线21以及多条第二扫描线22交叉。多条虚拟数据线24与多条数据线23交替排列，换言之，相邻的两条数据线23之间，设置有一条虚拟数据线24。其中，各条虚拟数据线24包括接线端29a与接线端29b，而各条虚拟数据线24通过接线端29a与接线端29b与相邻的其中一条数据线23电连接。

多个第一像素电极25与多条第一扫描线21电连接。多个第二像素电极26与多条第二扫描线22电连接。并且，在各条第一扫描线21或各条第二扫描线22的延伸方向上，各个第一像素电极25与其中一个第二像素电极分别位于其中一条数据线23相对的两侧，并电连接相同的数据线23。

更详细而言，有源元件阵列基板20适于使用在一显示装置中，此显示装置例如为液晶显示装置。有源元件阵列基板20包括阵列排列的多个像素组20a以及多条虚拟数据线24。多个像素组20a设置于基板S上，基板S例如为玻璃基板。

每个像素组20a包括第一扫描线21、第二扫描线22、数据线23、第一像素电极25、第一有源元件27、第二像素电极26以及第二有源元件28。第一扫描线21以及第二扫描线22彼此平行排列，且数据线23与第一扫描线21及第二扫描线22交叉。

第一像素电极25以及第一有源元件27位于数据线23的一侧。其中，第一像素电极25通过第一有源元件27与数据线23电连接，且第一有源元件27与第一扫描线21电连接。在本实施方式中，第一有源元件27例如为薄膜晶体管，其包括栅极27g、源极27s以及漏极27d。第一有源元件27的栅极27g与第一扫描线21电连接，源极27s与数据线23电连接，而漏极27d与第一像素电极25电连接。

第二像素电极26以及第二有源元件28位于数据线23的另一侧。其中，第二像素电极26通过第二有源元件28与数据线23电连接，且第二有源元件28与第二扫描线22电连接。在本实施方式中，第二有源元件28例如为薄膜晶体管，其包括栅极28g、源极28s以及漏极28d。第二有源元件28的栅极28g与第二扫描线22电连接，源极28s与数据线23电连接，而漏极28d与第二像素电极26电连接。

有源元件阵列基板20应用于多彩化显示装置时，第一像素电极25与第二像素电极26可分别对应于不同的彩色滤光层中，例如：红色R、绿色G、蓝色B。此外，在有源元件阵列基板20中，例如是以点反转的方式驱动各像素组20a内的第一像素电极25与第二像素电极26。在部分实施方式中，彩色滤光层可集成于有源元件阵列基板20之中，而在部分实施方式中，彩色滤光层可设置于与有源元件阵列基板20相对的另一基板中。但本发明并不限定红色R、绿色G、蓝色B彩色滤光层的设置位置或排列方式，也不限定有源元件阵列基板20上第一像素电极25与第二像素电极26被驱动的方式。

请继续参考图2，各条虚拟数据线24与各像素组20a中的数据线23交替地排列，也就是说，在沿着第一扫描线21或第二扫描线22的延伸方向上，两条数据线23之间会设置一条虚拟数据线24。换言之，多条虚拟数据线24分别设置于相邻的多个像素组20a之间。其中，各条虚拟数据线24包括接线端29a及接线端29b，分别位于虚拟数据线24的两端。虚拟数据线24通过接线端29a及接线端29b与相邻的其中一条数据线23电连接。

在本实施方式中，由于数据线23与虚拟数据线24可通过接线端29a及接线端29b彼此电连接，因此虚拟数据线24的设置可避免数据线23断线时所造成的驱动信号中断。举例来说，当有源元件阵列基板20上的任何一条数据线23因工艺变异、外力碰撞或其他因素而断线时，数据信号仍可经过与其电连接的虚拟数据线24传递至各个像素组20a中的第一像素电极25与第二像素电极26。因此，虚拟数据线24的设置可使有源元件阵列基板20具有自动修复线缺陷的功能。此外，由于虚拟数据线24与数据线23彼此为并联，因此可降低数据线23的电阻，使得数据信号的传输效率较佳。

另一方面，在有源元件阵列基板20的制造过程中，例如因掩模的对位不佳或其他原因而造成数据线23偏移时，虚拟数据线24的设置还可以补偿数据线23偏移所造成的影响，详细说明如下。

图4为本发明的有源元件阵列基板20发生数据线偏移后的局部俯视示意图。请参照图4，举例来说，数据线23与虚拟数据线24是经过同一掩模工艺所形成，因此，当数据线23朝方向D偏移时，虚拟数据线24也会朝向此同一方向D偏移。此时，数据线23与其左侧第一像素电极25的距离会小于数据线23与其右侧第二像素电极26的距离，因此，数据线23对第一像素电极25所形成的寄生电容，会大于数据线23对第二像素电极26所形成的寄生电容。

同时，由于虚拟数据线24与数据线23电连接，因此虚拟数据线24也会同时影响与第一像素电极25与第二像素电极26所形成的寄生电容。特别是，在同一像素组20a中，数据线23与虚拟数据线24对于第一、第二像素电极25、26寄生电容的影响，其变化方向为彼此相反。因此，数据线23对第一、第二像素电极25、26所形成的寄生电容，可与虚拟数据线24对第一、第二像素电极25、26所形成的寄生电容相互补偿。简而言之，虚拟数据线24的设置可对数据线23两侧的寄生电容相互进行补偿，从而减少因数据线23偏移所造成的影响，由此改善显示画面闪烁的问题。

在上述的有源元件阵列基板20中，虚拟数据线24是通过接线端29a及接线端29b与数据线23电连接。同时，接线端29a及接线端29b例如是位于显示装置的显示区域(图未示)中，但本发明不限定接线端的个数或是位置，以下将以其他实施方式对此加以说明。值得一提的是，在此所谓的显示区域都是指有源元件阵列基板应用于显示装置时可以显示画面的区域，也可以说是所有的像素电极25、26所在的区域。

图5为本发明另一实施方式的有源元件阵列基板30的局部俯视示意图。请参照图5，有源元件阵列基板30具有上述有源元件阵列基板20的所有构件，其中，相同构件以相同的标号表示，此处不再赘述。

与上述有源元件阵列基板20的不同之处在于，有源元件阵列基板30中的各条虚拟数据线24还包括多条连接线31。多条连接线31与第一扫描线21、第二扫描线22平行，且各条虚拟数据线24可通过多条连接线31与相邻的其中一条数据线23电连接。

图6为本发明一实施方式的显示装置50的局部俯视示意图。请参照图6，显示装置50包括有源元件阵列基板40以及柔性印刷电路板51。在本实施方式中，有源元件阵列基板40与前述的有源元件阵列基板20相似且相同构件以相同的标号表示，此处就不再赘述。

在本实施方式中，有源元件阵列基板40上的各条虚拟数据线24具有接线端49，此接线端49位于柔性印刷电路板51上，而不是位于显示装置50的显示区域52中。

上述实施方式仅为说明本发明，在其他的实施方式中，数据线23与虚拟数据线24的电连接方式，还可以是上述不同实施方式的组合，其可包括两种以上的电连接方式。

综上所述，由于本发明的有源元件阵列基板具有虚拟数据线的配置、可自动修复数据线断线而不需使用激光修补的程序。因此，本发明的有源元件阵列基板可提高产品的良率、降低数据线的电阻，并可节省产品制造所需的时间与成本。此外，由于虚拟数据线可对数据线两侧的寄生电容进行补偿，因此本发明的有源元件阵列基板可避免画面闪烁，从而改善显示效果。

在上述实施例中，仅对本发明进行了示范性描述，但是本领域技术人员在阅读本专利申请后可以在不脱离本发明的精神和范围的情况下对本发明进行各种修改。

Claims (8)

1.一种有源元件阵列基板，适于使用在显示装置中，其特征在于，该有源元件阵列基板包括：

阵列排列的多个像素组，设置于基板上，各该像素组包括：

第一扫描线以及第二扫描线，彼此平行排列；

数据线，与该第一扫描线及该第二扫描线交叉；

第一像素电极以及第一有源元件，位于该数据线的一侧，该第一像素电极通过该第一有源元件与该数据线电连接，且该第一有源元件与该第一扫描线电连接；以及

第二像素电极以及第二有源元件，位于该数据线的另一侧，

该第二像素电极通过该第二有源元件与该数据线电连接，且

该第二有源元件与该第二扫描线电连接；

以及

多条虚拟数据线，各该虚拟数据线与各该像素组中的该数据线交替排列，且该多条虚拟数据线分别设置于相邻的该多个像素组之间，其中各该虚拟数据线包括至少一个接线端，与相邻的其中一条该数据线电连接。

2.如权利要求1所述的有源元件阵列基板，其特征在于：该第一有源元件为薄膜晶体管，包括：

栅极，与该第一扫描线电连接；

源极，与该数据线电连接；以及

漏极，与该第一像素电极电连接。

3.如权利要求1所述的有源元件阵列基板，其特征在于：该第二有源元件为薄膜晶体管，包括：

栅极，与该第二扫描线电连接；

源极，与该数据线电连接；以及

漏极，与该第二像素电极电连接。

4.如权利要求1所述的有源元件阵列基板，其特征在于：各该虚拟数据线包括两个该接线端，分别位于该虚拟数据线的两端。

5.如权利要求1所述的有源元件阵列基板，其特征在于：各该虚拟数据线所具有的该至少一个接线端位于该显示装置的显示区域中。

6.如权利要求1所述的有源元件阵列基板，其特征在于：各该虚拟数据线还包括多条连接线，与该第一及第二扫描线平行，且该虚拟数据线通过该多条连接线与与相邻的其中一条该数据线电连接。

7.如权利要求1所述的有源元件阵列基板，其特征在于：该显示装置还包括柔性印刷电路板，且各该虚拟数据线的该至少一个接线端位于该柔性印刷电路板上。

8.一种有源元件阵列，包括：

多条第一扫描线以及多条第二扫描线，彼此平行且交替排列；

多条数据线，与该些第一扫描线及该些第二扫描线交叉；

多条虚拟数据线，与该些数据线交替排列，其中各该虚拟数据线包括至少一接线端，与相邻的其中一条该数据线电连接；

多个第一像素结构，与该些第一扫描线电连接；以及

多个第二像素结构，与该些第二扫描线电连接，且在各该第一扫描线或各该第二扫描线的延伸方向上，各该第一像素结构与其中一个第二像素结构分别位于其中一条数据线相对的两侧并电连接相同的该数据线。

Images