JP5512589B2 - ドライバー集積回路チップの電源連結構造 - Google Patents

ドライバー集積回路チップの電源連結構造 Download PDF

Info

Publication number
JP5512589B2
JP5512589B2 JP2011089299A JP2011089299A JP5512589B2 JP 5512589 B2 JP5512589 B2 JP 5512589B2 JP 2011089299 A JP2011089299 A JP 2011089299A JP 2011089299 A JP2011089299 A JP 2011089299A JP 5512589 B2 JP5512589 B2 JP 5512589B2
Authority
JP
Japan
Prior art keywords
power supply
integrated circuit
driver integrated
circuit chip
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011089299A
Other languages
English (en)
Other versions
JP2011223005A (ja
Inventor
容星 安
宗秀 李
▲ゆ▼▲な▼ 辛
容▲スク▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of JP2011223005A publication Critical patent/JP2011223005A/ja
Application granted granted Critical
Publication of JP5512589B2 publication Critical patent/JP5512589B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ドライバー集積回路チップの電源連結構造に関し、より詳細には、ドライバー集積回路チップ内部のルーティングパターン（Routing Pattern）をラインオングラス(Line On Glass:以下「ＬＯＧ」という。)と並列で配置して、チップの両端に配置された電源を連結することで配線を簡素化して、ライン抵抗を減少させることができるドライバー集積回路チップの電源連結構造に関する。
液晶ディスプレイ(Liquid Crystal Display：ＬＣＤ)は、印加電圧によって複数の液晶分子の配列状態が変わる特徴を利用して液晶に光を通過させることによって映像データがディスプレイされる素子を意味する。このなかで最近一番活発に使われている素子は、シリコン集積回路の製造技術を利用して作る薄膜トランジスター(Thin Film Transistor、ＴＦＴ)型の液晶ディスプレイ(ＬＣＤ)である。
図１は、一般な液晶ディスプレイの構造を概略的に示す図面である。
薄膜トランジスター(Thin Film Transistor：ＴＦＴ)型液晶ディスプレイ(ＬＣＤ)は、お互いに対向する薄膜トランジスターアレイ基板とカラーフィルター基板が一定な間隔を置いて合着されて、その一定な離隔空間に液晶層が注入された液晶表示パネル３０とこれを駆動するための駆動回路で構成される。
前記駆動回路は、毎フレームごとに各ゲートラインに捜査信号を順次に印加するゲートドライバー集積回路４０と、ゲートドライバー集積回路の捜査信号に対応してソースラインを駆動するソースドライバー集積回路２０と、ゲートドライバー集積回路４０及びソースドライバー集積回路２０を制御してピクセルデータを出力するタイミング制御部１０及び液晶表示装置で使用されるさまざまな駆動電圧を供給する電源供給部(図示せず)で構成される。
一般に、前記ドライバー集積回路を液晶表示パネルと連結する方法としては、高分子物質で作られた薄い伸縮性フィルム、すなわち、ＴＣＰ(Tape Carrier Package)上にドライバー集積回路を実装して、このフィルムを液晶表示パネルと連結することでドライバー集積回路を液晶表示パネルと電気的に連結するＴＡＢ(Tape Automated Bonding)方式と前記ドライバー集積回路を液晶表示パネルの硝子基板上にバンプ(bump)を使って直接実装して連結するチップオングラス(Chip On Glass:以下「ＣＯＧ」という。)方式がある。
ＣＯＧ方式とは、ドライバー集積回路の出力電極をパッドに直接連結して基板とドライバー集積回路を一体化させる方法である。前記ＣＯＧ方式ではバンプとパッドを接着する工程時にバンプとパッドとの間に位置した導電性粒子を通じて接着するようになる。
また、前記ＣＯＧ方式で液晶表示パネルに実装される複数のドライバー集積回路チップは、複数の信号ラインが薄膜トランジスターアレイ基板上に直接実装されるＬＯＧ方式で相互接続されて、タイミング制御部及び電源供給部から制御信号及び複数の駆動電圧の供給を受けるようになる。
特開２０１０−１１８４２８号公報 特開２０１１−００８０５１号公報
図２は、従来のＣＯＧ方式で実装されるドライバー集積回路チップの電源連結構造を示す図面である。
図２に示されたように、ドライバー集積回路チップの場合液晶ディスプレイアプリケーション(application)の特性上、左右方向の長さが上下方向の長さより非常に長い直四角形の模様を有することが一般的である。このような集積回路チップの一方のみに電源を配置する場合には、電源がない側は信号が弱くなって動作上の問題を引き起こすことがある。
したがって、従来のＣＯＧ方式で実装されるドライバー集積回路チップ２００は、中央に内部回路２３０が配置されて、ドライバー集積回路チップの両末端に電源端子部２１０、２２０を配置して、信号減殺による動作上の問題を解決した。
しかし、フレキシブルプリント配線回路基板(Flexible Printed Circuit:以下、「ＦＰＣ」という。）上で別途の連結線を通じてドライバー集積回路チップの両末端に配置された電源をお互いに連結させなければならないので、ＦＰＣ上で入出力配線が複雑になって、配線層が加えられることで、経済的な損失が発生する問題があった。
また、従来のＣＯＧ実装方式によると、金属ラインでなされた信号または電源供給ラインの固有抵抗による電圧降下が発生するという短所があった。
本発明は、前述したような問題点を解決するためのものであり、ドライバー集積回路チップ内部のルーティングパターンをＬＯＧと並列で配置して、チップの両端に配置された電源端子を連結することで配線を簡素化してライン抵抗を減少させることができるドライバー集積回路チップの電源連結構造を提供することを目的とする。
前記技術的課題を達成するための本発明によるドライバー集積回路チップの電源連結構造は、ドライバー集積回路チップは一側に形成された第１電源端子部及び他の一側に形成された第２電源端子部を具備して、表示装置の表示パネルにチップオングラス(ＣＯＧ)方式で実装されて、第１電源端子部及び第２電源端子部は、前記ドライバー集積回路チップ内部のルーティング配線を通じてお互いに連結されて、前記表示パネル上でラインオングラス方式によるＬＯＧラインでお互いに連結されて、前記ルーティング配線と前記ＬＯＧラインはお互いに並列で配置されたことを特徴とする。
本発明によるドライバー集積回路チップの電源連結構造によると、ドライバー集積回路チップの入出力端子の配線数を減少させて配線を簡素化して、これによりチップサイズを減らして及び製造費用を減少させることができる効果がある。
一方、電源の連結のためのチップ内部のルーティングパターンとＬＯＧを並列で連結することで、ライン抵抗が減少されて信号の遅延を減らすことができる長所がある。
一般な液晶ディスプレイの構造を概略的に示す図面である。 従来のＣＯＧ方式で実装されるドライバー集積回路チップの電源連結構造を示す図面である。 本発明によるドライバー集積回路チップの電源連結構造を示す図面である。
以下では添付された図面を参照して、本発明の具体的な実施例を詳しく説明するようにする。
図３は、本発明によるドライバー集積回路チップの電源連結構造を示す図面である。
図３に示されたように、本発明によるドライバー集積回路チップ３００は、一側に形成された第１電源端子部３１０、他の一側に形成された第２電源端子部３２０及び第１電源端子部３１０と第２電源端子部３２０との間に形成されたダミー電源端子部３３０を具備する。
前記第１電源端子部３１０及び前記第２電源端子部３２０は、ゲート駆動のための電圧を供給する電源端子(ＶＧＨ、ＶＧＬ)またはソース駆動のための電圧を供給する電源端子(ＶＤＤＰ、ＶＣＣ、ＶＣＣＬ、ＶＳＳ)を具備する。
この時、第１電源端子部３１０にゲート駆動のための電圧を供給する電源端子(ＶＧＨ、ＶＧＬ)を配置して、第２電源端子部３２０にソース駆動のための電圧を供給する電源端子(ＶＤＤＰ、ＶＣＣ、ＶＣＣＬ、ＶＳＳ)を配置することができる。
また、ゲート駆動のための電圧を供給する電源端子(ＶＧＨ、ＶＧＬ)及びソース駆動のための電圧を供給する電源端子(ＶＤＤＰ、ＶＣＣ、ＶＣＣＬ、ＶＳＳ)を第１電源端子部３１０と第２電源端子部３２０に任意で分配して配置することも可能である。
前記ダミー電源端子部３３０は、第１電源端子部３１０または第２電源端子部３２０とチップ内部のルーティング配線及びＬＯＧラインによって連結されたダミー電源端子(ＶＧＨ＿ＤＵＭ、ＶＧＬ＿ＤＵＭ、ＶＤＤＰ＿ＤＵＭ、ＶＣＣ＿ＤＵＭ、ＶＣＣＬ＿ＤＵＭ、ＶＳＳ＿ＤＵＭ)を具備する。
図３を参照すると、本発明によるドライバー集積回路チップの電源連結構造は、ドライバー集積回路チップ３００の第１電源端子部３１０及び第２電源端子部３２０がダミー電源端子部３３０を通じてチップ内部のルーティング配線及びＬＯＧラインでお互いに連結されていることを分かる。
ここで、ルーティング配線とは、ドライバー集積回路チップ内の電気的な信号を伝達するアルミニウム、ポリシリコンのような導電性物質を回路素子に連結するための配線を言う。これは公知の用語で詳細な説明は略することにする。
一方、前記ドライバー集積回路チップを表示パネルにチップオングラス方式で実装する場合、前記ドライバー集積回路チップの第１電源端子部３１０及び第２電源端子部３２０は、ラインオングラス(ＬＯＧ)方式でダミー電源端子部３３０を通じてＬＯＧラインによってお互いに連結される。ここで、ラインオングラス(ＬＯＧ)方式も公知された技術であるので、詳細な説明は略することにする。
この時、前記ドライバー集積回路チップの内部ルーティングと前記ＬＯＧラインはお互いに並列で配置される。
すなわち、本発明によるドライバー集積回路チップの電源連結構造は、ドライバー集積回路チップ内部のルーティングとともにＬＯＧを並列で配置して、第１電源端子部３１０と第２電源端子部３２０をダミー電源端子部３３０を通じて連結することでＦＰＣの配線を減少させて、それによってチップサイズを減少させることができる。
前記で説明したように、本発明によるドライバー集積回路チップの電源連結構造によると、前記第１電源端子部及び第２電源端子部の連結のためのドライバー集積回路チップの内部ルーティング及びＬＯＧラインを並列で配置することを特徴としているし、これにより前記第１電源端子部と第２電源端子部との間のライン抵抗を減少させることができる長所がある。
また、前記第１電源端子部と第２電源端子部との間の抵抗を減少させることで、信号の遅延(delay)を防止することができる付随的な効果も発生するようになる。
以上では、本発明に対する技術思想を添付図面とともに敍述したが、これは本発明の望ましい実施例を例示的に説明したことであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
３００…ドライバー集積回路チップ、
３１０…第１電源端子部、
３２０…第２電源端子部、
３３０…ダミー電源端子部。

Claims (2)

  1. ドライバー集積回路チップの電源連結構造において、
    前記ドライバー集積回路チップは、一側に形成された第１電源端子部、他の一側に形成された第２電源端子部及び前記第１電源端子部と前記第２電源端子部との間に形成されたダミー電源端子部を具備して、表示装置の表示パネルにチップオングラス(ＣＯＧ)方式で実装されて、
    前記第１電源端子部と前記ダミー電源端子部及び前記ダミー電源端子部と前記第２電源端子部は、前記ドライバー集積回路チップ内部のルーティング配線を通じてお互いに連結され、かつ前記表示パネル上でラインオングラス方式によるＬＯＧラインでお互いに連結され、
    前記ドライバー集積回路チップ内部のルーティング配線と前記ＬＯＧラインは、お互いに並列で配置されることを特徴とするドライバー集積回路チップの電源連結構造。
  2. 前記第１電源端子部及び前記第２電源端子部は、
    ゲート駆動電圧を供給する電源端子またはソース駆動電圧を供給する電源端子を含むことを特徴とする請求項１に記載のドライバー集積回路チップの電源連結構造。
JP2011089299A 2010-04-13 2011-04-13 ドライバー集積回路チップの電源連結構造 Active JP5512589B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0033780 2010-04-13
KR20100033780 2010-04-13

Publications (2)

Publication Number Publication Date
JP2011223005A JP2011223005A (ja) 2011-11-04
JP5512589B2 true JP5512589B2 (ja) 2014-06-04

Family

ID=44760591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011089299A Active JP5512589B2 (ja) 2010-04-13 2011-04-13 ドライバー集積回路チップの電源連結構造

Country Status (3)

Country Link
US (1) US9311874B2 (ja)
JP (1) JP5512589B2 (ja)
KR (1) KR101298156B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR101989824B1 (ko) * 2012-12-07 2019-06-17 삼성전자주식회사 디스플레이 모듈
US9639214B2 (en) * 2013-07-22 2017-05-02 Synaptics Incorporated Utilizing chip-on-glass technology to jumper routing traces
JP6569743B2 (ja) * 2016-01-19 2019-09-04 凸版印刷株式会社 表示装置
CN112820191A (zh) * 2019-11-18 2021-05-18 京东方科技集团股份有限公司 一种显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
JP3235612B2 (ja) * 1990-04-24 2001-12-04 セイコーエプソン株式会社 半導体装置
KR100401270B1 (ko) * 1999-03-18 2003-10-11 히타치 데바이스 엔지니어링 가부시키가이샤 액정 표시장치
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
KR100949494B1 (ko) * 2003-06-25 2010-03-24 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
JP4267416B2 (ja) 2003-09-17 2009-05-27 株式会社ルネサステクノロジ 半導体集積回路
US20060232579A1 (en) * 2005-04-14 2006-10-19 Himax Technologies, Inc. WOA panel architecture
JP5102529B2 (ja) * 2007-02-19 2012-12-19 株式会社沖データ ドライバｉｃチップ、駆動装置、プリントヘッド、画像形成装置、及び表示装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US9311874B2 (en) 2016-04-12
JP2011223005A (ja) 2011-11-04
KR20110114444A (ko) 2011-10-19
US20110248972A1 (en) 2011-10-13
KR101298156B1 (ko) 2013-08-20

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
CN101211027B (zh) 显示装置
US9118324B2 (en) Driver IC chip and pad layout method thereof
JP5512589B2 (ja) ドライバー集積回路チップの電源連結構造
KR20080049912A (ko) 구동회로장치 및 이를 구비한 표시장치
US20190162994A1 (en) Electronic device
US20080018849A1 (en) Display element
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
KR100836543B1 (ko) 표시 장치
JP2004109969A (ja) 液晶表示装置
JP2005300920A (ja) 表示装置及び液晶表示装置
US20200402967A1 (en) Display device
JP4103703B2 (ja) Ｔｆｔ表示装置
KR20110018572A (ko) 액정표시장치
KR20060125326A (ko) 액정 표시 장치
KR20070044204A (ko) 액정표시장치
WO2021103005A1 (zh) 阵列基板、显示面板及其驱动方法
US20100002181A1 (en) Display device
KR20050050933A (ko) 칩 온 글래스 구조의 액정 표시 장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
JP2007171386A (ja) 平面表示装置
JP2007163847A (ja) 平面表示装置
KR20050120882A (ko) 액정표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250