KR100401270B1 - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR100401270B1
KR100401270B1 KR10-1999-7002322A KR19997002322A KR100401270B1 KR 100401270 B1 KR100401270 B1 KR 100401270B1 KR 19997002322 A KR19997002322 A KR 19997002322A KR 100401270 B1 KR100401270 B1 KR 100401270B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
terminal
crystal display
glass substrate
wiring
Prior art date
Application number
KR10-1999-7002322A
Other languages
English (en)
Other versions
KR20000036239A (ko
Inventor
히구치카즈히사
요코타요시카즈
스기야마키미히코
Original Assignee
히타치 데바이스 엔지니어링 가부시키가이샤
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 데바이스 엔지니어링 가부시키가이샤, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 히타치 데바이스 엔지니어링 가부시키가이샤
Priority to KR10-1999-7002322A priority Critical patent/KR100401270B1/ko
Publication of KR20000036239A publication Critical patent/KR20000036239A/ko
Application granted granted Critical
Publication of KR100401270B1 publication Critical patent/KR100401270B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시패널과, 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치이다. 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선의 개수를 삭감하고, 입출력 배선의 배선패턴을 간단한 배선패턴으로 하여, 입출력 배선의 배선패턴의 자유도를 향상시킨다. 액정 표시패널은, 한쌍의 절연기판을 구비하고, 반도체 집적회로는, 한쌍의 절연기판의 한쪽의 절연기판상에 탑재되고, 또한 반도체 집적회로는, 반도체 집적회로의 동작중에 전반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자와, 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고, 한쌍의 절연기판상에 형성된 배선패턴에 의해, 모드단자가 전원 더미단자와 접속된다.

Description

액정 표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
액정 표시장치는, 초박형(超薄型), 저전압 구동, 저소비 전력의 특징을 가지고 있고, 각종 전자기기의 표시 디바이스로서 다수(多數) 사용되고 있다. 이 액정 표시장치중에서 소형의 것은, 휴대용 전자계산기 혹은 디지털 시계의 표시 디바이스로서 사용되어 발전해 왔지만, 근래 휴대용 전화의 표시 디바이스로서 새로운 용도를 개척하고 있다.
이와 같은 휴대전화에 사용되는 소형 액정 표시장치로서는, TN(Twisted Nematic) 방식 혹은 STN(Super Twisted Nematic) 방식의 단순 매트릭스형 액정 표시장치가 사용되고 있다.
그리고, 휴대전화에 사용되는 단순 매트릭스형 액정 표시장치의 하나로, 1개의 반도체 집적회로장치로 구성되는 액정 표시패널(LCD)을 구동 제어하는 LCD 컨트롤러와 액정 표시패널(LCD)이 칩 온 글라스(COG) 방식(이하, 칩 온 글라스 방식이라 한다)으로 접속되는 액정 표시모듈이 공지이다.
이 칩 온 글라스 방식의 액정 표시모듈은, 한쌍의 유리기판 사이에 액정이 주입 밀봉되는 액정패널을 가지고, 해당 액정 표시패널을 구성하는 한쌍의 유리기판의 한쪽의 유리기판상에, 1개의 반도체집적회로 이루어지는 LCD 컨트롤러(LSI)가 탑재된다.
또한, 상기 한쪽의 유리기판상에는 LCD 컨트롤러(LSI)의 액정 출력단자에 접속되고, LCD 컨트롤러(LSI)로부터 액정 표시패널(LCD)내의 전극(세그먼트 전극 및 공통전극)으로 액정 구동전압(세그컨트 전압 및 공통전압)을 출력하는 액정 출력배선, LCD 컨트롤러(LSI)의 입출력 단자에 접속되고, LCD 컨트롤러(LSI)로 각종 신호 및 전원전압을 입력하고, LCD 컨트롤러(LSI)로부터 각종 신호를 출력하는 입출력 배선도 함께 형성된다. 이 입출력 배선은, 상기 한쪽의 유리기판의 단부로 인출되고, 상기 한쪽의 유리기판의 단부에서 프린트 배선기판과 접속되고, 중앙처리장치(CPU) 등이 탑재되는 프린트 회로기판과 접속된다.
이와 같이, 칩 온 글라스방식의 액정 표시모듈에서는, 한장의 유리기판상에액정 표시패널, LCD 컨트롤러(LSI), 액정 출력배선 및 입출력 배선이 형성되므로, 액정 표시모듈의 외형 치수를 소형화 하는 것이 가능하다.
또, 이러한 종류의 액정 표시모듈에 대해서는, 일본공개특허 평6-118433호 공보 및 일본공개특허 소63-191130호 공보에 기재되어 있다.
이 칩 온 글라스방식의 액정 표시모듈에서는, 한쪽의 유리기판상에 형성되는 액정 출력배선은, 액정 표시패널과 직접 접속되기 때문에, 액정 출력배선을 끌고다니는 등의 문제는 생기지 않는다.
그러나, 일반적으로 한쪽의 유리기판상에 형성되는 입출력 배선은, LCD 컨트롤러(LSI)의 입출력 단자로부터 크로스(cross) 하지 않고, 한쪽의 유리기판의 단부로 인출되기 때문에, LCD 컨트롤러(LSI)의 입출력 단자의 배열 순서와, 프린트 회로기판의 입출력 단자의 배열 순서가 다르면, 프린트 회로기판내에서, 예컨대 LCD 컨트롤러(LSI)로 각종 신호를 공급하는 신호선과 LCD 컨트롤러(LSI)로부터의 출력신호가 공급되는 신호선을, 전원전위(VCC) 혹은 기준전위(GND) 등의 전원배선과 크로스 시킬 필요가 생긴다. 그 때문에, 프린트 회로기판내에서 복잡하게 끌고다니는 배선을 행할 필요가 있었다.
특히, LCD 컨트롤러(LSI)의 내부 상태(동작모드 혹은 디바이스 ID 정보)를 변경하는 모드단자가 설치되는 LCD 컨트롤러(LSI)에 있어서는, 해당 모드단자가 접속되는 입출력 배선이 포함된 전체의 입출력 배선을, 크로스 하지 않고 한쪽의 유리기판의 단부로 인출하고, 해당 모드단자를 프린트 배선기판을 통해서 프린트 회로기판의 전원전위(VCC) 혹은 기준전위(GND)의 전원배선에 접속하고, 해당 모드단자를 상시 전원전위(VCC)로 풀 업(pull up)하던가 혹은 기준전위(GND)로 풀 다운(pull down)하고 있다.
그 때문에, 모드단자가 설치되는 LCD 컨트롤러(LSI)를 탑재한 액정 표시모듈에 있어서는, 한쪽의 유리기판상에 다수의 입출력 배선을 형성할 필요가 있고, 입출력 배선의 배선패턴이 복잡화하고, 입출력 배선의 배선패턴의 자유도가 손상되며, 또 프린트 배선기판을 통해서 접속되는 프린트 회로기판내에서 보다 복잡하게 끌고다니는 배선을 행할 필요가 있었다.
본 발명의 목적은, 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선 수를 삭감하여, 입출력 배선의 배선패턴을 간단한 배선패턴으로 하고, 입출력 배선의 배선패턴의 자유도를 향상시킨 액정 표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선 수를 삭감하여, 외형 치수의 소형화를 도모하고, 코스트를 저감한 액정 표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 외형 치수의 소형화를 도모하고, 코스트를 저감한 휴대전화를 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로 부터 명백해 질 것이다.
[발명의 개시]
본원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
액정 표시패널과, 상기 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치에서, 상기 반도체 집적회로는 상기 반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자를 가지는 액정 표시장치에 있어서, 상기 반도체 집적회로는 상기 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고, 상기 모드단자가 상기 전원 더미단자에 접속된다.
상기 모드단자는, 복수개 구비되고, 상기 복수의 모드단자의 사이에 상기 전원 더미단자가 배치된다.
상기 액정 표시패널은, 한쌍의 절연기판을 구비하고, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 반도체 집적회로가 탑재되며, 상기 한쌍의 절연기판상에 형성된 배선패턴에 의해 상기 모드단자가 상기 전원 더미단자와 접속되어 있다.
상기 반도체 집적회로는, 상기 반도체 집적회로의 내부의 배선층에 의해 서로 접속되는 복수의 더미단자를 구비한다.
한쌍의 절연기판을 구비하는 액정 표시패널과, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치에서, 상기 반도체 집적회로는 상기 반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자와, 상기 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고, 상기 모드단자가 상기 전원 더미단자에 접속되는 액정 표시장치의 제조방법에 있어서, 상기 한쌍의 절연기판상에 배선패턴을 형성하는 공정과, 상기 한쌍의 절연기판 사이에 액정을 주입 밀봉하는 공정과, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 반도체 집적회로를 본딩(bonding)하고, 상기 한쌍의 절연기판상에 형성된 배선패턴에 의해 상기 모드단자와 상기 전원 더미단자를 접속하는 공정을 적어도 구비한다.
휴대전화가, 상기 수단의 액정 표시장치를 구비한다.
상기 수단에 의하면, 액정 표시장치에 있어서, 반도체 집적회로가 그 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자를 가지고, 해당 모드단자를 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자에 접속한다. 이것에 의해, 반도체 집적회로의 입출력 단자에 접속되는 압출력 배선을 삭감할 수 있고, 액정 표시장치의 외형 치수를 소형화 하여, 액정 표시장치의 코스트를 저감하는 것이 가능하게 된다.
상기 수단에 의하면, 복수의 모드단자의 사이에 전원 더미단자를 배치하도록 한 것이므로, 모드단자와 전원 더미단자를 간단히 접속하는 것이 가능하게 된다.
상기 수단에 의하면, 절연기판상에 형성된 배선패턴에 의해 모드단자와 전원 더미단자를 접속하도록 한 것이므로, 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선을 삭감할 수 있고, 이것에 의해 절연기판상의 입출력 배선의 배선패턴을 간단한 배선패턴으로 하여, 입출력 배선의 배선패턴의 자유도를 향상시키는 것이 가능하게 된다.
상기 수단에 의하면, 반도체 집적회로는 반도체 집적회로의 내부의 배선층에 의해 서로 접속되는 복수의 더미단자를 구비하고, 이것에 의해 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선의 크로스 배선이 가능하게 된다.
상기 수단의 액정 표시장치를 휴대전화의 표시수단으로 사용하게 되므로서, 휴대전화의 외형 치수를 소형화, 휴대전화의 코스트를 저감하는 것이 가능하게 된다.
본 발명은 액정 표시장치에 관한 것으로서, 특히 액정 표시패널을 제어 구동하는 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선을 삭감한 액정 표시장치에 관한 것이다.
도 1은 본 발명의 일실시형태인 칩 온 글라스 방식의 액정 표시모듈(LCM)의 개략 구성을 나타내는 블록도이다.
도 2는 도 1의 액정 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 사시도이다.
도 3은 도 1의 액정 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 주요부 단면도이다.
도 4는 도 1의 액정 액정 표시패널(LCD)의 다른 일예의 개략 구성을 나타내는 주요부 단면도이다.
도 5는 유리기판(1)상의 투명 도전막(ITO)의 배선패턴을, 세그먼트 전극(11) 및 공통전극(12)과 대응해서 나타내는 평면도이다.
도 6은 도 5에 나타내는 접속영역(25)의 일예의 개략 구성을 나타내는 도면이다.
도 7은 도 5에 나타내는 접속영역(25)의 다른 예의 개략 구성을 나타내는 도면이다.
도 8은 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 설명하기 위한 주요부 단면도이다.
도 9는 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 설명하기 위한 주요부 단면도이다.
도 10은 본 실시형태의 LCD 컨트롤러(LSI)내의 기능모듈의 배치와 입출력 단자의 배치를 나타내는 도면이다.
도 11은 본 실시형태의 LCD 컨트롤러(LSI)내의 모드단자(41)에 접속되는 내부회로의 회로구성을 나타내는 회로도이다.
도 12는 본 실시형태의 LCD 컨트롤러(LSI) 내부의 기능블록을 나타내는 블록도이다.
도 13은 본 실시형태의 시분할 구동방법에 있어서, 세그먼트 전극(11)에 인가되는 세그먼트 전압 및 공통전극(12)에 인가되는 공통전압의 일예를 설명하기 위한 도면이다.
도 14는 본 실시형태의 스태틱 구동방법에 있어서, 세그먼트 전극(11)에 인가되는 세그먼트 전압 및 공통전극(12)에 인가되는 공통전압의 일예를 설명하기 위한 도면이다.
도 15는 본 실시형태의 반도체 집적회로(LSI) 내부의 전원배선을 나타내는 도면이다.
도 16은 LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 일예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.
도 17은 도 16에 나타내는 단자(ID1/CS*)와 전원 더미단자(VCCDUMMY2)와의 접속부 A-A'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.
도 18은 LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 다른 예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.
도 19는 도 18에 나타내는 더미단자(DAY16)와 더미단자(DAY17)와의 접속부 B-B'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.
도 20은 본 실시형태의 액정 표시모듈(LCM)이 사용되는 종래의 PHS 시스템의 개략 구성을 나타내는 블록도이다.
도 21은 본 실시형태의 액정 표시모듈(LCM)이 실장되는 휴대전화를 설명하기 위한 도면이다.
도 22는 본 발명이 적용 가능한 칩 온 보드(COB) 방식의 액정 표시모듈(LCM)을 나타내는 도면이다.
도 23은 테이프 캐리어 패키지(TCP) 방식의 액정 표시모듈(LCM)에도 적용 가능한 도면이다.
도 24는 본 실시형태의 패드간 접속배선(25)의 다른 예를 나타내는 도면이다.
[발명을 실시하기 위한 최선의 형태]
본 발명의 구성에 대해서 실시형태와 함께 설명한다.
또, 발명의 실시형태를 설명하기 위해 전체 도면에 있어서, 동일한 기능을 가지는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
도 1은, 본 발명의 일실시형태인 칩 온 글라스 방식의 액정 표시모듈(LCM)의 개략 구성을 나타내는 블록도이다.
동(同) 도면에 나타낸 바와 같이, 본 실시형태의 액정 표시모듈(LCM)은, 액정 표시패널(LCD)을 구비한다. 이 액정 표시패널(LCD)은 실(seal) 부재(3)를 통해서 서로 접착된 유리기판(1)과 유리기판(2)과의 사이에 주입 밀봉되는 액정층을 가진다.
또한, 유리기판(1)상에는 1개의 대규모 반도체 집적회로로 이루어지는 LCD 컨트롤러(LSI)가 탑재되고, 또 유리기판(1)상에는 LCD 컨트롤러(LSI)의 액정 출력단자에 접속되고, LCD 컨트롤러(LSI)로부터 액정 표시패널(LCD)내의 전극(세그먼트 전극 및 공통전극)으로 액정 구동전압(세그먼트 전압 및 공통전압)을 출력하는 액정 출력배선, LCD 컨트롤러(LSI)의 입출력 단자에 접속되고, LCD 컨트롤러(LSI)로 각종 신호 및 전원전압을 입력하며, LCD 컨트롤러(LSI)로부터 각종신호를 출력하는 입출력 배선도 함께 형성된다. 이 액정 출력배선 및 입출력 배선은, 투명 도전막(Indium-Tin-Oxide;ITO)으로 형성된다.
이 입출력 배선은, 유리기판(1)의 단부로 인출되고, 유리기판(1)의 단부에서 히트(heat) 실(프린트 배선기판)(4)과 접속되며, 중앙처리장치(CPU) 등이 탑재되는 프린트 회로기판과 접속된다.
유리기판(1)상에 탑재되는 LCD 컨트롤러(LSI)는, 유리기판(1)상에 형성되는 투명 도전막(ITO)(입출력 배선, 액정 출력배선)의 위에 페이스 다운(face down)되고, LCD 컨트롤러(LSI)의 패드부에 증착되어 있는 금(Au) 범프에 의해 투명 도전막(ITO)과 접속된다.
도 2는, 도 1의 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 사시도, 도 3은, 도 1의 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 주요부 단면도이다.
도 2, 도 3에 나타내는 액정 표시패널(LCD)은, STN 방식의 액정 표시패널이다. 액정 표시패널(LCD)은, 도 2, 도 3에 나타낸 바와 같이, 액정층(10)을 기준으로 하여 유리기판(1)측에는 띠 모양의 투명 도전막(ITO)으로 이루어지는 복수의 세그먼트 전극(11)이 형성되고, 유리기판(2)측에는 띠 모양의 투명 도전막(ITO)으로 이루어지는 복수의 공통전극(12)이 형성된다. 유리기판(1)의 내측(액정층측)에는 복수의 세그먼트 전극(11), 배향막(13)이 순차 적층되고, 유리기판(2)의 내측(액정층측)에는 복수의 공통전극(12), 배향막(14)이 순차 적층된다. 또한, 유리기판(1)의 외측에는 편광판(15) 및 위상차판(17)이 형성되고, 유리기판(2)의 외측에는 편광판(16)이 형성된다.
세그먼트 전극(11)과 공통전극(12)은 서로 직교하고, 세그먼트 전극(11)과 공통전극(12)의 교차부가 화소영역을 구성한다.
또, 액정층(10)의 속에 액정층(10)의 갭 길이를 일정하게 하는 스페이서를 배치하는 것도 가능하다. 또한, 도 2, 도 3에 나타내는 액정 표시패널(LCD)에 있어서, 유리기판(2)의 하측에 액정 표시패널(LCD)을 조사하는 백 라이트(back light)가 구비된다.
도 4는 도 1의 액정 표시패널(LCD)의 다른 예의 개략 구성을 나타내는 주요부 단면도이다.
도 4에 나타내는 액정 표시패널(LCD)은, 반사형 TN 방식의 액정 표시패널이다.
도 4에 나타내는 액정 표시패널(LCD)의 내부 구성은, 도 3에 나타내는 액정 표시패널(LCD)과 같지만, 도 4에 나타내는 액정 표시패널(LCD)에서는 유리기판(1)의 외측에 편광판(15)이 형성되고, 유리기판(2)의 외측에 편광판(16) 및 반사판(18)이 형성된다.
도 5는 유리기판(1)상의 투명 도전막(ITO)의 배선패턴을 세그먼트 전극(11) 및 공통전극(12)과 대응해서 나타내는 평면도이다.
동 도면중에 있어서, 점선 프레임으로 나타낸 부분에 LCD 컨트롤러(LSI)가 페이스 다운되고, LCD 컨트롤러(LSI)의 패드부에 증착되어 있는 금 범프에 의해 투명 도전막(ITO)과 접속된다. LCD 컨트롤러(LSI)로부터 액정 표시패널(LCD)내의 세그먼트 전극(11)으로 세그먼트 전압 및 공통전극(12)으로 공통전압을 공급하는 액정 출력배선은, 세그먼트측 액정 출력배선(20)과 공통측 액정 출력배선(21)의 2개로 분할된다.
세그먼트측 액정 출력배선(20)의 대부분은, 액정 표시패널(LCD)내의 세그먼트 전극(11)과 연속해서 일체로 형성되어 있고, 세그먼트측 액정 출력배선(20)의 액정 표시패널(LCD)내의 부분이 세그먼트 전극(11)을 구성한다. 공통측 액정 출력배선(21)은, 상측의 공통측 액정 출력배선(21a)과 하측의 공통측 액정 출력배선(21b)의 2개로 분할되고, 세그먼트측 액정 출력배선(20)의 일부 및 공통측 액정 출력배선(21a, 21b)은, 실재(3)에 설치된 접속영역(25)을 통해서 각 공통전극(12)과 접속된다.
도 6은, 도 5에 나타내는 접속영역(25)의 일예의 개략 구성을 나타내는 도면이다.
동 도면에 나타내는 예에서는, 실재(3)중에 은 페이스트(AGP)가 형성되고, 이것에 의해, 공통측 액정 출력배선(21a, 21b)(또는 세그먼트측 액정 출력배선(20)의 일부)으로부터 실재(3)중의 은 페이스트재(AGP)를 통해서 공통전극(12)으로 공통전압을 인가하도록 한 것이다. 이 경우에, 실재(3) 및 은 페이스트재(AGP)는 공지의 스크린 인쇄에 의해 형성할 수 있다.
도 7은, 도 5에 나타내는 접속영역(25)의 다른 예의 개략 구성을 나타내는 도면이다.
동 도면에 나타내는 예에서는, 실재(3)에 이방성 도전재료로 형성되는 실재(3)를 사용하고, 공통측 액정 출력배선(21a, 21b)(또는 세그먼트측 액정 출력배선(20)의 일부)로부터 실재(3)를 통해서 공통전극(12)으로 공통전압을 인가하도록 한 것이다.
이 이방성 도전재료로 형성되는 실재(3)로서는, 예컨대, 도전성 비즈(beads)(31)가 분산된 합성수지를 사용할 수 있다. 이 경우에, 합성수지에 분산된 도전성 비즈(31)의 분산량을 적절히 설정하는 것에 의해, 접속영역(25)에 있어서 인접하는 공통측 액정 출력배선(21a, 21b) 및 공통전극(12) 사이에서 단락을 방지하는 것이 가능하다.
도 7에 나타내는 도전성 비즈(31)로서는, 투명 도전막을 도포한 비즈, 금속 분말을 도포한 비즈, 카본을 도포한 비즈 혹은 금속제의 비즈 등 도전성을 가지는 비즈라면, 모두 사용 가능하다. 또한, 도 7에 있어서, 도전성 비즈(31) 대신에 도전성 파이버(ACF)를 사용하는 것도 가능하다.
도 5에 있어서, 입출력 배선(22)은 유리기판(1)의 단부로 인출되고, 유리기판(1)의 단부에서 히트 실(4)과 접속된다. 또한, 입출력 배선(22)중의 전원전위(VCC) 배선은, LCD 컨트롤러(LSI)가 탑재되는 부분에 폭 넓게 형성된 제1 영역(23)을 가지고, 마찬가지로, 입출력 배선(22)중의 기준전위(GND) 배선은 LCD 컨트롤러(LSI)가 탑재되는 부분에 폭 넓게 형성된 제2 영역(24)을 가진다.
또, 도 5에 있어서, 25는 후술하는 LCD 컨트롤러(LSI)의 패드 사이를 접속하는 패드간 접속배선이다.
도 8, 도 9는 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 설명하기 위한 주요부 단면도이다.
다음에, 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 도 8, 도 9를 사용해서 설명한다.
(1) 공정 1
유리기판(1) 및 유리기판(2)을 세정한다.(도 8a)
(2) 공정 2
유리기판(2)상에 증착, 스퍼터링 등에 의해 ITO막을 형성하고, 그 후, 포토리소그래피 기술로 공통전극(12)을 형성한다. 마찬가지로, 유리기판(1)상에 세그먼트 전극(11), 액정 출력배선(세그먼트측 액정 출력배선(20), 공통측 액정 출력배선 (21)), 입출력 배선(22), 제1 영역(23), 제2 영역(24) 및 패드간 접속배선(25)을형성한다.(도 8b)
(3) 공정 3
유리기판(1)상의 세그먼트 전극(11) 및 유리기판(2)상의 공통전극(12)의 표면을 포함하고, 유리기판(1) 및 유리기판(2)의 표시면 전체에 배향막(13, 14)을 형성한 후, 러빙처리를 시행한다.(도 8c)
(4) 공정 4
유리기판(1)의 외주변부에 실재(3)를 도포한다.(도 8d)
(5) 공정 5
유리기판(1)과 유리기판(2)의 패턴면을 합치고, 유리기판(1, 2)의 외면을 가압한 상태에서 가열하여 실재(3)를 경화시키고, 유리기판(1)과 유리기판(2)을 접착 실한다.(도 8e)
(6) 공정 6
실재(3)의 개구부(30)로부터 액정층(10)을 주입하고, 개구부(30)를 에폭시 수지로 밀봉하며, 그 후, 유리기판(1)의 외측에 편광판(15) 및 위상차판(17)을 형성하고, 또한 유리기판(1)의 외측에 편광판(16)을 형성한다.(도 9f)
(7) 공정 7
유리기판(1)과 LCD 컨트롤러(LSI)의 위치를 결정하고, LCD 컨트롤러(LSI)를 유리기판(1)상에 페이스 다운하여 본딩에 의해, LCD 컨트롤러(LSI)의 패드부에 증착되어 있는 금 범프를, 유리기판(1)상에 형성된 투명 도전막(ITO)과 접속한다. 이것에 의해, LCD 컨트롤러(LSI)의 각 패드부를 액정 출력배선(세그먼트측출력배선(20), 공통측 액정 출력배선(21)), 입출력 배선(22) 및 패드간 접속배선(25)에 접속한다.(도 9g)
(8) 공정 8
유리기판(1)의 단부로 인출된 입출력 배선(22)과 히트 실(4)의 위치를 결정하고, 히트 툴(tool)로 가압, 가열하여 유리기판(1)의 단부에 히트 실(4)을 접속한다. 그 후, 노출하는 부분에 절연성 수지, 예컨대 폴리이미드계 수지, 에폭시계 수지, 실리콘계 수지를 도포하고, 보호막(32)을 형성한다(도 9h)
도 10은, 본 실시형태의 LCD 컨트롤러(LSI)내의 기능모듈의 배치와, 입출력 단자의 배치를 나타내는 도면이다.
동 도면에 있어서, 공통 드라이버 블록(44) 및 세그먼트 드라이버 블록(45)은, 액정 표시패널(LCD)에 화상을 시분할 구동으로 표시하기 위한 블록이다. 공통 드라이버 블록(44)은, 단자(COM1∼COM32, COMS2)로부터 액정 표시패널(LCD)내의 공통전극(12)으로 공통전압을 출력한다. 세그먼트 드라이버 블록(45)은, 단자(SEG1∼SEG60)로부터 액정 표시패널(LCD)내의 세그먼트 전극(11)으로 세그먼트 전압을 출력한다.
어넌시에이터(annunciator) 표시부 블록(46)은, 액정 표시패널(LCD)에 아이콘 또는 마크를 스태틱 구동으로 표시하기 위한 블록이고, 단자(ACOM1)로부터 액정 표시패널(LCD)내의 공통전극(12)의 일부에 스태틱 구동 공통전압을, 단자(ASEG1∼ASEG12)로부터 액정 표시패널(LCD)내의 세그먼트 전극(11)의 일부에 스태틱 구동 세그먼트 전압을 출력한다.
OP(Operation) 앰프 블록(48)은, 단자(OPOFF)으로 기준전위(GND)가 입력되면, 전원전위(VCC)와 제2 기준전위(VEE) 사이를 분압하여 5 레벨의 액정 구동전압(V1∼V5)을 출력한다. 단자(OPOFF)로 전원전위(VCC)가 입력되면, OP 앰프 블록(48)은 OFF로 되고, 단자(V1OUT∼V5OUT)로 외부로부터 5 레벨의 액정 구동전압(V1∼V5)이 입력된다. 여기서, 단자(VREFP), 단자(VREF) 및 단자(VREFM)는 액정 구동전압에 따라서 내장 OP 앰프의 구동능력을 조정하는 단자이다.
승압회로 블록(49)은, 단자(VC1)로 입력되는 전압을 2배(또는 3배)로 승압하고, 단자(V5OUT2)(또는 단자(V5OUT3))로부터 출력한다. 이 단자(V5OUT2)(또는 단자(V5OUT3))와 단자(VEE)를 외부에서 접속하는 것에 의해, LCD 컨트롤러(LSI)내의 제2 기준전위(VEE)로 된다. 또, 승압회로 블록(49)을 사용하는 경우에는 단자(C1)와 단자(C2)의 사이에 승압 콘덴서가 접속된다.
발진회로 블록(50)은, 단자(OSC1)와 단자(OSC2)의 사이에 저항을 접속하는 것에 의해, LCD 컨트롤러(LSI) 내부에서 사용되는 클럭신호를 생성한다. 또한, LCD 컨트롤러(LSI) 내부에서 사용되는 클럭신호로서 외부 클럭신호를 사용하는 경우에는, 단자(OSC1)로 외부 클럭신호를 입력한다.
저내압 버퍼블록(47)에는 입출력 신호의 입출력 버퍼회로가 배치되고, 저내압 논리 로직블록(51)에는 각종 레지스터 혹은 제어회로 등이 배치되고, 또한 ROM 블록(52) 및 RAM 블록(53)에는 ROM 및 RAM의 메모리가 배치된다.
키 스캔회로 제어블록(54)은, 예컨대 휴대전화에서 키 입력상태를 검출하는제어블록이고, 단자(KST0∼KST7)에서 시분할로 스트로크(stroke) 신호를 출력하고, 단자(KIN0∼KIN3)에서 스트로크 신호에 동기하여 키 상태를 받아 들인다.
단자(IM)는, 본 실시형태의 액정 표시모듈(LCM)과 중앙처리장치(CPU)의 시리얼 인터페이스 모드를 선태하는 단자이다. 이 단자(IM)로 전원전위(VCC)를 인가하면, 클럭동기 시리얼 인터페이스 모드로 되고, 이 단자(IM)로 기준전위(VEE)를 인가하면, I2C 버스 인터페이스 모드로 된다. 또한, I2C 버스 인터페이스 모드시에 단자(ID1/CS*) 및 단자(ID0)는 LCD 컨트롤러(LSI)에 할당된 디바이스 ID 코드의 하위 2비트를 설정하는 단자로 된다. 또한, 시리얼 인터페이스 모드시에 단자(ID1/CS*)는 칩 선택신호가 입력되는 단자, 단자(ID0)는 LCD 컨트롤러(LSI)에 할당된 디바이스 ID 코드의 하위 1비트를 설정하는 단자로 된다.
LCD 컨트롤러(LSI)에 할당된 디바이스 ID 코드의 하위 비트를 설정하기 위해서는, 이 단자(ID1/CS*) 혹은 단자(ID0)로 반드시 전원전위(VCC) 혹은 기준전위(VEE)를 인가할 필요가 있다.
이후, 이 단자(IM), 단자(ID1/CS*) 및 단자(ID0)를 모드단자(41)라 한다.
이 모드단자(412)로 인가되는 전위는, 도 11에 나타낸 바와같이, CMOS 인버터회로(42)를 통해서 모드 선택회로(43)로 입력되고, 해당 모드단자(41)로 인가되는 전위에 따라서 모드 선택회로(43)는 LCD 컨트롤러(LSI)의 내부상태(동작모드 또는 디바이스 ID 정보)를 변경한다. 이 모드 선택회로(43)에 관계하는 회로모듈은도 10에 나타낸 바와 같이 모드단자(41)의 근처에 배치된다.
도 10에서는, 이 모드단자(41)의 근처에, 예컨대 단자(IM))와 단자(ID0)의 사이, 단자(ID0)와 단자(ID1/CS*)의 사이에 2개의 전원 더미단자(VCCDUMY1, VCCDUMY2)가 배치된다. 이 전원 더미단자(VCCDUMY1, VCCDUMY2)는 LCD 컨트롤러(LSI) 내부에서 전원전위(VCC)의 전원배선과 접속되어 있다. 따라서, 패드간 접속배선(25)에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)를 전원 더미단자(VCCDUMY1, VCCDUMY2)에 접속하는 것에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)로 전원전위(VCC)를 인가할 수 있다. 또한, 제2 접속영역(24)이 단자(IM), 단자(ID0) 및 단자(ID1/CS*)에 근접해서 설치되므로, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)를 제2 접속영역(24)에 접속하는 것에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)로 기준 전원전위(GND)를 인가할 수 있다. 이것에 따라, 유리기판(1)상의 입출력 배선(22)의 개수를 삭감할 수 있다.
도 12는, 본 실시형태의 LCD 컨트롤러(LSI) 내부의 기능블록을 나타내는 블록도이다.
도 10에 나타내는 공통 드라이버 블록(44)은, 공통 시프트 레지스터 (101)와 공통 드라이버(102)를 구비한다. 공통 시프트 레지스터 (101)는, 타이밍 발생회로(110)로부터 입력되는 출력 타이밍 제어용 타이밍 신호에 의거해서 1 수평 주사시간마다 구동되는 공통전극(12)을 선택한다. 공통 드라이버(102)는 상기 선택된 공통전극(12) 및 그것 이외의 공통전극(12)에 대해서 액정 구동전압선택회로(106)로부터 공급되는 다른 전압레벨의 액정 구동전압내에서 소정의 액정 구동전압을 선택하여 출력한다.
도 10에 나타내는 세그먼트 드라이버 블록(45)은, 세그먼트 레지스터(103), 래치회로(104) 및 세그먼트 드라이버(105)를 구비한다. 세그먼트 레지스터(103)는, 타이밍 발생회로(103)로부터 입력되는 표시데이터 래치용 타이밍 신호에 의거해서 표시데이터를 받아들임용 신호를 생성한다. 래치회로(104)는, 해당 표시데이터 받아들임용 신호에 의거해서, 표시데이터를 래치하고, 출력 타이밍 제어용 신호에 의거해서, 상기 래치된 표시데이터를 세그먼트 드라이버(105)로 출력한다. 세그먼트 드라이버(105)는, 1 수평분의 표시데이터가「1」혹은「0」의 각 세그먼트 전극(11)에 대해서 해당 표시데이터에 의거해서, 액정 구동전압 선택회로(106)로부터 공급되는 다른 전압레벨의 액정 구동전압내에서 소정의 액정 구동전압을 선택하여 출력한다.
도 13은, 본 실시형태의 시분할 구동방법에 있어서, 세그먼트 전극(11)으로 인가되는 세그먼트 전압 및 공통전극(12)으로 인가되는 공통전압의 일예를 설명하기 위한 도면이다.
본 실시형태의 액정 표시모듈(LCM)에서는, 액정층(10)에 직류전압이 인가되지 않도록 복수의 세그먼트 전극(11)으로 인가되는 세그먼트 전압과, 복수의 공통전극(12)으로 인가되는 공통전압을 소정의 주기로 반전시키는, 소위 교류화 구동방식이 채용된다.
도 13에 나타내는 예에서는, 예컨대 부(負)극성(표시데이터「1」의 세그먼트전극(11)으로 인가되는 세그먼트 전압이, 공통전극(12)으로 인가되는 공통전압보다도 저전압)인 경우에, 표시데이터「1」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V5의 세그먼트 전압이, 표시데이터「0」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V3의 세그먼트 전압이 인가되고, 또한 선택된 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V6의 공통전압이, 비(非) 선택의 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V4의 공통전압이 인가된다.
또한, 정(正)극성(표시데이터「1」의 세그먼트 전극(11)으로 인가되는 세그먼트 전압이, 공통전극(12)으로 인가되는 공통전압보다도 고전압)인 경우에, 표시데이터「1」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V6의 세그먼트 전압이, 표시데이터「0」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V2의 세그먼트 전압이 인가되고, 선택된 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V5의 공통전압이 인가되고, 비(非)선택의 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V1의 공통전압이 인가된다.
도 10에 나타내는 어넌시에이터 표시블록(46)은, 어넌시에이터 드라이버(108)를 구비한다. 어넌시에이터 드라이버(108)는, 단자(ASEG1∼ASEG12)에 접속되는 세그먼트 전극(11)내에서, 선택된 세그먼트 전극(11)에 대해서, 도 14b의 전압파형의 세그먼트 전압을, 단자(ASEG1∼ASEG12)에 접속되는 비선택의 세그먼트 전극(11)에 대해서, 도 14a의 전압파형의 세그먼트 전압을 출력한다. 또한,단자(ACOM1)에 접속되는 공통전극(12)에 대해서, 도 14c의 전압파형의 공통전압을 출력한다.
이것에 의해, 단자(ASEG1∼ASEG12)에 접속되는 비선택의 세그먼트 전극(11)과, 단자(ACOM1)에 접속되는 공통전극(12) 사이의 액정층(10)에는 액정 구동전압이 인가되지 않고, 단자(ASEG1∼ASEG12)에 접속되는 선택된 세그먼트 전극(11)과, 단자(ACOM1)에 접속되는 공통전극(12) 사이의 액정층(10)에는 2 ×(VCC- AGND)의 전위차의 액정 구동전압이 인가된다.
도 10에 나타내는 OP 앰프 블록(48)은, 5개의 저항(121∼125)과 1개의 가변저항(126)이 직렬로 접속된 직렬 저항회로와, 해당 직렬회로의 접속점에 접속되는 5개의 전압 폴로워(follower) 회로(131∼135)를 구비한다. 단자(OPOFF)로 기준전위(GND)가 입력되면, 전원전위(VCC)와 제2 기준전위(VEE) 사이를 분압하고, 각 전압 폴로워 회로(131∼135)로부터 5 레벨의 액정 구동전압(V1∼V5)을 출력한다.
이 5 레벨의 액정 구동전압(V1∼V5)과, 전원전위(VCC)(V6의 액정 구동전압)가 액정 구동전압 선택회로(106)로 출력된다.
승압회로(111) 및 클럭신호 발생회로(112)는, 도 10에 나타내는 승압회로 블록(49) 및 발진회로 블록(50)을 구성한다.
캐릭터(character) 제너레이터 ROM(153)은, 8비트의 문자코드로부터 5 ×8비트의 문자패턴을 발생한다. 이 캐릭터 제너레이터 ROM(153)은 도 10에 나타내는 ROM 블록(52)에 설치된다.
표시데이터 RAM(154)은, 8비트의 문자코드를 기억하는 랜덤 액세스 메모리(RAM)이다. 캐릭터 제너레이터 RAM(152)은 사용자가 프로그램에서 자유로이 문자패턴을 재기록(rewrite)하는 사용자 폰트용 랜덤 액세스 메모리(RAM)이다. 세그먼트 RAM(151)은 사용자 프로그램에서 자유로이 아이콘 혹은 마크 등의 세그먼트를 제어하는 랜덤 액세스 메모리(RAM)이다. 이 표시데이터 RAM(154), 캐릭터 제너레이터 RAM(152) 및 세그먼트 RAM(151)은 도 10에 나타내는 RAM 블록(53)에 설치된다.
커서 블링크(cursor blink) 제어회로(118)는, 커서를 점멸 또는 흑백 반전시키는 회로이다. 커서 블링크 제어회로(118), 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)으로부터의 표시데이터(비트 데이터)는, 직병렬 변환회로(107)에서 직렬데이터로 변환되고, 래치회로(104)로 송출된다. 이 직병렬 변환회로(107) 및 커서 블링크 제어회로(118)는, 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.
시리얼 인터페이스(113)는, 단자(IM)로의 인가전압에 의해, 클럭동기 시리얼 인터페이스 모드와, I2C 버스 인터페이스 모드가 선택된다. 중앙처리장치(CPU)로부터 시리얼 인터페이스(113)를 통해서 송신되는 어드레스 정보와 데이터는, 인스트럭션(instruction) 레지스터(151)와 데이터 레지스터(153)에 기억된다. 이 인스트럭션 레지스터(151)에 기억된 어드레스 정보는, 인스트럭션 디코더(116)에 있어서, 표시데이터 RAM(154)의 어드레스 정보와, 세그먼트 RAM(151), 캐릭터 제너레이터RAM(152) 및 캐릭터 제너레이터 ROM(153)의 어드레스 정보로 나누어진다.
인스트럭션 디코더(116)에서 나누어진 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)의 어드레스 정보는, 어드레스 카운터(117)로 입력된다. 이 어드레스 카운터(117)에 의해 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)가 액세스 된다.
이 인스트럭션 디코더(116), 어드레스 카운터(117), 인스트럭션 레지스터(151), 데이터 레지스터(153) 및 비지(busy) 플래그(152)는 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.
LED 출력포트(119)는, 단자(LED0∼LED2)에 접속되는 3개의 LED 구동포트와, 단자(PORT0∼PORT2)에 접속되는 3개의 범용 출력포트를 구비한다. 단자(LED0∼LED2)에 접속되는 발광 다이오드의 점등 등은, 시리얼 인터페이스(113)를 경유해서 제어 가능하다. 이 LED 출력포트(119)는, 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.
타이밍 발생회로(110)는, 클럭신호 발생회로(112)로부터의 클럭신호에 의해,공통 레지스터(101), 세그먼트 레지스터(103), 래치회로(104), 표시데이터 RAM(154), 캐릭터 제너레이터 RAM(152), 세그먼트 RAM(151) 등 내부회로를 동작시키는 타이밍 신호를 생성한다. 이 타이밍 발생회로(110)는, 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.
도 10에 나타내는 키(key) 스캔회로 제어블록(54)은, 키 스캔 타이밍 제어회로(115)와 키 스캔 레지스터(114)를 구비한다.
도 15는, 본 실시형태의 반도체 집적회로(LSI) 내부의 전원배선을 나타내는 도면이다.
동 도면에 있어서, 61은 전원전위(VCC)의 전원배선, 62는 제2 기준전위(VEE)의 전원배선, 63은 기준전위(GND)의 전원배선, 64는 제3 기준전위(AGND)의 전원배선이다. 도 15에 나타낸 바와 같이, 각 전원 더미단자(VCCDUMY1, VCCDUMY2)는 전원배선(61)에 접속되어 있다.
도 16은 LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 일예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.
동 도면에 있어서, 전원전위 단자(VCC)(80)에 전원전위(VCC)가, 기준전위 단자(GND)(82)에 기준전위(GND)가 입력된다. 단자(OPOFF)는 제2 영역(24)을 통해서 기준전위 단자(GND)(82)에 접속된다. 따라서, OP 앰프 블록(48)은 전원전위(VCC)와 제2 기준전위(VEE) 사이를 분압하고, 각 전압 폴로워 회로로부터 5 레벨의 액정 구동전압(V1∼V5)을 출력한다.
또한, 단자(VCI)는 LCD 컨트롤러(LSI)의 외측의 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 전원전위 단자(VCC)(80)에 접속되어 있다. 따라서, 승압회로 블록(49)은, 전원전위(VCC)를 3배로 승압하여 단자(V5OUT3)로부터 출력한다. 이 단자(V5OUT3)는, LCD 컨트롤러(LSI)의 외측의 유리기판(1)상에 형성된 투명도전막(ITO)에 의해, 제2 기준전위(VEE) 입력단자인 단자(VEE)에 접속되어 있다.
모드단자(41)의 하나인 단자(IM)는, 제2 접속영역(24)을 통해서 기준전위 단자(GND)(82)에 접속되어 있다. 따라서, 도 16에 나타내는 배선패턴상에 탑재되는 LCD 컨트롤러(LSI)는, 중앙처리장치(CPU)와의 사이에서 I2C 버스 인터페이스 모드로 데이터의 송수신을 행한다. 또한, 모드단자(41)의 하나인 단자(ID1/CS*)는, 패드간 접속배선(25)에 의해 전원 더미단자(VCCDUMY1, VCCDUMY2)에 접속되고, 모드단자(41)의 하나인 단자(ID0)는, 제2 접속영역(24)을 통해서 기준전압 단자(GND)(82)에 접속되어 있다.
도 16에 있어서, 제1 접속영역(23)은 좌상의 전원단자(VCC)(81)에도 접속되어 있다. 이것은, 좌상의 전원단자(VCC)(81)에는, LCD 컨트롤러(LSI) 내부에서 도 15에 나타내는 전원배선(61)과 접속되지 않은 다른 전원전위(VCC)의 전원배선(도 15에 나타내지 않음)과 접속되어 있기 때문이다. 제2 접속영역(24)은, 중앙의 기준전원 단자(GND)(83)에도 접속되어 있다. 이것은, 도 15에나타낸 바와 같이, 기준전위(GND)의 전원배선(63)이 LCD 컨트롤러(LSI) 내부에서 2 분할되고, LCD 컨트롤러(LSI) 내부에서 기준전위(GND)의 전원배선(63)이 서로 접속되어 있지 않다.
또, 도 16에 있어서, 단자(DMY15∼DMY18)는 더미단자, 78은 Al(알루미늄) 점퍼배선이다. 이 단자(DMY15∼DMY18)와 Al(알루미늄) 점퍼배선(78)을 설치하는 이유에 대해서 후술한다.
도 17은, 도 16에 나타내는 단자(ID1/CS*)와 전원 더미단자(VCCDUMMY2)와의 접속부 A-A'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.
동 도면에 나타낸 바와 같이, 단자(ID1/CS*)는, Al(알루미늄) 패드부(74)와, 투명 도전막(ITO)과의 접속을 가능하게 하기 위해 금 범프(77)로 형성된다. 전원 더미단자(VCCDUMY2)는, Al 패드부(75)와, 금 범프(77)로 형성된다. 이 경우에, 금 범프(77)는, 예컨대 증착에 의해 형성된다.
이와 같이, Al 패드부(74) →금 범프(77) →패드간 접속배선(투명 도전막(ITO)) →금 범프(77) →Al 패드부(75)의 경로에서 단자(ID1/CS*)와 전원 더미단자(VCCDUMY2)가 접속된다. 또, 도 17에 있어서, 71은 웨이퍼 기판, 72는 필드 산화막(선택 산화규소막), 73은 층간막, 76은 보호막(패시베이션막)이다.
도 18은, LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 다른 예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.
동 도면에 있어서, 전원전위 단자(VCC)(85)로 전원전위(VCC)가, 기준전위 단자(GND)(87)로 기준전위(GND)가 입력된다. 상기한 바와 같이, 전원전위 단자(VCC)(85)와 중앙의 전원전위 단자(VCC)(86)는, LCD 컨트롤러(LSI) 내부에서 접속되어 있지 않다. 마찬가지로, 기준전위 단자(GND)(87)와 중앙의 전원전위 단자(VCC)(88)는, LCD 컨트롤러(LSI) 내부에서 접속되어 있지 않다.
이 경우에, 도 16에 나타낸 바와 같이, LCD 컨트롤러(LSI)의 외측의 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 전원단자(VCC)(85)와 중앙의 전원전위 단자(VCC)(86)를 접속하면 되지만, LCD 컨트롤러(LSI)가 탑재되는 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 전원단자(VCC)(85)와 중앙의 전원전위 단자(VCC)(86)를 접속하고 싶은 경우도 생각된다.
그러나, 이 경우에는 제1 접속영역(23)과 제2 접속영역(24)을 크로스시킬 필요가 있다. 그 때문에, 도 18에 나타내는 예에서는, 제3 접속영역(23a)을 설치하고, 제3 접속영역(23a)과 제1 접속영역(23)을 LCD 컨트롤러(LSI) 내부에 설치한 Al 점퍼배선(78)으로 접속한다. 그것 이외의 구성은 도 16의 배선패턴과 같다.
도 19는 도 18에 나타내는 더미단자(DAY16)와 더미단자(DAY17)와의 접속부 B-B'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.
동 도면에 나타낸 바와 같이, 더미단자(DMY16)와 더미단자(DMY17)는 Al 점퍼배선(78)을 통해서 서로 접속되어 있다. 따라서, 제3 접속영역(23a) →금 범프(77)→Al 점퍼배선(78) →금 범프(77) →제1 접속영역(23)의 경로에서, 전원단자(85)와 중앙의 전원전위 단자(VCC)(86)가 접속된다.
도 16, 도 18에서 이해할 수 있는 바와 같이, 본 실시형태의 액정 구동모듈(LCM)에서는 LCD 컨트롤러(LSI)로 전원전압을 공급하는 전원배선을, LCD 컨트롤러(LSI)의 중앙부뿐만 아니라 LCD 컨트롤러(LSI)의 단부(상단 혹은 하단)로부터도 인출하여 히트 실(4)과 접속할 수 있다. 따라서, 휴대기기에 실장되는 프린트 회로기판의 전원배선에 맞추어 액정 표시모듈(LCM)의 전원배선을 교체할 수 있고, 휴대기기에 실장되는 각종 프린트 회로기판에 대응하는 것이 가능하게 된다.
본 실시형태의 액정 표시모듈(LCM)은, 예컨대 휴대전화의 하나인 PHS 시스템의 표시 디바이스로서 사용 가능하다.
도 20은, 본 실시형태의 액정 표시모듈(LCM)이 사용되는 종래의 PHS 시스템의 개략 구성을 나타내는 블록도이다.
동 도면에 나타내는 PHS 시스템은, 음성 데이터의 압축 신장을 행하는 ADPCM 코덱(codec)회로(201), 스피커(202), 마이크(203), 액정 표시패널(204), 키보드(205), 디지털 데이터를 시분할 다중화하는 TDMA 회로(206), 등록된 ID 번호를 저장하는 E2PROM(209), 프로그램을 기억하는 ROM(208), SRAM(207) 등의 메모리, 무선의 반송주파수를 설정하는 PLL 회로(210), 무선으로 송수신하기 위한 RF 회로(211) 및 그것을 제어하는 마이크로 프로세서(212)로 구성된다.
본 실시형태의 액정 표시모듈(LCM)은, 도 20에 나타내는 액정 표시패널(204)로서 사용 가능하다.
도 21은, 본 실시형태의 액정 표시모듈(LCM)이 실장되는 휴대전화를 설명하기 위한 도면이다.
본 실시형태의 액정 표시모듈(LCM)은, 히트 실(4)에 의해 중앙처리장치(CPU)가 탑재되는 프린트 회로기판(92)과 접속되고, 휴대전화(91)에 실장된다.
이상 설명한 바와 같이, 본 실시형태의 액정 표시모듈(LCM)에서는, 단자(IM) 및 단자(ID0)를 제2 접속영역(24)에 접속하고, 단자(ID1/CS*)를 패드간 접속배선(25)에 의해 전원 더미단자(VCCDUMY2)에 접속하고 있다.
이것에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)를 입출력 배선(22)에서 유리기판(1)의 단부로 인출하여, 히트 실(4)과 접속할 필요가 없게 된다. 따라서, 유리기판(1)상의 입출력 배선(22)의 개수를 저감하는 것이 가능하게 된다.
따라서, 유리기판(1)상의 투명 도전막(ITO)으로 이루어지는 입출력 배선의 배선패턴에 있어서, 전원전위 배선 및 기준전원 배선과, 통상의 신호배선이 유리기판(1)상에서 크로스 하지 않은 간단한 배선패턴으로 할 수 있다. 이것에 의해, 입출력 배선(22)의 배선패턴을 간단화하고, 그것에 따라 액정 표시모듈(LCM)을 간단히 제조하는 것이 가능하게 되며, 액정 표시모듈(LCM)의 코스트를 저감하는 것이 가능하게 된다.
또한, 히트 실(4)의 면적을 작게 할 수 있고, 히트 실(4)의 코스트를 저감하는 것이 가능하게 된다.
또한, 액정 표시모듈(LCM)에 접속되는 프린트 배선 회로기판내에서 복잡하게 끌고다니는 배선을 행할 필요가 적게 되므로, 프린트 회로기판의 면적의 축소, 프린트 회로기판의 코스트를 저감하는 것이 가능하게 된다.
또한, 본 실시형태의 액정 표시모듈(LCM)에서는, LCD 컨트롤러(LSI)로 전원전압을 공급하는 전원배선을, LCD 컨트롤러(LSI)의 중앙부뿐만 아니라 LCD 컨트롤러(LSI)의 단부(상단 혹은 하단)에서도 인출하고, 히트 실(4)과 접속할 수 있다. 따라서, 휴대기기에 실장되는 프린트 회로기판의 전원배선에 맞추어 액정 표시모듈(LCM)의 전원배선을 교체할 수 있고, 휴대기기에 실장되는 각종 프린트 회로기판에 대응하는 것이 가능하게 된다.
따라서, 본 실시형태의 액정 표시모듈(LCM)에서는, 전원배선의 배선패턴의 자유도를 향상시킬수 있다.
또한, 본 실시형태의 액정 표시모듈(LCM)을 휴대전화에 실장하는 것에 의해, 휴대전화의 소형화를 도모할 수 있고, 코스트를 저감하는 것이 가능하게 된다.
또, 본 실시형태에서는, 본 발명을 칩 온 글라스 방식의 액정 표시모듈(LCM)에 적용한 실시형태에 대해서 설명하였지만, 이것에 한정되는 것은 아니고, 본 발명은, 도 22는 나타낸 바와 같이, LCD 컨트롤러(LSI)와 액정 표시패널(LCD)이 칩 온 보드(COB) 방식으로 접속되는 액정 표시장치 혹은 도 23에 나타낸 바와 같이, LCD 컨트롤러(LSI)와 액정 표시패널(LCD)이 테이프 캐리어 패키지(TCP) 방식으로 접속되는 액정 표시장치에도 적용 가능하다.
또한, 액정 표시패널(LCD)을 구성하는 유리기판(1, 2) 대신에, 폴리머 필름을 사용하는 것도 가능하다.
또한, 전원 더미단자(VCCDUMY1, VCCDUMY2)는, 반드시 모드단자(41)의 근처에 설치할 필요는 없고, 패드간 배선(25)의 배선패턴을 도 24에 나타내는 배선패턴으로 하는 것에 의해, 전원 더미단자(VCCDUMY1, VCCDUMY2)와 모드단자(41)는 떨어져 있어도 된다. 또, 전원 더미단자(VCCDUMY1, VCCDUMY2)에, LCD 컨트롤러(LSI) 내부에서 기준전위(VGND)의 전원배선을 접속하고, 패드간 접속배선(25)으로 모드단자(41)에 기준전위(VGND)를 인가하도록 하여도 된다.
이와 같이, 본 실시형태에 의하면, 이하의 작용 효과가 얻어진다.
액정 표시장치에 있어서, 액정 표시패널을 구동 제어하는 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선의 개수를 삭감할 수 있고, 입출력 배선의 배선패턴을 간단한 배선패턴으로 하며, 입출력 배선의 배선패턴의 자유도를 향상시키는 것이 가능하게 된다. 이것에 의해, 액정 표시장치의 소형화를 도모하고, 액정 표시장치의 코스트를 저감하는 것이 가능하게 된다.
액정 표시장치에 접속되는 프린트 배선기판의 간소화, 부품 개수의 삭감 및 소형화를 도모할 수 있고, 이것에 의해 프린트 배선기판의 코스트를 감소시키는 것이 가능하게 된다.
프린트 배선기판을 통해서, 액정 표시장치와 접속되는 프린트 회로기판내에서의 신호배선을 끌고다니는 배선이 적어지게 되고, 프린트 회로기판의 면적을 작게 하는 것이 가능하게 된다. 이것에 의해, 프린트 회로기판의 코스트를 저감하는 것이 가능하게 된다.
본 발명의 액정 표시장치를 휴대전화 등의 휴대기기에 사용하는 것에 의해, 휴대기기의 소형화를 도모할 수 있고, 휴대기기의 코스트를 저감하는 것이 가능하게 된다.
이상 본 발명자에 의해 이루어진 발명을 실시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 된이용분야인 휴대전화에 사용되는 액정 표시장치에 적용한 경우에 대해서 설명하였지만, 그것에 한정되는 것은 아니고, 예컨대 전화 등의 소형의 통신기기 혹은 소형의 전자기기에 사용 가능하다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. (1) 제 1 유리기판과;
    (2) 상기 제 1 유리기판의 일표면 상의 제 2 유리기판과 상기 제 1 및 제 2 기판 사이의 액정을 포함하여 상기 제 1 유리기판의 상기 표면에 형성된 액정 표시패널과;
    (3) 상기 제 1 유리기판 상에 설치되어 상기 액정 표시패널을 제어하기 위한 반도체칩으로서,
    동작모드를 가지고 상기 동작 모드 중 미리 정해진 동작모드를 결정하기 위한 제 1 회로를 포함하는 집적회로와,
    외부장치로부터 입력신호를 수신하기 위한 입력단자와, 상기 액정 표시패널에 출력신호를 제공하기 위한 출력단자와, 상기 집적회로에 동작전위를 제공하기 위한 제 1 고정 전위단자와, 일 주면에 형성된 배선층을 통해 상기 제 1 고정 고정단자에 전기적으로 접속된 제 2 고정 전위단자와, 입력된 전압레벨에 따라 상기 동작모드 중 상기 미리 정해진 동작모드를 결정하는 상기 집적회로의 상기 제 1 회로에 전기적으로 접속된 모드단자를 포함하여 이루어지는 복수의 외부단자가,
    그 주면에 형성되어 있는 반도체칩과;
    (4) 상기 제 1 유리기판의 상기 표면에 형성된 복수의 도전층으로서,
    상기 반도체칩의 상기 입력단자와 상기 외부장치의 사이를 전기적으로 연결하는 제 1 도전층과, 상기 반도체칩의 상기 출력단자와 상기 액정 표시장치를 전기적으로 연결하는 제 2 도전층과, 상기 제 1 고정 전위단자에 접속되어 상기 제 1 고정 전위단자에 상기 동작전위를 제공하는 제 3 도전층과, 상기 제 2 고정 전위단자와 상기 반도체칩의 상기 모드단자의 사이를 전기적으로 연결하는 제 4 도전층을 포함하여 이루어지는 복수의 도전층과;
    를 포함하여 이루어지고,
    상기 반도체칩은, 상기 반도체칩의 상기 주면이 상기 제 1 유리기판의 상기 표면에 대향하고, 또 상기 반도체칩의 상기 외부단자는 범프전극을 통해 대응하는 도전층에 전기적으로 접속되도록, 상기 제 1 유리기판 상에 탑재되고,
    상기 반도체칩의 상기 제 2 고정 전위단자는 상기 모드단자의 근처에 배치되어 상기 제 4 도전층을 통해 상기 모드단자에 상기 전압레벨을 제공하는 것을 특징으로 하는 액정 표시장치.
  14. 제 13 항에 있어서,
    상기 복수의 도전층의 일단에 전기적으로 접속되고 상기 제 1 유리기판의 상기 표면에 부착된 플랙시블 테이프 배선(flexible tape wirings)을 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시장치.
  15. 제 14 항에 있어서,
    상기 복수의 도전층은 광학적으로 투명한 도전성 필름으로 형성되고, 상기 플랙시블 테이프 배선은 절연테이프로 밀봉된 구리 배선층으로 형성된 것을 특징으로 하는 액정 표시장치.
  16. 제 15 항에 있어서,
    상기 광학적으로 투명한 도전성 필름은 인듐-주석-산화물 필름을 포함하는 것을 특징으로 하는 액정 표시장치.
  17. 제 16 항에 있어서,
    상기 제 1 및 제 2 고정 전위단자에 제공되는 상기 동작전위는 전원전위인 것을 특징으로 하는 액정 표시장치.
  18. 제 16 항에 있어서,
    상기 제 1 및 제 2 고정 전위단자에 제공되는 상기 동작전위는 접지전위인 것을 특징으로 하는 액정 표시장치.
  19. 제 13 항에 있어서,
    상기 반도체칩의 상기 집적회로의 상기 동작모드는 시리얼 인터페이스 모드와 버스 인터페이스 모드를 포함하는 것을 특징으로 하는 액정 표시장치.
KR10-1999-7002322A 1999-03-18 1996-09-20 액정 표시장치 KR100401270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-7002322A KR100401270B1 (ko) 1999-03-18 1996-09-20 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-7002322A KR100401270B1 (ko) 1999-03-18 1996-09-20 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20000036239A KR20000036239A (ko) 2000-06-26
KR100401270B1 true KR100401270B1 (ko) 2003-10-11

Family

ID=19635971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7002322A KR100401270B1 (ko) 1999-03-18 1996-09-20 액정 표시장치

Country Status (1)

Country Link
KR (1) KR100401270B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298156B1 (ko) * 2010-04-13 2013-08-20 주식회사 실리콘웍스 드라이버 집적회로 칩

Also Published As

Publication number Publication date
KR20000036239A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
JP3980066B2 (ja) 液晶表示装置の製造方法
US6903717B2 (en) Display device having driving circuit
US6657696B2 (en) Flexible substrate, electro-optical device and electronic equipment
CN100508009C (zh) 液晶显示面板的驱动电路
CN100543531C (zh) 电光装置、电子设备及接口基板
KR101074414B1 (ko) 터치패널 일체형 평판 디스플레이 장치
JP4267416B2 (ja) 半導体集積回路
JP4864957B2 (ja) 半導体チップ
US6924794B2 (en) Liquid crystal display
US11411151B2 (en) Light emitting panel and display device
KR100401270B1 (ko) 액정 표시장치
US7239299B2 (en) Driving circuit of a liquid crystal display device
US20220319452A1 (en) Light Emitting Substrate, Method of Driving Light Emitting Substrate, and Display Device
JP3840870B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2007102240A (ja) 液晶表示装置
JP4561145B2 (ja) 表示制御装置及び表示制御方法
KR100796788B1 (ko) 액정 표시 장치
JP4617694B2 (ja) 実装構造体、電気光学装置、および電子機器
KR20020072724A (ko) 액정 표시 장치
KR20040047442A (ko) 액정표시장치
KR100701665B1 (ko) 액정표시장치 및 그 구동방법
CN113589611A (zh) 一种阵列基板、显示面板及显示装置
JPH0636037U (ja) 配線基板および液晶表示装置
JP2002090768A (ja) 液晶表示装置
KR20050097630A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 13

EXPY Expiration of term