CN105140235A - 一种阵列基板及显示装置 - Google Patents

Abstract

本发明的实施例提供一种阵列基板及显示装置，涉及显示技术领域，可一定程度避免由于数据线出现断路现象而导致阵列基板出现不良。该阵列基板包括：第一像素单元和第二像素单元，且第一像素单元和第二像素单元位于第一数据线的同一侧；第一像素单元内设置有第一像素电极，第一像素电极与第一TFT的漏极相连，第一TFT的栅极与第一栅线相连，第一TFT的源极与第一分支相连；第二像素单元内设置有第二像素电极，第二像素电极与第二TFT的漏极相连，第二TFT的栅极与第二栅线相连，第二TFT的源极与第二分支相连；其中，第一分支和第二分支均与第一数据线相连，并且，第一分支与第二分支之间导通。该阵列基板可应用于显示装置中。

Description

一种阵列基板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

目前，大多数显示装置由相对设置的彩膜基板和阵列基板构成，其中，阵列基板内由交叉设置的栅线和数据线划分出多个像素单元，在每个像素单元内，TFT(ThinFilmTransistor，薄膜晶体管)的栅极与栅线相连，TFT的漏极与数据线相连，这样，在栅线打开的情况下，通过数据线向TFT的漏极输入相应电压，实现对应像素单元的充放电过程。

对于排布为双栅逆序对(DualGate+z-inversion)结构的阵列基板，如图1所示，以相邻的两个像素单元为例，第一栅线11与第一TFT13的栅极相连，第二栅线12与第二TFT14的栅极相连，数据线15通过两个分支，分别与第一TFT13和第二TFT14的漏极相连，进而通过第一栅线11与数据线15的相互作用控制第一像素单元01的充放电过程，通过第二栅线12与数据线15的相互作用控制第二像素单元02的充放电过程。

然而，由于数据线13的线宽较窄，在制作阵列基板时，数据线13会出现断路现象，例如，数据线13在镀膜过程中受镀膜条件及镀膜环境影响，在后工艺发生膜层脱落现象，导致数据线13会出现断路，以使得数据线内的数据信号不能正常传输至相应的TFT内。

发明内容

本发明的实施例提供一种阵列基板及显示装置，可一定程度避免由于阵列基板内数据线出现断路现象，而导致阵列基板出现不良。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，本发明的实施例提供一种阵列基板，包括平行设置的多组栅线对，以及与所述栅线对交叉设置的数据线，每个栅线对包括第一栅线和第二栅线，所述第一栅线、所述第二栅线与相邻的两条数据线划分出一个像素区域，所述像素区域包括第一像素单元和第二像素单元，且所述第一像素单元和所述第二像素单元位于所述两条数据线中第一数据线的同一侧；

所述第一像素单元内设置有第一像素电极，所述第一像素电极与第一TFT的漏极相连，所述第一TFT的栅极与所述第一栅线相连，所述第一TFT的源极与第一分支相连；

所述第二像素单元内设置有第二像素电极，所述第二像素电极与第二TFT的漏极相连，所述第二TFT的栅极与所述第二栅线相连，所述第二TFT的源极与第二分支相连；

其中，所述第一分支和所述第二分支均与所述第一数据线相连，并且，所述第一分支与所述第二分支之间导通。

进一步地，所述第一分支与所述第二分支之间设有导电体。

进一步地，所述导电体为导线，所述导线与所述数据线同层设置。

进一步地，所述导线的材料与所述数据线的材料相同。

又或者，所述导电体为ITO材料制成的ITO导体，所述ITO导体与所述第一像素电极和第二像素电极同层设置。

进一步地，所述第一TFT与所述第二TFT之间还设置有公共电极线，其中，

所述公共电极线中的第一镂空部分设置于所述公共电极线与所述导电体之间的交叠区域。

进一步地，所述公共电极线包括位于第一像素单元的第一部分、位于第二像素单元的第二部分、以及连接所述第一部分和所述第二部分的连通区域，所述连通区域的面积小于所述导电体所占的面积。

进一步地，所述第一部分分别沿所述导电体和所述第二栅线设置；所述第二部分分别沿所述导电体和所述第一栅线设置。

进一步地，所述公共电极线还包括与所述第一部分相连的第二镂空部分，所述第二镂空部分沿所述第一数据线设置于所述公共电极线与所述第一数据线之间的交叠区域。

另一方面，本发明的实施例提供一种显示装置，包括上述任一项阵列基板。

本发明的实施例提供一种阵列基板及显示装置，该阵列基板包括平行设置的多组栅线对，以及与栅线对交叉设置的数据线，每个栅线对包括第一栅线和第二栅线，该第一栅线、第二栅线与相连两条数据线划分出一个像素区域，该像素区域包括第一像素单元和第二像素单元，且该第一像素单元和第二像素单元位于该两条数据中第一数据线的同一侧；具体的，该第一像素单元内设置有第一像素电极，第一像素电极与第一TFT的漏极相连，第一TFT的栅极与第一栅线相连，第一TFT的源极与第一分支相连；该第二像素单元内设置有第二像素电极，第二像素电极与第二TFT34的漏极相连，第二TFT34的栅极与第二栅线相连，第二TFT34的源极与第二分支相连；其中，第一分支与第二分支均与第一数据线相连，并且，该第一分支与第二分支之间导通，与第一数据线形成闭环连接。这样一来，当第一数据线、第一分支或第二分支任意处断开，导致短路现象时，由于第一分支、第二分支与第一数据线形成闭合的回路，因此，第一数据线内的数据信号可以从未发生断开的分支通过，以保证第一TFT和第二TFT34接收到数据信号，实现对应像素单元的充放电过程，可一定程度避免由于阵列基板内数据线出现断路现象，而导致阵列基板出现不良。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中双栅逆序对结构的阵列基板的结构示意图；

图2为本发明的实施例提供的一种阵列基板的结构示意图一；

图3为本发明的实施例提供的一种阵列基板的结构示意图二；

图4为本发明的实施例提供的数据线断开时阵列基板的结构示意图一；

图5为本发明的实施例提供的数据线断开时阵列基板的结构示意图二；

图6为本发明的实施例提供的数据线与栅线发生短路时阵列基板的结构示意图；

图7为本发明的实施例提供的一种阵列基板的结构示意图三；

图8为本发明的实施例提供的一种阵列基板的结构示意图四；

图9为本发明的实施例提供的导线与公共电极线发生短路时阵列基板的结构示意图；

图10为本发明的实施例提供的第一数据线与公共电极线发生短路时阵列基板的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本发明。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

另外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本发明的实施例提供一种阵列基板，如图2所示，包括：平行设置的多组栅线对21，以及与栅线对21交叉设置的数据线22，每个栅线对21包括第一栅线211和第二栅线212。

该第一栅线211、第二栅线212与相邻的两条数据线22划分出一个像素区域100，该像素区域100包括第一像素单元和第二像素单元，且第一像素单元和第二像素单元位于第一数据线22(设第一数据线为图2中两条数据线中左边的数据线，应当理解的是，该第一数据线也可以为图2中两条数据线中右边的数据线)的同一侧。

具体的，第一像素单元内设置有第一像素电极31，第一像素电极31与第一TFT32的漏极相连，第一TFT32的栅极与第一栅线211相连，第一TFT32的源极与第一分支221相连；第二像素单元内设置有第二像素电极33，第二像素电极33与第二TFT34的漏极相连，第二TFT34的栅极与第二栅线212相连，第二TFT34的源极与第二分支222相连，该第一分支221和第二分支222均与第一数据线22相连，作为该第一数据线22的两个分支。

其中，该第一分支221与第二分支222之间可以导通，与第一数据线22形成闭环连接。

这样一来，当第一数据线22、第一分支221或第二分支222任意处断开，导致断路现象时，由于第一分支221、第二分支222与第一数据线22形成闭合的回路，因此，第一数据线22内的数据信号可以从未发生断开的分支通过，以保证第一TFT32和第二TFT34接收到数据信号，实现对应像素单元的充放电过程，可一定程度避免由于阵列基板内第一数据线22出现断路现象，而导致阵列基板出现不良。

具体的，该第一分支221与第二分支222之间可以设置有导电体，该导电体分别与第一分支221和第二分支222连接。

示例性的，仍如图2所示，该导电体可以为导线200，导线200与第一数据线22同层设置。

可选的，该导线200的材料可以与第一数据线22的材料相同，或者，导线200的材料可以与第一数据线22、第一分支221、以及第二分支222的材料均相同这样一来，可以在制作第一数据线22、第一分支221、以及第二分支222的同时，制作该导线200，降低了阵列基板制作时的工艺复杂度。

又或者，如图3所示，该导电体可以为ITO(氧化铟锡)材料制成的ITO导体300，ITO导体300与第一像素电极101或第二像素电极102同层设置。其中，ITO导体300可以通过过孔41分别与第一分支221和第二分支222相连，进而与第一数据线22、第一分支221、以及第二分支222形成闭合回路。

类似的，由于ITO导体300与第一像素电极101或第二像素电极102同层设置，因此，可以在制作第一像素电极101或第二像素电极102的同时，制作该ITO导体300，降低了阵列基板制作时的工艺复杂度。

应该说明的是，本发明实施例中仅列举了使用ITO导体300和导线200作为导电体，与第一分支221、第二分支222和第一数据线22形成闭环连接的方法，本领域技术人员还可以根据实际经验使用其他方式设置第一分支221与第二分支222之间导通，进而与第一数据线22形成闭环连接，本发明实施例对此不作任何限制。

示例性的，以下以导线200作为导电体进行举例说明，如图4所示，当第一分支211断开时，由于第一数据线22、第二分支222、以及导线200依然可以导通，因此，此时第一数据线22内的数据信号可通过第二分支222和导线200分别传输至第一TFT32和第二TFT34，进而与第一栅线211和第二栅线212内的开关信号相互作用，分别向第一TFT32和第二TFT34的漏极输入相应电压，实现第一像素单元和第二像素单元的充放电过程。

又例如，如图5所示，当像素区域100内的第一数据线22断开时，导线200、第一分支221、以及第二分支222依然可以导通，此时，当数据信号沿第一数据线22自上至下传输时(即数据信号从图5中所示的像素区域100的上一个像素区域沿第一数据线22传输)，可通过第而分支222和导线200，将第一数据线22内的数据信号传输至第一TFT32和第二TFT34；当数据信号沿第一数据线22自下至上传输时(即数据信号从图5中所示的像素区域100的下一个像素区域沿第一数据线22传输)，可通过第一分支221和导线200，将第一数据线22内的数据信号传输至第一TFT32和第二TFT34，与第一栅线211和第二栅线212内的开关信号相互作用，分别向第一TFT32和第二TFT34的漏极输入相应电压，实现第一像素单元和第二像素单元的充放电过程。

可以看出，一旦第一数据线22、第一分支221或第二分支222出现断路现象，使用本发明实施例提供的阵列基板时，第一数据线22内的数据信号依然可以通过导线200传输至第一TFT32和第二TFT34，相比于现有技术中使用化学气相维修的方式对断开的第一数据线22进行维修，本方案无需维修便可解决因第一数据线22出现断路现象而导致阵列基板出现不良。

又例如，如图6所示，当第一数据线22与第一栅线211交叠的部分61发生短路时，由于导线200、第一分支221、第二分支222和第一数据线22形成闭合回路，因此，可以直接将发生短路的第一数据线22部分切除(cutting)，将第一数据线22与栅线隔离开，便可以保证第一数据线22内的信号通过导线200正常输出至第一TFT32和第二TFT34，并且，这种维修方式比较简单且成功率高。

当然，当第一数据线22与第二栅线212交叠的部分发生短路时，也可以直接将发生短路的第一数据线22部分切除(cutting)，将第一数据线22与栅线隔离开，便可以保证第一数据线22内的信号通过导线200正常输出至第一TFT32和第二TFT34。

进一步地，在第一TFT32与第二TFT34之间，还可以进一步设置公共电极线，该公共电极线中的第一镂空部分，可设置于该公共电极线与该导电体之间的交叠区域，以减小公共电极线与导电体(如导线200)之间的交叠区域，进而减小公共电极线与导电体(如导线200)之间耦合电容的干扰。

示例性的，如图7所示，该公共电极线具体包括位于第一像素单元的第一部分51、位于第二像素单元的第二部分52、以及连接第一部分51与第二部分52的连通区域53，其中，连通区域53的面积小于导电体所占的面积。并且，该第一部分51分别沿导电体和第二栅线222设置；该第二部分52分别沿导电体和第一栅线221设置。

当然，镂空形状的公共电极线还可以设置为其他形式，本发明实施例对此不作任何限制。

为了进一步减少公共电极线与第一数据线22之间耦合电容的干扰，该公共电极线还可以包括与第一部分51相连的第二镂空部分54，如图8所示，该第二镂空部分54沿第一数据线22设置于该公共电极线与第一数据线22之间的交叠区域，其中，第二镂空部分54可以与第一镂空部分的设置类似。

示例性的，如图9所示，当导线200与公共电极线交叠的部分62发生短路时，可以直接将发生短路部分的第一数据线22或导线200切除(cutting)，将导线200与公共电极线隔离开，进而保证第一数据线22内的信号分别从第一分支221和第二分支222输出至第一TFT32和第二TFT34，这种维修方式比较简单且成功率高。

类似的，如图10所示，当第一数据线22与公共电极线交叠的部分63发生短路时，可以直接将发生短路部分的第一数据线22切除(cutting)，将第一数据线22与公共电极线隔离开，进而保证第一数据线22内的信号分别从第一分支221、导线200、以及第二分支222输出至第一TFT32和第二TFT34，这种维修方式比较简单且成功率高。

进一步地，本发明的实施例提供一种显示装置，包括上述任一种阵列基板。

其中，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明的实施例提供一种阵列基板及显示装置，该阵列基板包括平行设置的多组栅线对，以及与栅线对交叉设置的数据线，每个栅线对包括第一栅线和第二栅线，该第一栅线、第二栅线与相连两条数据线划分出一个像素区域，该像素区域包括第一像素单元和第二像素单元，且该第一像素单元和第二像素单元位于该两条数据中第一数据线的同一侧；具体的，该第一像素单元内设置有第一像素电极，第一像素电极与第一TFT的漏极相连，第一TFT的栅极与第一栅线相连，第一TFT的源极与第一分支相连；该第二像素单元内设置有第二像素电极，第二像素电极与第二TFT34的漏极相连，第二TFT34的栅极与第二栅线相连，第二TFT34的源极与第二分支相连；其中，第一分支与第二分支均与第一数据线相连，并且，该第一分支与第二分支之间导通，与第一数据线形成闭环连接。这样一来，当第一数据线、第一分支或第二分支任意处断开，导致短路现象时，由于第一分支、第二分支与第一数据线形成闭合的回路，因此，第一数据线内的数据信号可以从未发生断开的分支通过，以保证第一TFT和第二TFT34接收到数据信号，实现对应像素单元的充放电过程，可一定程度避免由于阵列基板内数据线出现断路现象，而导致阵列基板出现不良。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括平行设置的多组栅线对，以及与所述栅线对交叉设置的数据线，每个栅线对包括第一栅线和第二栅线，所述第一栅线、所述第二栅线与相邻的两条数据线划分出一个像素区域，所述像素区域包括第一像素单元和第二像素单元，且所述第一像素单元和所述第二像素单元位于所述两条数据线中第一数据线的同一侧；

所述第一像素单元内设置有第一像素电极，所述第一像素电极与第一TFT的漏极相连，所述第一TFT的栅极与所述第一栅线相连，所述第一TFT的源极与第一分支相连；

所述第二像素单元内设置有第二像素电极，所述第二像素电极与第二TFT的漏极相连，所述第二TFT的栅极与所述第二栅线相连，所述第二TFT的源极与第二分支相连；

其中，所述第一分支和所述第二分支均与所述第一数据线相连，并且，所述第一分支与所述第二分支之间导通。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一分支与所述第二分支之间设置有导电体，所述导电体分别与所述第一分支和所述第二分支连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述导电体为导线，所述导线与所述数据线同层设置。

4.根据权利要求3所述的阵列基板，其特征在于，所述导线的材料与所述数据线的材料相同。

5.根据权利要求2所述的阵列基板，其特征在于，所述导电体为ITO材料制成的ITO导体，所述ITO导体与所述第一像素电极和第二像素电极同层设置。

6.根据权利要求2-5中任一项所述的阵列基板，其特征在于，所述第一TFT与所述第二TFT之间还设置有公共电极线，其中，

所述公共电极线中的第一镂空部分设置于所述公共电极线与所述导电体之间的交叠区域。

7.根据权利要求6所述的阵列基板，其特征在于，所述公共电极线包括位于第一像素单元的第一部分、位于第二像素单元的第二部分、以及连接所述第一部分和所述第二部分的连通区域，所述连通区域的面积小于所述导电体所占的面积。

8.根据权利要求7所述的阵列基板，其特征在于，所述第一部分分别沿所述导电体和所述第二栅线设置；所述第二部分分别沿所述导电体和所述第一栅线设置。

9.根据权利要求7所述的阵列基板，其特征在于，所述公共电极线还包括与所述第一部分相连的第二镂空部分，所述第二镂空部分沿所述第一数据线设置于所述公共电极线与所述第一数据线之间的交叠区域。

10.一种显示装置，其特征在于，包括如权利要求1-9中任一项所述的阵列基板。