JPH02308551A - 半導体ウェーハ - Google Patents
半導体ウェーハInfo
- Publication number
- JPH02308551A JPH02308551A JP1130531A JP13053189A JPH02308551A JP H02308551 A JPH02308551 A JP H02308551A JP 1130531 A JP1130531 A JP 1130531A JP 13053189 A JP13053189 A JP 13053189A JP H02308551 A JPH02308551 A JP H02308551A
- Authority
- JP
- Japan
- Prior art keywords
- region
- passivation film
- wafer
- dicing
- enclosure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 14
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェーハに関し、特にそのスクライブ領
域の構造の改良に関する。
域の構造の改良に関する。
従来の半導体ウェーハのスクライブ領域は、第２図に示
すように平坦な表面構造となっていた。
すように平坦な表面構造となっていた。
上述した従来の半導体ウェーハは、そのスクライブ領域
が平坦で、さらに、その両側には半導体チップ領域３を
保護するパッシベーション膜７が形成されているので、
半導体ウェーハ上に複数形成された半導体チップ個片に
分割するダイシング工程に於いて、ダイシング中に生じ
るカケがパッシベーション膜にまで達するとパッシベー
ション膜にひびが入る等の損傷を生じるという欠点があ
った。
が平坦で、さらに、その両側には半導体チップ領域３を
保護するパッシベーション膜７が形成されているので、
半導体ウェーハ上に複数形成された半導体チップ個片に
分割するダイシング工程に於いて、ダイシング中に生じ
るカケがパッシベーション膜にまで達するとパッシベー
ション膜にひびが入る等の損傷を生じるという欠点があ
った。
そこで、従来は、スクライブ領域の幅を十分に広くする
（例えばダイシング用ブレードの幅より２０〜３０μｍ
程度広くする）事で、カケが生じてもバーシベーション
膜まで到達しない様にしていたが、スクライブ領域の幅
を広くとると、１枚のウェーハ上に形成出来る半導体チ
ップの取り数が減少する（すなわちウェーハの利用効率
が低下する。）という欠点があった。
（例えばダイシング用ブレードの幅より２０〜３０μｍ
程度広くする）事で、カケが生じてもバーシベーション
膜まで到達しない様にしていたが、スクライブ領域の幅
を広くとると、１枚のウェーハ上に形成出来る半導体チ
ップの取り数が減少する（すなわちウェーハの利用効率
が低下する。）という欠点があった。
本発明は、スクライブ領域を除く半導体チップ領域を覆
って設けられたパッシベーション膜を有する半導体ウェ
ーハにおいて、前記半導体チップ領域から離れて設けら
れた突起状の囲いを有するというものである。
って設けられたパッシベーション膜を有する半導体ウェ
ーハにおいて、前記半導体チップ領域から離れて設けら
れた突起状の囲いを有するというものである。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す半導体ウェーハ
の部分平面図、第１図（ｂ）は第１図（ａ）Ｘ−Ｘ線断
面図である。
の部分平面図、第１図（ｂ）は第１図（ａ）Ｘ−Ｘ線断
面図である。
本発明の半導体ウェーハでは、そのスクライブ領域２に
半導体チップ領域３の各辺４に沿って、その能動部５か
らある一定の距離を隔てて、突起状の囲い６が形成され
ている。この突起状の囲い６はスクライブ領域２をあい
だにして、相い対し、それらは少なくともダイシング時
に使用するダイシングブレードの幅以上の距離を有して
いる。
半導体チップ領域３の各辺４に沿って、その能動部５か
らある一定の距離を隔てて、突起状の囲い６が形成され
ている。この突起状の囲い６はスクライブ領域２をあい
だにして、相い対し、それらは少なくともダイシング時
に使用するダイシングブレードの幅以上の距離を有して
いる。
突起状の囲い６は、半導体チップ領域３の表面を保護し
ているパッシベーション膜７と同じ５ｉ０２膜又は窒化
シリコン膜で構成されている。すなわち突起状の囲い６
の高さはパッシベーション膜７の厚さと同一であり、０
．５μｍ〜１，０μｍが良好である。また、幅は例えば
１．５〜２．０μｍであり、２つの囲いの間は、ダイシ
ング時には、切りしろとして使用する為に、ダイシング
ブレードの幅以上、例えば３５μｍ〜５０μｍにすれば
よい。
ているパッシベーション膜７と同じ５ｉ０２膜又は窒化
シリコン膜で構成されている。すなわち突起状の囲い６
の高さはパッシベーション膜７の厚さと同一であり、０
．５μｍ〜１，０μｍが良好である。また、幅は例えば
１．５〜２．０μｍであり、２つの囲いの間は、ダイシ
ング時には、切りしろとして使用する為に、ダイシング
ブレードの幅以上、例えば３５μｍ〜５０μｍにすれば
よい。
尚、この囲いはパッシベーション膜を被着後、ポンディ
ングパッド部及びスクライブ領域のパッシベーション膜
除去をウェットエツチングないしドライエツチング等の
方法により、選択的に行うことで容易に形成することが
できる。囲い６とパッシベーション膜７の間の距離はこ
のエツチングで除去できる寸法にしておけばよい。
ングパッド部及びスクライブ領域のパッシベーション膜
除去をウェットエツチングないしドライエツチング等の
方法により、選択的に行うことで容易に形成することが
できる。囲い６とパッシベーション膜７の間の距離はこ
のエツチングで除去できる寸法にしておけばよい。
以上、説明したように、本発明は、半導体ウェーハのス
クライブ領域に半導体チップ領域の各辺に沿って、その
能動部から、ある一定の距離を隔てかつダイシング用ブ
レードの幅以上の距離をもって相い対する突起状の囲い
を設けることにより、ダイシング時にスクライブ領域に
発生した微小なカケの成長を、本発明における突起部に
おいて止めることができる。すなわち、カケが囲いに達
してひびが入ってもそれがパッシベーション膜に伝搬す
ることはない。その結果半導体チップ領域のパッシベー
ション膜または、Ｓｉ基盤にまで達するカケが低減でき
、信頼性向上及び歩留向上が確保できる。また、従来の
様にスクライブ領域の幅を広げる必要がなくなる為、ウ
ェーハ利用効率が向上出来る。
クライブ領域に半導体チップ領域の各辺に沿って、その
能動部から、ある一定の距離を隔てかつダイシング用ブ
レードの幅以上の距離をもって相い対する突起状の囲い
を設けることにより、ダイシング時にスクライブ領域に
発生した微小なカケの成長を、本発明における突起部に
おいて止めることができる。すなわち、カケが囲いに達
してひびが入ってもそれがパッシベーション膜に伝搬す
ることはない。その結果半導体チップ領域のパッシベー
ション膜または、Ｓｉ基盤にまで達するカケが低減でき
、信頼性向上及び歩留向上が確保できる。また、従来の
様にスクライブ領域の幅を広げる必要がなくなる為、ウ
ェーハ利用効率が向上出来る。
図面の簡単な説明
第１図（ａ）は本発明の一実施例を示す半導体ウェーハ
の部分平面図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線
断面図、第２図（ａ）は従来の半導体ウェーハを示す部
分平面図、第２図（ｂ）は第２図（ａ）のＸ−Ｘ線断面
図である。
の部分平面図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線
断面図、第２図（ａ）は従来の半導体ウェーハを示す部
分平面図、第２図（ｂ）は第２図（ａ）のＸ−Ｘ線断面
図である。
１・・・半導体ウェーハ、２・・・スクライブ領域、３
・・・半導体チップ領域、４・・・半導体チップの各辺
、５・・・能動部、６・・・突起状の囲い、７・・・パ
ッシベーション膜、８・・・シリコン基盤、９，１０・
・・絶縁膜。
・・・半導体チップ領域、４・・・半導体チップの各辺
、５・・・能動部、６・・・突起状の囲い、７・・・パ
ッシベーション膜、８・・・シリコン基盤、９，１０・
・・絶縁膜。
Claims (1)
- スクライブ領域を除く半導体チップ領域を覆って設けら
れたパッシベーション膜を有する半導体ウェーハにおい
て、前記半導体チップ領域から離れて設けられた突起状
の囲いを有することを特徴とする半導体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130531A JPH02308551A (ja) | 1989-05-23 | 1989-05-23 | 半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130531A JPH02308551A (ja) | 1989-05-23 | 1989-05-23 | 半導体ウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308551A true JPH02308551A (ja) | 1990-12-21 |
Family
ID=15036525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130531A Pending JPH02308551A (ja) | 1989-05-23 | 1989-05-23 | 半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308551A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300461A (en) * | 1993-01-25 | 1994-04-05 | Intel Corporation | Process for fabricating sealed semiconductor chip using silicon nitride passivation film |
| US5427974A (en) * | 1994-03-18 | 1995-06-27 | United Microelectronics Corporation | Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten |
| US5466627A (en) * | 1994-03-18 | 1995-11-14 | United Microelectronics Corporation | Stacked capacitor process using BPSG precipitates |
| US5482882A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corporation | Method for forming most capacitor using polysilicon islands |
| US5482885A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corp. | Method for forming most capacitor using poly spacer technique |
| US5492848A (en) * | 1994-03-18 | 1996-02-20 | United Microelectronics Corp. | Stacked capacitor process using silicon nodules |
| US5512768A (en) * | 1994-03-18 | 1996-04-30 | United Microelectronics Corporation | Capacitor for use in DRAM cell using surface oxidized silicon nodules |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164546A (en) * | 1981-04-03 | 1982-10-09 | Oki Electric Ind Co Ltd | Semiconductor device |
-
1989
- 1989-05-23 JP JP1130531A patent/JPH02308551A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164546A (en) * | 1981-04-03 | 1982-10-09 | Oki Electric Ind Co Ltd | Semiconductor device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300461A (en) * | 1993-01-25 | 1994-04-05 | Intel Corporation | Process for fabricating sealed semiconductor chip using silicon nitride passivation film |
| US5742094A (en) * | 1993-01-25 | 1998-04-21 | Intel Corporation | Sealed semiconductor chip |
| US5856705A (en) * | 1993-01-25 | 1999-01-05 | Intel Corporation | Sealed semiconductor chip and process for fabricating sealed semiconductor chip |
| US5427974A (en) * | 1994-03-18 | 1995-06-27 | United Microelectronics Corporation | Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten |
| US5466627A (en) * | 1994-03-18 | 1995-11-14 | United Microelectronics Corporation | Stacked capacitor process using BPSG precipitates |
| US5482882A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corporation | Method for forming most capacitor using polysilicon islands |
| US5482885A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corp. | Method for forming most capacitor using poly spacer technique |
| US5492848A (en) * | 1994-03-18 | 1996-02-20 | United Microelectronics Corp. | Stacked capacitor process using silicon nodules |
| US5512768A (en) * | 1994-03-18 | 1996-04-30 | United Microelectronics Corporation | Capacitor for use in DRAM cell using surface oxidized silicon nodules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157001A (en) | Method of dicing semiconductor wafer along protective film formed on scribe lines | |
| US8148203B2 (en) | Technique for stable processing of thin/fragile substrates | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| CN103021962B (zh) | 半导体晶片及其处理方法 | |
| JP2003031524A (ja) | 半導体装置およびその製造方法 | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| JPH02308551A (ja) | 半導体ウェーハ | |
| US20110114950A1 (en) | Integrated Circuit Wafer and Integrated Circuit Die | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JPH09306872A (ja) | 半導体装置 | |
| JPS6226839A (ja) | 半導体基板 | |
| JP3659175B2 (ja) | 半導体チップの製造方法および半導体ウエハ | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JPH065701A (ja) | 半導体装置の製造方法 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JPH01309351A (ja) | 半導体チツプ | |
| JPH053249A (ja) | 半導体装置及びその製造方法 | |
| JP2002093750A (ja) | 半導体装置 | |
| JPS6387743A (ja) | 半導体装置の製造方法 | |
| JP3066609B2 (ja) | 半導体ウエハ | |
| JPH05102300A (ja) | 半導体装置 | |
| JPH04162647A (ja) | 半導体装置 | |
| JPS59126678A (ja) | 半導体装置の製造方法 |