JP2016031986A - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP2016031986A
JP2016031986A JP2014153050A JP2014153050A JP2016031986A JP 2016031986 A JP2016031986 A JP 2016031986A JP 2014153050 A JP2014153050 A JP 2014153050A JP 2014153050 A JP2014153050 A JP 2014153050A JP 2016031986 A JP2016031986 A JP 2016031986A
Authority
JP
Japan
Prior art keywords
wafer
substrate
cutting
cutting groove
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014153050A
Other languages
English (en)
Inventor
プリワッサ カール
Karl Priewasser
プリワッサ カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014153050A priority Critical patent/JP2016031986A/ja
Publication of JP2016031986A publication Critical patent/JP2016031986A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】デラミネーションを発生させることなく、低誘電率絶縁膜を含む積層体を除去可能なウェーハの加工方法を提供すること。
【解決手段】先端に向かって幅が狭くなる形状の溝形成用切削ブレード24の先端部分を用いて、ウェーハ11の表面側から基板12に所定の深さ切り込んで分割予定ラインに沿って表面切削溝19を形成するとともに積層体13を除去する積層体除去ステップと、分割予定ラインに沿って第一の厚みを有する第一切削ブレードでウェーハの基板に基板を厚み方向に完全切断しない裏面切削溝を形成するとともに、裏面切削溝の下に基板の切残し部を形成する裏面切削溝形成ステップと、切残し部を分割予定ラインに沿って第一の厚みより薄い第二の厚みを有する第二切削ブレードで除去し、表面切削溝と裏面切削溝とを接続させて該基板を分断する分断ステップと、を含む。
【選択図】図3

Description

本発明は、層間絶縁膜として低誘電率絶縁膜(Low−k膜)を使用したウェーハの加工方法に関する。
半導体デバイス製造プロセスにおいては、略円板形状であるシリコンウェーハ、ガリウム砒素ウェーハ等の半導体ウェーハの表面に格子状に形成されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、区画された各領域にIC、LSI等のデバイスを形成する。
このような半導体ウェーハは研削装置によって裏面が研削されて所定の厚みに加工された後、切削装置又はレーザー加工装置によって個々のデバイスに分割され、分割されたデバイスは携帯電話、パソコン等の各種電気機器に広く利用されている。
切削装置としては一般にダイシング装置と呼ばれる切削装置が用いられており、この切削装置ではダイアモンドやCBN等の超砥粒をメタルやレジンで固めて厚さ20〜30μmの切刃を有する切削ブレードが約30000rpm等の高速で回転しつつ半導体ウェーハへ切り込むことで切削が遂行される。
半導体ウェーハの表面に形成された半導体デバイスは、金属配線が何層にも積層されて信号を伝達しており、各金属配線間は主にSiOから形成された層間絶縁膜により絶縁されている。
近年、構造の微細化に伴い、配線間距離が近くなり、近接する配線間の電気容量は大きくなってきている。これに起因して信号の遅延が発生し、消費電力が増加するという問題が顕著になってきている。
各層間の寄生容量を軽減すべく、デバイス(回路)形成時に各層間を絶縁する層間絶縁膜として従来は主にSiO絶縁膜を採用していたが、最近になりSiO絶縁膜よりも誘電率の低い低誘電率絶縁膜(Low−k膜)が採用されるようになってきている。
低誘電率絶縁膜としては、SiO膜(誘電率k=4.1)よりも誘電率が低い(例えばk=2.5乃至3.6程度)材料、例えばSiOC,SiLK等の無機物系の膜、ポリイミド系、パリレン系、ポリテトラフルオロエチレン系等のポリマー膜である有機物系の膜、及びメチル含有ポリシロキサン等のポーラスシリカ膜を挙げることができる。
このような低誘電率絶縁膜を含む積層体を切削ブレードにより分割予定ラインに沿って切削すると、低誘電率絶縁膜は雲母のように非常に脆いことから積層体が剥離するという問題が生じる。
この問題を解決するために、例えば特開2005−064230号公報又は特開2005−142398号公報では、切削ブレードでの切削に先立って、予め分割予定ライン上の積層体をレーザービームの照射により除去し、その後切削ブレードでチップへと分割する半導体ウェーハの加工方法が提案されている。
特開2005−064230号公報 特開2005−142398号公報
しかし、上記特許文献1及び特許文献2で提案されているようにLow−k膜を含む積層体をレーザービームを用いて加工することでデラミネーションと言われる積層体の剥離は防止されるが、複数パスのレーザー加工が必要となり、生産性が悪いという問題がある。
また、分割予定ライン上にアルミニウム又は銅等の金属からなるTEG(Test Element Group)と呼ばれる試験用の回路が形成されている場合には、金属のバリがウェーハの上面に発生する。金属のバリはボンディングパッド間を短絡させたり、脱落して隣接する回路を損傷する等の不具合発生の原因となる。
更に、分割予定ライン上にTEGが形成されている場合には、TEGとそれ以外の部位とで加工性の差異が大きく、均一に連続したアブレーション加工ができないという課題があった。また、通常半導体ウェーハの切断に用いられてきた切削装置に比較してレーザー加工装置は高価であり、導入コストが課題となる場合もある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、デラミネーションを発生させることなく、低誘電率絶縁膜を含む積層体を除去可能なウェーハの加工方法を提供することである。
本発明によると、基板と、該基板上に形成された低誘電率絶縁膜又はTEGを含む積層体とからなり、該積層体によって格子状に交差する複数の分割予定ラインと該分割予定ラインで区画された各領域にデバイスが形成されたウェーハの加工方法であって、先端に向かって幅が狭くなる形状の溝形成用切削ブレードの先端部分を用いて、ウェーハの表面側から該基板に所定の深さ切り込んで該分割予定ラインに沿って表面切削溝を形成するとともに該積層体を除去する積層体除去ステップと、該積層体除去ステップを実施した後、ウェーハの該積層体上に表面保護部材を配設する表面保護部材配設ステップと、該表面保護部材配設ステップを実施した後、該表面保護部材を介してウェーハを保持手段で保持し該基板側を露出させる保持ステップと、該保持ステップを実施した後、該分割予定ラインに沿って第一の厚みを有する第一切削ブレードでウェーハの該基板に該基板を厚み方向に完全切断しない裏面切削溝を形成するとともに、該裏面切削溝の下に該基板の切残し部を形成する裏面切削溝形成ステップと、該裏面切削溝形成ステップを実施した後、該切残し部を該分割予定ラインに沿って該第一の厚みより薄い第二の厚みを有する第二切削ブレードで除去し、該表面切削溝と該裏面切削溝とを接続させて該基板を分断する分断ステップと、を備えたことを特徴とするウェーハの加工方法が提供される。
好ましくは、ウェーハの加工方法は、該分断ステップを実施した後に、ウェーハの該基板を研削して薄化し、該裏面切削溝を除去する研削ステップを更に備えている。
好ましくは、ウェーハの加工方法は、該裏面切削溝形成ステップを実施する前に、ウェーハの該基板を研削して薄化し、所定の厚みに形成する予備研削ステップを更に備えている。
本発明のウェーハの加工方法によると、先端に向かって幅が狭くなる形状の溝形成用切削ブレードの先端部分で積層体に浅く切り込むことで、デラミネーションの発生を抑えつつ、狭い分割予定ラインに対応し切削ブレードで低誘電率絶縁膜を含む積層体を除去することが可能となる。
また、ウェーハの裏面側から太い切削ブレード及び細い切削ブレードで切削して、表面切削溝を裏面から貫通させるため、厚いウェーハで分割予定ラインが狭くても、デラミネーションを発生することなくウェーハを個々のデバイスに分割することができる。
外周部が環状フレームに装着されたダイシングテープにウェーハの裏面側を貼着する様子を示す斜視図である。 半導体ウェーハの断面図である。 積層体除去ステップを示す一部断面側面図である。 表面保護部材配設ステップを示す斜視図である。 裏面切削溝形成ステップを示す一部断面側面図である。 分断ステップを示す一部断面側面図である。 図7(A)は分断ステップ実施後の研削ステップを示す一部断面側面図、図7(B)は研削ステップ終了後の断面図である。 図8(A)は裏面切削溝形成ステップを実施する前に実施する予備研削ステップを示す一部断面側面図、図8(B)は予備研削ステップ実施後の断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、外周部が環状フレームFに装着されたダイシングテープTに半導体ウェーハ(以下、単にウェーハと略称することがある)11の裏面を貼着する様子を示す斜視図が示されている。
図2に示すように、半導体ウェーハ11はSi等の基板12と、基板12上に積層された低誘電率絶縁膜(Low−k膜)を含む積層体13から構成されている。ウェーハ11の表面11aに形成された積層体13には、格子状に形成された複数の分割予定ライン(ストリート)15によって区画された各領域にIC、LSI等のデバイス17が形成されている。
特に図示しないが、ウェーハ11の分割予定ライン15にはデバイス17テスト用のTEG(Test Element Group)が形成されている。ウェーハ11は例えばシリコンウェーハから形成されており、その厚みは770μm程度である。
本発明実施形態のウェーハの加工方法では、図1に示すように、外周部が環状フレームFに装着されたダイシングテープTにウェーハ11の裏面11bを貼着する。これにより、ウェーハ11は、ダイシングテープTを介して環状フレームFに支持されたことになる。
次いで、図3に示すように、切削装置のチャックテーブル14の吸引保持部14aでダイシングテープTを介してウェーハ11を吸引保持し、環状フレームFをチャックテーブル14のクランプ16でクランプして固定する。
このように、チャックテーブル14でウェーハ11を吸引保持した後、基板12の表面に形成された積層体13を分割予定ライン15に沿って除去する積層体除去ステップを実施する。
図3において、切削ユニット18はスピンドルハウジング20中に回転可能に収容されたスピンドル22と、スピンドル22の先端部に装着された溝形成用切削ブレード24とを含んでいる。
溝形成用切削ブレード24は、外周部先端がU形状の切刃を有している。U形状の切刃に換えて、V形状でもよい。また、側面にテーパーが形成されているV形状や台形状でもよい。切刃先端の角度は鈍角の方が好ましい。即ち、溝形成用切削ブレード24は、先端に向かって幅が狭くなる形状をしていればよい。
積層体除去ステップでは、先端に向かって幅が狭くなる形状の溝形成用切削ブレード24の先端部分を用いて、ウェーハ11の表面11a側から基板12に所定の深さ切り込んで分割予定ライン15に沿って表面切削溝19を形成するとともに、分割予定ライン15に沿って積層体13を除去する。
この際、切削ブレード24は基板12にできるだけ浅く切り込む。これにより、積層体13側は浅い角度で切り込まれ、切り込みの縁部分が面取りされた状態になることで、切り込みの縁部分を起点とした積層体13の膜剥がれが防止される。
この積層体除去ステップは、切削ユニット18をY軸方向に割り出し送りしながら、第一の方向に伸長する全ての分割予定ライン15に沿って実施する。次いで、チャックテーブル14を90°回転してから、第一の方向に直交する第二の方向に伸長する各分割予定ライン15に沿って切削ユニット18をY軸方向に割り出し送りしながら次々と実施する。
積層体除去ステップを実施した後、ウェーハ11の積層体13に表面保護部材を配設する表面保護部材配設ステップを実施する。この表面保護部材配設ステップは、表面切削溝19の形成されたウェーハ11を表裏反転し、図4に示すように、外周部が環状フレームFに装着されたダイシングテープTにウェーハ11の表面11aを貼着することにより実施する。ここでは、ダイシングテープTが表面保護部材として作用する。
表面保護部材配設ステッブを実施した後、図5に示すように、表面保護部材として作用するダイシングテープTを介してウェーハ11をチャックテーブル(保持手段)14で吸引保持し、基板12側を露出させる保持ステップを実施する。
保持ステップを実施した後、分割予定ライン15に沿ってウェーハ11の基板12に、第一の厚みを有する第一切削ブレード26で基板12を厚み方向に完全分断しない裏面切削溝21を形成するとともに、裏面切削溝21の下に切残し部23を形成する裏面切削溝形成ステップを実施する。本実施形態では、切残し部23の厚みは、150μm〜200μm、好ましくは170μm〜180μmである。
この裏面切削溝形成ステップは、切削ユニット18をY軸方向に割り出し送りしながら第一の方向に伸長する全ての分割予定ライン15に沿って実施する。次いで、チャックテーブル14を90°回転してから、第一の方向に直交する第二の方向に伸長する各分割予定ライン15に沿って切削ユニット18をY軸方向に割り出し送りしながら次々と実施する。
裏面切削溝形成ステップを実施した後、図6に示すように、第一切削ブレード26の厚み(第一の厚み)より薄い第二の厚みを有する第二切削ブレード26Aで分割予定ライン15に沿って切残し部23を切削して除去し、表面切削溝19と裏面切削溝21を切削溝25で接続させて基板12を分断する分断ステップを実施する。
この分断ステップは、切削ユニット18をY軸方向に割り出し送りしながら第一の方向に伸長する全ての分割予定ライン15に沿って実施する。次いで、チャックテーブル14を90°回転した後、第一の方向に直交する第二の方向に伸長する各分割予定ライン15に沿って切削ユニット18をY軸方向に割り出し送りしながら次々と実施する。これにより、ウェーハ11は個々のデバイスチップに分割される。
分断ステップを実施した後、ウェーハ11の裏面11bを研削してウェーハ11を所定の厚みに薄化する研削ステップを実施する。図7(A)を参照すると、分断ステップ実施後の研削ステップを示す一部断面側面図が示されている。この研削ステップでは、研削装置のチャックテーブル28の吸引保持部28aで分断ステップ実施後のウェーハ11を吸引保持する。
図7(A)において、研削ユニット32は、モータにより回転駆動されるスピンドル34と、スピンドル34の先端に固定されたホイールマウント36と、ホイールマウント36に着脱可能に装着された研削ホイール38とを含んでいる。研削ホイール38は、環状のホイール基台40と、ホイール基台40の下端部外周に固着された複数の研削砥石42とから構成される。
研削ステップでは、ウェーハ11に貼着されたダイシングテープT側をチャックテーブル28で吸引保持し、ウェーハ11の基板12側である裏面11bを露出させる。そして、チャックテーブル28を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール38を矢印bで示す方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を作動して、研削砥石42をウェーハ11の裏面11bに接触させる。
そして、研削ホイール38を所定の研削送り速度で下方に所定量研削送りすると、ウェーハ11の基板12が研削されて、図7(B)に示すように、ウェーハ11が所定の厚み(例えば180μm)まで研削される。
尚、この研削ステップを実施する前に、ウェーハ11は分断ステップにより個々のチップに分割されているが、ウェーハ11の表面11aがダイシングテープTに貼着されているため、個々のチップの集合体はウェーハ形状を保っており、研削ステップを実施することができる。研削ステップ実施後、好ましくは、ドライエッチングを実施して研削歪を除去する。これにより、チップの抗折強度を高めることができる。
好ましくは、裏面切削溝形成ステップを実施する前に、ウェーハ11の基板12を研削して薄化し、所定の厚みに形成する予備研削ステップを実施する。この予備研削ステップについて、図8を参照して説明する。
予備研削ステップでは、図8(A)に示すように、ウェーハ11に貼着されたダイシングテープT側をチャックテーブル28で吸引保持し、ウェーハ11の基板12側である裏面11bを露出させる。
そして、図7(A)を参照して説明した研削条件と同様な研削条件でウェーハ11を所定の厚み(例えば400μm)まで研削する。予備研削ステップ実施後の状態が図8(B)に示されている。
予備研削ステップを実施することにより、図5を参照して説明した裏面切削溝形成ステップにおいて、切削ブレード26の刃先出し量を抑えたり、加工速度を上昇できるという効果がある。
11 半導体ウェーハ
12 基板
13 積層体
14 分割予定ライン
19 表面切削溝
21 裏面切削溝
23 切残し部
24 溝形成用切削ブレード
26 第一切削ブレード
26A 第二切削ブレード
38 研削ホイール

Claims (3)

  1. 基板と、該基板上に形成された低誘電率絶縁膜又はTEGを含む積層体とからなり、該積層体によって格子状に交差する複数の分割予定ラインと該分割予定ラインで区画された各領域にデバイスが形成されたウェーハの加工方法であって、
    先端に向かって幅が狭くなる形状の溝形成用切削ブレードの先端部分を用いて、ウェーハの表面側から該基板に所定の深さ切り込んで該分割予定ラインに沿って表面切削溝を形成するとともに該積層体を除去する積層体除去ステップと、
    該積層体除去ステップを実施した後、ウェーハの該積層体上に表面保護部材を配設する表面保護部材配設ステップと、
    該表面保護部材配設ステップを実施した後、該表面保護部材を介してウェーハを保持手段で保持し該基板側を露出させる保持ステップと、
    該保持ステップを実施した後、該分割予定ラインに沿って第一の厚みを有する第一切削ブレードでウェーハの該基板に該基板を厚み方向に完全切断しない裏面切削溝を形成するとともに、該裏面切削溝の下に該基板の切残し部を形成する裏面切削溝形成ステップと、
    該裏面切削溝形成ステップを実施した後、該切残し部を該分割予定ラインに沿って該第一の厚みより薄い第二の厚みを有する第二切削ブレードで除去し、該表面切削溝と該裏面切削溝とを接続させて該基板を分断する分断ステップと、
    を備えたことを特徴とするウェーハの加工方法。
  2. 該分断ステップを実施した後に、ウェーハの該基板を研削して薄化し、該裏面切削溝を除去する研削ステップを更に備えた請求項1記載のウェーハの加工方法。
  3. 該裏面切削溝形成ステップを実施する前に、ウェーハの該基板を研削して薄化し、所定の厚みに形成する予備研削ステップを更に備えた請求項1又は2記載のウェーハの加工方法。
JP2014153050A 2014-07-28 2014-07-28 ウェーハの加工方法 Pending JP2016031986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014153050A JP2016031986A (ja) 2014-07-28 2014-07-28 ウェーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153050A JP2016031986A (ja) 2014-07-28 2014-07-28 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2016031986A true JP2016031986A (ja) 2016-03-07

Family

ID=55442213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153050A Pending JP2016031986A (ja) 2014-07-28 2014-07-28 ウェーハの加工方法

Country Status (1)

Country Link
JP (1) JP2016031986A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171979A (ja) * 1995-11-21 1997-06-30 Texas Instr Inc <Ti> チップ間隔を狭小化するためのトレンチスクライビング線
JP2004158739A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP2006216691A (ja) * 2005-02-02 2006-08-17 Toshiba Corp 半導体装置及びその製造方法
JP2009206162A (ja) * 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010171156A (ja) * 2009-01-22 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2010251416A (ja) * 2009-04-13 2010-11-04 Disco Abrasive Syst Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171979A (ja) * 1995-11-21 1997-06-30 Texas Instr Inc <Ti> チップ間隔を狭小化するためのトレンチスクライビング線
JP2004158739A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP2006216691A (ja) * 2005-02-02 2006-08-17 Toshiba Corp 半導体装置及びその製造方法
JP2009206162A (ja) * 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010171156A (ja) * 2009-01-22 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2010251416A (ja) * 2009-04-13 2010-11-04 Disco Abrasive Syst Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP6504750B2 (ja) ウェーハの加工方法
CN105047612B (zh) 晶片的加工方法
CN105514038B (zh) 切割半导体晶片的方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
TWI732949B (zh) 晶圓的加工方法
JP6815692B2 (ja) ウェーハの加工方法
JP2005032903A (ja) 半導体装置及びその製造方法
JP2007096115A (ja) 半導体装置の製造方法
TW201820447A (zh) 晶圓的加工方法
JP6558973B2 (ja) デバイスチップの製造方法
JP6257365B2 (ja) ウェーハの加工方法
JP5995428B2 (ja) カバー付きチップの製造方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2012216565A (ja) 半導体ウエーハの加工方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP2016031986A (ja) ウェーハの加工方法
JP2009016420A (ja) 半導体装置の製造方法
JP7313775B2 (ja) ウェーハの加工方法
JP6270520B2 (ja) ウェーハの加工方法
US6944370B2 (en) Method of processing a semiconductor wafer
JP5863264B2 (ja) ウエーハの加工方法
JP2006287271A (ja) 半導体装置の製造方法
JP2007005366A (ja) 半導体装置の製造方法
JP2020092191A (ja) デバイスチップの製造方法
JP7550635B2 (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180717