JP5995428B2 - カバー付きチップの製造方法 - Google Patents
カバー付きチップの製造方法 Download PDFInfo
- Publication number
- JP5995428B2 JP5995428B2 JP2011247343A JP2011247343A JP5995428B2 JP 5995428 B2 JP5995428 B2 JP 5995428B2 JP 2011247343 A JP2011247343 A JP 2011247343A JP 2011247343 A JP2011247343 A JP 2011247343A JP 5995428 B2 JP5995428 B2 JP 5995428B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cover
- chip
- dividing
- device wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005520 cutting process Methods 0.000 claims description 46
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 115
- 238000000227 grinding Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000010445 mica Substances 0.000 description 2
- 229910052618 mica group Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Optics & Photonics (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、デバイスチップの表面にカバープレートが配設されたカバー付きチップを製造するカバー付きチップの製造方法に関する。
半導体ウエーハの表面に形成されたＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）デバイスやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサデバイス等のデバイスは、金属配線が何層にも積層されて信号を伝達しており、各金属配線間は主にＳｉＯ２から形成された層間絶縁膜により絶縁されている。
近年、構造の微細化に伴い、配線間距離が近くなり、近接する配線間の電気容量は大きくなってきている。これに起因して信号の遅延が発生し、消費電力が増加するという問題が顕著になってきている。
各層間の寄生容量を低減すべく、デバイス（回路）形成時に各層間を絶縁する層間絶縁膜として従来は主にＳｉＯ２絶縁膜を採用していたが、最近になりＳｉＯ２絶縁膜よりも誘電率の低い低誘電率絶縁膜（Ｌｏｗ−ｋ膜）が採用されるようになってきている。
層間絶縁膜としてＬｏｗ−ｋ膜の採用は、ＭＥＭＳデバイスが形成されたウエーハやＣＭＯＳイメージセンサデバイスが形成されたウエーハでも一般的になってきている。
ＭＥＭＳデバイスウエーハやＣＭＯＳデバイスウエーハは切削装置やレーザ加工装置により個々デバイスチップに分割され、デバイスチップの表面にデバイスを保護するためのカバーが配設されて利用される場合がある。従来はデバイスチップに分割後に、チップ上にカバーを配設してカバー付きチップとしていた。
従来のように個々のデバイスチップに分割後にチップの表面上にカバーを配設してカバー付きチップを製造するのは、手数がかかり生産性が非常に悪いという問題がある。そこで、デバイスウエーハ上にカバーウエーハを貼り合わせた後に分割を実施して、生産効率を向上することが考えられる。
ところが、層間絶縁膜としてＬｏｗ−ｋ膜やＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）パターン、ＳｉＮやポリイミド等のパシベーション膜等の積層物がデバイスウエーハの分割予定ライン上にあると、カバーウエーハをデバイスウエーハに貼り合わせた後に積層物ごと貼り合わせウエーハを分割することは難しいという問題がある。
具体的には、Ｌｏｗ−ｋ膜は脆くて雲母のように剥離するため、例えば切削ブレードで切削するとデバイス領域のＬｏｗ−ｋ膜も剥離してデバイスを損傷させてしまう恐れがある。また、金属のＴＥＧパターンやパシベーション膜は切削ブレードで切削すると切削ブレードに目詰まりを引き起こしたり、切削不良を生じさせる。
一方、貼り合わせウエーハに対して透過性を有する波長のレーザビームを照射して貼り合わせウエーハ内部に改質層を形成した後、貼り合わせウエーハに外力を付与して分割しようとしても、金属のＴＥＧパターンやパシベーション膜は分割が非常に難しい上、Ｌｏｗ−ｋ膜は改質層に沿って分割されないという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、分割予定ライン上の積層物によって貼り合わせウエーハの分割が阻害されることのないカバー付きチップを製造するチップの製造方法を提供することである。
本発明によると、表面にデバイスを備えたデバイスチップと該デバイスチップの表面に配設されたカバープレートとからなるカバー付きチップの製造方法であって、表面に形成された交差する複数の分割予定ラインで区画された各領域にそれぞれデバイスが形成されたデバイスウエーハを準備するデバイスウエーハ準備ステップと、該デバイスウエーハの該分割予定ラインに沿ってレーザビームを照射して該分割予定ライン上に積層された積層物を除去する積層物除去ステップと、該積層物除去ステップを実施した後、該デバイスウエーハの該各デバイスを囲繞する領域に接着部材を介在させると共に該各デバイス上に該接着部材を介在させることなく、該デバイスウエーハの表面にカバーウエーハを貼着して貼り合わせウエーハを形成する貼り合わせウエーハ形成ステップと、該積層物除去ステップを実施した後、該デバイスウエーハの前記分割予定ラインに沿って切削ブレードで該デバイスウエーハを切削し、該デバイスチップの仕上げ厚みに至る深さの切削溝を形成する切削溝形成ステップと、該切削溝形成ステップを実施した後、該貼り合わせウエーハを該分割予定ラインに沿って分割してデバイスチップの表面にカバープレートが配設された複数のカバー付きチップを形成する分割ステップと、を具備し、前記分割ステップは、該貼り合わせウエーハ形成ステップを実施した後、前記貼り合わせウエーハを構成する該デバイスウエーハの裏面側を研削して該デバイスチップの仕上げ厚みへと薄化するとともに、該切削溝を該デバイスウエーハの裏面に露出させて該デバイスウエーハを個々のデバイスチップへと分割するデバイスウエーハ分割ステップと、該分割予定ラインに沿って前記カバーウエーハを分割するカバーウエーハ分割ステップと、を含むことを特徴とするカバー付きチップの製造方法が提供される。
請求項１記載の発明によると、貼り合わせウエーハを形成する前にデバイスウエーハの分割予定ライン上にある積層物を除去するため、分割予定ライン上の積層物によって貼り合わせウエーハの分割が阻害されることがなく、カバー付きチップを効率良く製造することができる。
請求項２記載の発明によると、薄いデバイスウエーハでもカバーウエーハが貼着されているため、ハンドリングが阻害されることなく容易にカバー付きデバイスチップに分割することができる。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、デバイスウエーハ１１の表面側斜視図が示されている。デバイスウエーハ１１は、例えば厚さが７００μｍのシリコンウエーハからなっており、表面１１ａに複数の分割予定ライン（ストリート）１３が格子状に形成されているとともに、該複数の分割予定ライン１３によって区画された各領域にＣＭＯＳイメージセンサデバイス１５が形成されている。
デバイスウエーハ１１では、金属配線間を絶縁するために必要となる層間絶縁膜として低誘電率絶縁膜（Ｌｏｗ−ｋ膜）が採用されている。よって、分割予定ライン１３上にはＬｏｗ−ｋ膜が積層されていることになる。
低誘電率絶縁膜としては、ＳｉＯ２膜（誘電率ｋ＝４．１）よりも誘電率が低い（例えばｋ＝２．５乃至３．６程度）材料、例えばＳｉＯＣ、ＳｉＬＫ等の無機物系の膜、ポリイミド系、パリレン系、ポリテトラフルオロエチレン系等のポリマー膜である有機物系の膜、及びメチル含有ポリシロキサン等のポーラスシリカ膜を挙げることができる。
このように構成されたデバイスウエーハ１１は、ＣＭＯＳイメージセンサデバイス１５が形成されているデバイス領域１７と、デバイス領域１７を囲繞する外周余剰領域１９をその表面の平坦部に備えている。デバイスウエーハ１１の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ２１が形成されている。
本発明のチップの製造方法では、まずデバイスウエーハ１１の分割予定ライン１３に沿ってレーザビームを照射して分割予定ライン上に積層されたＬｏｗ−ｋ膜（積層物）を除去する積層物除去ステップを実施する。この積層物除去ステップでは、図２に示すように、レーザ加工装置１０のチャックテーブル１２でデバイスウエーハ１１をその表面１１ａを上にして吸引保持する。
そして、レーザ加工装置１０の図示しない撮像ユニットでデバイスウエーハ１１を撮像して、レーザ加工すべき第１の方向に伸長する分割予定ライン１３を検出するアライメントを実施する。次いで、チャックテーブル１２を９０度回転してから、第１の方向と直交する第２の方向に伸長する分割予定ライン１３についても同様なアライメントを実施する。
アライメント実施後、積層されたＬｏｗ−ｋ膜に対して吸収性を有する波長（例えば３５５ｎｍ）のレーザビームを集光器１４で集光して分割予定ライン１３に照射し、チャックテーブル１２を図２で矢印Ｘ１方向に所定の加工送り速度で移動させることにより、分割予定ライン１３に沿ってレーザ加工溝１６を形成し、分割予定ライン１３上の積層されたＬｏｗ−ｋ膜を除去する。
本実施形態の場合、集光器１４で分割予定ライン１３上に集光されるレーザビームのビームスポット径を大きくして、後工程の分割ステップで使用される切削ブレードの刃厚程度の幅の領域において積層物であるＬｏｗ−ｋ膜を除去するのが好ましい。
チャックテーブル１２をストリートピッチずつＹ軸方向に割り出し送りしながら、全ての第１の方向に伸長する分割予定ライン１３上の積層されたＬｏｗ−ｋ膜を除去する。次いで、チャックテーブル１２を９０度回転してから、第１の方向に伸長する分割予定ライン１３と直交する方向に伸長する分割予定ライン１３に沿って同様なレーザ加工溝１６を形成して、分割予定ライン１３上の積層されたＬｏｗ−ｋ膜を除去する。
この積層物除去ステップのレーザ加工条件は、例えば以下のように設定される。
光源 ：ＹＡＧパルスレーザ又はＹＶＯ４パルスレーザ
波長 ：３５５ｎｍ
平均出力 ：７〜１０Ｗ
繰り返し周波数 ：１００〜１３０ｋＨｚ
加工送り速度 ：７０〜１００ｍｍ／ｓ
波長 ：３５５ｎｍ
平均出力 ：７〜１０Ｗ
繰り返し周波数 ：１００〜１３０ｋＨｚ
加工送り速度 ：７０〜１００ｍｍ／ｓ
積層物除去ステップ実施後、図３に示すように、デバイスウエーハ１１の各デバイス１５を囲繞する領域に接着部材１８を介在させ、デバイスウエーハ１１の表面１１ａにカバーウエーハ２０を貼着して貼り合わせウエーハ２５を形成する貼り合わせウエーハ形成ステップを実施する。
本実施形態のデバイスウエーハ１１は、その表面１１ａ上に複数のＣＭＯＳイメージセンサデバイス１５を有しているため、カバーウエーハ２０としては透明なガラスが使用される。
しかし、本発明のカバー付きチップの製造方法で使用されるカバーウエーハ２０はガラスに限定されるものではなく、例えばデバイス１５がＭＥＭＳデバイス等の場合には、カバーウエーハ２０をシリコンウエーハ等から形成するようにしてもよい。
貼り合わせウエーハ形成ステップ実施後、デバイスウエーハ１１の裏面１１ｂを研削してデバイスウエーハ１１を所定の厚みに薄化する裏面研削ステップを実施する。この裏面研削ステップでは、図４に示すように、研削装置のチャックテーブル３０で貼り合わせウエーハ２５のカバーウエーハ２０側を吸引保持して、デバイスウエーハ１１の裏面１１ｂを露出させる。
図４において、研削ユニット３２のスピンドル３４の先端に固定されたホイールマウント３６には、図示しない複数のねじのように研削ホイール３８が着脱可能に装着されている。研削ホイール３８は、ホイール基台４０の自由端部（下端部）に複数の研削砥石４２を環状に配設して構成されている。
裏面研削ステップでは、チャックテーブル３０を矢印ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３８を矢印ｂで示す方向に例えば６０００ｒｐｍで回転させるとともに、研削ユニット送り機構を駆動して研削ホイール３８の研削砥石４２をデバイスウエーハ１１の裏面１１ｂに接触させる。
そして、研削ホイール３８を所定の研削送り速度で下方に所定量研削送りする。接触式又は非接触式の厚み測定ゲージでデバイスウエーハ１１の厚みを測定しながら、デバイスウエーハ１１を所望の厚みに研削する。
裏面研削ステップ実施後、貼り合わせウエーハ２５を分割予定ライン１３に沿って分割してデバイスチップ１５Ａの表面にカバープレート２３が配設されたカバー付きチップを形成する分割ステップを実施する。この分割ステップを実施する前に、貼り合わせウエーハ２５のカバーウエーハ２０に粘着テープＴを貼着するテープ貼着ステップを実施する。
そして、切削装置の撮像ユニットの赤外線撮像素子でデバイスウエーハ１１をその裏面１１ｂ側から撮像して、分割予定ライン１３を検出するアライメントを実施する。このアライメントは、第１の方向に伸長する分割予定ライン１３及び第１の方向と直交する第２の方向に伸長する分割予定ライン１３についてそれぞれ実施する。
アライメント実施後、図５に示すように、切削装置の切削ブレード２２で貼り合わせウエーハ２５を分割予定ライン１３に沿って切削して、デバイスチップ１５Ａの表面にカバープレート２３が配設されたカバー付きチップに分割する分割ステップを実施する。
図５に示した実施形態では、貼り合わせウエーハ２５のカバーウエーハ２０に粘着テープＴを貼着しているが、粘着テープＴをデバイスウエーハ１１の裏面１１ｂに貼着して分割ステップを実施するようにしてもよい。
この場合には、カバーウエーハ２０が透明なガラスから形成されているため、ＣＣＤ等の通常の撮像素子で貼り合わせウエーハ２５をカバーウエーハ２０側から撮像して分割予定ライン１３を検出するアライメントを実施することができる。
上述した実施形態では、貼り合わせウエーハ２５をカバー付きチップに分割する分割ステップを切削ブレード２２で実施しているが、レーザ加工装置によりレーザ加工溝や改質層をデバイスウエーハ１１及び／又はカバーウエーハ２０に形成した後、ブレーキング装置（分割装置）によりレーザ加工溝又は改質層を分割起点として貼り合わせウエーハ２５を個々のカバー付きチップに分割するようにしてもよい。
次に、図６乃至図９を参照して、本発明第２実施形態のチップの製造方法について説明する。本実施形態は先ダイシング法（Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）を利用したカバー付きチップの製造方法である。
図６（Ａ）に示す積層物除去ステップでは、分割予定ライン１３に沿って複数のレーザ加工溝１６を形成して、次工程の切削溝形成ステップで使用する切削ブレードの刃厚以上の幅の領域において積層物であるＬｏｗ−ｋ膜１３ａを除去する。
しかし、照射されるレーザビームのビームスポット径を大きくして、一回のレーザビームの照射により切削ブレードの刃厚以上の幅の領域においてＬｏｗ−ｋ膜１３ａを除去するようにしてもよい。
或いは、代替実施形態として、図６（Ｂ）に示すように、次工程の切削溝形成ステップで使用する切削ブレードの表裏側面が位置付けられる領域に分割予定ライン１３に沿って一対のレーザ加工溝１６を形成して、積層物であるＬｏｗ−ｋ膜１３ａを除去する。
このように積層物除去ステップを実施した後、図７（Ａ）に示すように、デバイスウエーハ１１の分割予定ライン１３に沿って切削ブレード２２Ａでデバイスウエーハ１１を切削し、デバイスウエーハ１１にデバイスチップ１５Ａの仕上げ厚みｔ１に至る深さの切削溝２４を形成する切削溝形成ステップを実施する。この切削溝形成ステップは、全ての分割予定ライン１３について実施する。
図６（Ｂ）に示すように、分割予定ライン１３に沿って一対のレーザ加工溝１６を形成した実施形態については、図７（Ｂ）に示すように、切削ブレード２２Ａの表裏両面をレーザ加工溝１６に合わせて切削する切削溝形成ステップを実施することにより、切削して雲母のように剥離されたＬｏｗ−ｋ膜１３ａがレーザ加工溝１６で分断されて、デバイス１５に悪影響を及ぼすことがない。
切削溝形成ステップ実施後、貼り合わせウエーハ２５のデバイスウエーハ１１の裏面側を研削してデバイスウエーハ１１をデバイスチップの仕上げ厚みへと薄化するとともに、切削溝２４をデバイスウエーハ１１の裏面１１ｂに露出させてデバイスウエーハ１１を個々のデバイスチップ１５Ａへと分割するデバイスウエーハ分割ステップを実施する。
このデバイスウエーハ分割ステップでは、図８に示すように、研削装置のチャックテーブル３０で貼り合わせウエーハ２５のカバーウエーハ２０側を吸引保持して、デバイスウエーハ１１の裏面１１ｂを露出させる。
そして、チャックテーブル３０を矢印ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３８を矢印ｂで示す方向に例えば６０００ｒｐｍで回転させるとともに、研削ユニット送り機構を駆動して研削ホイール３８の研削砥石４２をデバイスウエーハ１１の裏面１１ｂに接触させる。そして、研削ホイール３８を所定の研削送り速度で下方に所定量研削送りする。
デバイスウエーハ１１を所望の厚みｔ１に研削すると、切削溝２４がデバイスウエーハ１１の裏面１１ｂに露出し、デバイスウエーハ１１が個々のデバイスチップ１５Ａに分割される。
デバイスウエーハ１１の裏面１１ｂを研削して、デバイスウエーハ１１を個々のデバイスチップ１５Ａで分割した後、カバーウエーハ２０を分割予定ライン１３に沿って分割するカバーウエーハ分割ステップを実施する。このカバーウエーハ分割ステップを実施する前に、貼り合わせウエーハ２５のカバーウエーハ２０を図９に示すように粘着テープＴに貼着する。
そして、切削ブレード２２でデバイスウエーハ１１の切削溝２４を通してカバーウエーハ２０を切削し、デバイスチップ１５Ａの表面にカバープレート２３が貼着されたカバー付きチップを形成する。
１０ レーザ加工装置
１１ デバイスウエーハ
１２ チャックテーブル
１３ 分割予定ライン
１４ 集光器
１５ ＣＭＯＳイメージセンサデバイス
１５Ａ デバイスチップ
１６ レーザ加工溝
１８ 接着部材
２０ カバーウエーハ
２２，２２Ａ 切削ブレード
２３ カバープレート
２４ 切削溝
２５ 貼り合わせウエーハ
３８ 研削ホイール
４２ 研削砥石
１１ デバイスウエーハ
１２ チャックテーブル
１３ 分割予定ライン
１４ 集光器
１５ ＣＭＯＳイメージセンサデバイス
１５Ａ デバイスチップ
１６ レーザ加工溝
１８ 接着部材
２０ カバーウエーハ
２２，２２Ａ 切削ブレード
２３ カバープレート
２４ 切削溝
２５ 貼り合わせウエーハ
３８ 研削ホイール
４２ 研削砥石
Claims (1)
- 表面にデバイスを備えたデバイスチップと該デバイスチップの表面に配設されたカバープレートとからなるカバー付きチップの製造方法であって、
表面に形成された交差する複数の分割予定ラインで区画された各領域にそれぞれデバイスが形成されたデバイスウエーハを準備するデバイスウエーハ準備ステップと、
該デバイスウエーハの該分割予定ラインに沿ってレーザビームを照射して該分割予定ライン上に積層された積層物を除去する積層物除去ステップと、
該積層物除去ステップを実施した後、該デバイスウエーハの該各デバイスを囲繞する領域に接着部材を介在させると共に該各デバイス上に該接着部材を介在させることなく、該デバイスウエーハの表面にカバーウエーハを貼着して貼り合わせウエーハを形成する貼り合わせウエーハ形成ステップと、
該積層物除去ステップを実施した後、該デバイスウエーハの前記分割予定ラインに沿って切削ブレードで該デバイスウエーハを切削し、該デバイスチップの仕上げ厚みに至る深さの切削溝を形成する切削溝形成ステップと、
該切削溝形成ステップを実施した後、該貼り合わせウエーハを該分割予定ラインに沿って分割してデバイスチップの表面にカバープレートが配設された複数のカバー付きチップを形成する分割ステップと、
を具備し、
前記分割ステップは、該貼り合わせウエーハ形成ステップを実施した後、前記貼り合わせウエーハを構成する該デバイスウエーハの裏面側を研削して該デバイスチップの仕上げ厚みへと薄化するとともに、該切削溝を該デバイスウエーハの裏面に露出させて該デバイスウエーハを個々のデバイスチップへと分割するデバイスウエーハ分割ステップと、
該分割予定ラインに沿って前記カバーウエーハを分割するカバーウエーハ分割ステップと、
を含むことを特徴とするカバー付きチップの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011247343A JP5995428B2 (ja) | 2011-11-11 | 2011-11-11 | カバー付きチップの製造方法 |
| TW101137429A TWI582843B (zh) | 2011-11-11 | 2012-10-11 | The manufacturing method of the attached wafer |
| KR1020120122154A KR101893617B1 (ko) | 2011-11-11 | 2012-10-31 | 칩의 제조 방법 |
| CN201210440189.7A CN103107137B (zh) | 2011-11-11 | 2012-11-07 | 芯片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011247343A JP5995428B2 (ja) | 2011-11-11 | 2011-11-11 | カバー付きチップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013105821A JP2013105821A (ja) | 2013-05-30 |
| JP5995428B2 true JP5995428B2 (ja) | 2016-09-21 |
Family
ID=48314889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011247343A Active JP5995428B2 (ja) | 2011-11-11 | 2011-11-11 | カバー付きチップの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5995428B2 (ja) |
| KR (1) | KR101893617B1 (ja) |
| CN (1) | CN103107137B (ja) |
| TW (1) | TWI582843B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6234312B2 (ja) * | 2014-04-11 | 2017-11-22 | 株式会社ディスコ | 積層基板の加工方法 |
| JP6305853B2 (ja) * | 2014-07-08 | 2018-04-04 | 株式会社ディスコ | ウエーハの加工方法 |
| DE102016215473B4 (de) * | 2015-09-10 | 2023-10-26 | Disco Corporation | Verfahren zum Bearbeiten eines Substrats |
| JP6814646B2 (ja) * | 2017-01-23 | 2021-01-20 | 株式会社ディスコ | 光デバイスウェーハの加工方法 |
| JP7292803B2 (ja) * | 2019-09-12 | 2023-06-19 | 株式会社ディスコ | ウェーハの加工方法 |
| CN110842769A (zh) * | 2019-11-19 | 2020-02-28 | 长江存储科技有限责任公司 | 一种用于提高芯片摩擦去层均匀性的装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270156A (ja) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4231349B2 (ja) * | 2003-07-02 | 2009-02-25 | 株式会社ディスコ | レーザー加工方法およびレーザー加工装置 |
| JP2005051144A (ja) * | 2003-07-31 | 2005-02-24 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3842769B2 (ja) * | 2003-09-01 | 2006-11-08 | 株式会社東芝 | レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法 |
| JP5231165B2 (ja) * | 2008-10-24 | 2013-07-10 | 株式会社ディスコ | 貼り合わせウエーハの分割方法 |
| JP5356791B2 (ja) * | 2008-12-11 | 2013-12-04 | 株式会社ディスコ | 積層製品の製造方法 |
| JP5318634B2 (ja) * | 2009-03-30 | 2013-10-16 | ラピスセミコンダクタ株式会社 | チップサイズパッケージ状の半導体チップ及び製造方法 |
| JP2011066294A (ja) * | 2009-09-18 | 2011-03-31 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2011
- 2011-11-11 JP JP2011247343A patent/JP5995428B2/ja active Active
-
2012
- 2012-10-11 TW TW101137429A patent/TWI582843B/zh active
- 2012-10-31 KR KR1020120122154A patent/KR101893617B1/ko active IP Right Grant
- 2012-11-07 CN CN201210440189.7A patent/CN103107137B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101893617B1 (ko) | 2018-10-04 |
| TWI582843B (zh) | 2017-05-11 |
| CN103107137B (zh) | 2017-06-16 |
| CN103107137A (zh) | 2013-05-15 |
| KR20130052721A (ko) | 2013-05-23 |
| TW201322322A (zh) | 2013-06-01 |
| JP2013105821A (ja) | 2013-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6504750B2 (ja) | ウェーハの加工方法 | |
| TWI260051B (en) | Semiconductor-device manufacturing method | |
| JP5995428B2 (ja) | カバー付きチップの製造方法 | |
| JP5608521B2 (ja) | 半導体ウエハの分割方法と半導体チップ及び半導体装置 | |
| JP4694845B2 (ja) | ウエーハの分割方法 | |
| JP4422463B2 (ja) | 半導体ウエーハの分割方法 | |
| JP6078376B2 (ja) | ウエーハの加工方法 | |
| CN105047612B (zh) | 晶片的加工方法 | |
| JP5307593B2 (ja) | 積層ウェーハの分割方法 | |
| JP6262006B2 (ja) | ウエーハの加工方法および加工装置 | |
| JP2005209719A (ja) | 半導体ウエーハの加工方法 | |
| JP2005032903A (ja) | 半導体装置及びその製造方法 | |
| JP6815692B2 (ja) | ウェーハの加工方法 | |
| KR20180050225A (ko) | 웨이퍼의 가공 방법 | |
| JP2015126054A (ja) | ウエーハの加工方法 | |
| JP2005167024A (ja) | 半導体装置及びその製造方法 | |
| JP2012043825A (ja) | ウエーハの加工方法 | |
| JP6257365B2 (ja) | ウェーハの加工方法 | |
| JP2011009562A (ja) | 半導体ウエーハの加工方法 | |
| JP6558973B2 (ja) | デバイスチップの製造方法 | |
| JP6270520B2 (ja) | ウェーハの加工方法 | |
| JP4553878B2 (ja) | 半導体装置の製造方法 | |
| JP5863264B2 (ja) | ウエーハの加工方法 | |
| JP2018067645A (ja) | ウエーハの加工方法 | |
| JP2018067646A (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5995428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |