JP2012216565A - 半導体ウエーハの加工方法 - Google Patents

半導体ウエーハの加工方法 Download PDF

Info

Publication number
JP2012216565A
JP2012216565A JP2011078852A JP2011078852A JP2012216565A JP 2012216565 A JP2012216565 A JP 2012216565A JP 2011078852 A JP2011078852 A JP 2011078852A JP 2011078852 A JP2011078852 A JP 2011078852A JP 2012216565 A JP2012216565 A JP 2012216565A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
substrate
grinding
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011078852A
Other languages
English (en)
Other versions
JP5936312B2 (ja
Inventor
Puriwassa Karl
カール・プリワッサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2011078852A priority Critical patent/JP5936312B2/ja
Priority to DE201210205251 priority patent/DE102012205251A1/de
Publication of JP2012216565A publication Critical patent/JP2012216565A/ja
Application granted granted Critical
Publication of JP5936312B2 publication Critical patent/JP5936312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】追加加工ステップで熱処理を実施してもデバイス領域に接着剤の糊が残存することのない半導体ウエーハの加工方法を提供すること。
【解決手段】半導体ウエーハ１１の表面に保護テープを貼着する保護テープ貼着ステップと、保護テープ貼着ステップを実施した後、半導体ウエーハ１１のデバイス領域に対応した裏面を研削して円形凹部３２を形成するとともに円形凹部３２を囲繞する外周余剰領域を含む環状凸部３４を形成する研削ステップと、研削ステップを実施した後、保護テープを半導体ウエーハ１１の表面から除去する保護テープ除去ステップと、保護テープ除去ステップを実施した後、半導体ウエーハ１１の外周部のみを接着して半導体ウエーハ１１の表面にサブストレート３６を配設するサブストレート配設ステップと、サブストレート３６が表面に配設された半導体ウエーハ１１に後処理を施す後処理ステップとを具備した。
【選択図】図１４

Description

本発明は、薄く加工された半導体ウエーハのハンドリング性を損なうことのない半導体ウエーハの加工方法に関する。
半導体デバイス製造プロセスにおいては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された各領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切削装置で切断することにより、半導体ウエーハが個々の半導体チップ（デバイス）に分割される。
分割されるウエーハは、ストリートに沿って切断する前に裏面を研削して所定の厚みに加工される。近年、電気機器の軽量化、小型化を達成するために、ウエーハの厚さをより薄く、例えば５０μｍ程度にすることが要求されている。
このように薄く研削されたウエーハは取扱いが困難になり、搬送等において破損する恐れがある。そこで、ウエーハのデバイス領域に対応する裏面のみを研削して円形凹部を形成し、デバイス領域を囲繞する外周余剰領域に対応するウエーハの裏面に環状凸部を形成する研削方法が特開２００７−１９４６１号公報で提案されている。
このように薄く研削されたウエーハのハンドリング性を容易にする他の対策として、例えば特開２００４−２０７６０６号公報で開示されるサポートプレートと呼ばれるサブストレートが使用されている。
一般に、サブストレートにウエーハ表面側を貼着した後、ウエーハの裏面を研削装置で研削し、必要に応じてウエーハへ所定の処理を施した後、サブストレートをウエーハから剥離し、切削装置でウエーハを切削して個々のデバイスへと分割する。
一方、近年新たな三次元実装技術として複数の半導体チップを積層し、積層した半導体チップを貫く貫通電極を形成して半導体チップ同士を接続する積層技術や、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成して半導体ウエーハ同士を接続する積層技術が開発されつつある。
特開２００７−１９４６１号公報 特開２００４−２０７６０６号公報 特開２００１−５３２１８号公報
サブストレートは半導体ウエーハの表面に接着剤を介して配設されるが、ウエーハのデバイス領域は微小構造から形成されるため、サブストレートをウエーハから剥離した後、この微小構造（凹凸構造）に入り込んだ接着剤の除去が難しいという問題がある。
更に、研削に使用するサブストレートは高い平坦度が必要であり、そのように高い平坦度を有するサブストレートは非常に高価であるため、研削にサブストレートを使用しない手法が要望されている。
一方、貫通電極を利用した三次元実装技術では、貫通電極付き半導体ウエーハを製造する必要がある。貫通電極付き半導体ウエーハを製造するためには、貫通電極の形成、表面にバンプの形成や裏面に成膜する等、各種処理を施す必要があり、以下のような課題がある。
一般に、三次元実装に用いる半導体ウエーハは厚みが５０μｍ以下と薄いため、研削時のシャープエッジ対策として一度エッジトリミングを実施した後研削する必要があり、工程が煩雑となる。
貫通電極付き半導体ウエーハの製造プロセスには、例えば約４５０℃にもなる金属膜形成工程や２００℃前後で加熱するリフロー工程のような熱処理が必要であり、接着剤を介してウエーハをサブストレートに貼着すると、高温処理後半導体ウエーハのデバイス面に接着剤の糊残りが生じる。また、このような高温に耐えられる接着剤は高価である。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、上述した従来の問題点を解決する半導体ウエーハの加工方法を提供することである。
本発明によると、複数の交差する分割予定ラインで区画された各領域にそれぞれ半導体デバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを表面に有する半導体ウエーハの加工方法であって、半導体ウエーハの該表面に保護テープを貼着する保護テープ貼着ステップと、該保護テープ貼着ステップを実施した後、半導体ウエーハの該デバイス領域に対応した裏面を研削して円形凹部を形成するとともに該円形凹部を囲繞する該外周余剰領域を含む環状凸部を形成する研削ステップと、該研削ステップを実施した後、該保護テープを半導体ウエーハの該表面から除去する保護テープ除去ステップと、該保護テープ除去ステップを実施した後、半導体ウエーハの外周部のみを接着して半導体ウエーハの該表面にサブストレートを配設するサブストレート配設ステップと、該サブストレートが該表面に配設された半導体ウエーハに後処理を施す後処理ステップと、を具備したことを特徴とする半導体ウエーハの加工方法が提供される。
好ましくは、本発明の半導体ウエーハの加工方法は、後処理ステップ実施後、半導体ウエーハを円形に切削してデバイス領域を外周余剰領域から切り離す円形切削ステップを更に具備している。
本発明の半導体ウエーハの加工方法では、ウエーハの研削時にはサブストレートを使用せずにウエーハの表面に保護テープを貼着して、デバイス領域に対応したウエーハの裏面に円形凹部を形成するため、高価なサブストレートが不要な上、研削後のシャープエッジの問題が発生しない。
また、半導体ウエーハをサブストレートに配設する際、ウエーハの外周部分のみに接着剤を適用してウエーハの表面にサブストレートを配設するようにしたため、熱処理が行われてもデバイス領域に接着剤の糊が残存することがない上、使用する接着材料を少量に押さえることができる。
本発明実施形態に係る半導体ウエーハの加工方法のフローチャートである。 図１のフローチャートの続きである。 半導体ウエーハの表面側斜視図である。 貫通電極付き半導体ウエーハの表面に保護テープを貼着した状態の断面図である。 研削ステップの斜視図である。 研削ステップの説明図である。 図７（Ａ）は研削ステップ終了後のウエーハの断面図、図７（Ｂ）は保護テープ除去ステップを示す断面図である。 図８（Ａ）はウエーハの表面にサブストレートを配設した状態の断面図、図８（Ｂ）は接着位置を示す模式図、図８（Ｃ）は接着位置を示す他の模式図である。 サブストレートの更に他の接着方法を示す断面図である。 貫通電極突出ステップが実施されたウエーハの断面図である。 図１１（Ａ）は貫通電極を有しないウエーハの表面にサブストレートが配設された状態の断面図、図１１（Ｂ）はウエーハに貫通電極を形成した後貫通電極突出ステップが実施された後のウエーハの断面図である。 図１２（Ａ）は環状凸部研削工程を説明する断面図、図１２（Ｂ）は環状凸部研削工程が実施されたウエーハの断面図である。 図１３（Ａ）はウエーハの裏面側に第２サブストレートを配設した状態の断面図、図１３（Ｂ）は図１３（Ａ）に示された状態を反転してからサブストレートを剥離した状態の断面図、図１３（Ｃ）は円形カットによりデバイス領域を第２サブストレートから取り出す様子を示す断面図である。 第２実施形態の加工プロセスを示す図であり、図１４（Ａ）は環状凸部研削ステップを説明する断面図、図１４（Ｂ）は環状凸部研削ステップが終了した状態の断面図、図１４（Ｃ）はウエーハの裏面に保護シートを配設した状態の断面図、図１４（Ｄ）は図１４（Ｃ）に示す状態を反転してからサブストレートを円形カットして除去する様子を示す断面図、図１４（Ｅ）はサブストレートを取り外してから表面追加加工ステップを施す状態を示す断面図である。 本発明第３実施形態の加工プロセスを示す図であり、図１５（Ａ）は貫通電極吐出ステップを示す断面図、図１５（Ｂ）は図１５（Ａ）に示す状態を反転して円形カットによりサブストレートを除去する様子を示す断面図、図１５（Ｃ）は表面追加加工ステップを説明する断面図、図１５（Ｄ）は円形カットによりウエーハのデバイス領域を切り出す様子を示す断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１及び図２を参照すると、本発明実施形態に係る半導体ウエーハの加工方法のフローチャートが示されている。図３に示すように、半導体ウエーハ１１は、例えば厚さが７００μｍのシリコンウエーハからなっており、表面１１ａに複数のストリート１３が格子状に形成されているとともに、該複数のストリート１３によって区画された各領域にＩＣ、ＬＳＩ等のデバイス１５が形成されている。
このように構成された半導体ウエーハ１１は、デバイス１５が形成されているデバイス領域１７と、デバイス領域１７を囲繞する外周余剰領域１９をその表面に備えている。また、半導体ウエーハ１１の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ２１が形成されている。
本発明の加工方法では、まず図１に示すフローチャートのステップＳ１０で半導体ウエーハ１１の表面に保護テープを貼着する。例えば、図４に示すように、半導体ウエーハ１１は複数の貫通電極１２を有しており、その表面１１ａに保護テープ１４を貼着する。
そして、必要に応じてステップＳ１１へ進んで、裏面１１ｂの全面を矢印Ａで示す位置まで研削して半導体ウエーハ１１を厚さ４００μｍに加工する。しかし、この研削ステップは本発明の加工方法では必ずしも必須ではない。
次いで、ステップＳ１２へ進んで、半導体ウエーハ１１のデバイス領域１７に対応する裏面１１ｂを研削して円形凹部を形成するとともに、円形凹部を囲繞する環状凸部を形成する研削ステップを実施する。
この研削ステップについて図５及び図６を参照して説明する。図５に示すように、研削装置のチャックテーブル１６で表面１１ａに保護テープ１４が貼着されたウエーハ１１を保護テープ１４を下にして吸引保持する。
図５において、研削ユニット１８のハウジング２０中に回転可能に収容されたスピンドル２２の先端にはホイールマウント２４が固定されており、このホイールマウント２４に研削ホイール２６が着脱可能に装着されている。研削ホイール２６は、環状に形成された基台２８と、基台２８の下端部外周に固着された複数の研削砥石３０とから構成される。
ステップＳ１２の研削ステップでは、図５及び図６に示すように、チャックテーブル１６を矢印ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール２６を矢印ｂで示す方向に例えば６０００ｒｐｍで回転させるとともに、研削ユニット送り機構を駆動して研削ホイール２６の研削砥石３０をウエーハ１１の裏面１１ｂに接触させる。そして、研削ホイール２６を所定の研削送り速度で下方に所定量研削送りする。
その結果、半導体ウエーハ１１の裏面１１ｂには、図７（Ａ）に示すように、デバイス領域１７に対応する裏面の領域が研削除去されて所定厚さ（例えば５０μｍ）の円形凹部３２が形成されるとともに、外周余剰領域１９に対応する領域が残存されて環状凸部３４が形成される。
ここで、チャックテーブル１６に保持されたウエーハ１１と研削ホイール２６を構成する研削砥石３６との関係について図６を参照して説明する。チャックテーブル１６の回転中心Ｐ１と研削砥石３０の回転中心Ｐ２は偏心しており、研削砥石３０の外径はウエーハ１１のデバイス領域１７と外周余剰領域１９との境界線３５の直径より小さく、境界線３５の半径より大きい寸法に設定され、環状に配置された研削砥石３０がチャックテーブル１６の回転中心Ｐ１を通過するようになっている。
研削ステップ終了後、ステップＳ１３へ進んでウエーハ１１の表面１１ａから保護テープ１４を剥離（除去）する。この剥離ステップを示す断面図が図７（Ｂ）に示されている。
次いで、ステップＳ１４へ進んで、半導体ウエーハ１１の外周部のみに接着剤を適用して半導体ウエーハ１１の表面１１ａ側にサブストレートを配設する。即ち、図７（Ａ）及び図７（Ｂ）に示すように、半導体ウエーハ１１の表面１１ａの外周部のみに接着剤３８を適用して、ウエーハ１１の表面１１ａ側にサブストレート３６を配設する。接着剤３８は耐熱性接着剤が好ましい。
本実施形態では、サブストレート３６はシリコンウエーハから形成されている。シリコンウエーハに替えて、サブストレート３６をガラスから形成するようにしてもよい。接着剤３８の適用方法は、図８（Ｂ）に示すように、ウエーハ１１の全外周に適用する場合のみでなく、図８（Ｃ）に示すように、ウエーハ１１の外周に飛び飛びに接着剤３８を適用して、サブストレート３６をウエーハ１１に接着するようにしてもよい。
或いは、図９に示すように、サブストレート３６をウエーハ１１の表面１１ａに密着させてから、この密着部分の外周に接着剤３８を適用してサブストレート３６をウエーハ１１の表面１１ａ側に配設するようにしてもよい。この場合にも、接着剤３８は密着部分の外周の全周に適用してもよいし、或いは飛び飛びに適用するようにしてもよい。
次いで、ステップＳ１５へ進んで半導体ウエーハの種類によっては貫通電極を形成する貫通電極形成ステップを実施する。例えば、図１１（Ａ）に示すように、サブストレート３６が配設された半導体ウエーハ１１Ａが貫通電極を有していない場合には、表面１１ａにサブストレート３８が配設された状態で、図１１（Ｂ）に示すように、半導体ウエーハ１１Ａに複数の貫通電極１２を形成する。
次いで、ステップＳ１６へ進んで、プラズマエッチング等のドライエッチング、又は化学機械研磨（ＣＭＰ）等のウエットエッチングで円形凹部３２の底面をエッチングして、図１０及び図１１（Ｂ）に示すように、貫通電極１２を円形凹部３２の底面から突出させる。
次いで、ステップＳ１７へ進んで、円形凹部３２の底面に熱処理及び化学処理を含む追加加工を施す凹部追加加工ステップを実施する。この凹部追加加工は、例えば凹部３２の底面に金属膜を形成する金属膜形成処理を含む。
次いで、ステップＳ１８へ進んで、半導体ウエーハ１１の環状凸部３４を研削除去する環状凸部除去ステップを実施する。この環状凸部除去ステップでは、研削装置のチャックテーブルでサブストレート３６を吸引保持して、図１２（Ａ）に示すように、環状凸部３４を研削砥石で矢印Ｈ１に示す位置まで研削して環状凸部３４を除去する。環状凸部３４を除去した状態が図１２（Ｂ）に示されている。
次いで、ステップＳ１９へ進んで、保護部材配設ステップを実施する。即ち、この保護部材配設ステップは、図１３（Ａ）に示すように、半導体ウエーハ１１の裏面外周部に接着剤４２を適用して、半導体ウエーハ１１の裏面１１ｂ側に保護部材（第２サブストレート）４０を配設する。接着剤４２は、接着剤３８と同様に耐熱性接着剤が好ましい。接着剤４２は外周部全周に適用しても良いし、外周部に飛び飛びに適用するようにしてもよい。
次いで、図１３（Ａ）に示した状態を反転し、更に図１３（Ｂ）に示すように、半導体ウエーハ１１の表面１１ａからサブストレート３６を除去する（ステップＳ２０）。この状態でステップＳ２１へ進んで、半導体ウエーハ１１の表面１１ａに追加加工を施す表面追加加工ステップを実施する。この表面追加加工ステップは、バンプの形成、リフロー半田付け等を含んでいる。
次いで、図１３（Ｃ）に示すように、矢印Ｒ１で示す部分で半導体ウエーハ１１を切削ブレードやレーザビームで円形にカットして、デバイス領域１７に対応する領域の半導体ウエーハを取り出す。
図１４を参照すると、ステップＳ１７の凹部追加加工ステップ後の第２実施形態の加工プロセスが示されている。図１４（Ａ）は図１２（Ａ）と同様な環状凸部研削ステップであり、図１４（Ｂ）は図１２（Ｂ）と同様な環状凸部研削ステップ後の断面図を示している。
本実施形態では、図１４（Ｃ）に示すように、ウエーハ１１の裏面１１ｂの外周部に接着剤４６を適用して、保護部材（保護シート）４４をウエーハ１１の裏面１１ｂ側に配設する。
次いで、図１４（Ｃ）に示す状態を反転した後、切削装置やレーザ加工装置のチャックテーブルで保護部材４４を介してウエーハ１１を吸引保持し、図１４（Ｄ）に示すように、切削ブレード又はレーザビームで矢印Ｒ２に示す位置を円形にカットして、サブストレート３６を矢印Ａで示すように除去する。更に、図１４（Ｅ）に示すように、ウエーハ１１の裏面１１ｂから保護部材４４を除去した状態でバンプの形成、リフロー半田付け等の表面追加加工ステップを実施する。
次いで、後述する第３実施形態の図１５（Ｄ）と同様に、ウエーハ１１を矢印Ｒ３で示す位置で切削ブレード又はレーザビームを使用して円形にカットし、ウエーハ１１にリング状のサブストレート３６が配設された状態からデバイス領域１７に対応する領域の半導体ウエーハ１１を取り出す。
図１５を参照すると、ステップＳ１７の凹部追加加工ステップ後の本発明第３実施形態の加工プロセスが示されている。図１５（Ａ）に示した状態で、金属膜の形成等の凹部追加加工ステップを実施する。
本実施形態の加工プロセスでは、図１５（Ａ）に示した状態を反転した後、環状凸部研削ステップを実施せずに、図１５（Ｂ）に示すように、切削ブレード又はレーザビームで矢印Ｒ２で示す位置を円形にカットして、サブストレート３６を矢印Ａで示すように除去する。サブストレート３６を除去した状態が図１５（Ｃ）に示されており、この状態でバンプの形成、リフロー半田付け等の表面追加加工ステップを実施する。
次いで、図１５（Ｄ）に示すように、ウエーハ１１を矢印Ｒ３で示す位置で切削ブレード又はレーザビームを使用して円形にカットし、ウエーハ１１にリング状のサブストレート３６が配設された状態からデバイス領域１７に対応する領域の半導体ウエーハ１１を取り出す。
上述した第１乃至第３実施形態の加工方法で取り出されたデバイス領域１７に対応する領域の半導体ウエーハ１１は、切削ブレード又はレーザビームを使用して分割予定ラインに沿って分割されることで個々の半導体デバイス１５が形成される。
１１ 半導体ウエーハ
１２ 貫通電極
１４ 保護テープ
１７ デバイス領域
１９ 外周余剰領域
３２ 円形凹部
３４ 環状凸部
３６ サブストレート
３８，４２，４６ 接着剤
４０ 保護部材（第２サブストレート）
４４ 保護部材（保護シート）

Claims (2)

  1. 複数の交差する分割予定ラインで区画された各領域にそれぞれ半導体デバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを表面に有する半導体ウエーハの加工方法であって、
    半導体ウエーハの該表面に保護テープを貼着する保護テープ貼着ステップと、
    該保護テープ貼着ステップを実施した後、半導体ウエーハの該デバイス領域に対応した裏面を研削して円形凹部を形成するとともに該円形凹部を囲繞する該外周余剰領域を含む環状凸部を形成する研削ステップと、
    該研削ステップを実施した後、該保護テープを半導体ウエーハの該表面から除去する保護テープ除去ステップと、
    該保護テープ除去ステップを実施した後、半導体ウエーハの外周部のみを接着して半導体ウエーハの該表面にサブストレートを配設するサブストレート配設ステップと、
    該サブストレートが該表面に配設された半導体ウエーハに後処理を施す後処理ステップと、
    を具備したことを特徴とする半導体ウエーハの加工方法。
  2. 該後処理ステップ実施後、半導体ウエーハを円形に切削して該デバイス領域を該外周余剰領域から切り離す円形切削ステップを更に具備した請求項１記載の半導体ウエーハの加工方法。
JP2011078852A 2011-03-31 2011-03-31 半導体ウエーハの加工方法 Active JP5936312B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011078852A JP5936312B2 (ja) 2011-03-31 2011-03-31 半導体ウエーハの加工方法
DE201210205251 DE102012205251A1 (de) 2011-03-31 2012-03-30 Halbleiterbearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011078852A JP5936312B2 (ja) 2011-03-31 2011-03-31 半導体ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2012216565A true JP2012216565A (ja) 2012-11-08
JP5936312B2 JP5936312B2 (ja) 2016-06-22

Family

ID=46845318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011078852A Active JP5936312B2 (ja) 2011-03-31 2011-03-31 半導体ウエーハの加工方法

Country Status (2)

Country Link
JP (1) JP5936312B2 (ja)
DE (1) DE102012205251A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037846A (ko) * 2012-07-30 2015-04-08 에리히 탈너 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치
WO2016056124A1 (ja) * 2014-10-10 2016-04-14 三菱電機株式会社 半導体装置の製造方法
CN109478561A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 半导体装置以及其制造方法
CN114378712A (zh) * 2021-12-30 2022-04-22 青岛嘉展力拓半导体有限责任公司 一种碳化硅减薄加工使弯曲度集中的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701652B (zh) 2016-03-01 2023-11-21 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123568A (ja) * 2003-09-26 2005-05-12 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2007019461A (ja) * 2005-04-27 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法及びウェーハ
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011040511A (ja) * 2009-08-10 2011-02-24 Disco Abrasive Syst Ltd ウエーハの研削方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207606A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd ウェーハサポートプレート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123568A (ja) * 2003-09-26 2005-05-12 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2007019461A (ja) * 2005-04-27 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法及びウェーハ
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011040511A (ja) * 2009-08-10 2011-02-24 Disco Abrasive Syst Ltd ウエーハの研削方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037846A (ko) * 2012-07-30 2015-04-08 에리히 탈너 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치
JP2015523737A (ja) * 2012-07-30 2015-08-13 エリッヒ・タールナー 基板アセンブリ、基板をボンディングする方法および装置
KR102014574B1 (ko) 2012-07-30 2019-08-26 에리히 탈너 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치
WO2016056124A1 (ja) * 2014-10-10 2016-04-14 三菱電機株式会社 半導体装置の製造方法
JPWO2016056124A1 (ja) * 2014-10-10 2017-04-27 三菱電機株式会社 半導体装置の製造方法
CN106796874A (zh) * 2014-10-10 2017-05-31 三菱电机株式会社 半导体装置的制造方法
US10134598B2 (en) 2014-10-10 2018-11-20 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN106796874B (zh) * 2014-10-10 2019-06-28 三菱电机株式会社 半导体装置的制造方法
CN109478561A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 半导体装置以及其制造方法
CN114378712A (zh) * 2021-12-30 2022-04-22 青岛嘉展力拓半导体有限责任公司 一种碳化硅减薄加工使弯曲度集中的方法

Also Published As

Publication number Publication date
DE102012205251A1 (de) 2012-10-04
JP5936312B2 (ja) 2016-06-22

Similar Documents

Publication Publication Date Title
JP6504750B2 (ja) ウェーハの加工方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP2013008915A (ja) 基板加工方法及び基板加工装置
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP2007096115A (ja) 半導体装置の製造方法
JP6300763B2 (ja) 被加工物の加工方法
TWI796383B (zh) 小徑晶圓的製造方法
JP5068705B2 (ja) 加工装置のチャックテーブル
JP2015095509A (ja) ウェーハの加工方法
JP2018063987A (ja) ウェーハの加工方法
TW201824729A (zh) 靜電夾盤及靜電夾盤的製造方法
JP2018006653A (ja) 半導体デバイスチップの製造方法
KR20110128232A (ko) 웨이퍼의 가공 방법
JP2018046208A (ja) ウエーハの加工方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
JP2016100346A (ja) ウェーハの加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2012222310A (ja) ウェーハの加工方法
JP2021072353A (ja) ウェーハの加工方法
JP6016569B2 (ja) 表面保護テープの剥離方法
JP7187115B2 (ja) ウェーハの加工方法
JP7171138B2 (ja) デバイスチップの製造方法
JP2013247133A (ja) 表面保護テープの貼着方法
JP2010093005A (ja) ウエーハの加工方法
JP2011243905A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R150 Certificate of patent or registration of utility model

Ref document number: 5936312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250