KR20110128232A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20110128232A
KR20110128232A KR1020110038459A KR20110038459A KR20110128232A KR 20110128232 A KR20110128232 A KR 20110128232A KR 1020110038459 A KR1020110038459 A KR 1020110038459A KR 20110038459 A KR20110038459 A KR 20110038459A KR 20110128232 A KR20110128232 A KR 20110128232A
Authority
KR
South Korea
Prior art keywords
wafer
reinforcement plate
heat resistant
reinforcing plate
electrode
Prior art date
Application number
KR1020110038459A
Other languages
English (en)
Inventor
요시카즈 고바야시
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20110128232A publication Critical patent/KR20110128232A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

본 발명은 웨이퍼의 표면으로부터 보강 플레이트를 용이하게 박리 가능한 웨이퍼의 가공 방법을 제공하는 것을 과제로 한다.
표면에 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 갖는 본 발명에 따른 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 내열성 본드제를 도포하고 고화시켜 상기 본드제만으로 보강 플레이트를 형성하는 보강 플레이트 형성 공정과, 상기 보강 플레이트를 척테이블로 유지하고, 상기 디바이스 영역에 대응하는 웨이퍼의 이면을 연삭하여 원형 오목부를 형성하며, 상기 외주 잉여 영역에 대응하는 이면에 환형 보강부를 잔존시키는 이면 연삭 공정과, 상기 보강 플레이트에 배치된 웨이퍼의 이면으로부터 웨이퍼의 표면에 형성된 디바이스의 전극에 접속하는 관통 전극을 형성하는 관통 전극 형성 공정과, 상기 보강 플레이트에 상기 내열성 본드제를 용융하는 용제를 공급해서 상기 보강 플레이트를 용융하여 제거하는 보강 플레이트 제거 공정을 포함하는 것을 특징으로 한다.

Description

웨이퍼의 가공 방법{METHOD FOR MACHINING WAFER}
본 발명은 웨이퍼의 이면을 연삭하고 나서, 웨이퍼의 이면으로부터 웨이퍼의 표면에 형성된 디바이스의 전극에 접속하는 관통 전극을 형성하는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등의 복수의 디바이스가 격자형의 분할 예정 라인에 의해 구획되어 표면에 형성된 반도체 웨이퍼는, 다이싱 장치에 의해 개개의 디바이스로 분할되고, 분할된 디바이스는 휴대 전화, 퍼스널 컴퓨터 등의 각종 전기 기기에 널리 이용되고 있다.
최근의 반도체 디바이스 기술에 있어서는, 복수의 반도체칩을 적층한 적층형의 반도체 패키지가, 고밀도화나 소형화·박형화를 달성하는 데 있어서 유효하게 이용되고 있다. 이 반도체 디바이스 기술은, 웨이퍼의 이면을 연삭 지석으로 연삭하여 웨이퍼의 두께를 50 ㎛ 전후로 얇게 가공하고, 그 후 웨이퍼의 이면으로부터 표면에 형성된 디바이스의 전극에 접속하는 관통 전극을 형성하기 때문에, 웨이퍼의 이면을 연삭하기 전에 웨이퍼의 표면에 본드제를 통해 보강 플레이트를 접착하고 있다.
그러나, 디바이스의 전극에 접속하는 관통 전극을 형성할 때에 웨이퍼는 비교적 고온의 환경에 노출되기 때문에, 웨이퍼의 표면에 보강 플레이트를 접착하는 본드제로서 250℃의 고온에 견딜 수 있는 강도를 갖는 에폭시계 본드제를 사용하고 있다.
이와 같이 본드제가 250℃의 고온에 견딜 수 있는 강도를 갖고 있기 때문에, 종래 기술에서는 웨이퍼의 표면으로부터 보강 플레이트를 이탈시키기 위해서는 보강 플레이트를 가열하여 본드제를 250℃ 이상의 온도까지 상승시켜, 웨이퍼에 부담이 가해지지 않도록 보강 플레이트를 웨이퍼의 표면으로부터 슬라이드시키면서 이탈시키고 있다.
(특허 문헌 1) 일본 특허 공개 제2003-249620호 공보 (특허 문헌 2) 일본 특허 공개 제2004-95849호 공보 (특허 문헌 3) 일본 특허 공개 제2004-119593호 공보
이와 같이, 종래의 웨이퍼의 가공 방법에서는, 보강 플레이트를 웨이퍼에 접착하는 본드제로서 250℃의 고온에 견딜 수 있는 강도를 갖는 내열성 본드제를 사용하고 있기 때문에, 웨이퍼에 관통 전극을 형성한 후, 웨이퍼의 표면으로부터 보강 플레이트를 박리하는 것이 곤란하다는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 점은, 보강 플레이트를 웨이퍼의 표면으로부터 용이하게 박리 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 표면에 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 갖는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 내열성 본드제를 도포하고 고화시켜 상기 본드제만으로 보강 플레이트를 형성하는 보강 플레이트 형성 공정과, 상기 보강 플레이트를 척테이블로 유지하고, 상기 디바이스 영역에 대응하는 웨이퍼의 이면을 연삭하여 원형 오목부를 형성하며, 상기 외주 잉여 영역에 대응하는 이면에 환형 보강부를 잔존시키는 이면 연삭 공정과, 상기 보강 플레이트에 배치된 웨이퍼의 이면으로부터 웨이퍼의 표면에 형성된 디바이스의 전극에 접속하는 관통 전극을 형성하는 관통 전극 형성 공정과, 상기 보강 플레이트에 상기 내열성 본드제를 용융하는 용제를 공급해 상기 보강 플레이트를 용융하여 제거하는 보강 플레이트 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 보강 플레이트 제거 공정을 실시한 후, 환형 프레임에 외주부가 장착된 다이싱 테이프에 웨이퍼의 이면을 접착하여, 다이싱 테이프를 통해 웨이퍼를 상기 환형 프레임으로 지지하는 웨이퍼 지지 공정과, 상기 환형 프레임에 지지된 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼 분할 공정을 더 포함하고 있다.
본 발명에 따르면, 보강 플레이트가 내열성 본드제만으로 형성되어 있어도, 이면 연삭 공정에 있어서 외주부에 환형 보강부를 잔존시키도록 웨이퍼의 이면을 연삭하기 때문에, 환형 보강부에 의해 강도가 유지되어 있으며, 핸들링성을 저해하지 않고서 관통 전극 형성 공정을 실시할 수 있다. 또한, 보강 플레이트를 제거할 때에는, 내열성 본드제를 용융하는 용제를 보강 플레이트에 공급하는 것만으로 간단하게 제거할 수 있어, 생산성이 향상된다.
도 1은 내열성 본드제 공급 공정을 도시하는 도면이다.
도 2의 (A)는 내열성 본드제에 의해 보강 플레이트를 형성한 상태의 표면측 사시도이고, 도 2의 (B)는 그 이면측 사시도이다.
도 3은 웨이퍼의 이면 연삭 공정의 사시도이다.
도 4는 전극 형성 공정의 설명도이다.
도 5는 보강 플레이트 제거 공정에서 사용하기에 적합한 척테이블의 종단면도이다.
도 6은 보강 플레이트 제거 공정을 도시하는 사시도이다.
도 7은 웨이퍼 지지 공정을 도시하는 사시도이다.
도 8은 웨이퍼 분할 공정을 도시하는 사시도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 내열성 본드제 공급 공정의 사시도가 도시되어 있다. 본 실시형태에서는, 웨이퍼(2)의 표면(2a)에 스핀 코트법에 의해 내열성 본드제(10)를 공급한다. 먼저, 회전 가능한 척테이블(4) 상에 반도체 웨이퍼(이하 웨이퍼라고 약칭함)(2)를 흡인 유지한다.
웨이퍼(2)의 표면(2a)에는 복수의 스트리트(분할 예정 라인)(3)가 격자형으로 형성되어 있고, 상기 복수의 스트리트(3)에 의해 구획된 각 영역에 IC, LSI 등의 디바이스(5)가 형성되어 있다. 웨이퍼(2)는 그 표면(2a)에 복수의 디바이스(5)가 형성된 디바이스 영역(6)과, 디바이스 영역(6)을 둘러싸는 외주 잉여 영역(7)을 갖고 있다.
내열성 본드제를 웨이퍼(2)의 표면(2a) 상에 스핀 코트하기 위해서는, 척테이블(4)을 화살표 A방향으로 예컨대 300 rpm 정도로 회전시키면서, 내열성 본드제 적하부(8)로부터 내열성 본드제(10)를 웨이퍼(2)의 표면(2a) 상에 적하한다.
척테이블(4)을 적어도 5초 이상 회전시키면, 적하된 내열성 본드제(10)가 웨이퍼(2)의 표면(2a) 상에 균일하게 스핀 코팅되어, 내열성 본드제층이 형성된다. 내열성 본드제(10)는 에폭시계 수지로 형성되고, 250℃의 고온에 견딜 수 있는 강도를 갖고 있다.
웨이퍼(2)의 표면(2a) 상에 동일한 두께의 내열성 본드제층을 형성하고 나서, 소정 온도에서 소정 시간 베이킹함으로써, 도 2의 (A)에 도시하는 바와 같이, 내열성 본드제층으로 이루어지는 보강 플레이트(12)를 웨이퍼(2)의 표면에 일체적으로 고정할 수 있다. 도 2의 (B)는 도 2의 (A)의 표리를 반전시킨 사시도이다.
이와 같이, 웨이퍼(2)의 표면에 내열성 본드제로 이루어지는 보강 플레이트(12)를 일체적으로 고정하고 나서, 웨이퍼(2)의 이면을 연삭하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 3에 그 주요부가 도시되어 있는 연삭 장치(14)에 의해 실시한다.
연삭 장치(14)는, 보강 플레이트(12)를 유지하여 회전 가능한 척테이블(16)과, 웨이퍼(2)에 대하여 연삭 가공을 실시하는 연삭 유닛(18)을 구비하고 있다. 연삭 유닛(18)은, 회전 가능하고 또한 승강 가능한 스핀들(20)과, 하면에 복수의 연삭 지석(24)이 고착된 연삭휠(22)로 구성된다.
보강 플레이트(12)측이 척테이블(16)에 의해 흡인 유지되고, 웨이퍼(2)의 이면(2b)이 연삭 지석(24)에 대향하여 셋팅된다. 척테이블(16)을 화살표 a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 지석(24)을 화살표 b로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키고, 도시하지 않은 연삭 이송 기구를 작동하여, 연삭휠(22)의 연삭 지석(24)을 웨이퍼(2)의 이면(2b)에 접촉시킨다. 그리고, 연삭휠(22)을 소정의 연삭 이송 속도로 하방으로 소정량 연삭 이송한다.
그 결과, 웨이퍼(2)의 이면(2b)에는, 디바이스 영역(6)에 대응하는 영역이 연삭 제거되어 소정 두께(예컨대 50 ㎛)의 원형 오목부(26)가 형성되고, 외주 잉여 영역(7)에 대응하는 영역이 잔존되어 외주 잉여 영역(7)을 포함하는 환형 보강부(28)가 형성된다.
연삭 공정 실시 후, 도 4에 도시하는 바와 같이, 보강 플레이트(12)에 일체적으로 고정된 웨이퍼(2)의 이면(2b)으로부터 웨이퍼(2)의 표면(2a)에 형성된 디바이스(5)의 전극에 접속하는 관통 전극(30)을 형성하는 관통 전극 형성 공정을 실시한다.
이 관통 전극 형성 공정에서는, 먼저 웨이퍼(2)에 예컨대 레이저 빔의 조사에 의해 복수의 관통 구멍을 형성한다. 레이저 빔은, 웨이퍼(2)에 대하여 흡수성을 갖는 파장(예컨대 355 ㎚)의 레이저 빔이 이용되고, 바람직하게는 YAG 레이저 또는 YVO4 레이저의 제3 고조파를 사용한다.
계속해서, 관통 구멍의 내부에, 폴리머 재료 등의 절연물을 충전한다. 충전하는 방법으로서는, 바람직하게는 액상법이 이용된다. 액상법은, 웨이퍼(2)를 고온으로 가열할 필요가 없기 때문에, 미리 디바이스(5)가 형성된 웨이퍼여도 사용하는 것이 가능하다.
계속해서, 관통 구멍의 내부에 충전된 절연물에, 레이저 가공법 또는 리소그래피 프로세스에 의한 에칭에 의해 관통 구멍을 더 형성한다. 또한, 관통 구멍 내부에 구리, 니켈, 팔라듐, 금, 은 등의 도전물을 매립한다.
이 도전물의 매립 방법에는, 드라이 도금, 웨트 도금, 제트 페인팅법, 도전 페이스트나 용융 금속의 성막법 등을 사용할 수 있다. 관통 전극(30)은, 웨이퍼(2)의 표리 양면을 관통하여 형성되고, 웨이퍼(2)의 표면(2a)에 형성된 디바이스(5)의 전극에 전기적으로 접속하고 있다.
본 실시형태에서는, 보강 플레이트(12)가 내열성 본드제만으로 형성되어 있어도, 웨이퍼(2)의 외주에 형성된 환형 보강부(28)에 의해 강도가 충분히 유지되어 있기 때문에, 핸들링성을 저해하지 않고서 전술한 전극 형성 공정을 실시할 수 있다.
관통 전극 형성 공정 실시 후, 도 5에 도시하는 바와 같은 척테이블(32)을 사용하여, 원형 오목부(26)를 갖는 웨이퍼(2)를 척테이블(32)로 흡인 유지한다. 척테이블(32)은, 웨이퍼(2)의 원형 오목부(26)의 직경보다 약간 작은 소직경부(32a)를 갖고 있고, 이 소직경부(32a)에 다공성 세라믹 등으로 형성된 흡인 유지부(34)가 배치되어 있다. 흡인 유지부(34)는, 흡인로(36)를 통해 도시하지 않은 부압 흡인원에 접속되어 있다.
도 6에 도시하는 바와 같이, 척테이블(32)로 웨이퍼(2)를 흡인 유지하고, 척테이블(32)을 화살표 A방향으로 회전시키면서 용제 공급 장치(38)로부터 메틸에틸케톤 등의 용제(40)를 내열성 본드제로 형성된 보강 플레이트(12) 상에 공급하면, 보강 플레이트(12)는 용제(40)에 의해 용융되어, 내열성 본드제로 이루어지는 보강 플레이트(12)를 웨이퍼(2)의 표면으로부터 제거할 수 있다.
이와 같이 보강 플레이트(12)를 웨이퍼(2)의 표면으로부터 제거한 후, 도 7에 도시하는 바와 같이 외주부가 환형 프레임(54)에 접착되어 있는 다이싱 테이프(52) 상에 웨이퍼(2)의 이면을 접착하여, 웨이퍼(2)를 다이싱 테이프(52)를 통해 환형 프레임(54)으로 지지하는 웨이퍼 지지 공정을 실시한다.
계속해서, 도 8에 도시하는 바와 같이 절삭 장치의 척테이블(50)로 웨이퍼(2)를 다이싱 테이프(52)를 통해 흡인 유지하고, 절삭 유닛(32)의 절삭 블레이드(36)로 웨이퍼(2)를 분할 예정 라인(3)을 따라 풀커트하여 절삭홈(56)을 형성하며, 웨이퍼(2)를 개개의 디바이스(5)로 분할하는 웨이퍼 분할 공정을 실시한다.
스트리트 피치씩 절삭 블레이드(36)를 인덱스 이송하면서, 제1 방향으로 신장되는 모든 스트리트(3)의 절삭이 종료되면, 척테이블(50)을 90도 회전시키고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 스트리트(3)를 절삭하여, 웨이퍼(2)를 개개의 디바이스(5)로 분할한다.
2: 반도체 웨이퍼
5: 디바이스
10: 내열성 본드제
12: 내열성 본드제로 형성된 보강 플레이트
26: 원형 오목부
28: 환형 보강부
30: 관통 전극
40: 용제
52: 다이싱 테이프
54: 환형 프레임

Claims (2)

  1. 표면에 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 갖는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 내열성 본드제를 도포하고 고화시켜 상기 본드제만으로 보강 플레이트를 형성하는 보강 플레이트 형성 공정과,
    상기 보강 플레이트를 척테이블로 유지하고, 상기 디바이스 영역에 대응하는 웨이퍼의 이면을 연삭하여 원형 오목부를 형성하며, 상기 외주 잉여 영역에 대응하는 이면에 환형 보강부를 잔존시키는 이면 연삭 공정과,
    상기 보강 플레이트에 배치된 웨이퍼의 이면으로부터 웨이퍼의 표면에 형성된 디바이스의 전극에 접속하는 관통 전극을 형성하는 관통 전극 형성 공정과,
    상기 보강 플레이트에 상기 내열성 본드제를 용융하는 용제를 공급해 상기 보강 플레이트를 용융하여 제거하는 보강 플레이트 제거 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 보강 플레이트 제거 공정을 실시한 후, 환형 프레임에 외주부가 장착된 다이싱 테이프에 웨이퍼의 이면을 접착하여, 다이싱 테이프를 통해 웨이퍼를 상기 환형 프레임으로 지지하는 웨이퍼 지지 공정과,
    상기 환형 프레임에 지지된 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼 분할 공정을 더 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020110038459A 2010-05-21 2011-04-25 웨이퍼의 가공 방법 KR20110128232A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010117037A JP2011243906A (ja) 2010-05-21 2010-05-21 ウエーハの加工方法
JPJP-P-2010-117037 2010-05-21

Publications (1)

Publication Number Publication Date
KR20110128232A true KR20110128232A (ko) 2011-11-29

Family

ID=44900652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038459A KR20110128232A (ko) 2010-05-21 2011-04-25 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US8329558B2 (ko)
JP (1) JP2011243906A (ko)
KR (1) KR20110128232A (ko)
CN (1) CN102299065B (ko)
DE (1) DE102011102175A1 (ko)
TW (1) TW201203341A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5796412B2 (ja) * 2011-08-26 2015-10-21 三菱電機株式会社 半導体素子の製造方法
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP7083573B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
KR102432592B1 (ko) * 2018-12-20 2022-08-18 엔지케이 인슐레이터 엘티디 세라믹 히터
JP7218055B2 (ja) * 2019-01-25 2023-02-06 株式会社ディスコ チャックテーブル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249620A (ja) 2002-02-22 2003-09-05 Toray Eng Co Ltd 半導体の接合方法およびその方法により作成された積層半導体
JP2004095849A (ja) 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2004119593A (ja) 2002-09-25 2004-04-15 Canon Inc 半導体装置の製造方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP2009123907A (ja) * 2007-11-14 2009-06-04 Furukawa Electric Co Ltd:The 回路素子形成方法
JP2010062375A (ja) * 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
US8329558B2 (en) 2012-12-11
JP2011243906A (ja) 2011-12-01
CN102299065B (zh) 2015-08-19
DE102011102175A1 (de) 2011-11-24
TW201203341A (en) 2012-01-16
CN102299065A (zh) 2011-12-28
US20110287609A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
KR20110128232A (ko) 웨이퍼의 가공 방법
CN105514038B (zh) 切割半导体晶片的方法
TWI446420B (zh) 用於半導體製程之載體分離方法
KR101359063B1 (ko) 적층 디바이스의 제조 방법
US7662666B2 (en) Method of processing wafer
JP2017041574A (ja) ウエーハの加工方法
JP2008060255A (ja) 半導体ウエーハの加工方法
JP2017028160A (ja) ウエーハの加工方法
KR20170053115A (ko) 웨이퍼의 가공 방법
JP2014199832A (ja) ウエーハの加工方法
JP5885396B2 (ja) デバイスチップの製造方法
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP5513042B2 (ja) ウエーハの加工方法
JP5570298B2 (ja) ウエーハの加工方法
JP5578936B2 (ja) ウエーハの加工方法
US11024542B2 (en) Manufacturing method of device chip
JP2011243901A (ja) ウエーハの加工方法
JP2011243902A (ja) ウエーハの加工方法
JP2007005366A (ja) 半導体装置の製造方法
JP5489863B2 (ja) ウエーハの加工方法
JP2006287271A (ja) 半導体装置の製造方法
TWI831886B (zh) 裝置晶片的製造方法
JP2014053350A (ja) ウエーハの加工方法
JP2011243904A (ja) ウエーハの加工方法
JP5489784B2 (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application