DE102011102175A1 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102011102175A1
DE102011102175A1 DE102011102175A DE102011102175A DE102011102175A1 DE 102011102175 A1 DE102011102175 A1 DE 102011102175A1 DE 102011102175 A DE102011102175 A DE 102011102175A DE 102011102175 A DE102011102175 A DE 102011102175A DE 102011102175 A1 DE102011102175 A1 DE 102011102175A1
Authority
DE
Germany
Prior art keywords
wafer
reinforcing plate
heat
front side
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011102175A
Other languages
English (en)
Inventor
Yoshikazu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102011102175A1 publication Critical patent/DE102011102175A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

Ein Bearbeitungsverfahren für einen Wafer mit einem Bauelementbereich, an dem mehrere Bauelemente an der Vorderseite des Wafers ausgebildet sind, und einem Umfangsrandbereich, der den Bauelementbereich umgibt, wird bereitgestellt. Das Bearbeitungsverfahren beinhaltet einen Verstärkungsplattenausbildungsschritt zum Aufbringen einer wärmbeständigen Verbindung auf die Vorderseite des Wafers und Verfestigen der wärmebeständigen Verbindung, um dadurch nur aus der wärmebeständigen Verbindung eine Verstärkungsplatte auszubilden, einen Rückseitenschleifschritt zum Halten der Verstärkungsplatte an einem Einspanntisch und Schleifen der Rückseite des Wafers in dem Bauelementbereich, um dadurch eine kreisförmige Aussparung in dem Bauelementbereich auszubilden und einen ringförmigen Verstärkungsabschnitt in dem Umfangsrandbereich zu belassen, einen Durchgangselektrodenausbildungsschritt zum Ausbilden einer Durchgangselektrode, die mit einer Elektrode jedes an der Vorderseite des Wafers ausgebildeten Bauelements verbunden ist, von der Rückseite des an der Verstärkungsplatte befestigten Wafers aus und einen Verstärkungsplattenentfernschritt zum Zuführen eines Lösemittels zum Auflösen der wärmebeständigen Verbindung zu der Verstärkungsplatte, wodurch die Verstärkungsplatte entfernt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren, das die Schritte beinhaltet, die Rückseite eines Wafers zu schleifen und als nächstes von der Rückseite des Wafers aus eine Durchgangselektrode auszubilden, die mit einer Elektrode jedes an der Vorderseite des Wafers ausgebildeten Bauelements verbunden ist.
  • Beschreibung des Stands der Technik
  • Mehrere Bauelemente, wie z. B. ICs und LSIs, sind an der Vorderseite eines Halbleiterwafers so ausgebildet, dass sie durch mehrere sich kreuzende Trennlinien abgeteilt sind. Der Halbleiterwafer wird durch eine Zerteilungsvorrichtung in die einzelnen Bauelemente geteilt und diese voneinander geteilten Bauelemente sind zur Verwendung in verschiedenen elektrischen Geräten, wie z. B. einem Mobiltelefon und einem PC, weit verbreitet.
  • In der neuesten Halbleiterbauelementtechnik wird eine geschichtete Halbleiterpackung, bei der mehrere Halbleiterchips geschichtet sind, in effektiver Weise verwendet, um eine höhere Dichte und eine Verringerung der Größe und der Dicke zu erreichen. Bei dieser Halbleiterbauelementtechnik wird die Rückseite eines Wafers durch Schleifelemente geschliffen, um die Dicke des Wafers auf annähernd 50 μm zu verringern, und danach eine Durchgangselektrode von der Rückseite des Wafers aus so ausgebildet, dass sie mit einer Elektrode jedes an der Vorderseite des Wafers ausgebildeten Bauelements verbunden ist. Dementsprechend wird vor dem Schleifen der Rückseite des Wafers eine Verstärkungsplatte durch eine Verbindung an der Vorderseite des Wafers angebracht.
  • Jedoch ist der Wafer beim Ausbilden der mit der Elektrode jedes Bauelements verbundenen Durchgangselektrode einer Umgebung mit relativ hoher Temperatur ausgesetzt. Dementsprechend wird eine Epoxidverbindung, die eine ausreichende Festigkeit aufweist, um einer hohen Temperatur von 250°C standzuhalten, als die Verbindung zum Anbringen der Verstärkungsplatte an der Vorderseite des Wafers verwendet. Daher weist die Verbindung eine ausreichende Festigkeit auf, um einer hohen Temperatur von 250°C standzuhalten. Dementsprechend wird beim Entfernen der Verstärkungsplatte von der Vorderseite des Wafers die Verstärkungsplatte so erwärmt, dass die Temperatur der Verbindung auf mehr als 250°C erhöht wird, und die Verstärkungsplatte an der Vorderseite des Wafers verschoben und von dieser entfernt, ohne eine Last auf den Wafer aufzubringen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Bei einem solchen konventionellen Waferbearbeitungsverfahren wird eine wärmebeständige Verbindung, die eine ausreichende Festigkeit aufweist, um einer hohen Temperatur von 250°C standzuhalten, als die Verbindung zum Anbringen der Verstärkungsplatte an dem Wafer verwendet. Dementsprechend ist es schwierig, die Verstärkungsplatte von der Vorderseite des Wafers zu entfernen, nachdem die Durchgangselektrode in dem Wafer ausgebildet wurde.
  • Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Waferbearbeitungsverfahren bereitzustellen, bei dem die Verstärkungsplatte auf einfache Weise von der Vorderseite des Wafers entfernt werden kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Bearbeitungsverfahren für einen Wafer mit einem Bauelementbereich, an dem mehrere Bauelemente an der Vorderseite des Wafers ausgebildet sind, und einem Umfangsrandbereich, der den Bauelementbereich umgibt, bereitgestellt, wobei das Bearbeitungsverfahren beinhaltet: einen Verstärkungsplattenausbildungsschritt zum Aufbringen einer wärmebeständigen Verbindung auf die Vorderseite des Wafers und Verfestigen der wärmebeständigen Verbindung, um dadurch eine Verstärkungsplatte nur aus der wärmebeständigen Verbindung auszubilden; einen Rückseitenschleifschritt zum Halten der Verstärkungsplatte an einem Einspanntisch und Schleifen der Rückseite des Wafers in dem Bauelementbereich, um dadurch eine kreisförmige Aussparung in dem Bauelementbereich auszubilden und einen ringförmigen Verstärkungsabschnitt in dem Umfangsrandbereich zu belassen; einen Durchgangselektrodenausbildungsschritt zum Ausbilden einer Durchgangselektrode, die mit einer Elektrode jedes an der Vorderseite des Wafers ausgebildeten Bauelements verbunden ist, von der Rückseite des an der Verstärkungsplatte befestigten Wafers aus; und einen Verstärkungsplattenentfernschritt zum Zuführen eines Lösemittels zum Auflösen der wärmebeständigen Verbindung zu der Verstärkungsplatte, wodurch die Verstärkungsplatte entfernt wird.
  • Vorzugsweise beinhaltet das Bearbeitungsverfahren für den Wafer ferner einen Waferhalteschritt zum Anbringen der Rückseite des Wafers an einem Zerteilungsband, das an dessen äußerem Umfangsabschnitt an einem ringförmigen Rahmen gehalten ist, nachdem der Verstärkungsplattenentfernschritt durchgeführt wurde, wodurch der Wafer durch das Zerteilungsband von dem ringförmigen Rahmen gehalten wird; und einen Waferteilungsschritt zum Teilen des von dem ringförmigen Rahmen gehaltenen Wafers in die einzelnen Bauelemente.
  • Gemäß der vorliegenden Erfindung wird, obwohl die Verstärkungsplatte nur aus der wärmebeständigen Verbindung ausgebildet ist, die Rückseite des Wafers in dem Rückseitenschleifschritt so geschliffen, dass der ringförmige Verstärkungsabschnitt in dem äußeren Umfangsabschnitt des Wafers belassen wird, so dass die Festigkeit des Wafers durch den ringförmigen Verstärkungsabschnitt aufrechterhalten wird und der Durchgangselektrodenausbildungsschritt durchgeführt werden kann, ohne die Handhabung zu beeinträchtigen. Ferner kann in dem Verstärkungsplattenentfernschritt die Verstärkungsplatte in einfacher Weise entfernt werden, indem nur das Lösemittel zum Auflösen der wärmebeständigen Verbindung der Verstärkungsplatte zugeführt wird, wodurch die Produktivität verbessert wird.
  • Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise, diese zu verwirklichen, werden offenkundiger werden und die Erfindung selbst wird am besten verstanden werden, indem die folgende Beschreibung und die angefügten Ansprüche mit Bezug auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, studiert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine perspektivische Ansicht, die einen Schritt des Zuführens einer wärmebeständigen Verbindung zeigt;
  • 2A ist eine perspektivische Ansicht, die von der Vorderseite des Wafers aus betrachtet einen Zustand zeigt, in dem eine aus einer wärmebeständigen Verbindung ausgebildete Verstärkungsplatte an einem Wafer befestigt ist;
  • 2B ist eine perspektivische Ansicht, welche die Rückseite des in 2A gezeigten Wafers zeigt;
  • 3 ist eine perspektivische Ansicht, die einen Rückseitenschleifschritt zum Schleifen der Rückseite des Wafers zeigt;
  • 4 ist eine perspektivische Ansicht zur Veranschaulichung eines Durchgangselektrodenausbildungsschritts;
  • 5 ist eine vertikale Schnittdarstellung eines Einspanntischs, der in geeigneter Weise in einem Verstärkungsplattenentfernschritt verwendet wird;
  • 6 ist eine perspektivische Ansicht, die den Verstärkungsplattenentfernschritt zeigt;
  • 7 ist eine perspektivische Ansicht, die einen Waferhalteschritt zeigt; und
  • 8 ist eine perspektivische Ansicht, die einen Waferteilungsschritt zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun im Einzelnen mit Bezug auf die Zeichnungen beschrieben. Mit Bezug auf 1 wird eine perspektivische Ansicht zur Veranschaulichung eines Schritts zum Zuführen einer wärmebeständigen Verbindung gezeigt. Bei dieser bevorzugten Ausführungsform wird eine wärmebeständige Verbindung 10 der Vorderseite 2a eines Halbleiterwafers (der nachfolgend hierin einfach als Wafer bezeichnet wird) 2 durch Rotationsbeschichtung zugeführt. Zunächst wird der Wafer 2 unter Ansaugen an einem drehbaren Einspanntisch 4 gehalten. Mehrere sich kreuzende Straßen (Trennlinien) 3 sind an der Vorderseite 2a des Wafers 2 ausgebildet, um mehrere Bereiche abzuteilen, in denen mehrere Bauelemente 5, wie z. B. ICs und LSIs, jeweils ausgebildet sind. Der Wafer 2 weist einen Bauelementbereich 6, an dem die mehrere Bauelemente 5 an der Vorderseite 2a ausgebildet sind, und einen Umfangsrandbereich 7, der den Bauelementbereich 6 umgibt, auf.
  • Die wärmebeständige Verbindung 10 wird der Vorderseite 2a des Wafers 2 durch Rotationsbeschichtung auf eine solche Weise zugeführt, dass der Einspanntisch 4 in der in 1 durch einen Pfeil A gezeigten Richtung z. B. mit annähernd 300 U/Min (Umdrehungen pro Minute) gedreht wird und die wärmebeständige Verbindung 10 von einem Element 8 zum Aufbringen einer wärmebeständigen Verbindung auf die Vorderseite 2a des Wafers 2 aufgebracht wird. Wenn der Einspanntisch 4 wenigstens fünf Sekunden lang gedreht wurde, ist die aufgebrachte wärmebeständige Verbindung 10 durch Rotationsbeschichtung gleichmäßig auf der Vorderseite 2a des Wafers 2 verteilt, um dadurch eine wärmebeständige Verbindungsschicht auszubilden. Die wärmebeständige Verbindung 10 ist aus Epoxidharz ausgebildet und weist eine ausreichende Festigkeit auf, um einer hohen Temperatur von 250°C standzuhalten.
  • Nachdem die wärmebeständige Verbindungsschicht mit einer gleichmäßigen Dicke an der Vorderseite 2a des Wafers 2 ausgebildet wurde, wird ein Ausheizvorgang bei einer vorgegebenen Temperatur mit einer vorgegebenen Zeitdauer durchgeführt, um dadurch eine aus der wärmebeständigen Verbindungsschicht ausgebildete Verstärkungsplatte 12 integral an der Vorderseite des Wafers 2 zu befestigen, wie in 2A gezeigt ist. 2B ist eine durch Umdrehen der Einheit des Wafers 2 und der Verstärkungsplatte 12 erhaltene perspektivische Ansicht.
  • Nachdem die aus der wärmebeständigen Verbindungsschicht ausgebildete Verstärkungsplatte 12 integral an der Vorderseite des Wafers 2 befestigt wurde, wird ein Rückseitenschleifschritt zum Schleifen der Rückseite des Wafers 2 durchgeführt. Dieser Rückseitenschleifschritt wird unter Verwendung einer im Wesentlichen in 3 gezeigten Schleifvorrichtung 14 durchgeführt. Die Schleifvorrichtung 14 beinhaltet einen drehbaren Einspanntisch 16 zum Halten der Verstärkungsplatte 12 und eine Schleifeinheit 18 zum Schleifen des Wafers 2. Die Schleifeinheit 18 besteht aus einer drehbaren und vertikal bewegbaren Achse 20 und einer Schleifscheibe 22 mit mehreren Schleifelementen 24, die an der unteren Oberfläche befestigt sind.
  • Die an dem Wafer 2 befestigte Verstärkungsplatte 12 wird unter Ansaugen an dem Einspanntisch 16 gehalten und die Rückseite 2b des Wafers 2 wird so angeordnet, dass sie den Schleifelementen 24 gegenüberliegt. Der Einspanntisch 16 wird in der in 3 durch einen Pfeil a gezeigten Richtung mit z. B. 300 U/Min gedreht und die Schleifelemente 24 werden in der in 3 durch einen Pfeil b gezeigten Richtung mit z. B. 6000 U/Min gedreht. Ferner wird ein Zuführmechanismus (nicht gezeigt) betätigt, um die Schleifelemente 24 der Schleifscheibe 22 mit der Rückseite 2b des Wafers 2 in Kontakt zu bringen. Dann wird die Schleifscheibe 22 um einen vorgegebenen Betrag mit einer vorgegebenen Zuführgeschwindigkeit nach unten zugeführt. Als Folge wird die Rückseite 2b des Wafers 2 in einem mittleren Bereich geschliffen, der dem Bauelementbereich 6 entspricht, um dadurch eine kreisförmige Aussparung 26 mit einer vorgegebenen Tiefe (z. B. 50 μm für die Dicke des Bauelementbereichs 6) auszubilden. Gleichzeitig wird ein Umfangsbereich der Rückseite 2b, der dem Umfangsrandbereich 7 entspricht, belassen, um einen ringförmigen Verstärkungsabschnitt 28 auszubilden, der den Umfangsrandbereich 7 beinhaltet.
  • Nachdem der Schleifschritt durchgeführt wurde, wird ein Durchgangselektrodenausbildungsschritt auf eine solche Weise durchgeführt, dass eine Durchgangselektrode 30, die mit einer Elektrode jedes an der Vorderseite 2a des Wafers 2 ausgebildeten Bauelements 5 verbunden ist, von der Rückseite 2b des integral an der Verstärkungsplatte 12 befestigten Wafers 2 aus ausgebildet wird. Bei diesem Durchgangselektrodenausbildungsschritt werden zunächst z. B. durch Aufbringen eines Laserstrahls mehrere Durchgangsöffnungen durch den Wafer 2 ausgebildet. Als dieser Laserstrahl wird ein Laserstrahl mit einer Absorptionswellenlänge (z. B. 355 nm) für den Wafer 2 verwendet. Vorzugsweise wird eine Frequenzverdreifachung (third-harmonic generation) bei einem YAG-Laser oder einem YVO4-Laser verwendet.
  • Danach wird jede Durchgangsöffnung mit einer Isolierung aus einem Polymermaterial oder dergleichen gefüllt. Als ein Verfahren zum Füllen jeder Durchgangsöffnung mit der Isolierung wird vorzugsweise ein Flüssigphasenverfahren verwendet. Bei dem Flüssigphasenverfahren muss der Wafer 2 nicht auf eine hohe Temperatur erwärmt werden, so dass der Wafer 2, bei dem zuvor die Bauelemente 5 ausgebildet wurden, verwendet werden kann. Danach wird die Isolierung, die in jede durch den Wafer 2 ausgebildete Durchgangsöffnung gefüllt ist, durch einen Laserstrahl bearbeitet oder durch einen Lithografievorgang geätzt, um dadurch eine neue Durchgangsöffnung durch die Isolierung auszubilden. Danach wird diese Durchgangsöffnung mit einem Leiter, wie z. B. Kupfer, Nickel, Palladium, Gold und Silber, gefüllt.
  • Ein Verfahren zum Füllen dieser Durchgangsöffnung mit dem Leiter kann aus Trockenplattierung, Nassplattierung, Strahlauftragung, Schichtaufbringung einer leitfähigen Paste oder eines geschmolzenen Metalls usw. ausgewählt werden. Jede Durchgangselektrode 30 ist so ausgebildet, dass sie sich zwischen der Vorderseite 2a und der Rückseite 2b des Wafers 2 erstreckt und mit der Elektrode jedes an der Vorderseite 2a des Wafers 2 ausgebildeten Bauelements 5 elektrisch verbunden ist.
  • Obwohl die Verstärkungsplatte 12 bei dieser bevorzugten Ausführungsform nur aus der wärmebeständigen Verbindung ausgebildet ist, kann die Festigkeit des Wafers 2 durch den entlang des äußeren Umfangs des Wafers 2 ausgebildeten ringförmigen Verstärkungsabschnitt 28 in ausreichender Weise aufrechterhalten werden. Dementsprechend kann der oben beschriebene Durchgangselektrodenausbildungsschritt durchgeführt werden, ohne die Handhabung zu beeinträchtigen.
  • Nachdem der Durchgangselektrodenausbildungsschritt durchgeführt wurde, wird der Wafer 2 mit der kreisförmigen Aussparung 26 unter Verwendung eines in 5 gezeigten Einspanntischs 32 unter Ansaugen gehalten. Der Einspanntisch 32 weist einen Abschnitt 32a mit kleinem Durchmesser auf, der einen Durchmesser aufweist, der geringfügig kleiner ist als der der kreisförmigen Aussparung 26 des Wafers 2. Ein Ansaughalteabschnitt 34 aus poröser Keramik oder dergleichen ist in dem Abschnitt 32a mit kleinem Durchmesser vorgesehen. Der Ansaughalteabschnitt 34 ist durch einen Ansaugdurchlass 36 mit einer Vakuumquelle (nicht gezeigt) verbunden.
  • Wie in 6 gezeigt ist, wird der Wafer 2 unter Ansaugen an dem Einspanntisch 32 gehalten und der Einspanntisch 32 in der durch einen Pfeil A gezeigten Richtung gedreht. In diesem Zustand wird ein Lösemittel 40, wie z. B. Methylethylketon, von einer Lösemittelzuführvorrichtung 38 der aus der wärmebeständigen Verbindung ausgebildeten Verstärkungsplatte 12 zugeführt. Als Folge wird die Verstärkungsplatte 12 durch das Lösemittel 40 aufgelöst, so dass die aus der wärmebeständigen Verbindung ausgebildete Verstärkungsplatte 12 von der Vorderseite des Wafers 2 entfernt werden kann. Nachdem die Verstärkungsplatte 12 von der Vorderseite des Wafers 2 entfernt wurde, wird ein Waferhalteschritt auf eine solche Weise durchgeführt, dass die Rückseite des Wafers 2 an einem Zerteilungsband 52 angebracht wird, das an dessen äußerem Umfangsabschnitt an einem ringförmigen Rahmen 54 gehalten ist, wie in 7 gezeigt ist, wodurch der Wafer 2 durch das Zerteilungsband 52 von dem ringförmigen Rahmen 54 gehalten wird.
  • Danach wird, wie in 8 gezeigt ist, ein Waferteilungsschritt auf eine solche Weise durchgeführt, dass der Wafer 2 durch das Zerteilungsband 52 unter Ansaugen an einem Einspanntisch 50 einer Schneidvorrichtung gehalten wird und der Wafer 2 unter Verwendung einer Schneidklinge 62 einer Schneideinheit 58 vollständig entlang der Trennlinien 3 geschnitten wird, um geschnittene Nuten 56 auszubilden, wodurch der Wafer 2 in die einzelnen Bauelemente 5 geteilt wird. Wenn alle Straßen 3, die sich in einer ersten Richtung erstrecken, geschnitten sind, indem die Schneidklinge 62 um den Abstand der Straßen 3 verschoben wird, wird der Einspanntisch 50 um 90° gedreht und werden alle Straßen 3, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, als nächstes geschnitten, um den Wafer 2 in die einzelnen Bauelemente 5 zu teilen.
  • Die vorliegende Erfindung ist nicht auf die Einzelheiten der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung wird durch die angefügten Ansprüche definiert und alle Änderungen und Abwandlungen, die innerhalb der Äquivalenz des Umfangs der Ansprüche liegen, werden deshalb durch die Erfindung umfasst.

Claims (2)

  1. Bearbeitungsverfahren für einen Wafer mit einem Bauelementbereich, an dem mehrere Bauelemente an der Vorderseite des Wafers ausgebildet sind, und einem Umfangsrandbereich, der den Bauelementbereich umgibt, wobei das Bearbeitungsverfahren umfasst: einen Verstärkungsplattenausbildungsschritt zum Aufbringen einer wärmebeständigen Verbindung auf die Vorderseite des Wafers und Verfestigen der wärmebeständigen Verbindung, um dadurch eine Verstärkungsplatte nur aus der wärmebeständigen Verbindung auszubilden; einen Rückseitenschleifschritt zum Halten der Verstärkungsplatte an einem Einspanntisch und Schleifen der Rückseite des Wafers in dem Bauelementbereich, um dadurch eine kreisförmige Aussparung in dem Bauelementbereich auszubilden und einen ringförmigen Verstärkungsabschnitt in dem Umfangsrandbereich zu belassen; einen Durchgangselektrodenausbildungsschritt zum Ausbilden einer Durchgangselektrode, die mit einer Elektrode jedes an der Vorderseite des Wafers ausgebildeten Bauelements verbunden ist, von der Rückseite des an der Verstärkungsplatte befestigten Wafers aus; und einen Verstärkungsplattenentfernschritt zum Zuführen eines Lösemittels zum Auflösen der wärmebeständigen Verbindung zu der Verstärkungsplatte, wodurch die Verstärkungsplatte entfernt wird.
  2. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, ferner umfassend: einen Waferhalteschritt zum Anbringen der Rückseite des Wafers an einem Zerteilungsband, das an dessen äußerem Umfangsabschnitt an einem ringförmigen Rahmen gehalten wird, nachdem der Verstärkungsplattenentfernschritt durchgeführt wurde, wodurch der Wafer durch das Zerteilungsband von dem ringförmigen Rahmen gehalten wird; und einen Waferteilungsschritt zum Teilen des von dem ringförmigen Rahmen gehaltenen Wafers in die einzelnen Bauelemente.
DE102011102175A 2010-05-21 2011-05-20 Waferbearbeitungsverfahren Granted DE102011102175A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010117037A JP2011243906A (ja) 2010-05-21 2010-05-21 ウエーハの加工方法
JP2010-117037 2010-05-21

Publications (1)

Publication Number Publication Date
DE102011102175A1 true DE102011102175A1 (de) 2011-11-24

Family

ID=44900652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011102175A Granted DE102011102175A1 (de) 2010-05-21 2011-05-20 Waferbearbeitungsverfahren

Country Status (6)

Country Link
US (1) US8329558B2 (de)
JP (1) JP2011243906A (de)
KR (1) KR20110128232A (de)
CN (1) CN102299065B (de)
DE (1) DE102011102175A1 (de)
TW (1) TW201203341A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5796412B2 (ja) * 2011-08-26 2015-10-21 三菱電機株式会社 半導体素子の製造方法
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP7083573B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
WO2020129641A1 (ja) * 2018-12-20 2020-06-25 日本碍子株式会社 セラミックヒータ
JP7218055B2 (ja) * 2019-01-25 2023-02-06 株式会社ディスコ チャックテーブル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249620A (ja) 2002-02-22 2003-09-05 Toray Eng Co Ltd 半導体の接合方法およびその方法により作成された積層半導体
JP2004095849A (ja) 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2004119593A (ja) 2002-09-25 2004-04-15 Canon Inc 半導体装置の製造方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP2009123907A (ja) * 2007-11-14 2009-06-04 Furukawa Electric Co Ltd:The 回路素子形成方法
JP2010062375A (ja) * 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
TW201203341A (en) 2012-01-16
US20110287609A1 (en) 2011-11-24
CN102299065B (zh) 2015-08-19
KR20110128232A (ko) 2011-11-29
JP2011243906A (ja) 2011-12-01
US8329558B2 (en) 2012-12-11
CN102299065A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
DE102011102175A1 (de) Waferbearbeitungsverfahren
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102015224318B4 (de) Wafer-herstellungsverfahren
DE102004051180B4 (de) Waferteilungsverfahren
DE102018202042A1 (de) Sic-waferherstellungsverfahren
DE102017222047A1 (de) Sic-waferherstellungsverfahren
DE102018205895B4 (de) Herstellungsverfahren einer Halbleiterpackung
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102017209187A1 (de) Wafer-Herstellungsverfahren
DE102016213248A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102015217288A1 (de) SiC-Ingot-Schneidverfahren
DE102004038340A1 (de) Verfahren zum Unterteilen eines plattenartigen Werkstücks
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102017220758A1 (de) Sic-wafer herstellungsverfahren
DE102005022530A1 (de) Waferteilungsverfahren
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102017217177A1 (de) Verfahren zum Herstellen einer Halbleiterpackung
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102014114517B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE4010370A1 (de) Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE102016203320A1 (de) Schneidevorrichtung und Waferschneideverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division