DE102005022530A1 - Waferteilungsverfahren - Google Patents

Waferteilungsverfahren Download PDF

Info

Publication number
DE102005022530A1
DE102005022530A1 DE200510022530 DE102005022530A DE102005022530A1 DE 102005022530 A1 DE102005022530 A1 DE 102005022530A1 DE 200510022530 DE200510022530 DE 200510022530 DE 102005022530 A DE102005022530 A DE 102005022530A DE 102005022530 A1 DE102005022530 A1 DE 102005022530A1
Authority
DE
Germany
Prior art keywords
deteriorated
dividing
lines
wafer
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200510022530
Other languages
English (en)
Inventor
Yusuke Nagai
Toshiyuki Tateishi
Tadato Nagasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102005022530A1 publication Critical patent/DE102005022530A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00Severing by tearing or breaking
    • Y10T225/10Methods
    • Y10T225/12With preliminary weakening

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

Ein Verfahren zum Teilen eines Wafers mit einer Mehrzahl von ersten Teilungslinien und einer Mehrzahl von zweiten, sich mit den ersten Teilungslinien kreuzenden Teilungslinien, die an der Fläche des Wafers gebildet sind, entlang der ersten Teilungslinien und der zweiten Teilungslinien, welches aufweist: einen eine innere verschlechterte Schicht bildenden Schritt zum Bilden einer verschlechterten Schicht im Inneren des Wassers entlang der ersten Teilungslinien und der zweiten Teilungslinien durch Aufbringen eines Laserstrahls entlang der ersten Teilungslinien und der zweiten Teilungslinien; einen eine verschlechterte Kreuzungs-Schicht bildenden Schritt zum Bilden einer verschlechterten Schicht dicker als die verschlechterte Schicht, die in dem die Innere verschlechterte Schicht bildenden Schritt gebildet ist, durch Aufbringen eines Laserstrahls auf Kreuzungsbereiche zwischen den ersten Teilungslinien und den zweiten Teilungslinien; und einen Teilungsschritt zum Teilen des Wafers in einzelne Chips entlang der ersten Teilungslinien und der zweiten Teilungslinien durch Ausüben einer äußeren Kraft auf den Wafer.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Teilen eines Wafers, der Funktionselemente in Bereichen aufweist, die durch Teilungslinien geteilt bzw. unterteilt sind, die in einem Gittermuster an der Fläche bzw. Oberfläche gebildet sind, entlang der Teilungslinien
  • Beschreibung des Standes der Technik
  • Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung wird eine Mehr- bzw. Vielzahl von Bereichen durch Teilungslinien geteilt bzw. unterteilt, die als „Straßen" bezeichnet werden, die in einem Gittermuster an der vorderen Fläche eines im Wesentlichen scheibenartigen Halbleiterwafers gebildet sind, und es wird eine Schaltung bzw. Schaltkreis (Funktionselement), z.B. IC, LSI oder dergleichen, in jedem der geteilten Bereiche gebildet. Individuelle bzw. einzelne Halbleiterchips werden durch Schneiden des Halbleiterwafers entlang der Teilungslinien hergestellt, um ihn in die Bereiche mit einer hierin gebildeten Schaltung zu teilen. Ein eine optische Vorrichtung bzw. Vorrichtungen aufweisender Wafer, welcher lichtempfangende Elemente (Funktionselemente), z.B. Fotodioden, oder lichtaussendende Elemente (Funktionselemente), z.B. Laserdioden bzw. Diodenlaser aufweist, die an der vorderen Fläche eines Saphirsubstrats laminiert sind, wird ebenfalls entlang Teilungslinien geschnitten, um in einzelne optische Vorrichtungen, z.B. Fotodioden oder Laserdioden, geteilt zu werden, und diese optischen Vorrichtungen werden in elektrischen Ausrüstungen bzw. Einrichtungen in weitem Umfange verwendet.
  • Schneiden entlang der Teilungslinien des obigen Halbleiterwafers oder des obigen, eine optische Vorrichtung bzw. Vorrichtungen aufweisenden Wafers wird im Allgemeinen durch Verwenden einer als „Dicer" bzw. Substratzerteiler bezeichneten Schneidmaschine bzw. -vorrichtung ausgeführt. Diese Schneidmaschine weist einen Futter- bzw. Einspanntisch zum Halten eines Werkstücks, z.B. eines Halbleiterwafers oder eines eine optische Vorrichtung bzw. Vorrichtungen aufweisenden Wafers, ein Schneidmittel bzw. -einrichtung zum Schneiden des an dem Einspanntisch gehaltenen Werkstücks, und ein Schneid-Vorschub- bzw. Zuführmittel bzw. -einrichtung zum Bewegen des Einspanntischs und des Schneidmittels relativ zueinander auf. Das Schneidmittel weist eine Spindeleinheit auf, welche eine rotier- bzw. drehbare Spindel bzw. Drehspindel, ein an der Spindel angebrachtes Schneidmesser bzw. -klinge und eine Antriebseinheit zum drehbaren Antreiben der drehbaren Spindel aufweist. Das Schneidmesser ist aus einer scheibenartigen Basis und einer ringförmigen Kante bzw. Rand gebildet, der an dem Seitenwand-Außenumfangsbereich der Basis angebracht ist und dick bis etwa 20 μm durch Befestigen von Diamantschleifkörnern mit einem Durchmesser von etwa 3 μm an der Basis durch Elektro- bzw. Galvano-Formung gebildet ist.
  • Da jedoch das Schneidmesser eine Dicke von etwa 20 μm aufweist, müssen die Teilungslinien zum Teilen der Chips eine Breite von etwa 50 μm aufweisen und infolgedessen ist das Flächenverhältnis der Teilungslinien zu dem Wafer groß, wodurch die Produktivität reduziert wird. Weiterhin ist, da ein Saphirsubstrat, ein Siliciumkarbidsubstrat und dergleichen eine hohe Mohs'sche Härte aufweisen, das Schneiden mit dem obigen Schneidmesser nicht immer leicht.
  • Inzwischen ist als ein Mittel zum Teilen eines plattenartigen Werkstücks, z.B. eines Halbleiterwafers, ein Laserbearbeitungsverfahren zum Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls, der dazu befähigt ist, durch das Werkstück hindurchzugehen, wobei sein fokussierender Punkt bzw. Fokussierungspunkt an der Innenseite bzw. im Inneren des zu teilenden Bereichs angeordnet ist, heutzutage ebenfalls versucht bzw. in Angriff genommen worden. Bei dem Teilungsverfahren, das von dieser Laserbearbeitungstechnik Gebrauch macht, wird das Werkstück dadurch geteilt, dass ein Impulslaserstrahl mit einem Infrarotbereich, wobei dieser Impulslaserstrahl durch das Werkstück hindurchgehen kann und sein Fokussierungspunkt an der Innenseite bzw. im Inneren angeordnet ist, von einer Flächenseite des Werkstücks her aufgebracht wird, um eine verschlechterte Schicht entlang der Teilungslinien in dem Inneren des Werkstücks kontinuierlich zu bilden, und dass eine externe bzw. äußere Kraft entlang der Teilungslinien ausgeübt wird, deren Stärke bzw. Festigkeit durch die Bildung der verschlechterten Schichten verringert worden ist. Dieses Verfahren ist durch das Japanische Patent Nr. 3408805 offenbart.
  • Jedoch involviert das obige Verfahren Probleme bzw. Schwierigkeiten insofern, als eine verhältnismäßig große äußere Kraft aufgebracht werden muss, um den Halbleiterwafer, in dem die verschlechterte Schicht in dem Inneren gebildet worden ist, entlang der Teilungslinien zu brechen, und insofern, als der Halbleiterwafer nicht immer entlang der Teilungslinien durch Aufbringen der äußeren Kraft geteilt wird, wodurch ein Chip Beschädigung erleiden kann.
  • Um die obigen Schwierigkeiten zu lösen, schlägt der Anmelder als JP-A 2004-343008 eine Technologie vor, die zum Teilen eines Wafers entlang verschlechterter Schichten ohne Fehler bzw. Störung bzw. Versagen durch Bilden der verschlechterten Schichten befähigt ist, die an wenigstens einer Fläche bzw. Oberfläche des Wafers exponiert bzw. freigelegt sind.
  • Es wird jedoch eine neue Schwierigkeit insofern hervorgebracht, als die an einer Fläche freigelegte, verschlechterte Schicht an der Seitenfläche des erhaltenen Chips verbleibt, um die Querbruchfestigkeit bzw. Biegebruchfestigkeit des Chips zu reduzieren.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Teilen eines Wafers entlang Teilungslinien durch Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls entlang der Teilungslinien eines Wafers zu schaffen, um verschlechterte Schichten zu bilden, und um sodann den Wafer mit den hierin gebildeten, verschlechterten Schichten entlang der Teilungslinien zu teilen, wobei das Verfahren dazu befähigt ist, den Wafer leicht zu teilen, ohne seine Biegebruchfestigkeit zu reduzieren.
  • Entsprechend der vorliegenden Erfindung wird die obige Aufgabe der vorliegenden Erfindung durch ein Verfahren zum Teilen eines Wafers mit Funktionselementen gelöst, die in Bereichen gebildet sind, die durch eine Mehr- bzw. Vielzahl von ersten Teilungslinien, die parallel zueinander gebildet sind, und eine Mehr- bzw. Vielzahl von zweiten Teilungslinien, welche sich mit den ersten Teilungslinien kreuzen und parallel zueinander gebildet sind, an dessen vorderer Fläche geteilt sind, entlang der ersten Teilungslinien und der zweiten Teilungslinien, aufweisend:
    Einen eine innere verschlechterte Schicht bildenden Schritt zum Bilden einer verschlechterten Schicht an der Innenseite bzw. im Inneren des Wassers entlang der ersten Teilungslinien und der zweiten Teilungslinien durch Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls, der durch den Wafer hindurchgehen kann, entlang der ersten Teilungslinien und der zweiten Teilungslinien;
    einen eine verschlechterte Kreuzungs-Schicht bildenden Schritt zum Bilden einer verschlechterten Schicht dicker als die verschlechterte Schicht, die in dem die innere verschlechterte Schicht bildenden Schritt gebildet ist, durch Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls, der durch den Wafer hindurchgehen kann, auf Kreuzungsbereiche, die zwischen den ersten Teilungslinien und den zweiten Teilungslinien gebildet sind; und
    einen Teilungsschritt zum Teilen des Wafers in individuelle bzw. einzelne Chips entlang der ersten Teilungslinien und der zweiten Teilungslinien durch Ausüben einer externen bzw. äußeren Kraft auf den Wafer mit den verschlechterten Schichten, die entlang der ersten Teilungslinien und der zweiten Teilungslinien gebildet sind.
  • In erwünschter Weise soll die Gesamtdicke der verschlechterten Schicht, die an dem obigen Kreuzungsbereich in dem die verschlechterte Kreuzungs-Schicht bildenden Schritt ist und dem die innere verschlechterte Schicht bildenden Schritt gebildet ist, 60% oder mehr der Dicke des Wafers betragen und die Länge der verschlechterten Schicht soll 10 bis 30% des Intervalls bzw. Zwischenraums der ersten Teilungslinien und des Intervalls bzw. Zwischenraums der zweiten Teilungslinien betragen.
  • Der obige Teilungsschritt besteht darin, den Wafer in individuelle bzw. einzelne Chips entlang der ersten Teilungslinien und der zweiten Teilungslinien dadurch zu teilen, dass ein extensiles bzw. dehnbares Trag- bzw. Stützband bzw. -streifen expandiert bzw. gedehnt wird, der an dem Wafer befestigt ist, der dem die innere verschlechterte Schicht bildenden Schritt und dem die verschlechterte Kreuzungs-Schicht bildenden Schritt unterworfen worden ist.
  • Entsprechend dem Verfahren zum Teilen eines Wafers nach der vorliegenden Erfindung wird eine verschlechterte Schicht entlang der ersten Teilungslinien und der zweiten Teilungslinien in dem Inneren des Wafers in dem die innere verschlechterte Schicht bildenden Schritt gebildet und es wird eine verschlechterte Schicht dicker als die verschlechterte Schicht, die in dem die innere verschlechterte Schicht bildenden Schritt gebildet ist, in Kreuzungsbereichen zwischen den ersten Teilungslinien und den zweiten Teilungslinien in dem die verschlechterte Kreuzungs-Schicht bildenden Schritt gebildet. Daher werden die in den obigen Kreuzungsbereichen gebildeten verschlechterten Schichten durch Ausüben einer äußeren Kraft zuerst gebrochen und dieser Bruch arbeitet bzw. funktioniert als ein Start- bzw. Anfangspunkt bzw. -stelle und breitet sich zu den verschlechterten Schichten aus, die in dem die innere verschlechterte Schicht bildenden Schritt gebildet sind, wodurch es ermöglicht wird, den Wafer entlang der ersten Teilungslinien und der zweiten Teilungslinien leicht zu teilen. Obwohl die verschlechterten Schichten an den Seitenflächen der Chips verbleiben, die durch Teilen entlang der ersten Teilungslinien und der zweiten Teilungslinien erhalten sind, befinden sich die verschlechterten Schichten, die in dem die verschlechterte Kreuzungs-Schicht bzw. -Schichten bildenden Schritt gebildet sind, nur in den beiden Endbereichen in der Längsrichtung der Seitenflächen und die verschlechterten Schichten, die in dem die innere verschlechterte Schicht bzw. Schichten bildenden Schritt gebildet sind, erreichen nicht die vordere Fläche und die hintere Fläche. Daher vermindern sich die Biegebruchfestigkeiten der erhaltenen Chips nicht.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers, der durch das Waferteilungsverfahren nach der vorliegenden Erfindung zu teilen ist;
  • 2 ist eine perspektivische Ansicht des Hauptabschnitts einer Laserstrahlbearbeitungsmaschine bzw. -vorrichtung zum Ausführen eines eine verschlechterte Kreuzungs-Schicht bildenden Schritts und eines eine innere verschlechterte Schicht bildenden Schritts bei dem Waferteilungsverfahren nach der vorliegenden Erfindung;
  • 3 ist ein Blockschaltbild, welches die Ausbildung eines Laserstrahlanwendungs- bzw. -aufbringungsmittels bzw. -einrichtung veranschaulicht, die in der in 2 gezeigten Laserstrahlbearbeitungsmaschine vorgesehen ist;
  • 4 ist eine schematische Darstellung zur Erläuterung des Durchmessers eines fokussierenden Lichtpunkts bzw. Brennflecks eines Puls- bzw. Impulslaserstrahls;
  • 5(a) bis 5(c) sind schematische Darstellungen zur Erläuterung des die verschlechterte Kreuzungs-Schicht bildenden Schritts bei dem Waferteilungsverfahren nach der vorliegenden Erfindung;
  • 6(a) und 6(b) sind schematische Darstellungen zur Erläuterung des die innere verschlechterte Schicht bildenden Schritts bei dem Waferteilungsverfahren nach der vorliegenden Erfindung;
  • 7 ist eine schematische Darstellung zur Erläuterung und Veranschaulichung eines Zustands, in dem der die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt bei dem Waferteilungsverfahren nach der vorliegenden Erfindung ausgeführt worden sind;
  • 8 ist eine perspektivische Ansicht zur Veranschaulichung eines Zustands, in dem ein Wafer, der dem eine verschlechterte Kreuzungs-Schicht bildenden Schritt und dem eine innere verschlechterte Schicht bildenden Schritt unterworfen worden ist, an ein bzw. einem Trag- bzw. Stützband bzw. -streifen, der an einem ringförmigen Rahmen befestigt ist, bei dem Waferteilungsverfahren nach der vorliegenden Erfindung gelegt bzw. angebracht worden ist;
  • 9 ist eine perspektivische Ansicht zur Veranschaulichung einer Ausführungsform einer Teilungsvorrichtung zum Ausführen des Teilungsschritts bei dem Waferteilungsverfahren nach der vorliegenden Erfindung;
  • 10(a) und 10(b) sind schematische Darstellungen zur Erläuterung und Veranschaulichung des Teilungsschritts bei dem Waferteilungsverfahren nach der vorliegen Erfindung; und
  • 11 ist eine perspektivische Ansicht eines Chips, der durch das Waferteilungsverfahren nach der vorliegenden Erfindung erhalten worden ist.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen in Einzelheiten beschrieben.
  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers als ein Wafer, der entsprechend der vorliegenden Erfindung zu bearbeiten ist. Der in 1 gezeigte Halbleiterwafer 2 ist aus einem Siliciumwafer mit einer Dicke von 300 μm gebildet und es ist eine Schaltung bzw. Schaltkreis 23 als ein Funktionselement in jedem einer Mehr- bzw. Vielzahl von Bereichen gebildet, die durch eine Mehr- bzw. Vielzahl von ersten Teilungslinien 21, die parallel zueinander gebildet sind, und eine Mehr- bzw. Vielzahl von zweiten Teilungslinien 22, welche sich mit den ersten Teilungslinien 21 unter rechten Winkeln kreuzen und parallel zueinander gebildet sind, an der vorderen Fläche 2a geteilt bzw. unterteilt sind. Im Nachfolgenden wird eine Beschreibung des Verfahrens zum Teilen dieses Halbleiterwafers 2 in individuelle bzw. einzelne Halbleiterchips gebracht.
  • Um den Halbleiterwafer 2 in einzelne Halbleiterchips zu teilen, werden ein eine innere verschlechterte Schicht bildender Schritt zum Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls, der durch den Wafer 2 hindurchgehen kann, entlang der ersten Teilungslinien 21 und der zweiten Teilungslinien 22, um eine verschlechterte Schicht in der Innenseite bzw. im Inneren des Wafers 2 entlang der ersten Teilungslinien 21 und der zweiten Teilungslinien 22 zu bilden, und ein eine verschlechterte Kreuzungs-Schicht bildender Schritt zum Bilden einer verschlechterten Schicht dicker als die verschlechterte Schicht, die in dem obigen, die innere verschlechterte Schicht bildenden Schritt gebildet worden ist, durch Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls, der durch den Wafer 2 hindurchgehen kann, auf die Kreuzungsbereiche zwischen den ersten Teilungslinien 21 und den zweiten Teilungslinien 22 ausgeführt. Der die innere verschlechterte Schicht bildende Schritt und der die verschlechterte Kreuzungs-Schicht bildende Schritt werden unter Verwendung einer Laserstrahlbearbeitungsmaschine bzw. -vorrichtung 3 ausgeführt, die in 2 bis 4 gezeigt ist. Die in 2 bis 4 gezeigte Laserstrahlbearbeitungsmaschine weist einen Futter- bzw. Einspanntisch 31 zum Halten eines Werkstücks, ein Laserstrahlanwendungs- bzw. -aufbringungsmittel bzw. -einrichtung 32 zum Anwenden bzw. Aufbringen eines Laserstrahls auf das an dem Einspanntisch 31 gehaltene Werkstück und ein Bildaufnahmemittel bzw. -einrichtung 33 zum Aufnehmen eines Bildes des an dem Einspanntisch 31 gehaltenen Werkstücks auf. Der Einspanntisch 31 ist so ausgebildet, um das Werkstück durch Saugen bzw. Ansaugen zu halten, und ist so konzipiert bzw. konstruiert, um in einer in 2 durch einen Pfeil X angegebenen Bearbeitungs-Zuführ- bzw. -Vorschubrichtung und in einer in 2 durch einen Pfeil Y angegebenen Index- bzw. Weiterschalt-Zuführ- bzw. -Vorschubrichtung durch einen Bewegungsmechanismus bewegt zu werden, der nicht gezeigt ist.
  • Das obige Laserstrahlaufbringungsmittel 32 weist ein zylindrisches Gehäuse 321 auf, das im Wesentlichen horizontal angeordnet ist. In dem Gehäuse 321 sind, wie in 3 gezeigt, ein Impulslaserstrahloszillationsmittel bzw. -einrichtung 322 und ein optisches Übertragungssystem 323 installiert bzw. eingebaut. Das Impulslaserstrahloszillationsmittel 322 weist einen Impulslaserstrahloszillator 322a, der aus einem YAG-Laseroszillator oder einem YVO4-Laseroszillator besteht, und ein Wiederhol- bzw. Folgefrequenzeinstellmittel bzw. -einrichtung 322b auf, die mit dem Impulslaserstrahloszillator 322a verbunden ist. Das optische Übertragungssystem 323 weist geeignete optische Elemente, z.B. einen Strahlteiler, usw. auf. Ein Kondensor 324, welcher (nicht gezeigte) Kondensorlinsen enthält, welche durch eine Gruppe bzw. Satz von Linsen gebildet sind, die in einer bekannten Formation bzw. Ausgestaltung vorliegen können, ist an dem Ende des obigen Gehäuses 321 angebracht. Ein Laserstrahl, der von dem obigen Impulslaserstrahloszillationsmittel 322 in Oszillation bzw. Schwingungen versetzt wird, erreicht den Kondensor 324 durch das optische Übertragungssystem 323 und wird von dem Kondensor 324 auf das an dem obigen Einspanntisch 31 gehaltene Werkstück mit einem vorbestimmten Brennfleckdurchmesser D aufgebracht. Dieser Brennfleckdurchmesser D ist durch den Ausdruck D (μm) = 4 × λ × f / (π × W) definiert (worin λ die Wellenlänge (μm) des Impulslaserstrahls ist, W der Durchmesser (mm) des auf eine Objektivlinse 324a aufgebrachten Impulslaserstrahls ist, und f die Brennweite bzw. der Brennpunktabstand (mm) der Objektivlinse 324a ist), wenn der eine Gaußsche Verteilung aufweisende Impulslaserstrahl durch die Objektivlinse 324a des Kondensors 324 aufgebracht wird, wie in 4 gezeigt.
  • Das Bildaufnahmemittel 33, das an dem Ende des Gehäuses 321 angebracht ist, welches das obige Laserstrahlaufbringungsmittel 32 bildet, ist durch ein Infrarot-Beleuchtungs- bzw. -Abstrahlungsmittel bzw. -einrichtung zum Aufbringen von Infrarotstrahlung auf das Werkstück, ein optisches System zum Einfangen der durch das Infrarot-Beleuchtungsmittel aufgebrachten Infrarotstrahlung, und eine Bildaufnahmevorrichtung (Infrarot-CCD) zum Ausgeben eines elektrischen Signals entsprechend der durch das optische System eingefangenen Infrarotstrahlung zusätzlich zu einer gewöhnlichen bzw. üblichen Bildaufnahmevorrichtung (CCD) zum Aufnehmen eines Bildes mit sichtbarer Strahlung bei der veranschaulichten Ausführungsform gebildet. Ein Bildsignal wird zu einem Steuer- bzw. Regelmittel bzw. -einrichtung übertragen, welche später beschrieben wird.
  • Der obige, eine innere verschlechterte Schicht bildende Schritt und der eine verschlechterte Kreuzungs-Schicht bildende Schritt, welche unter Verwendung der obigen Laserstrahlbearbeitungsmaschine 3 ausgeführt werden, werden unter Bezugnahme auf 2 und 5(a) bis 5(c) beschrieben.
  • In dem die innere verschlechterte Schicht bildenden Schritt und dem die verschlechterte Kreuzungs-Schicht bildenden Schritt wird der Halbleiterwafer 2 zuerst an dem Einspanntisch 31 der in 2 gezeigten Laserstrahlbearbeitungsmaschine 3 in einer solchen Art und Weise platziert, dass die hintere Fläche 2b nach oben weist, und an dem Einspanntisch 31 durch Ansaugung gehalten. Der den Halbleiterwafer 2 durch Ansaugung haltende Einspanntisch 31 wird direkt unterhalb des Bildaufnahmemittels 33 durch einen Bewegungsmechanismus positioniert, welcher nicht gezeigt wird.
  • Nachdem der Einspanntisch 31 direkt unterhalb des Bildaufnahmemittels 33 positioniert ist, wird eine Ausrichtungsarbeit zum Detektieren bzw. Ermitteln des zu bearbeitenden Bereichs des Halbleiterwafers 2 durch Verwenden des Bildaufnahmemittels 33 und des Steuermittels, das nicht gezeigt ist, ausgeführt. D.h., das Bildaufnahmemittel 33 und das (nicht gezeigte) Steuermittel führen eine Bildverarbeitung, z.B. „pattern matching" bzw. Mustervergleich usw. aus, um eine erste Teilungslinie 21, die in einer vorbestimmten Richtung des Halbleiterwafers 2 gebildet ist, mit dem Kondensor 324 des Laserstrahlaufbringungsmittels 32 zum Aufbringen eines Laserstrahls entlang der ersten Teilungslinie 21 auszurichten, um hierdurch die Ausrichtung einer Laserstrahlaufbringungsposition auszuführen. Die Ausrichtung der Laserstrahlaufbringungsposition wird außerdem in ähnlicher Weise an zweiten Teilungslinien 22 ausgeführt, die an dem Halbleiterwafer 2 gebildet sind und sich in einer Richtung senkrecht bzw. rechtwinklig zu der an dem Halbleiterwafer 2 gebildeten, ersten Teilungslinie 21 erstrecken. Obwohl die Fläche 10a des Halbleiterwafers 2, an welcher die ersten Teilungslinien 21 und die zweiten Teilungslinien 22 gebildet sind, in diesem Augenblick nach unten weist, können Bilder der ersten Teilungslinien 21 und der zweiten Teilungslinien 22 durch die hintere Fläche 2b genommen werden, da das Bildaufnahmemittel 33 ein Infrarot-Beleuchtungs- bzw. -Abstrahlungsmittel, ein optisches System zum Einfangen von Infrarotstrahlung und eine Bildaufnahmevorrichtung (Infrarot-CCD) zum Ausgeben eines elektrischen Signals aufweist, das der Infrarotstrahlung entspricht, wie oben beschrieben.
  • Nachdem die ersten Teilungslinien 21 und die zweiten Teilungslinien 22, die an dem an dem Einspanntisch 31 gehaltenen Halbleiterwafer 2 gebildet sind, detektiert bzw. festgestellt worden sind und die Ausrichtung der Laserstrahlaufbringungsposition ausgeführt worden ist, wie oben beschrieben, wird der Einspanntisch 31 zu einem Laserstrahlaufbringungsbereich bewegt, an dem der Kondensor 324 des Laserstrahlaufbringungsmittels 32 zum Aufbringen eines Laserstrahls angeordnet ist, um den Kreuzungspunkt bzw. -stelle (d.h., die durch den Pfeil angegebene Position) zwischen der vorbestimmten ersten Teilungslinie 21 und der zweiten Teilungslinie 22 an der äußersten linken Seite in 5(a) zu einer Position direkt unterhalb des Kondensors 324 zu bringen, wie in 5(a) gezeigt. Der Einspanntisch 31, d.h., der Halbleiterwafer 2 wird in der durch den Pfeil X1 in 5(a) angegebenen Richtung mit einer vorbestimmten Vorschubgeschwindigkeit bewegt, während ein Impulslaserstrahl, der durch den Halbleiterwafer 2 hindurchgehen kann, von dem Kondensor 324 aufgebracht wird. In diesem Augenblick wird der Fokussierungspunkt P des Impulslaserstrahls an einer Position etwas oberhalb der Fläche 2a (Unterseite) des Halbleiterwafers 2 angeordnet. Wenn der Einspanntisch 31, d.h., der Halbleiterwafer 2 beispielsweise um 1 mm bewegt wird, wird die Aufbringung des Impulslaserstrahls ausgesetzt bzw. zeitweilig eingestellt. Inzwischen wird der Einspanntisch 31, d.h., der Halbleiterwafer 2 in der durch den Pfeil X1 in 5(a) angegebenen Richtung mit der vorbestimmten Vorschubgeschwindigkeit bewegt. Wenn eine Position an der linken Seite beispielsweise 1 mm weg von dem Kreuzungspunkt zwischen der vorbestimmten ersten Teilungslinie 21 und der zweiten Teilungslinie 22 der zweiten Gruppe von der linken Seite in 5(a) direkt unterhalb des Kondensors 324 ankommt, wird ein Impulslaserstrahl, der durch den Halbleiterwafer 2 hindurchgehen kann, von dem Kondensor 324 erneut aufgebracht, und, wenn die Position an der rechten Seite beispielsweise 1 mm weg von dem obigen Kreuzungspunkt direkt unterhalb des Kondensors 324 ankommt, wird die Aufbringung des Impulslaserstrahls ausgesetzt bzw. zeitweilig eingestellt. Infolgedessen wird der Laserstrahl entlang der vorbestimmten ersten Teilungslinie 21 zu den Kreuzungsbereichen zwischen ihr und den zweiten Teilungslinien 22 aufgebracht, wie oben beschrieben. Infolgedessen werden verschlechterte Schichten 25 jeweils entlang der vorbestimmten ersten Teilungslinie 21 in den Kreuzungsbereichen zwischen ihr und den zweiten Teilungslinien 22 gebildet, wie in 5(b) gezeigt. Diese verschlechterte Schicht 25 wird als eine geschmolzene – wiederverfestigte bzw. -erstarrte Schicht gebildet, an welcher der Wafer einmal geschmolzen und sodann wieder festgeworden ist.
  • Die Bearbeitungsbedingungen in dem obigen, die verschlechterte Kreuzungs-Schicht bildenden Schritt werden z.B. wie folgt eingestellt:
    Lichtquelle: LD-erregter Q- bzw. Güteschalter-Nd: YVO4-Laser
    Wellenlänge: Impulslaser mit einer Wellenlänge von 1.064 nm
    Impulsausgang: 10 μJ
    Brennfleckdurchmesser: 1 μm
    Wiederhol- bzw. Folgefrequenz: 100 kHz
    Bearbeitungs-Vorschubgeschwindigkeit: 100 mm/sek
  • Unter den obigen Bearbeitungsbedingungen beträgt die Dicke der einmal gebildeten, verschlechterten Schicht etwa 50 μm. Bei der veranschaulichten Ausführungsform, wie in 5(c) gezeigt, wird eine andere bzw. weitere verschlechterte Schicht 25 an der Oberseite der verschlechterten Schicht 25 gebildet, die, wie in 5(b) gezeigt, gebildet ist. In diesem Augenblick wird der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt dadurch ausgeführt, dass der Fokussierungspunkt P des von dem Kondensor 324 aufgebrachten Impulslaserstrahls zu einer Position um die obere Fläche der verschlechterten Schicht 25 herum eingestellt wird, die, wie in 5(b) gezeigt, gebildet ist.
  • Nachdem die zwei-geschichteten bzw. doppel-geschichteten, verschlechterten Schichten 25 entlang der vorbestimmten ersten Teilungslinie 21, die an dem Wafer 2 gebildet ist, in den Kreuzungsbereichen zwischen ihr und den zweiten Teilungslinien 22 gebildet sind, kommt als nächstes der obige, die innere verschlechterte Schicht bildende Schritt. Die diesem die innere verschlechterte Schicht bildenden Schritt, wie in 6(a) gezeigt, wird der Einspanntisch 31 zu dem Laserstrahlaufbringungsbereich bewegt, wo der Kondensor 324 des Laserstrahlaufbringungsmittels 32 zum Aufbringen eines Laserstrahls angeordnet ist, um ein Ende (linkes Ende in 6(a)) der vorbestimmten ersten Teilungslinie 21 zu einer Position direkt unterhalb des Kondensors 324 zu bringen. Der Einspanntisch 31, d.h., der Halbleiterwafer 2 wird sodann in der durch den Pfeil X1 in 6(a) angegebenen Richtung mit einer vorbestimmten Vorschubgeschwindigkeit bewegt, während ein Impulslaserstrahl, der durch den Halbleiterwafer 2 hindurchgehen kann, von dem Kondensor 324 aufgebracht wird. In diesem Augenblick wird der Fokussierungspunkt P des Impulslaserstrahls zu einer Position um die obere Fläche der zweiten verschlechterten Schicht 25 herum von der Unterseite eingestellt. Sodann wird, wenn die Aufbringungsposition des Kondensors 324 an dem anderen Ende der ersten Teilungslinie 21 ankommt, wie in 6(b) gezeigt, die Aufbringung des Impulslaserstrahls ausgesetzt bzw. zeitweilig eingestellt und die Bewegung des Einspanntischs 31, d.h. des Halbleiterwafers 2, wird angehalten. Infolgedessen wird eine kontinuierliche, verschlechterte Schicht 26 entlang der ersten Teilungslinie 21 in dem mittleren Bereich in der Dickenrichtung an der Innenseite bzw. im Inneren des Halbleiterwafers 2 gebildet. Diese verschlechterte Schicht 26 wird als eine geschmolzene – wiederverfestigte Schicht gebildet, an welcher der Wafer einmal geschmolzen und sodann wieder festgeworden ist. Die Bearbeitungsbedingungen in dem die innere verschlechterte Schicht bildenden Schritt können die gleichen wie diejenigen des obigen, die verschlechterte Kreuzungs-Schicht bildenden Schritts sein. Daher wird bei der obigen Ausführungsform die kontinuierliche, verschlechterte Schicht 26 mit einer Dicke von etwa 50 μm in dem Inneren des Halbleiterwafers 2 gebildet.
  • Als nächstes kommt erneut der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt, wie in 7 gezeigt. Bei der veranschaulichten Ausführungsform werden doppel-geschichtete, verschlechterte Schichten 25 an der Oberseite der obigen verschlechterten Schicht 26 gebildet. Infolgedessen werden bei der veranschaulichten Ausführungsform fünffach-geschichtete, verschlechterte Schichten entlang der vorbestimmten ersten Teilungslinie 21 in den Kreuzungsbereichen zwischen ihr und den zweiten Teilungslinien 22 gebildet. Bei einem Halbleiterwafer mit einer Dicke von 300 μm können sechs verschlechterte Schichten so gebildet werden, dass sie sich von der vorderen Fläche 2a zu der hinteren Fläche 2b erstrecken. Die Gesamtdicke T der verschlechterten Schichten 25 und 26, die in den Kreuzungsbereichen gebildet sind, beträgt in erwünschter Weise 60% oder mehr der Dicke des Halbleiterwafers 2. Die Länge A von dem Kreuzungspunkt (durch den Pfeil angegebene Position) von jeder der verschlechterten Schichten 25 beträgt in erwünschter Weise 5 bis 15% des Intervalls bzw. Zwischenraums B der Teilungslinien, d.h., die Länge von einer Seite des erhaltenen Chips. Bei der veranschaulichten Ausführungsform wird die verschlechterte Schicht 26 in dem mittleren Bereich in der Dickenrichtung des Halbleiterwafers 2 gebildet, jedoch kann die verschlechterte Schicht 26 oberhalb oder unterhalb des mittleren Bereichs in der Dickenrichtung des Halbleiterwafers 2 gebildet werden.
  • Nachdem der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt entlang der vorbestimmten ersten Teilungslinie 21 ausgeführt worden sind, wie oben beschrieben, wird der Einspanntisch 31, d.h., der an dem Einspanntisch 31 gehaltene Halbleiterwafer 2 in der durch den Pfeil Y angegebenen Weiterschalt-Vorschubrichtung um das Intervall bzw. Zwischenraum zwischen den ersten Teilungslinien 21 bewegt (Weiterschaltschritt), und sodann werden der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt in ähnlicher Weise ausgeführt. Folglich wird, nachdem der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt entlang sämtlicher erster Teilungslinien 21 ausgeführt worden sind, die sich in der vorbestimmten Richtung erstrecken, der Einspanntisch 31, d.h., der an dem Einspanntisch 31 gehaltene Halbleiterwafer 2 um 90° gedreht, um den obigen, die verschlechterte Kreuzungs-Schicht bildenden Schritt und den die innere verschlechterte Schicht bildenden Schritt entlang der zweiten Teilungslinien 22 auszuführen, die sich in einer Richtung senkrecht bzw. rechtwinklig zu den obigen ersten Teilungslinien 21 erstrecken.
  • Obwohl bei der obigen Ausführungsform der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt in Sequenz bzw. Aufeinanderfolge von der untersten Schicht zu den oberen Schichten ausgeführt werden, kann der die innere verschlechterte Schicht bildende Schritt nach dem die verschlechterte Kreuzungs-Schicht bildenden Schritt ausgeführt werden, oder der die verschlechterte Kreuzungs-Schicht bildende Schritt kann nach dem die innere verschlechterte Schicht bildenden Schritt ausgeführt werden.
  • Nachdem der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt entlang sämtlicher erster Teilungslinien 21 und sämtlicher zweiter Teilungslinien 22 ausgeführt worden sind, die an dem Halbleiterwafer 2 gebildet sind, wie oben beschrieben, wird ein ein Band bzw. Streifen befestigender Schritt zum Legen bzw. Anbringen einer Seite des Wafers an der Fläche eines extensilen bzw. dehnbaren Trag- bzw. Stützbandes bzw. -streifens ausgeführt, der an einem ringförmigen Rahmen befestigt ist. D.h., wie in 8 gezeigt, die hintere Fläche 2b des Halbleiterwafers 2 wird an die Fläche des dehnbaren Stützbandes 5 gelegt bzw. angebracht, dessen Umfangsbereich an dem ringförmigen Rahmen 4 befestigt ist, um seinen inneren Öffnungsbereich zu bedecken bzw. abzudecken (daher weist die vordere Fläche 2a des Halbleiterwafers 2 nach oben). Das obige Stützband 5 wird durch Aufbringen eines Klebemittels bzw. Klebstoffes auf Acrylharzbasis auf die Oberfläche einer 70 μm dicken Unterlagschicht, die aus Polyvinylchlorid (PVC) hergestellt ist, bis zu einer Dicke von etwa 5 μm bei der obigen, veranschaulichten Ausführungsform präpariert bzw. hergestellt. Dieser das Band befestigende Schritt kann vor dem obigen, die verschlechterte Kreuzungs-Schicht bildenden Schritts und dem die innere verschlechterte Schicht bildenden Schritt ausgeführt werden. In dem obigen Falle wird die vordere Fläche 2a des Halbleiterwafers 2 an das Stützband 5 gelegt bzw. angebracht, wobei die hintere Fläche 2b nach oben weist, und sodann werden der obige, die verschlechterte Kreuzungs-Schicht bildende Schritt und der die innere verschlechterte Schicht bildende Schritt in einem Zustand ausgeführt, in dem der Halbleiterwafer 2 an dem ringförmigen Rahmen 4 gehalten ist.
  • Nach dem obigen, die verschlechterte Kreuzungs-Schicht bildenden Schritt dem die innere verschlechterte Schicht bildenden Schritt und dem das Band befestigenden Schritt, kommt ein Teilungsschritt zum Teilen des Halbleiterwafers 2 entlang der ersten Teilungslinien 21 und der zweiten Teilungslinien 22 dadurch, dass eine externe bzw. äußere Kraft auf den Halbleiterwafer 2 ausgeübt wird. Bei der veranschaulichten Ausführungsform wird dieser Teilungsschritt durch Verwenden einer Teilungsvorrichtung 6 ausgeführt, die in 9 gezeigt ist. Die in 9 gezeigte Teilungsvorrichtung 6 weist ein Rahmenhaltemittel bzw. -einrichtung 61 zum Halten des obigen ringförmigen Rahmen 4 und ein Banddehnungsmittel bzw. -einrichtung 62 zum Dehnen des Stützbandes 5 auf, das an dem ringförmigen Rahmen 4 befestigt ist, der an dem Rahmenhaltemittel 61 gehalten ist. Das Rahmenhaltemittel 61 weist ein ringförmiges Rahmenhalteglied 611 und eine Mehr- bzw. Vielzahl von Festklemmelementen bzw. Klammern 612 als Befestigungsmittel auf, die an dem Außenumfang des Rahmenhalteglieds 611 angeordnet sind. Die obere Fläche des Rahmenhalteglieds 611 dient als eine Platzierungsfläche 611a zum Platzieren des ringförmigen Rahmens 4, und der ringförmige Rahmen 4 wird an dieser Platzierungsfläche 611a platziert. Der an der Platzierungsfläche 611a platzierte ringförmige Rahmen 4 wird an dem Rahmenhalteglied 611 durch die Klammern 612 befestigt. Das somit gebildete Rahmenhaltemittel 61 wird durch das Banddehnmittel 62 in einer solchen Art und Weise getragen bzw. abgestützt, dass es sich in der vertikalen Richtung bewegen kann.
  • Das Banddehnmittel 62 weist eine Dehntrommel bzw. -zylinder 621 auf, der an der Innenseite des obigen ringförmigen Rahmenhalteglieds 611 angeordnet ist. Diese Dehntrommel 621 weist einen kleineren Innendurchmesser als der Innendurchmesser des ringförmigen Rahmens 4 und einen größeren Außendurchmesser als der Außendurchmesser des Halbleiterwafers 2 auf, der an dem Stützband 5 angebracht ist, das an dem ringförmigen Rahmen 4 befestigt ist. Die Dehntrommel 621 weist einen Trag- bzw. Stützflansch 622 an dem unteren Ende auf. Das Banddehnmittel 62 bei der veranschaulichten Ausführungsform weist ein Trag- bzw. Stützmittel bzw. -einrichtung 63 auf, welche das obige ringförmige Rahmenhalteglied 611 in der vertikalen Richtung bewegen kann. Dieses Stützmittel 63 weist eine Mehr- bzw. Vielzahl von Luftzylindern 631 auf, die an dem obigen Stützflansch 622 installiert bzw. eingebaut sind, und ihre Kolbenstangen 632 sind mit der Unterseite des obigen ringförmigen Rahmenhalteglieds 611 verbunden. Das Stützmittel 63, das folglich die Mehrzahl der Luftzylinder 631 aufweist, bewegt das ringförmige Rahmenhalteglied 611 in der vertikalen Richtung zwischen einer Standard- bzw. Normalposition, an der die Platzierungsfläche 611a im Wesentlichen auf gleiche Höhe bzw. fluchtgerecht mit dem oberen Ende der Dehntrommel 621 kommt bzw. wird, und einer Dehnposition, an der die Platzierungsfläche 611a unterhalb des oberen Endes der Dehntrommel 621 um eine vorbestimmte Distanz bzw. Abstand positioniert ist. Daher funktioniert das Stützmittel 63, das die Mehrzahl der Luftzylinder 631 aufweist, als ein Dehn- und Bewegungsmittel zum Bewegen des Rahmenhalteglieds 611 und der Dehntrommel 621 relativ zueinander in der vertikalen Richtung.
  • Der Teilungsschritt, der durch Verwenden der wie oben ausgebildeten Teilungsvorrichtung 6 ausgeführt wird, unter Bezugnahme auf 10(a) und 10(b) beschrieben. D.h., der ringförmige Rahmen 4, welcher den Halbleiterwafer 2 (in welchem die verschlechterten Schichten 25 und 26 entlang der ersten Teilungslinien 21 und der zweiten Teilungslinien 22 gebildet worden sind) mittels des Stützbandes 5 stützt, wie in 10(a) und 10(b) gezeigt, wird an der Platzierungsfläche 611a des Rahmenhalteglieds 611 des Rahmenhaltemittels 61 platziert und an dem Rahmenhalteglied 611 durch die Klammern 612 befestigt, wie in 10(a) gezeigt. In diesem Augenblick ist das Rahmenhalteglied 611 an der Normalposition angeordnet, wie in 10(a) gezeigt. Das ringförmige Rahmenhalteglied 611 wird sodann zu der in 10(b) gezeigten Dehnposition durch Aktivieren der Mehrzahl der Luftzylinder 631 als das Stützmittel 63 abgesenkt, welches das Banddehnmittel 62 bildet. Daher kommt, wenn der ringförmige Rahmen 4, der an der Platzierungsfläche 611a des Rahmenhalteglieds 611 befestigt ist, ebenfalls abgesenkt wird, das an dem ringförmigen Rahmen 4 befestigte Stützband 5 in Berührung mit dem oberen Rand bzw. Kante der Dehntrommel 621, um gedehnt zu werden, wie in 10(b) gezeigt (Banddehnungsschritt). Infolgedessen wirkt eine Zugkraft radial auf den an dem Stützband 5 befestigten Halbleiterwafer 2. Wenn die Zugkraft radial auf den Halbleiterwafer 2 wirkt, wird der Halbleiterwafer 2 entlang der verschlechterten Schichten 25 und 26 gebrochen, um in einzelne Halbleiterchips 20 geteilt zu werden, weil die Festigkeiten bzw. Stärken der der entlang der ersten Teilungslinien 21 und der zweiten Teilungslinien 22 gebildeten, verschlechterten Schichten 25 und 26 verringert worden sind. In diesem Augenblick, da die in den Kreuzungsbereichen zwischen den ersten Teilungslinien 21 und den zweiten Teilungslinien 22 gebildeten, verschlechterten Schichten 25 in einer sich kreuzenden Gestalt und mit einer verhältnismäßig großen Dicke gebildet werden, werden die verschlechterten Schichten 25 zuerst in den Kreuzungsbereichen gebrochen und dieses Brechen funktioniert als ein Start- bzw. Anfangspunkt und breitet sich über die verschlechterten Schichten 26 aus, die in dem Inneren des Wafers gebildet sind, wodurch es ermöglicht wird, den Halbleiterwafer 2 entlang der ersten Teilungslinien 21 und der zweiten Teilungslinien 22 leicht zu brechen. Die Größe bzw. Ausmaß der Expansion oder Dehnung des Stützbandes 5 in dem obigen Banddehnungsschritt kann durch die Größe bzw. Ausmaß der Abwärtsbewegung des Rahmenhalteglieds 611 eingestellt werden. Entsprechend den durch die Erfinder der vorliegenden Erfindung ausgeführten Versuchen konnte, wenn das Stützband 5 um etwa 20 mm gereckt bzw. gedehnt wurde, der Halbleiterwafer 2 entlang der verschlechterten Schichten 25 und 26 geteilt werden.
  • Die folgenden Teilungsverfahren können neben dem obigen Teilungsverfahren verwendet werden.
  • D.h., es kann ein Verfahren verwendet werden, bei dem der Halbleiterwafer 2 (die verschlechterten Schichten 25 und 26 sind entlang der Teilungslinien 21 und 22 gebildet worden), der an dem Stützband 5 angebracht ist, an einer elastischen Gummischicht bzw. -lage bzw. -folie platziert wird und die obere Fläche des Halbleiterwafers 2 mit einer Rolle bzw. Walze nach unten gedrückt wird, um den Halbleiterwafer 2 entlang der Teilungslinien 21 und 22 zu teilen, deren Festigkeiten bzw. Stärken durch die Bildung der verschlechterten Schichten 25 und 26 verringert worden sind. Alternativ können ein Verfahren, bei dem eine Ultraschallwelle, die aus einer Longitudinal-Welle (Druckwelle) mit einer Frequenz von etwa 28 kHz besteht, entlang der Teilungslinien 21 und 22 aufgebracht wird, deren Festigkeiten bzw. Stärken durch die Bildung der verschlechterten Schichten 25 und 26 verringert worden sind, ein Verfahren, bei dem ein Drück- bzw. Presselement entlang der Teilungslinien 21 und 22 aufgebracht wird, deren Festigkeiten bzw. Stärken durch die Bildung der verschlechterten Schichten 25 und 26 verringert worden sind, oder ein Verfahren verwendet werden, bei dem ein Wärmeschock durch Aufbringen eines Laserstrahls entlang der Teilungslinien 21 und 22 gegeben wird, deren Festigkeiten bzw. Stärken durch die Bildung der verschlechterten Schichten 25 und 26 verringert worden sind.
  • Der, wie oben beschrieben, individuell geteilte Halbleiterchip 20 weist die an seinen Seitenflächen verbleibenden verschlechterten Schichten 25 und 26 auf, wie in 11 gezeigt. Jedoch sind die verschlechterten Schichten 25 nur in den beiden Endbereichen in der Längsrichtung der Seitenflächen vorhanden, und die verschlechterten Schichten 26 sind in dem Inneren des Halbleiterchips gebildet und erreichen nicht die vordere Fläche und die hintere Fläche. Daher vermindert sich die Biegebruchfestigkeit des Halbleiterwafers 2 nicht. Da die Dicke und die Länge A der obigen verschlechterten Schicht 25 zunehmen, wird das Teilen in dem Teilungsschritt leichter, jedoch üben sie einen Einfluss auf die Verminderung der Biegebruchfestigkeit aus. Um Teilen zu erleichtern, ohne die Biegebruchfestigkeit des Halbleiterchips 20 zu vermindern, beträgt die Gesamtdicke T der verschlechterten Schichten 25 und 26 in erwünschter Weise 60% oder mehr der Dicke des Halbleiterchips 20 und die Länge A einer jeden der verschlechterten Schichten 25 beträgt in erwünschter Weise 5 bis 15% der Länge einer Seite des Halbleiterchips 20.

Claims (4)

  1. Verfahren zum Teilen eines Wafers mit Funktionselementen, die in Bereichen gebildet sind, die durch eine Mehr- bzw. Vielzahl von ersten Teilungslinien, die parallel zueinander gebildet sind, und eine Mehr- bzw. Vielzahl von zweiten Teilungslinien, die sich mit den ersten Teilungslinien kreuzen und parallel zueinander gebildet sind, an dessen vorderer Fläche bzw. Oberfläche geteilt sind, entlang der ersten Teilungslinien und der zweiten Teilungslinien, aufweisend: einen, eine innere verschlechterte bzw. zersetzte bzw. geschädigte Schicht bildenden Schritt zum Bilden einer verschlechterten bzw. zersetzten bzw. geschädigten Schicht an der Innenseite bzw. im Inneren des Wafers entlang der ersten Teilungslinien und der zweiten Teilungslinien durch Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls bzw. gepulsten Laserstrahls, der durch den Wafer hindurchgehen kann, entlang der ersten Teilungslinien und der zweiten Teilungslinien; einen, eine verschlechterte bzw. zersetzte bzw. geschädigte Kreuzungs-Schicht bildenden Schritt zum Bilden einer verschlechterten bzw. zersetzten bzw. geschädigten Schicht dicker als die verschlechterte Schicht, die in dem die innere verschlechterte Schicht bildenden Schritt gebildet ist, durch Anwenden bzw. Aufbringen eines Puls- bzw. Impulslaserstrahls bzw. gepulsten Laserstrahls, der durch den Wafer hindurchgehen kann, auf Kreuzungsbereiche, die zwischen den ersten Teilungslinien und den zweiten Teilungslinien gebildet sind; und einen Teilungsschritt zum Teilen des Wafers in individuelle bzw. einzelne Chips entlang der ersten Teilungslinien und der zweiten Teilungslinien durch Ausüben einer externen bzw. äußeren Kraft auf den Wafer mit den verschlechterten Schichten, die entlang der ersten Teilungslinien und der zweiten Teilungslinien gebildet sind.
  2. Verfahren zum Teilen eines Wafers nach Anspruch 1, bei dem die Gesamtdicke der verschlechterten Schichten, die in dem die verschlechterte Kreuzungs-Schicht bildenden Schritt und dem die innere verschlechterte Schicht bildenden Schritt gebildet werden, auf 60% oder mehr der Dicke des Wafers eingestellt wird.
  3. Verfahren zum Teilen eines Wafers nach Anspruch 1 oder 2, bei dem die Länge der verschlechterten Schicht, die in dem die verschlechterte Kreuzungs-Schicht bildenden Schritt gebildet wird, auf 10 bis 30% des Intervalls bzw. Zwischenraums der ersten Teilungslinien und des Intervalls bzw. Zwischenraums der zweiten Teilungslinien eingestellt wird.
  4. Verfahren zum Teilen eines Wafers nach einem der Ansprüche 1 bis 3, bei dem der Teilungsschritt darin besteht, den Wafer in einzelne Chips entlang der ersten Teilungslinien und der zweiten Teilungslinien dadurch zu teilen, dass ein extensiles bzw. dehnbares Trag- bzw. Stützband bzw. -streifen expandiert bzw. gedehnt wird, der an dem Wafer befestigt ist, welcher dem die innere verschlechterte Schicht bildenden Schritt und dem die verschlechterte Kreuzungs-Schicht bildenden Schritt unterworfen worden ist.
DE200510022530 2004-05-18 2005-05-17 Waferteilungsverfahren Ceased DE102005022530A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-147193 2004-05-18
JP2004147193A JP4694795B2 (ja) 2004-05-18 2004-05-18 ウエーハの分割方法

Publications (1)

Publication Number Publication Date
DE102005022530A1 true DE102005022530A1 (de) 2006-01-26

Family

ID=35374970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510022530 Ceased DE102005022530A1 (de) 2004-05-18 2005-05-17 Waferteilungsverfahren

Country Status (4)

Country Link
US (1) US7549560B2 (de)
JP (1) JP4694795B2 (de)
CN (1) CN100419996C (de)
DE (1) DE102005022530A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060048A1 (de) * 2007-11-07 2009-05-14 Ceramtec Ag Verfahren zum laserritzen von spröden bauteilen

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024676A (ja) * 2004-07-07 2006-01-26 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007149743A (ja) * 2005-11-24 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4767711B2 (ja) * 2006-02-16 2011-09-07 株式会社ディスコ ウエーハの分割方法
ES2428826T3 (es) 2006-07-03 2013-11-11 Hamamatsu Photonics K.K. Procedimiento de procesamiento por láser y chip
JP5147230B2 (ja) * 2006-12-26 2013-02-20 三洋電機株式会社 半導体基板の割断装置及び太陽電池モジュールの製造方法
JP5090897B2 (ja) * 2007-12-28 2012-12-05 株式会社ディスコ ウェーハの分割方法
JP5171294B2 (ja) * 2008-02-06 2013-03-27 株式会社ディスコ レーザ加工方法
JP2009184002A (ja) * 2008-02-08 2009-08-20 Disco Abrasive Syst Ltd レーザ加工方法
JP5379604B2 (ja) * 2009-08-21 2013-12-25 浜松ホトニクス株式会社 レーザ加工方法及びチップ
JP2011061043A (ja) * 2009-09-10 2011-03-24 Disco Abrasive Syst Ltd 加工方法および半導体デバイスの製造方法
JP5558128B2 (ja) * 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
JP5981094B2 (ja) 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法
JP5653110B2 (ja) * 2010-07-26 2015-01-14 浜松ホトニクス株式会社 チップの製造方法
JP5652868B2 (ja) * 2010-11-19 2015-01-14 富士機械製造株式会社 ウエハパレット及び部品実装機並びにダイシングシートの取付方法
JP2013046924A (ja) * 2011-07-27 2013-03-07 Toshiba Mach Co Ltd レーザダイシング方法
JP5140198B1 (ja) 2011-07-27 2013-02-06 東芝機械株式会社 レーザダイシング方法
DE102012212131A1 (de) * 2012-07-11 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Substrat und Verfahren zur Bruchvorbereitung eines Substrats für mindestens ein Leistungshalbleiterbauelement
JP6084883B2 (ja) * 2013-04-08 2017-02-22 株式会社ディスコ 円形板状物の分割方法
JP6425435B2 (ja) * 2014-07-01 2018-11-21 株式会社ディスコ チップ間隔維持装置
JP6395634B2 (ja) * 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7088768B2 (ja) * 2018-07-24 2022-06-21 株式会社ディスコ ウェーハの分割方法
CN113255273B (zh) * 2021-06-07 2021-10-01 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118187A (en) * 1975-04-10 1976-10-16 Toshiba Corp Method of cutting brittle materials
JPS6282008A (ja) * 1985-10-04 1987-04-15 三菱電機株式会社 半導体ウエハ−ブレイク装置
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2002192371A (ja) * 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法及びレーザ加工装置
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2003037085A (ja) * 2001-07-06 2003-02-07 Data Storage Inst レーザ照射を用いた基板切断方法および装置
ATE362653T1 (de) * 2002-03-12 2007-06-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
JP4358502B2 (ja) * 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
JP3624909B2 (ja) 2002-03-12 2005-03-02 浜松ホトニクス株式会社 レーザ加工方法
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2004343008A (ja) 2003-05-19 2004-12-02 Disco Abrasive Syst Ltd レーザ光線を利用した被加工物分割方法
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
JP4634089B2 (ja) * 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
JP4440036B2 (ja) * 2004-08-11 2010-03-24 株式会社ディスコ レーザー加工方法
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP4198123B2 (ja) * 2005-03-22 2008-12-17 浜松ホトニクス株式会社 レーザ加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060048A1 (de) * 2007-11-07 2009-05-14 Ceramtec Ag Verfahren zum laserritzen von spröden bauteilen

Also Published As

Publication number Publication date
US20050259459A1 (en) 2005-11-24
JP2005332841A (ja) 2005-12-02
CN100419996C (zh) 2008-09-17
JP4694795B2 (ja) 2011-06-08
US7549560B2 (en) 2009-06-23
CN1700444A (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
DE102005022530A1 (de) Waferteilungsverfahren
DE102005047110B4 (de) Waferteilungsverfahren und -teilungsvorrichtung
DE102004051180B4 (de) Waferteilungsverfahren
DE102017220758B4 (de) Sic-wafer herstellungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102005033953B4 (de) Waferteilungsverfahren und -vorrichtung
DE102004032184B4 (de) Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102004012012B4 (de) Verfahren zum Teilen eines Halbleiterwafers
DE102006000719B4 (de) Waferunterteilungsverfahren
DE102005004827B4 (de) Wafer-Unterteilungsverfahren
DE102006000720B4 (de) Laserstrahlbearbeitungsmaschine
DE102004024643B4 (de) Werkstückteilungsverfahren unter Verwendung eines Laserstrahls
DE102005004845B4 (de) Wafer-Unterteilungsverfahren
DE102004043475B4 (de) Waferbearbeitungsverfahren
DE102004043474B4 (de) Waferbearbeitungsverfahren
DE102018202042A1 (de) Sic-waferherstellungsverfahren
DE102019206713B4 (de) Waferteilungsverfahren
DE102005035184A1 (de) Verfahren und Vorrichtung zum Teilen eines an einem Wafer angebrachten Klebemittelfilms
DE102004033132A1 (de) Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung
DE102005047982A1 (de) Waferunterteilungsverfahren
DE202014011497U1 (de) Laserbearbeitungsvorrichtung
DE102019212840B4 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN
DE102016215473B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20140701