KR102014574B1 - 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치 - Google Patents

기판들을 본딩하기 위한 기판 조립체, 방법 및 장치 Download PDF

Info

Publication number
KR102014574B1
KR102014574B1 KR1020157001369A KR20157001369A KR102014574B1 KR 102014574 B1 KR102014574 B1 KR 102014574B1 KR 1020157001369 A KR1020157001369 A KR 1020157001369A KR 20157001369 A KR20157001369 A KR 20157001369A KR 102014574 B1 KR102014574 B1 KR 102014574B1
Authority
KR
South Korea
Prior art keywords
substrate
region
contact region
bonding
contact
Prior art date
Application number
KR1020157001369A
Other languages
English (en)
Other versions
KR20150037846A (ko
Inventor
에리히 탈너
Original Assignee
에리히 탈너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에리히 탈너 filed Critical 에리히 탈너
Publication of KR20150037846A publication Critical patent/KR20150037846A/ko
Application granted granted Critical
Publication of KR102014574B1 publication Critical patent/KR102014574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0076—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised in that the layers are not bonded on the totality of their surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/05—Interconnection of layers the layers not being connected over the whole surface, e.g. discontinuous connection or patterned connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24826—Spot bonds connect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 제 1 기판(1)을 제 2 기판(7)에 본딩하기 위한 방법과 관련되며, 상기 방법은
제 1 기판(1)의 제 1 접촉 영역(1k)을 제 2 기판(7)의 제 2 접촉 영역(18k)과 접촉시키는 단계 - 제 2 영역은 제 1 접촉 영역(1k)에 평행하게 정렬됨으로써 공통 접촉 영역(22)이 형성됨 - ,
공통 접촉 영역(22) 외부에서 제 1 기판(1)과 제 2 기판(7) 사이에 특히 스팟 본드 인터커넥션을 제작하는 단계를 포함한다.
덧붙여, 본 발명은 대응하는 장치 및 제 1 기판(1)과 제 2 기판(7)의 기판 조립체와 관련되고, 여기서 제 1 기판(1)의 제 1 접촉 영역(1k)은 상기 제 1 접촉 영역(1k)과 평행하여 정렬되는 제 2 기판(7)의 제 2 접촉 영역(18k)과 함께, 공통 접촉 영역(22)을 형성하고, 상기 공통 접촉 영역(22) 외부에서 제 1 기판(1)과 제 2 기판(7) 사이에 특히 스팟 본드 인터커넥션이 존재한다.

Description

기판들을 본딩하기 위한 기판 조립체, 방법 및 장치{SUBSTRATE ASSEMBLY, METHOD AND APPARATUS FOR BONDING SUBSTRATES}
본 발명은 청구항 1에 따르는 제 1 기판을 제 2 기판에 본딩하기 위한 방법 및 청구항 14에 따르는 이에 대응하는 장치와 관련되며, 구체적으로 청구항 7에 따르는, 상기 방법 및/또는 장치에 따라 생성된 기판 복합체와 관련된다.
반도체 산업에서 수백 마이크론 두께를 갖는 캐리어 웨이퍼(carrier wafer)가 여러 다른 공정에 의한 제품 웨이퍼(product wafer)를 고정하도록 사용된다. 기본적으로 이른바 영구 본딩법과 임시 본딩법으로 나뉜다. 영구 본딩에서, 더 이상 서로 분리될 의도가 없을 때 캐리어 웨이퍼와 제품 웨이퍼가 서로 본딩된다. 이 경우, 캐리어 웨이퍼 자체가 제품 웨이퍼가 되며, 상기 제품 웨이퍼에 캐리어로서 동작할 대응하는 두께가 기능적으로 할당된다. 이들 영구 본딩법은 다양하고, 매우 상이하며 재료 특정적이다.
덧붙여, 그 밖의 다른 공정 단계들을 수행하기 위해 특정 시간 간격 동안 제품 웨이퍼를 캐리어 웨이퍼에 연결하는 것이 종종 필요하다. 이 임시 본딩된 상태에서 제품 웨이퍼는 종종 백씨닝(back-thinning)되는데 이러한 방식으로 두께가 100㎛ 미만, 일반적으로는 50㎛ 미만, 현재는 약 20㎛의 두께, 가까운 미래에는 더 얇은 두께에 도달할 것이다. 임시 고정은 단순해야 하고, 빠르게 수행되어야 하며, 저비용이어야 하고, 효율적이어야 하며, 복원가능해야 하고, 물리적 및 화학적으로 안정적이어야 한다. 캐리어 웨이퍼는 본딩 접착제로 코팅되고 본딩법으로 제품 웨이퍼에 본딩된다. 이러한 방식으로 제작된 임시 본딩부는 고온 및 힘에 견딜 필요가 있다. 본딩 경계부(bond interface)는 캐리어 웨이퍼와 제품 웨이퍼의 중간 공간으로의 액체 및/또는 기체의 침투를 막을 필요가 있다.
가장 빈번하게 사용되는 유형의 임시 본딩이 본딩 접착 층을 이용하는 것이다. 상기 접착 층은 캐리어 웨이퍼 및/또는 제품 웨이퍼의 전체 영역 위에 도포될 수 있다. 이 층은 특정 온도 범위까지 2개의 기판을 적절하게 고정하기(분리되지 않는 인터커넥션)에 충분한 접착 속성을 가진다. 분리를 위해, 2개의 기판은 이 온도 범위 이상으로 가열됨으로써 시멘트가 접착 속성을 잃고 이들 2개의 웨이퍼, 즉, 캐리어 웨이퍼와 제품 웨이퍼에 수평 및 수직 방향 힘의 적용에 의해 이들이 분리된다.
또한 접착 층은 제품 웨이퍼 및/또는 캐리어 웨이퍼의 에지(edge) 상에만 도포될 수 있다. 내부 영역은 접착 층을 반드시 포함할 필요가 없다. 내부 영역의 층은 임의의 속성을 가질 수 있지만, 대부분 지지 수단으로서 개별 범프의 내부 공간 내로 도입된다. 분리 공정은 블랭킷 본드(blanket bond)의 분리 공정과 유사하며, 임의의 경우 임시 본드가 자신의 접착력을 잃도록 에지 구역만 물리적 및 화학적으로 처리될 필요가 있다. 더 낮은 온도, 더 짧은 공정 시간 및 더 적은 양의 화학물질 소비에 의해서 이는 이뤄질 수 있다.
임시 본딩부를 다시 분리하기 위한 수 많은 다른 방법이 존재하는데, 예를 들어, 특수 레이저에 의해, 그리고 대응하는 용매가 전체 표면 위의 본드 내부로 도입될 때 통과하는 작은 지름의 구멍을 갖는 캐리어 웨이퍼에 의해 분리될 수 있다.
본 발명의 목적은 한편으로는 모든 필요한 공정 단계 동안 기판들 사이에 높은 본딩력을 야기하고, 다른 한편으로는 기판 조립체를 처리한 후 얇은 기판을 기판 조립체로부터 비파괴적으로 분리하기 위한 장치 및 방법을 고안하는 것이다. 덧붙여, 이러한 목적을 위해 필요한 공정 단계들이 경제적이고 대부분의 기판/웨이퍼에 대해 보편적일 수 있다.
이 목적은 청구항 1, 7 및 14의 특징에 의해 달성된다. 본 발명의 바람직한 형태는 종속 청구항에서 제공된다. 상세한 설명, 청구항 및/또는 도면에서 제공되는 특징들 중 적어도 2개의 모든 조합이 또한 본 발명의 범위 내에 속한다. 주어진 값 범위에서, 지시된 한계 내 값들이 또한 경계 값으로 개시되는 것으로 간주될 것이며 임의의 조합으로 청구될 것이다.
본 발명은 캐리어 웨이퍼가 제품 웨이퍼로 임시 및/또는 영구 연결될 수 있게 하는 장치 및 방법을 기재한다. 덧붙여, 최종 제품, 즉, 캐리어 웨이퍼-제품 웨이퍼 조립체(기판 조립체)가 기재된다.
본 발명은 캐리어 웨이퍼(carrier wafer) 및/또는 제품 웨이퍼(product wafer) 상 몇 개의 위치에서, 바람직하게는 적어도 3개의 위치에서, 물리적 및/또는 화학적 공정에 의해 융해 및/또는 서로 분리될 수 있는 특수 제작된 인터커넥션 요소가 존재한다는 아이디어를 기초로 한다. 특히 고정을 위한 기계 운동 부품이 생략된다.
본 발명은 통상의 장치 및 통상의 방법을 개선하여 둘 이상의 기판의 임시 본딩이 (모든 공정 요건에 대해, 또한 고온 및 진공에 대해) 경제적으로 적합하고 캐리어 웨이퍼를 세정하는 고 비용 없이도 후속 공정에서 재사용될 수 있다는 추가 아이디어를 기초로 한다. 또한 높은 공정 온도에서의 적합한 인터커넥션과 용이한 디본딩을 가능하게 하는 고정제(fixing agent)가 존재한다.
본 발명은 기판들 사이의 액티브 또는 공통 접촉 영역 외부에서 본드 인터커넥션을 제작하는 일반적인 아이디어를 기초로 한다. 따라서 기계 운동하는 고정 수단과 기판들 자체 사이의 접촉 영역의 노출이 모두 생략됨으로써, 인터커넥션의 절단 후 접촉 영역의 세정이 훨씬 더 단순하며 더 효율적이다. 추가 공정 또는 재사용을 위해 기판은 다시 더 신속하게 사용 가능해 진다. 액티브 또는 공통 접촉 영역은, 가능한 코팅을 제외하고, 제 1 기판과 제 2 기판 사이에 직접 접촉이 존재하는 영역이다. 본 발명에 따라, 영역 위의 스팟에서 인터커넥션이 형성되는 경우 특히 바람직하며, 또한 좁은 원형 링-형태의 도포를 포함한다.
기판은 반도체 산업에서 사용되는 제품 기판 또는 캐리어 기판으로서 형성된다. 여러 다른 처리 단계 동안, 특히, 기능 기판을 백씨닝할 때, 기능 기판(제품 기판)의 보강재(reinforcement)로서 캐리어 기판이 사용된다. 기판은 특히 웨이퍼일 수 있으며, 플랫(flat)형이거나 노치(notch)형이다.
독립항의 발명은 본 발명에 따르는 장치 및/또는 본 발명에 따르는 방법에 의해 캐리어 기판과 제품 기판으로 구성된 기판 조립체(즉, 제품 기판-캐리어 기판 결합물)로서, 기판들은 정렬되고, 접촉하게 배치되며, 사전-고정 및/또는 서로 본딩되는데, 이때 제 1 기판(캐리어 기판)의 지름(D2)이 제 2 기판(제품 기판)의 지름(D3)보다 최소한만 더 작다. 따라서 본 발명에 따라 제품 기판의 처리 동안 캐리어 기판이 임의의 오염, 파울링(fouling), 원치 않은 처리 등에 노출되지 않음이 보장되고, 따라서 더 자주 재사용될 수 있다.
본 발명의 또 다른 바람직한 실시예에 따라, 제 1 기판 상의 본드 인터커넥션은 제 1 기판의 제 1 고정 영역 상에 적어도 부분적으로, 바람직하게는 대부분에 형성된다.
상기 제 1 기판 상의 본드 인터커넥션은, 상기 공통 접촉 영역에 대해 각을 이루는 제 1 기판의 제 1 고정 영역 상에, 및/또는 상기 공통 접촉 영역에 대해 각을 이루는 제 2 기판의 제 2 고정 영역 상에 적어도 부분적으로, 바람직하게는 대부분에 형성된다. 따라서 기판들(제품 기판 및 캐리어 기판)의 고정을 위해 최적화되고 공간 절약적인 힘의 전달이 가능하다. 특히 상기 각은 3도 내지 90도, 바람직하게는 10 내지 90도의 각을 의미한다. 일부 특히 바람직한 실시예에서, 제 1 및 제 2 고정 영역은 공통 접촉 영역에 실질적으로 직교, 구체적으로, 정확히 직교한다.
제 1 고정 영역 및/또는 제 2 고정 영역이 제 1 기판 및/또는 제 2 기판의 하나의 회전축에 대해 회전 대칭하도록 구성되며, 최적의 본딩력 분포에 의해 기판들이 서로 고정된다.
본 발명의 또 다른 바람직한 양태에 따라서, 본드 인터커넥션을 형성하기 위해, 시멘트 및/또는 특히 금속 인터커넥션 요소가 사용된다. 특히 상기 본드 인터커넥션은 공통 접촉 영역을 인접부에 대해 밀봉하기 위해서도 사용된다.
본 발명의 또 다른 실시예에 따라서, 제 1 고정 영역과 제 1 접촉 영역 간의 제 1 영역 비는 1:5 미만, 특히 1:10 미만, 더 바람직하게는 1:20 미만이며, 및/또는 제 2 고정 영역과 제 2 접촉 영역 간 제 2 영역 비는 1:5 미만, 특히 1:10 미만, 바람직하게는 1:20이다. 따라서 제품 웨이퍼 상의 구조물의 형성을 위해 더 많은 공간이 남겨지도록 고정을 위해 가능한 작은 공간이 확장된다. 바람직하게는, 특히, 제 1 및 제 2 접촉 영역이 접촉을 하기 전에, 제 2 기판의 상부 상에 제공되는 범프의 레벨링을 위해 제 2 기판에 중간 층이 제공된다. 범프를 수용하기 위해 중간 층이 사용되며, 상기 중간 층은 제 1 기판에 대해 접착력이 없는 것이 바람직하거나, 임의의 경우 낮은 접착력을 가진다.
덧붙여, 본 발명에 의해 고비용의 복잡한 공정에 의해 세정될 필요가 없이 캐리어 기판의 반복된 사용이 가능하다.
덧붙여, 본 발명에 따라 장치를 본더에 통합/설치하는 것이 가능하다.
상세한 설명 또는 도면의 기재에 장치의 특징이 개시되는 범위까지, 방법의 특징부로서 개시되는 것처럼 적용되는 의도를 가진다. 기판 조립체에도 마찬가지가 적용된다.
본 발명의 그 밖의 다른 이점, 특징 및 상세사항이 바람직한 예시적 실시예의 다음의 기재로부터 그리고 도면을 이용해 자명할 것이다.
도 1a, 1b 및 1c 각각은 본 발명에 따라 제 1 기판의 지름 D1의 수정 전에 서로 다른 외곽선을 갖는 제 1 기판의 개략적 평면도를 도시한다.
도 2a는 도 1a에 따르는 기판의 개략적 단면도를 도시한다.
도 2b는 도 1a에 따르는 기판의 개략적 단면도를 도시한다.
도 2b는 지름 D1을 수정한(감소시킨) 후 기판의 개략적 단면도를 도시한다.
도 3a는 본 발명의 제 1 실시예에 따르는 인터커넥션 요소에 의한 제 2 기판과의 접촉 전에 제 1 기판의 개략적 단면도를 도시한다.
도 3b는 도 3a에 따라 본 발명에 따르는 제작된 기판 조립체의 개략적 단면도를 도시한다.
도 4a는 본 발명의 제 2 실시예에 따르는 인터커넥션 요소에 의한 제 2 기판과의 접촉 전에 제 1 기판의 개략적 단면도를 도시한다.
도 4b는 도 4a에 따라 본 발명에 따라 제작된 기판 조립체의 개략적 단면도를 도시한다.
도 5a는 본 발명의 제 3 실시예에 따르는 인터커넥션 요소에 의한 제 2 기판과의 접촉이 이루어지기 전의 제 1 기판의 개략적 단면도이다.
도 5b는 도 5a에 따르는 본 발명에 따르는 제작된 기판 조립체의 개략적 단면도를 도시한다.
도 6a는 본 발명의 제 4 실시예에 따르는 인터커넥션 요소에 의한 제 2 기판과의 접촉이 이루어지기 전의 제 1 기판의 개략적 단면도를 도시한다.
도 6b는 도 6a에 따라 본 발명에서 제작되는 기판 조립체의 개략적 단면도를 도시한다.
도 6c는 도 6b에서 절단선 A-A에 따르는 개략적 평면도를 도시한다.
도 7a는 본 발명의 제 5 실시예에 따르는 인터커넥션 요소에 의한 제 2 기판과의 접촉이 이루어지기 전의 제 1 기판의 개략적 단면도를 도시한다.
도 7b는 도 7a에 따르는 본 발명에서 제작되는 기판 조립체의 개략적 단면도를 도시한다.
도 8a는 본 발명의 제 6 실시예에 따르는 인터커넥션 요소에 의한 제 2 기판과의 접촉이 이루어지기 전의 제 1 기판의 개략도를 도시한다.
도 8b는 도 8a에 따라 본 발명에서 제작된 기판 조립체의 개략적 단면도를 도시한다.
도 8c는 도 8b의 절단선 B-B를 따르는 개략적 평면도를 도시한다.
도 9a는 기판 둘레에 형성된 밀링 가공된 오목부를 갖는 본 발명에 따르는 기판의 하나의 표면의 개략적 단면도를 도시한다.
도 9b는 기판 둘레에 형성된 밀링 가공되고 그 내부에 금속이 증착된 오목부를 갖는 본 발명에 따르는 기판의 하나의 표면의 개략도를 도시한다.
도 9c는 금속이 증착되는 본 발명에 따르는 기판의 하나의 표면의 개략적 단면도를 도시한다.
도 10a는 국소 납땜 및 납땜분리를 위한 본 발명에 따르는 장치의 개략적 단면도를 도시한다.
도 10b는 물질의 국소 도포를 위한 본 발명에서 청구되는 장치의 개략적 단면도를 도시한다.
도면에서, 본 발명의 실시예에 따라 이들을 식별하는 본 발명의 이점과 특징부가 이들을 식별하는 도면 부호에 의해 라벨링되며, 동일한 기능 또는 동일한 효과를 갖는 기능을 갖는 구성요소 또는 특징부는 동일한 도면 부호로 라벨링된다.
일반적인 방법의 경우, 제 1 기판(1)은 임의의 물질, 바람직하게는 실리콘의 캐리어 웨이퍼일 것이다. 제 1 기판(1)과 접촉될 제 2 기판(7)(여기서, 제품 웨이퍼)과, 상기 캐리어 웨이퍼는 동일한 물질로 구성되는 것이 바람직하다. 동일하거나 적어도 유사한 물질 때문에 제품 웨이퍼와 캐리어 웨이퍼 간 기계적 및 열적 파라미터는 동일하거나 적어도 유사하다.
제 2 기판(7)은 이의 상부(7o) 상에 칩의 전기적 인터커넥션을 위해 사용되는 범프(15)를 가진다. 레벨링 및 압력 균등화를 위해, 상부(7o) 상에 중간 층(intermediate layer)(18)이 제 2 기판(7)의 구성요소로서 존재하며, 여기와 제 1 기판(1)이 접촉한다. 따라서 제 1 기판(1)은 제 1 접촉 영역(1k)을 가지며 제 2 기판(7)은 제 2 접촉 영역(18k)을 가진다. 어떠한 범프(15)도 존재하지 않는 영역까지, 중간 층(18) 없이 제 2 기판(7)이 제 1 기판(1)과 직접 접촉되게 될 수 있으며, 상부(7o)는 제 1 접촉 영역이 된다.
기판(1, 7)은 완전히 방사 방향으로 대칭이거나 노치(notch)(2), 플랫(flat)(3), 또는 그 밖의 다른 임의의 방식으로 방사 대칭에서 벗어날 수 있지만(도 1), 역시 방사 대칭일 수도 있다. 특히 기판(1, 7)은 (앞서 언급된 특징부를 제외하고) 형태가 합동이고, 바람직하게는, 방사 대칭형이다. 달리 말하자면 또는 더 일반적으로 말하자면, 기판(1, 7)은 대응하는 외곽선(outer contour)(1a, 7a)을 가진다.
본 명세서에서 청구된 본딩 방법의 경우, 캐리어 웨이퍼(제 1 기판(1))가 특히 연마 및/또는 에칭 공정에 의해, 바람직하게는, 제품 웨이퍼(7)의 지름 D3 이하인 특히 상용화된 종래의 지름 D1(도 2a) 내지 지름 D2(도 2b)을 갖도록 가공된다.
이상적인 경우, 외곽선(1a)에서 제 1 접촉 영역(1k)으로의 전이 부분에서 (대향하는 것에 비해, 또는 특히 1:5 미만의 비로의 지름의 축소 전보다 훨씬 더 작은 곡률 반경을 갖는) 코너 에지가 제공되어, (도 1b 및 1c에 따르는 가능한 특징부를 제외하고) 제 1 기판(1)의 하부 세그먼트가 원통형 외곽선을 가질 수 있다.
본 발명의 한 가지 중요한, 특히, 원 형태는 금속 합금과 관련되는데, 이를 이용해, 인터커넥션 및 선택사항으로서 캐리어 웨이퍼와 제품 웨이퍼 간 공통 접촉 영역의 밀봉이 도출된다. 이는 다음의 기재에 따라 본 발명에서 청구되는 몇 가지 실시예에 의해 이뤄질 수 있다.
제 1 기판(1)의 외곽선(1a)에 대한 제 1 실시예에서(도 3), 특히 회전 대칭 주변부 섹션이 금속화된다. 바람직하게는 이는 제 1 기판(1')의 외곽선(1a)의 전체 주변부를 덮는 금속화부(11)이다. 이러한 방식으로 기밀 및/또는 액밀인 완전한 밀봉이 이뤄지는 것이 바람직하다. 한 가지 특수 버전에서, 금속화부(11)가 캐리어 웨이퍼(1)의 주변부의 일부 사이트(site)에서만 스팟으로 적용될 수도 있다. 기밀 또는 액밀 밀봉부는 이러한 방식으로 생성되지 않는다. 임의의 경우, 차후 밀봉이 2개의 웨이퍼를 서로 임시 및/또는 영구적으로 본딩하기에 충분할 정도로 강력할 수 있다. 금속화부(11)는 제 1 기판 상의 제 1 고정 표면(1f) 상에 고정된다.
바람직하게는 접촉할 때 제 1 접촉 영역과 제 2 접촉 영역(1k, 18k) 사이에 형성되는 공통 접촉 영역(22) 외부에 위치하는 링 세그먼트(7r)에서 제 2 기판(7)의 상부(7o) 상에(또는 제 1 기판(1)을 가리키는 중간 층(18)의 측부 상에) 금속화부(11')가 제공된다.
제 1 기판(1)의 금속화부(11) 및 제 2 기판(7)의 금속화부(11')는 서로 다른 물질로 구성될 수 있다. 바람직하게는 공융혼합물(eutectic)을 형성하는 합금을 갖는 금속이 사용된다. 더 바람직하게는 2개의 금속화부 중 적어도 하나는 가능한 낮은 녹는점을 갖는 금속으로 구성되어야 한다. 녹는점은 500℃ 미만, 바람직하게는 400℃ 미만, 더 바람직하게는 300℃ 미만, 더더욱 바람직하게는 200℃ 미만, 가장 바람직하게는 100℃ 미만이어야 한다. 덧붙이자면, 2개의 금속화부(11 및 11')는 동일한 금속으로 구성될 수 있다. 이 금속은 가능한 낮은 녹는점을 갖는 것이 바람직하다. 실시예의 지오메트리로 인해 금속화 영역(11 및 11')의 여압(pressurization)이 가능하지 않거나 매우 제한적인 정도까지만 가능하기 때문에, 대부분 금속화부(11")의 제작이 열 응력에 의해 이뤄진다. 따라서 일반적으로 용접 또는 납땜 공정이 바람직하다.
도 3b는 2개의 금속화부(11, (존재하는 경우) 11')로 구성된 융해되고 융해 동안의 유동 때문에 서로 다른 형태를 갖는 재-경화된 금속화부(11")를 도시한다. 금속화부(11")는 제 1 기판(1)과 제 2 기판(7) 사이에 본드 인터커넥션 및 상기 제 2 기판(7)에 속하는 중간 층(18)을 생성한다. 본드 인터커넥션이 공통 접촉 영역(22)에 대해 대략 직교하는 하나의 고정 영역(1f') 상의 외곽선(1a) 상에서 제 1 기판(1)을 향해 존재한다. 따라서 본드 인터커넥션이 공통 접촉 영역(22) 외부에 위치한다. 고정 표면(1f')이 외곽선(1a)의 하나의 부분 위에만 뻗어 있다.
제 2 기판(7)을 향해, 본드 인터커넥션은 한편으로는 링 세그먼트(7r) 상에 그리고 다른 한편으로는 특히 금속화부(11')에 의해 형성되는 중간 층(18)의 자유 공간(30)에 의해 형성되는 제 2 고정 영역(18f) 상에 제공된다. 상기 금속화부(11')는 리소그래피 공정에 의해 특히 용이하게 제작될 수 있다. 제 2 고정 표면(18f)은 자유 공간(30)의 경계를 형성하는 주변 벽으로 구성된다. 링 세그먼트(7r)는 제 2 기판(7)에 대해 자유 공간(30)의 경계를 정하고 따라서 제 2 고정 영역의 일부를 형성한다.
이하의 상세사항을 제외하고, 도 3a/3b(도 4)에 따르는 제 1 실시예와 유사한 제 2 실시예에서, 물질(19)이 (전체 주변부 상에) 외곽선(1a)을 따라 2개의 기판(1, 7)을 밀봉하도록 사용된다. 따라서 공통 접촉 표면(22)이 파울링(fouling)/오염(contamination)에 대해 보호된다. 물질(19)은 임의의 유형의 접착제 또는 금속일 수 있다. 금속화부(11), 특히, 물질(19)의 가능한 접착성을 갖는 금속화부가 기판(1, 7) 간 충분한 본딩력을 제공한다. 그렇지만 본 발명에 따라, 금속화부(11, 11')도 역시 생략될 수 있다.
제 3 실시예에서(도 5), 하나의 공정 단계에서 생성된 물질 중첩(28)에 의해 2개의 기판(1, 7)이 본딩된다. 물질 중첩(28)은 적어도 대부분, 바람직하게는 거의 완전히 제 2 기판(7)으로부터 제 1 기판(1) 위로 돌출된 링 세그먼트(29)를 덮는다. 물질 중첩(28)이 제 1 기판(1') 상에 그리고 제 2 기판(7) 위에 측방으로 도포되고 경화 후 물질 중첩(28)에 의해 제 1 기판(1)이 제 2 기판(7) 상에 고정된다. 또한 이러한 유형의 고정은 방사 대칭형을 가질 것이 바람직하다. 캐리어 웨이퍼(1') 상의 물질 중첩(28)은 측방으로만 제품 웨이퍼(7) 상에 에지 표면 상에만 도포되는 것이 바람직하다. 제 1 기판(1)의 하나의 상부(1o')를 약간 덮는 것이 고려될 수 있을 것이다. 도포 수단, 특히, 원하는 사이트에만 도포될 물질의 접근을 가능하게 하는 마스크에 의해 물질 중첩(28)이 도포된다. 2개의 기판(1, 7)을 융해물로 수직 침지 및 상기 융해물 내에서의 2개의 기판(1, 7)의 회전이 또한 고려될 것이다. 링 세그먼트(29)를 참조하는 이 침지 방법에 의해 보호될 외부 링 세그먼트(29)의 습윤이 가능해진다. 한 가지 특수 실시예에서, 물질 중첩(28)은 금속화부이지만, 본 발명에서 청구될 때 접착제 또는 세라믹 물질이 또한 고려될 것이다.
제 4 실시예에서(도 6), 특히 제 1 기판(1")을 관통하는 구멍(6)은 드릴 가공되거나 및/또는 제 1 기판(1") 내에 에칭된다. 바람직하게는 이들의 내부 주변부(6i) 상의 구멍(6)에 금속화부(11"')가 제공되어 스팟 본드 인터커넥션을 가능하게 할 수 있다. 제품 웨이퍼(7) 상에 구조물(16)이 존재한다. 구조물(16)은 범프인 것이 바람직하다. 구멍(6) 및 금속화부(11"')의 형태 및 구조물(16)의 크기에 따라, 융해 동안 융해 중 이들 포인트에서 땜납 금속(solder metal) 및 융해 중 발생하는 표면 장력의 자기 조절이 가능하다. 이러한 유형의 고정에서 구멍(6) 내로의 물질 침투에 의해 일부 소수 사이트에서 기판(1", 7)이 서로 인터커넥션된다. 도 6c에 따라, 경화된 금속화된 인터커넥션(11IV)은 고정부이며, 특히, 금속화부(11IV) 사이에 2개의 기판(1", 7)의 공통 접촉 영역(22)의 완전한 밀봉을 위해 사용되는 추가 밀봉 요소(21)가 존재한다. 바람직하게는 밀봉 요소(21)는 바람직하게는 열 처리 동안 서로 용접되는 금속화부의 형태로 된 선형으로 도포되는 스트립일 수 있다. 열압착 본딩 및/또는 공융화합물 본딩(eutectic bonding)에 의해 특히 용접이 이뤄진다.
제 5 실시예에서(도 7), 제 1 접촉 영역(1k)을 포함하는 접촉 측부 상의 임의의 형태의 공동(10)이 제 1 기판(1"')에서 만들어진다. 바람직하게는 공동(10)에 금속화부(11V)가 특히 스팟으로 제공된다. 공동(10)은 캐리어 웨이퍼(1"')를 완전하게 침투하지 않는다는 점에서, 이러한 목적으로, 전체 웨이퍼 주변의 폐쇄 링으로서 특히 방사 대칭으로 뻗어 있을 수 있는 도 6의 구멍(6)에 의해 특징지어진다. 본 발명에서 청구되는 바와 같이, 에칭 또는 밀링에 의해 공동(10)의 제작이 고려되어야 할 것이다. 대부분 특정 결정 배향의 캐리어 웨이퍼의 결정 에칭(crystallographic etching)이 공동(10)을 매우 효율적으로 제작할 수 있다. 공동(10)의 방사 대칭에 의해 2개의 웨이퍼 간 경계부의 매우 효율적인 밀봉이 제작된다.
(도 4a에서와 같이) 금속화부(11')와 함께, 금속화부(11V)가 융해되고 금속화부(11VI)로서 경화된다. 그 후 금속화부는 기판(1, 7) 사이의 본드 인터커넥션을 제공한다.
제 6 실시예에서(도 8), 임의의 형태의 작은 오목부(20)(특히, 방사 대칭으로 밀링 제거된 사이트 또는 보어(bore))가 제 1 기판(1V)의 에지 상에 만들어진다. 제 1 기판(1V)과 제 2 기판(7) 간 인터커넥션이 대응하는 인터커넥션 수단, 특히, 시멘트 또는 금속화부에 의해 이뤄진다.
제 1 기판의 지름 D2이 제 2 기판(7)의 지름 D3 이하이기 때문에, 후속 공정, 특히, 스퍼터링 공정 및 플라스마 공정에서 캐리어 웨이퍼(제 1 기판(1))은 링 세그먼트(29)에 의해 보호된다. 특히 금속 오염에 의해 야기되는 제 1 기판의 복잡하고 비싼 세정이 생략된다. 따라서 제 1 기판은 그 밖의 다른/추가 단계를 위해 즉시 재사용될 수 있다.
바람직하게는, 비접착성 또는 단지 약간의 접착성의 탈착 가능한 밀봉 층 및/또는 분리 층이 제 1 기판(1)의 전체 영역에 도포되고, 상기 제 1 기판이 제품 웨이퍼(7)와 접촉하게 된다.
이 밀봉 층이 제공되는 제 1 기판(1', 1", 1"', 1IV, 1V)은 납땜 포인트 또는 접착 포인트의 영역을 제외하고, 제 2 기판(7)과 어떠한 접착, 즉, 영구 시멘팅 접촉을 가지지 않는다.
제품 웨이퍼(7)를 캐리어 웨이퍼(1')의 정확히 정의된 포인트에서만 고정하고, 공정의 완료 후 이 고정부를 다시 분리하는 이 새로운 방법에 따라서, 공정(들)에 적합한 고정을 보장하는 임의의 물질이 사용될 수 있다. 금속 땜납을 대신하여, 그 밖의 다른 물질 또는 에너지를 추가할 때 자신의 고정 속성이 전체적으로 또는 부분적으로 소실되는 생화학 물질이 또한 사용될 수 있다.
땜납 금속의 유형은 그 밖의 다른 공정에서 요구되고 공정에 특정하게 정의된 온도 및 요건에 따라 달라진다. 조성에 따라 달라지는 땜납 금속은 지정된 녹는점을 갖기 때문에, 광범위한 온도 적응(temperature adaptation) 가능성이 존재한다. 상기 녹는점은 최대 예상되는 제작 공정의 온도 기여보다 높다.
그러나 제품 웨이퍼 상의 범프의 제작을 위해서도 사용되는 땜납 금속이 역시 사용될 수 있다. 납땜분리(unsoldering) 동안 열이 고정을 위해 의도된 사이트로만 공급되기 때문에, 제품 웨이퍼의 범프는 융해되지 않는다.
또한 금속화부(11) 대신, 웨이퍼의 고정을 가능하게 하는 그 밖의 다른 임의의 물질을 도포하는 것이 가능하다. 이 물질은 접착 및/또는 밀봉 동작을 가질 수 있다. 상기 물질은 반도체 산업에서 알려진 장치에 의해 방사 대칭으로 도포될 수 있다.
모든 실시예에서, 본딩 및/또는 디본딩(debonding) 동안 인터커넥션 물질의 융해를 위한 온도가 임의의 고려 가능한 방식으로 추가될 수 있다. 특히, 바람직하게는 가열 판(heating plate)과 캐리어 웨이퍼 및/또는 제품 웨이퍼의 접촉에 의한 전체 영역에 걸친 도입이 고려될 수 있을 것이다. 한 가지 특수하고 바람직한 실시예에서 대응하는 금속화부 또는 고정이 존재하는 이들 위치에서만 가열 요소(32)에 의해 열이 추가된다. 국소 가열은, 전체 웨이퍼가 열적 부하를 받지는 않아서, 제품 웨이퍼 상에 이미 존재하는 가능한 구조가 열적 부하를 전혀 또는 거의 받지 않는다는 결정적 이점을 가진다.
본딩을 위해 사용되는 장치에서, 이들 공동(10)을 갖는 사이트에서, 접촉이 이뤄진 후, 이들 포인트에서 납땜이 이뤄질 수 있도록 땜납 금속을 융해시키기 위해 온도가 상승된다. 본 발명의 특허청구범위에서 청구되는 장치의 액추에이팅 유닛을 이용한 움직임의 도입에 의해 동일한 방식으로 웨이퍼의 가열 및 후속 기계적 분리에 의해 디본딩이 이뤄진다.
금속화부(11, 11', 11") 중 하나가 다시 융해되어야 하는 경우, 바람직하게는 금속화부(11, 11', 11")의 바로 인근에서만 융해 열이 추가된다.
도 9a-9c는 도시된 실시예들 중 하나에 독립적으로 제 1 기판(1)의 표면(1o) 위에 국소적으로 융해 열을 추가하기 위한 세 가지 가능한 실시예를 도시한다. 따라서 지시된 실시예들 중 임의의 것에 대해 추가가 사용될 수 있고 본 명세서에서는 독립적인 방법으로서 개시된다.
제 1 실시예에서, 바람직하게는 제 1 기판(1)의 상부(1o)와 접촉하는 매우 좁은 가열 요소(32)가 사용된다. 바람직하게는 가열 요소(32)는 전체 제 1 기판(1) 위에서의 열의 전파를 감소시키는 2개의 냉각 요소(33)로 둘러 싸인다. 더 바람직하게는 제 1 기판(1)의 금속화부(11, 11', 11")의 도포의 영역에 대향하여, 금속화부(1)로의 열 수송을 최적화하기 위해 가열 요소(32), 이 경우, 쐐기 형태의 외곽선을 갖는 가열 요소(32)가 삽입될 수 있는 오목부(31)가 존재한다.
또 다른 실시예에서, 특히 가열 요소(32)와 함께 가열을 위해 금속화부(34)가 오목부(31) 내에 증착된다. 금속화부(34) 때문에, 금속화부의 인근을 가열하고 따라서 본 발명에 따라 인근에 위치하는 금속화부(34)의 융해를 야기하는(가열 요소(32)의 기능) 줄 열을 발생시키는 고 전류가 라우팅된다.
또 다른 실시예에서, 금속화부(34')는, 특히 가열 요소(32)와 함께, 제 1 기판(1, 1')의 상부(10) 상에 동일 높이로, 따라서 제 1 기판(1, 1') 내 오목부 없이, 증착된다.
또한 세 가지 제공되는 방법은 납땜(인터커넥션 제작)을 위해 열을 추가하도록 사용될 수 있다.
도 10a, 10b는 적어도 하나의 하부 샘플 홀더(35) 및 하나의 상부 샘플 홀더(36)로 구성된 본 발명에 따르는 장치를 도시한다. 상부 샘플 홀더(36)는 본 발명에 따르는 가열 요소(32)가 기판(1, 7)의 에지에 도달하고 납땜 공정 및/또는 납땜분리 공정을 위한 본 발명에 따르는 열의 추가를 가능하게 한다. 상부 샘플 홀더(36)와 하부 샘플 홀더(35) 간의, 바람직하게는, 공간의 3개의 방향 모두로의 상대적 움직임이 가능하다. 2개의 샘플 홀더(35, 36)는 회전 축 R을 중심으로 서로에 대해 회전될 수 있다. 훨씬 더 바람직하게는, 공간의 3개의 방향 모두로의 2개의 샘플 홀더(35, 36) 간의 본 발명에 따르는 가열 요소(32)의 상대적 움직임도 역시 가능하다. 또한 샘플 홀더(35, 36)는 제 2 기판(7)의 제 2 접촉 영역(18k)과 제 1 기판(1)의 제 1 접촉 영역(1k)의 접촉을 이루기 위한 접촉 수단이라고 불리우며, 제 2 영역은 제 1 접촉 영역(1k)에 평행하게 정렬된다.
샘플 홀더(35 및 36)는 진공 샘플 홀더인 것이 바람직하다. 그러나 이들은 본 발명에 따라 2개의 웨이퍼를 고정시킬 수 있는 정전 샘플 홀더 또는 그 밖의 다른 샘플 홀더일 수 있다.
장치의 또 다른 실시예에서, 대응하는 가열 요소(32) 대신, 분사 유닛(dispensing unit)(37)이 사용될 수 있다. 측방 금속화부, 접착제의 증착, 밀봉 화학물의 도포, 또는 임의의 물질의 도포를 위해 상기 분사 유닛이 사용될 수 있다. 샘플 홀더(35, 36)의 서로에 대한 가능한 상대적 변위 및/또는 회전 및/또는 샘플 홀더(35, 36)에 대한 분사 유닛(37)의 상대적 움직임의 결과로서, 본 발명에 따라, 임의의 물질의 순수 환형 도포 또는 블랭킷 도포가 가능하다. 예를 들어, 기능 웨이퍼(7) 또는 캐리어 웨이퍼(1)의 외곽선 상의 본딩 공정 또는 납땜 공정 전에, 500㎛ 내지 2000㎛ 폭의 원형 층이 도포되어 에지 영역에 특히 후속 화학 공정을 위한 밀봉부를 생성할 수 있다. 적합한 평탄 층(flatness layer)을 이용할 때, 에지 영역 내 추가 밀봉 층의 이 도포가 생략될 수 있다. 기능 층의 범프들 간 백필링된 평탄 층(18)이 세정 단계에서 제거되어야 한다. 접착 층을 이용한 그 밖의 다른 방법과 구별하기 위해, 이 지지 층은 어떠한 접착 속성을 갖지 않거나 최소한의 이러한 속성만 갖기 때문에, 세정이 접촉 방법에서보다 더 간단해지고 더 경제적이 된다.
1, 1', 1", 1"' 제 1 기판(캐리어 기판)
1IV, 1V
1a 제 1 외곽선
1f 제 1 고정 영역
1k 제 1 접촉 영역
1o 상부
2 노치
3 플랫
6 구멍
6i 내부 주변부
7 제 2 기판(제작 기판)
7a 제 2 외곽선
7r 링 세그먼트
7o 상부
10 공동
11, 11', 11" 금속화부
18 중간 층
18f 제 2 고정 영역
18k 제 2 접촉 영역
20 오목부
21 밀봉 요소
22 공통 접촉 영역
28 물질 중첩
29 링 세그먼트
30 자유 공간
31 오목부
32 가열 요소
33 냉각 요소
34, 34' 금속 증착
35 하부 샘플 홀더
36 상부 샘플 홀더
37 분사 유닛
D1, D2, D3, D4 지름
R 회전축

Claims (15)

  1. 캐리어 웨이퍼로서 형성된 제 1 기판(1)을 제품 웨이퍼로서 형성된 제 2 기판(7)에 본딩하기 위한 방법으로서,
    상기 제 1 기판(1)의 제 1 접촉 영역(1k)을 제 2 기판(7)의 제 2 접촉 영역(18k)과 접촉시키는 단계 - 제 2 접촉 영역(18k)이 제 1 접촉 영역(1k)에 평행하게 정렬됨으로써 공통 접촉 영역(22)이 형성됨 - ,
    상기 공통 접촉 영역(22) 외부에서 제 1 기판(1)과 제 2 기판(7) 사이에 본드 인터커넥션을 생성하는 단계 - 상기 제 1 기판(1)은 제 2 기판(7)의 지름 D3보다 작은 지름 D2을 가짐 -
    를 포함하는, 본딩하기 위한 방법.
  2. 제1항에 있어서, 상기 본드 인터커넥션은
    상기 공통 접촉 영역(22)과 각을 이루는 상기 제 1 기판(1)의 제 1 고정 영역(1f), 및
    상기 공통 접촉 영역(22)과 각을 이루는 상기 제 2 기판(7)의 제 2 고정 영역(18f)
    중 적어도 하나 상에 부분적으로 형성되는, 본딩하기 위한 방법.
  3. 제2항에 있어서, 상기 제 1 고정 영역(1f) 또는 제 2 고정 영역(18f)은 제 1 기판(1) 또는 제 2 기판(7)의 하나의 회전축에 회전 대칭하도록 배열되는, 본딩하기 위한 방법.
  4. 제1항 또는 제2항에 있어서, 상기 본드 인터커넥션을 형성하기 위해, 접착제(19) 또는 인터커넥션 요소(11)가 사용되는, 본딩하기 위한 방법.
  5. 제1항 또는 제2항에 있어서, 제 1 고정 영역(1f)과 제 1 접촉 영역(1k) 간 제 1 영역 비가 1:5 미만이거나 제 2 고정 영역(18f)과 제 2 접촉 영역(18k) 간 제 2 영역 비가 1:5 미만인, 본딩하기 위한 방법.
  6. 제1항 또는 제2항에 있어서, 제 2 기판(7)에 상기 제 2 기판(7)의 하나의 상부(7o) 상에 제공된 범프(15)의 레벨링을 위해 중간 층(18)이 제공되는, 본딩하기 위한 방법.
  7. 캐리어 웨이퍼로서 형성된 제 1 기판(1)과 제품 웨이퍼로서 형성된 제 2 기판(7)의 기판 조립체로서,
    제 1 기판(1)의 제 1 접촉 영역(1k)은 상기 제 1 접촉 영역(1k)에 평행하게 정렬된 제 2 기판(7)의 제 2 접촉 영역(18k)과 함께 공통 접촉 영역(22)을 형성하며, 상기 공통 접촉 영역(22) 외부에서 제 1 기판(1)과 제 2 기판(7) 사이에 본드 인터커넥션이 존재하며, 상기 제 1 기판(1)은 상기 제 2 기판(7)의 지름 D3보다 작은 지름 D2을 갖는, 기판 조립체.
  8. 제7항에 있어서, 상기 본드 인터커넥션은
    상기 제 1 기판(1) 상에서, 공통 접촉 영역과 각을 이루는 제 1 기판(1)의 제 1 고정 영역(1f) 상에 부분적으로 형성되고,
    상기 제 2 기판(7) 상에서, 상기 공통 접촉 영역과 각을 이루는 제 2 기판(7)의 제 2 고정 영역(18f) 상에 부분적으로 형성되는, 기판 조립체.
  9. 제7항 또는 제8항에 있어서, 제 1 고정 영역(1f) 또는 제 2 고정 영역(18f)은 제 1 기판(1) 또는 제 2 기판(7)의 하나의 회전축에 회전 대칭이도록 배열되는, 기판 조립체.
  10. 제7항 또는 제8항에 있어서, 상기 본드 인터커넥션은 접착제 또는 인터커넥션 요소(11)를 포함하는, 기판 조립체.
  11. 제7항 또는 제8항에 있어서, 제 1 고정 영역(1f)과 제 1 접촉 영역(1k) 간 제 1 영역 비가 1:5 미만이거나 제 2 고정 영역(18f)과 제 2 접촉 영역(18k) 간 제 2 영역 비가 1:5 미만인, 기판 조립체.
  12. 제7항 또는 제8항에 있어서, 제 2 기판(7)은 상기 제 2 기판(7)의 하나의 상부(7o) 상에 제공된 범프(15)의 레벨링을 위한 중간 층(18)을 갖는, 기판 조립체.
  13. 제7항 또는 제8항에 있어서, 제 2 기판(7)의 제 2 외곽선(7a)이 접촉 동안 제 1 기판(1)의 제 1 외곽선(1a) 위에 돌출되어 있는, 기판 조립체.
  14. 캐리어 웨이퍼로서 형성된 제 1 기판(1)을 제품 웨이퍼로서 형성된 제 2 기판(7)에 본딩하기 위한 장치로서,
    제 1 기판(1)의 제 1 접촉 영역(1k)을 제 2 기판(7)의 제 2 접촉 영역(18k)에 접촉시키기 위한 접촉 수단 - 제 2 접촉 영역은 제 1 접촉 영역(1k)에 평행하게 정렬됨으로써, 공통 접촉 영역(22)이 형성됨 - ,
    공통 접촉 영역(22) 외부에서, 제 1 기판(1)과 제 2 기판(7) 사이에, 본드 인터커넥션을 생성하기 위한 본딩 수단 - 상기 제 1 기판(1)은 상기 제 2 기판(7)의 지름 D3보다 작은 지름 D2를 가짐 -
    을 포함하는, 본딩하기 위한 장치.
  15. 제14항에 있어서, 상기 본드 인터커넥션을 형성하기 위해 접착제 또는 인터커넥션 요소(11)를 도포하기 위한 도포 수단을 포함하는, 본딩하기 위한 장치.
KR1020157001369A 2012-07-30 2012-07-30 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치 KR102014574B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/064851 WO2014019598A1 (de) 2012-07-30 2012-07-30 Substratverbund, verfahren und vorrichtung zum bonden von substraten

Publications (2)

Publication Number Publication Date
KR20150037846A KR20150037846A (ko) 2015-04-08
KR102014574B1 true KR102014574B1 (ko) 2019-08-26

Family

ID=46614475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001369A KR102014574B1 (ko) 2012-07-30 2012-07-30 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치

Country Status (9)

Country Link
US (1) US9682539B2 (ko)
JP (1) JP6022065B2 (ko)
KR (1) KR102014574B1 (ko)
CN (1) CN104641462A (ko)
AT (1) AT517646A5 (ko)
DE (1) DE112012006750A5 (ko)
SG (1) SG2014014716A (ko)
TW (1) TWI609441B (ko)
WO (1) WO2014019598A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6843232B2 (ja) * 2016-09-29 2021-03-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447596A (en) 1993-03-10 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Apparatus for producing semiconductor wafers
US20090218560A1 (en) 2008-01-24 2009-09-03 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP2012216565A (ja) 2011-03-31 2012-11-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966646A (en) * 1986-09-24 1990-10-30 Board Of Trustees Of Leland Stanford University Method of making an integrated, microminiature electric-to-fluidic valve
JPH1031142A (ja) * 1996-07-16 1998-02-03 Nikon Corp 極薄厚板状の光学素子を備えている光学部品、極薄厚板状の光学素子の接合方法
JP2004349649A (ja) 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP4613709B2 (ja) 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
JP2008311459A (ja) 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
US7566632B1 (en) * 2008-02-06 2009-07-28 International Business Machines Corporation Lock and key structure for three-dimensional chip connection and process thereof
US8476165B2 (en) 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
JP5495647B2 (ja) 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP5515811B2 (ja) 2010-02-05 2014-06-11 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
JP5714859B2 (ja) 2010-09-30 2015-05-07 芝浦メカトロニクス株式会社 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
US8709945B2 (en) * 2011-01-26 2014-04-29 Jeng-Jye Shau Area efficient through-hole connections
US8580655B2 (en) * 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447596A (en) 1993-03-10 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Apparatus for producing semiconductor wafers
US20090218560A1 (en) 2008-01-24 2009-09-03 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP2012216565A (ja) 2011-03-31 2012-11-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Also Published As

Publication number Publication date
SG2014014716A (en) 2014-08-28
US9682539B2 (en) 2017-06-20
JP6022065B2 (ja) 2016-11-09
JP2015523737A (ja) 2015-08-13
TW201419435A (zh) 2014-05-16
DE112012006750A5 (de) 2015-08-20
WO2014019598A1 (de) 2014-02-06
TWI609441B (zh) 2017-12-21
US20150202851A1 (en) 2015-07-23
AT517646A5 (de) 2017-03-15
KR20150037846A (ko) 2015-04-08
CN104641462A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
TWI523183B (zh) 裝置與其形成方法
JP6383449B2 (ja) 電子部品実装方法および電子部品実装システム
KR102014574B1 (ko) 기판들을 본딩하기 위한 기판 조립체, 방법 및 장치
KR101088546B1 (ko) 백-투-프론트 비어 프로세스
KR101015926B1 (ko) 전자 칩 콘택 구조
US7259080B2 (en) Glass-type planar substrate, use thereof, and method for the production thereof
JP5243962B2 (ja) カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法
TWI797492B (zh) 用於接合晶片之方法及裝置
RU2536076C2 (ru) Способ соединения, герметичная конструкция, изготовленная данным способом, и система герметичных конструкций
EP2260508A1 (fr) Auto-assemblage de puces sur un substrat
KR20080017372A (ko) 칩간 접속부
KR20120046793A (ko) 칩 커넥터
JP2004523124A (ja) ガラス系材料からなるフラット基板を構造化する方法
KR20140017445A (ko) 열압착 본딩을 위한 본딩 패드의 제조 방법 및 본딩 패드
KR101191523B1 (ko) 칩 커넥터
JP5763169B2 (ja) 二面上にチップを備えたウェハを製造するための方法
TW202213442A (zh) 接合與去接合兩基板之方法
WO2017029082A1 (en) Method for manufacturing a semiconductor device and the corresponding device
US20100308475A1 (en) Composite of at least two semiconductor substrates and a production method
US11087970B2 (en) Bonded wafer, a method of manufacturing the same, and a method of forming through hole
JP5272552B2 (ja) マイクロチップの製造方法
TWI307128B (ko)
WO2017101745A1 (zh) 用于电器件的壳体和用于制造用于电器件的壳体的方法
TW200531923A (en) Micro device bonding method
FIG US. Patent May 27, 2014

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant