JP5515811B2 - 半導体装置の製造方法及び回路部材接続用接着シート - Google Patents

半導体装置の製造方法及び回路部材接続用接着シート Download PDF

Info

Publication number
JP5515811B2
JP5515811B2 JP2010024428A JP2010024428A JP5515811B2 JP 5515811 B2 JP5515811 B2 JP 5515811B2 JP 2010024428 A JP2010024428 A JP 2010024428A JP 2010024428 A JP2010024428 A JP 2010024428A JP 5515811 B2 JP5515811 B2 JP 5515811B2
Authority
JP
Japan
Prior art keywords
adhesive
adhesive layer
sheet
plastic sheet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010024428A
Other languages
English (en)
Other versions
JP2011165761A (ja
Inventor
恵介 大久保
朗 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2010024428A priority Critical patent/JP5515811B2/ja
Publication of JP2011165761A publication Critical patent/JP2011165761A/ja
Application granted granted Critical
Publication of JP5515811B2 publication Critical patent/JP5515811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法及び回路部材接続用接着シートに関する。
最近の半導体デバイスの高機能化、軽薄短小化に伴い、半導体素子をフェイスダウン構造で配線回路基板に搭載するフリップチップ実装が行われている。
フリップチップ実装においては、半導体素子を保護するために半導体素子と配線回路基板の間隙に樹脂封止がなされる。一般のフリップチップ実装では、半導体ウェハ上にパターンを作製し、バンプを形成した後、半導体ウェハを所定の厚さまで研削後、個々の半導体素子に切断する。そして、得られた半導体素子を配線回路基板に搭載するときに樹脂封止が行われる。
しかし、薄く研削された半導体ウェハは外力に対して強度が低いという欠点があった。そこで、その改善策として、あらかじめ突起電極付半導体ウェハを樹脂封止した後、半導体ウェハの裏面を研削することにより、研削後の半導体ウェハの強度不足を補う方法が提案されている(例えば、下記特許文献1を参照)。
他方で、突起電極付半導体ウェハにフィルム状の接着剤をラミネートして樹脂封止すると、突起電極部付近でボイドが発生して接続信頼性を大きく低下させるという問題がある。下記特許文献2には、突起電極部への樹脂埋込性を改善する目的で、熱硬化性樹脂層の支持基材を小さい引張り弾性率を有する層と大きい引張り弾性率を有する層との二層構造にした積層シートが提案されている。
特開2001−144123号公報 特許第4170839号公報
しかし、上記特許文献2に記載の積層シートは、二層構造の基材を作製するのに手間やコストがかかるうえ、基材同士の密着性不足などによりバックグラインド性に問題を有している。また、基材と熱硬化性樹脂層とが強固に貼りついて基材を剥離しにくいという問題もある。
従来、ACF工法と呼ばれる物理的接触によってフリップチップ実装を行っていたが、最近では、接触抵抗の低減及び接続信頼性の向上に有利なことからはんだバンプ工法による実装が増えてきている。近時、半導体デバイスの軽薄短小化が更に進行しており、半導体素子に設けられるバンプやはんだボールのサイズも極小化している。このような半導体素子の場合、樹脂封止が更に困難となるうえ、ボイドがあるとはんだボールに応力がかかり易くなるため、接続信頼性が低下しやすい。
本発明は、上記事情に鑑みてなされたものであり、半導体素子を配線回路基板にフリップチップ実装する場合であっても、半導体素子の薄厚化を図ることができるとともに、配線回路基板及び半導体素子間を良好に樹脂封止することができて接続信頼性に優れた半導体装置を得ることができる半導体装置の製造方法及びそれに用いられる回路部材接続用接着シートを提供することを目的とする。
上記課題を解決するために本発明は、バンプと該バンプ上に設けられたはんだボールとからなる突起電極を有する半導体ウェハの突起電極が形成されている面上に、粘接着剤層及び弾性率が450MPa以下であるプラスチックシートをこの順に備える接着シートを、粘接着剤層が突起電極を埋めるように貼り付ける工程と、接着シートが貼り付けられた半導体ウェハの突起電極が形成されている側とは反対側の面を研磨して半導体ウェハを薄厚化する工程と、薄厚化した半導体ウェハ及び粘接着剤層を切断して粘接着剤付き半導体素子を得る工程と、配線回路基板上に粘接着剤付き半導体素子を熱圧着して、配線回路基板と半導体素子とがはんだボールを介して電気的に接続され、配線回路基板と半導体素子との間が粘接着剤により封止された構造を有する半導体装置を得る工程と、を備える半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法によれば、突起電極が形成されている半導体ウェハに、粘接着剤層及び特定の弾性率を有するプラスチックシートを備える上記接着シートをラミネートすることにより、突起電極付近が粘接着剤によって十分埋め込まれ、且つ、はんだボールの先端が粘接着剤から露出した状態或いは配線回路基板と半導体素子との接続時に粘接着剤の影響が十分少ない状態にある粘接着剤付き半導体素子を得ることができる。その結果、配線回路基板及び半導体素子間を良好に電気的に接続できるとともに良好に樹脂封止することができ、接続信頼性に優れた半導体装置を得ることができる。また、本発明の半導体装置の製造方法は、上記接着シートをラミネートすることにより、半導体ウェハを薄厚化するときにはプラスチックシート側を固定することで半導体ウェハを十分保持することができるとともに、半導体ウェハを切断する際には粘接着剤層とプラスチックシートを容易に除去することができるという効果も奏することができる。
本発明の半導体装置の製造方法において、上記粘接着剤層が、重量平均分子量2万以上100万以下の高分子量成分と、熱硬化性樹脂と、硬化促進剤と、光反応性モノマーと、光開始剤と、を含有することが好ましい。この場合、半導体ウェハを薄厚化(バックグラインド)するときに、プラスチックシート側を固定することによって半導体ウェハを十分保持し、その後は、粘接着剤層に紫外線や放射線等の高エネルギー線を照射して粘接着剤層を硬化させて粘着力を低下させ、粘接着剤層からプラスチックシートを容易に剥離することができる。また、上記成分を組み合わせることにより、剥離性と信頼性を有する接着シートを作製することが可能となる。
本発明の半導体装置の製造方法において、プラスチックシートの粘接着剤層側の表面粗さが350nm以下であることが好ましい。このようなプラスチックシートを用いることにより、プラスチックシートの表面粗さが粘接着剤層の表面粗さに影響して突起電極付近にボイドが発生することをより確実に抑制することができる。
また、はんだボールの先端を粘接着剤層から十分に露出させて、より確実な接続を行う観点から、粘接着剤層の厚みが、バンプ及びはんだボールの合計高さよりも小さく、且つ、粘接着剤層及びプラスチックシートの合計厚みが、上記合計高さよりも大きいことが好ましい。
本発明はまた、上記本発明の半導体装置の製造方法における接着シートとして用いられ、弾性率が450MPa以下であるプラスチックシートと、該シート上に設けられた粘接着剤層と、を備える回路部材接続用接着シートを提供する。
本発明の回路部材接続用接着シートによれば、半導体素子を配線回路基板にフリップチップ実装する場合であっても、半導体素子の薄厚化を図ることができるとともに、配線回路基板及び半導体素子間を良好に樹脂封止することができて接続信頼性に優れた半導体装置を効率よく得ることができる。
本発明の回路部材接続用接着シートにおいて、上記粘接着剤層が、重量平均分子量2万以上100万以下の高分子量成分と、熱硬化性樹脂と、硬化促進剤と、光反応性モノマーと、光開始剤と、を含有することが好ましい。この場合、半導体ウェハを薄厚化(バックグラインド)するときに、プラスチックシート側を固定することによって半導体ウェハを十分保持し、その後は、粘接着剤層に紫外線や放射線等の高エネルギー線を照射して粘接着剤層を硬化させて粘着力を低下させ、粘接着剤層からプラスチックシートを容易に剥離することができる。また、上記成分を組み合わせることにより、剥離性と信頼性を有する接着シートを作製することが可能となる。
本発明の回路部材接続用接着シートにおいて、上記プラスチックシートの粘接着剤層側の表面粗さが、350nm以下であることが好ましい。この場合、プラスチックシートの表面粗さが粘接着剤層の表面粗さに影響して突起電極付近にボイドが発生することをより確実に抑制することができる。
本発明によれば、半導体素子を配線回路基板にフリップチップ実装する場合であっても、半導体素子の薄厚化を図ることができるとともに、配線回路基板及び半導体素子間を良好に樹脂封止することができて接続信頼性に優れた半導体装置を得ることができる半導体装置の製造方法及びそれに用いられる回路部材接続用接着シートを提供することできる。
図1は、本発明の半導体装置の製造方法で好適に用いられる回路部材接続用接着シートの一実施形態を示す模式断面図である。 図2の(a)は、本発明で用いられる半導体ウェハの一実施形態を示す模式断面図であり、図2の(b)は、本発明に係る半導体装置の製造方法における一工程を説明するための模式断面図である。 図3は、本発明に係る半導体装置の製造方法における一工程を説明するための模式断面図である。 図4の(a)及び(b)は、本発明に係る半導体装置の製造方法における一工程を説明するための模式断面図である。 図5は、本発明に係る半導体装置の製造方法によって得られる半導体装置の一実施形態を示す模式断面図である。 図6は、本発明に係るプラスチックシートの弾性率について説明するためのシートの伸びと応力との関係を示す図である。
以下、本発明の好適な実施形態について図面を用いてさらに詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明は省略する。
図1の(a)は、本発明の半導体装置の製造方法で好適に用いられる回路部材接続用接着シートの一実施形態を示す模式断面図である。まず、この接着シートについて説明する。
図1に示される回路部材接続用接着シート10は、第1のプラスチックシート1、粘接着剤層2、及び第2のプラスチックシート3がこの順に積層された構造を有するものである。そして、接着シート10においては、第1のプラスチックシート1の弾性率が450MPa以下である。
なお、本明細書において、第1のプラスチックシートの弾性率とは、1cm×5cmのシートを測定用試料とし、この試料の両側1cmずつを固定し、(株)オリエンテック製のテンシロンを用いて測定温度:25℃、測定速度:100mm/分の条件で引っ張り強度測定を行い、横軸:伸び(%)、縦軸:応力(MPa)の関係を求め、測定用試料を1mm伸ばしたとき(3.3%)の点AからX軸方向にのびる法線の延長と、初期の傾きが最も大きい接線との交点に対応する応力B(MPa)を意味する(図6を参照)。
また、粘接着剤とは、粘着剤及び接着剤の両方の機能を発現できるものをいい、具体的には粘着剤としての機能であるバックグラインド後の剥離性と、接着剤としての機能である接着性及び接続信頼性との両方の機能を発現できるものを意味する。
第1のプラスチックシート1としては、例えば、酢酸ビニルやポリオレフィンフィルムなどのプラスチックフィルムが挙げられる。中でも、伸びの特性を考慮してポリエチレンフィルムが最も好ましい。また、第1のプラスチックシート1は、上記の材料から選ばれる2種以上が混合されたもの、又は、上記のフィルムが複層化されたものでもよい。
第1のプラスチックシート1は、光透過性が高いことが好ましく、具体的には、500〜800nmの波長域における最小光透過率が10%以上であることが好ましい。粘接着剤層2が光硬化性樹脂組成物からなる場合、後述する半導体ウェハの薄厚化(バックグラインド工程)後に第1のプラスチックシート1側から光照射することにより、粘接着剤層2から第1のプラスチックシート1を容易に剥離することができる。
第1のプラスチックシート1の厚みは、バックグラインド工程で半導体ウェハを十分保持するため、さらには、半導体ウェハの突起電極を粘接着剤層2に埋め込むときにボイドの発生を十分抑制するために、50〜300μmが好ましく、60〜200μmがより好ましく、70〜150μmが更により好ましく、80〜150μmがもっとも好ましい。第1のプラスチックシート1の厚みが50μm未満であると、突起電極付近にボイドが発生しやすくなり、300μmを超えると経済的でなくなるため好ましくない。
第1のプラスチックシート1の弾性率は、半導体ウェハの突起電極を粘接着剤層2に良好に埋め込む観点から、100〜400MPaであることが好ましい。
また、接着シート10において、第1のプラスチックシート1の粘接着剤層2側の面の表面粗さが、350nm以下であることが好ましく、300nm以下であることがより好ましい。ここで、シートの表面粗さは、菱化システム社製の三次元非接触表面形状計測システムMM3500を用いて測定することができる。第1のプラスチックシート1が上記の表面粗さを有することにより、半導体ウェハの突起電極を粘接着剤層2に埋め込むときにボイドの発生をより確実に防止することができる。
第2のプラスチックシート3としては、耐熱性及び耐溶剤性を有する重合体フィルムを用いることができる。例えば、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルムなどのプラスチックフィルムが挙げられる。また、第2のプラスチックシートは、上記の材料から選ばれる2種以上が混合されたもの、又は、上記のフィルムが複層化されたものでもよい。より具体的には、帝人デュポンフィルム株式会社製の「A−31」等のポリエチレンテレフタレートフィルムなどの市販品を使用することができる。
第2のプラスチックシート3の厚みは、10〜100μmであることが好ましく、30〜75μmであることがより好ましく、35〜50μmであることが更により好ましい。第2のプラスチックシートの厚みが10μm未満であると、第2のプラスチックシート上に塗工によって粘接着剤層2を形成する場合、シートが破れやすくなる傾向があり、100μmを超えると廉価性に劣る傾向がある。
本実施形態においては、半導体ウェハを薄厚化(バックグラインド)するときに、第1のプラスチックシート側を固定することによって半導体ウェハを十分保持し、その後は第1のプラスチックシートを容易に剥離することができる。
粘接着剤層2としては、例えば、ベース樹脂として、アクリルゴム、ポリイミド樹脂、フェノキシ樹脂などのフィルム形成性のある樹脂と、熱硬化性樹脂として、エポキシ樹脂、ビスマレイミド樹脂、トリアジン樹脂、フェノール樹脂等の熱により硬化する熱硬化性樹脂とを含むものが挙げられる。更に、バックグラインドフィルムとしての機能(バックグラインド後のプラスチックフィルムの剥離性)を併せ持たせるために、光反応性モノマーと光開始剤とを含むことが好ましい。光反応性モノマーとしては、例えば「A−DPH」(新中村化学工業(株)製商品名)等が挙げられる。光反応性モノマーは、リフロー性の観点から、紫外線や放射線等の高エネルギー線の照射による硬化後に、耐熱性を有する樹脂を選定するのが好ましい。このような光反応性樹脂としては、例えば、「A−DPH」、「A−9300」(新中村化学工業(株)製商品名)等が挙げられる。また、粘接着剤層2は、熱硬化性樹脂と反応する硬化促進剤を更に含んでもよい。硬化促進剤としては、マイクロカプセル型潜在性硬化促進剤を用いることができる。
本実施形態においては、粘接着剤層2が、重量平均分子量2万以上100万以下の高分子量成分と、熱硬化性樹脂と、硬化促進剤と、光反応性モノマーと、光開始剤と、を含有することが好ましい。高分子量成分としては、例えば、アクリルゴム、ポリイミド樹脂、フェノキシ樹脂などのフィルム形成性のある樹脂が挙げられる。
なお、本明細書において、重量平均分子量とは、ゲルパーミュエーションクロマトグラフィーで測定し、標準ポリスチレン検量線を用いて換算した値を示す。
高分子量成分としては、接着性向上の点で、グリシジル基、アクリロイル基、メタクリロイル基、カルボキシル基、水酸基、エピスルフィド基などの官能基を有するものが好ましい。このような高分子量成分としては、例えば、(メタ)アクリルエステル共重合体、アクリルゴムなどが挙げられる。特に、アクリルゴムがより好ましい。アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレート及びアクリロニトリルなどとの共重合体や、エチルアクリレート及びアクリロニトリルなどとの共重合体などからなるゴムである。共重合体モノマーとしては、例えば、ブチルアクリレート、エチルアクリレートアクリル酸メチル、アクリル酸エチル、メタクリル酸メチル、メタクリル酸エチル、アクリロニトリル等を挙げることができる。また、架橋性の点で、グリシジル基を有する高分子量成分が好ましい。具体的には、グリシジルアクリレート又はグリシジルメタクリレートを含む原料モノマーを重合させて得られる重量平均分子量が10万以上であるグリシジル基含有(メタ)アクリル共重合体を挙げることができる。なお、本明細書において、グリシジル基含有(メタ)アクリル共重合体とは、グリシジル基含有アクリル共重合体とグリシジル基含有メタクリル共重合体の両方を示す語句である。
重量平均分子量が10万以上であるグリシジル基含有(メタ)アクリル共重合体は、上記共重合モノマーと、グリシジルアクリレートやグリシジルメタクリレートなどとから適宜モノマーを選択して製造したものを用いることができる。また、市販品(例えば、ナガセケムテックス(株)製「HTR−860P−3」等)を用いることもできる。
アクリルゴムは、官能基の含有量を適宜変更することにより架橋密度を調整することができる。高分子量成分が複数のモノマーの共重合体である場合は、原料として使用する官能基含有モノマーが、共重合体の0.5〜6.0質量%程度含まれることが好ましい。グリシジル基含有(メタ)アクリル共重合体の場合、グリシジルアクリレートやグリシジルメタクリレート等のグリシジル基を有する反復単位を好ましくは0.5〜6.0質量%、より好ましくは0.5〜5.0質量%、さらにより好ましくは0.8〜5.0質量%含有するグリシジル基含有(メタ)アクリル共重合体が用いられる。グリシジル基を有する反復単位の量が上記範囲にあると、グリシジル基の緩やかな架橋が起こるため、接着力を確保しつつゲル化を防止することが容易となる。
フェノキシ樹脂としては、例えば、2官能フェノール類とエピクロルヒドリンを高分子量まで反応させるか、又は2官能エポキシ樹脂と2官能フェノール類を重付加させることにより得られる樹脂が挙げられる。より具体的には、フェノキシ樹脂は、例えば2官能フェノール類とエピクロルヒドリンとをアルカリ金属水酸化物等の触媒の存在下、非反応性溶媒中40〜120℃の温度で反応させることにより得ることができる。また、フェノキシ樹脂は、2官能エポキシ樹脂と2官能フェノール類とをアルカリ金属化合物、有機リン系化合物、環状アミン系化合物等の触媒存在下、沸点が120℃以上のアミド系、エーテル系、ケトン系、ラクトン系、アルコール系等の有機溶剤中で、反応固形分が50重量部以下の条件で50〜200℃に加熱して重付加反応させて得ることができる。2官能エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、ビスフェノールS型エポキシ樹脂等が挙げられる。2官能フェノール類は、2個のフェノール性水酸基を持つものであり、このような2官能フェノール類としては、例えばビスフェノールA、ビスフェノールF、ビスフェノールAD、ビスフェノールS等のビスフェノール類等が挙げられる。フェノキシ樹脂は、1種を単独でまたは2種以上を組み合わせて用いてもよい。
熱硬化性樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等の、各種多官能エポキシ樹脂などを使用することができる。これらは1種を単独で又は2種以上の混合体として使用することができる。より具体的には、例えば、ジャパンエポキシレジン(株)製商品名「1032−H60」等が挙げられる。これらは単独で又は2種類以上を組み合わせて使用することができる。
さらに、エポキシ樹脂の耐熱性を向上させる目的で、フェノール樹脂を使用することができる。より具体的には、例えば、大日本インキ化学工業(株)製、商品名:フェノライトLF4871、フェノライトVH4170、日本化薬(株)製、商品名:「DPN−M」等が挙げられ、これらは単独で又は2種類以上を組み合わせて使用することができる。
光反応性モノマーとしては、放射線の照射により架橋し得る化合物が挙げられる。具体例としては、例えば、ジペンタエリスリトールペンタアクリレート、イソシアヌル酸EO変性トリアクリレート、ジトリメチロールプロパンテトラアクリレートなどのアクリレートが挙げられる。これらの化合物は、単独で又は2種類以上を組み合わせて使用することができる。より具体的には、例えば、新中村工業化学株式会社製:A−DPH、A−9300、日立化成工業株式会社製:FA−512AS、FA−513AS等の市販品を用いることができる。
光開始剤としては、例えば、1−ヒドロキシ−シクロヘキシルフェニルケトン、ビス(2,4,6−トリメチルベンゾイル)−フェニルフォスフィンオキサイドが挙げられる。また、チバスペシャリティーケミカルズ社製Irg−184、Irg−819等の市販品を用いることができる。
マイクロカプセル型潜在性硬化促進剤としては、硬化促進剤からなる核が、ポリウレタン、ポリスチレン、ゼラチン及びポリイソシアネート等の高分子物質、ケイ酸カルシウム、ゼオライトなどの無機物、或いはニッケルや銅などの金属薄膜などの被膜により実質的に覆われているものが挙げられる。カプセルに内包される硬化促進剤としては、例えば、イミダゾール、テトラフェニルホスホニウムテトラフェニルボラートなどが挙げられる。これらのうち、保存安定性、速硬化性の点で、イミダゾールが好ましい。
マイクロカプセルの平均粒径は、フィルム形成性の観点から、10μm以下が好ましく、5μm以下がより好ましい。また、粒径の下限値は、保存安定性の観点から、2μm以上であることが好ましい。
粘接着剤層2には、その流動性を制御し、弾性率を向上させる観点から、光透過率が十分維持できる程度にフィラーを加えてもよい。フィラーとしては、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ほう酸アルミウイスカ、窒化ほう素、結晶性シリカ、非晶性シリカ、ムライト、コージェライト等の複合酸化物、モンモリロナイト、スメクタイトが挙げられる。フィラーの形状は特に制限されるものではない。上記のフィラーは、単独で又は二種類以上を組み合わせて使用することができる。
粘接着剤層2には、半導体ウェハとの接着強度を上げるために、カップリング剤を更に含んでもよい。カップリング剤としては、例えば、γ−メタクリロキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、γ−メルカプトプロピルトリエトキシシラン、3−アミノプロピルメチルジエトキシシラン、3−ウレイドプロピルトリエトキシシラン、3−ウレイドプロピルトリメトキシシランが挙げられる。これらは、単独で又は2種類以上を組み合わせて使用することができる。また、日本ユニカー株式会社製A−189、A−1160などの市販品を用いることもできる。
粘接着剤層2には、銅とハンダの接続性を向上させる観点から、銅やハンダの酸化膜を除去できる可能性のある、カルボン酸を有する化合物などを添加してもよい。カルボン酸を有する化合物としては、例えば、アジピン酸やジフェノール酸などが挙げられる。
粘接着剤層2には、イオン性不純物を吸着し、吸湿時の絶縁信頼性をよくする観点から、イオン捕捉剤を含有させることができる。イオン捕捉剤としては、例えば、トリアジンチオール化合物、ビスフェノール系還元剤等の、銅がイオン化して溶け出すのを防止するため銅害防止剤として知られる化合物や、ジルコニウム系、アンチモンビスマス系マグネシウムアルミニウム化合物等の無機イオン吸着剤が挙げられる。
粘接着剤層2が、上述したように、重量平均分子量2万以上100万以下の高分子量成分と、熱硬化性樹脂と、硬化促進剤と、光反応性モノマーと、光開始剤とを含むものである場合、各成分の配合量は、高分子量成分が粘接着剤層全量に対して10〜70質量%であり、高分子量成分100質量部に対して、熱硬化性樹脂が50〜600質量部、硬化促進剤が1〜30質量部、光反応性モノマーが10〜100質量部、光開始剤が1〜10質量部であることが好ましい。なお、熱硬化性樹脂にフェノール樹脂を入れる場合の含有量は、吸湿時の耐電食性を付与する観点から、熱硬化性樹脂のエポキシ基に対するフェノール性水酸基の当量比が0.5〜1.5となることが好ましく、0.8〜1.2となることがより好ましい。
粘接着剤層2の厚さは、5〜200μmが好ましく、5〜150μmがより好ましく、5〜100μmが更により好ましく、10〜50μmが特に好ましい。粘接着剤層2の厚さが5μmよりも小さいと、半導体ウェハとの十分な接着力を確保するのが困難となったり、回路基板の凸電極を埋められにくくなる傾向にある。一方、粘接着剤層2の厚さが200μmよりも大きいと、不経済であるだけでなく、半導体ウェハに設けられるバンプ及びはんだボールの高さによっては、はんだボールの先端を十分露出させることが困難となり、半導体装置の小型化の要求に応えられなくなる傾向にある。
本実施形態においては、半導体ウェハを薄厚化(バックグラインド)するときに、第1のプラスチックシート側を固定することによって半導体ウェハを十分保持し、その後は第1のプラスチックシートを容易に剥離するために、粘接着剤層2が紫外線や放射線等の高エネルギー線や熱によって硬化する(すなわち、粘着力を低下させることができる)ものであることがさらに好ましい。このような粘接着剤層としては、例えば、上述したアクリルゴムが配合され、そこにジペンタエリスリトールヘキサアクリレート等の光反応性モノマーと1−ヒドロキシ−シクロヘキシルフェニルケトン等の光開始剤が更に添加されたものなどが挙げられる。
粘接着剤層2は、上記の成分を含有するワニスを調製し、このワニスを例えば第1のプラスチックシート、第2のプラスチックシート或いはその他の支持基材上に塗布することにより形成することができる。ワニス化するための溶剤は、有機溶媒であれば特に限定されないが、フィルムを作製するときの揮発性など考慮して沸点を基準に決めることができる。例えば、メタノール、エタノール、2−メトキシエタノール、2−エトキシエタノール、2−ブトキシエタノール、メチルエチルケトン、アセトン、メチルイソブチルケトン、トルエン、キシレン等の比較的低沸点の溶媒は、フィルム作製時にフィルムの硬化が進まない点で好ましい。これらの溶媒は、単独で又は2種類以上を組み合わせて使用することができる。
上記ワニスを第1のプラスチックシート、第2のプラスチックシート或いはその他の支持基材上に塗布する方法としては、ナイフコート法、ロールコート法、スプレーコート法、グラビアコート法、バーコート法、カーテンコート法等、一般に周知の方法が挙げられる。
ワニスの塗膜から溶剤を除去するときの温度条件は、70〜150℃程度が好ましい。
次に、上記の回路部材接続用接着シートを用いた半導体装置の製造方法について説明する。
図2の(a)は、本発明で用いられる半導体ウェハの一実施形態を示す模式断面図であり、図2の(b)は、本発明に係る半導体装置の製造方法における一工程を説明するための模式断面図である。
本実施形態で用いられる半導体ウェハは、半導体ウェハ20の一方面上に、バンプ22と、バンプ22上に設けられたはんだボール24とからなる突起電極を備える。
半導体ウェハ20としては、表面が酸化膜処理された6インチウェハや8インチウェハが挙げられる。バンプ22としては、特に限定されないが、銅、銀、金などで構成されるものが挙げられる。はんだボール24としては、鉛含有のはんだや鉛フリーはんだ等の従来公知のはんだ材料から構成されるものが挙げられる。
薄厚化する前の半導体ウェハ20の厚みは、250〜800μmの範囲とすることができる。通常、切り出された半導体ウェハは、6〜12インチのサイズでは625〜775μmの厚みを有する。
バンプ22の高さは、半導体小型化の観点から、5〜50μmが好ましい。はんだボール24の高さは、半導体小型化の観点から、2〜30μmが好ましい。
本実施形態に係る半導体装置の製造方法においては、回路部材接続用接着シート10から第2のプラスチックシートを剥離して、上記の半導体ウェハ20の突起電極が形成されている面上に、粘接着剤層2及び第1のプラスチックシート1をこの順に配置し、はんだボール24の先端が粘接着剤層2を貫通するように半導体ウェハ20とプラスチックシート1とに圧力を加える(図2の(b)を参照)。なお、はんだボールの先端が粘接着剤層を貫通することが最も望ましいが、数ミクロン程度の粘接着剤層がはんだボールの先端に残っていても、配線回路基板と半導体素子とがはんだボールを介して電気的に接続されるときの接続性に影響が無い程度であれば、なんら問題ない。
ラミネートの条件としては、ラミネート温度:50℃〜100℃、線圧:0.5〜3.0kgf/cm、送り速度:0.2〜2.0m/分が好ましい。
次に、図3に示すように、半導体ウェハ20の突起電極が形成されている側とは反対側の面を研磨して半導体ウェハ20を薄厚化する工程(バックグラインド工程)が行われる。
研磨は、バックグラインダーを用いて行うことができる。また、この工程では、半導体ウェハ20を厚さ10〜150μmにまで薄厚化することが好ましい。薄厚化された半導体ウェハ20の厚さが10μm未満であると、半導体ウェハの破損が生じやすく、他方、150μmを超えると、半導体装置の小型化の要求に応えることが困難となる。
その後、図4の(a)に示すように、薄厚化された半導体ウェハ20の研磨面側をダイシングシート6に貼り付け、ダイシング装置を用いて、半導体ウェハ20及び粘接着剤層2を切断し、個片化された半導体素子20aと切断された粘接着剤層2aとからなる粘接着剤付き半導体素子を得る(図4の(b))。第1のプラスチックシート1は、ダイシング前に粘接着剤層2から剥離される。
こうして得られる粘接着剤付き半導体素子は、回路部材接続用接着シート10を用いて作製されることにより、突起電極付近が粘接着剤によって十分埋め込まれ、且つ、はんだボールの先端が粘接着剤から十分露出するものにすることができる。
ダイシング工程の終了後、ピックアップ装置を用いて粘接着剤付き半導体素子をピックアップし、これを配線回路基板上に熱圧着する。熱圧着の条件としては、温度:150℃〜280℃、圧力:0.1MPa〜2.0MPa、時間:1秒〜30秒が好ましい。
このようにして、図5に示される、配線回路基板7の電極26と半導体素子20aのバンプ22とがはんだボール24を介して電気的に接続され、配線回路基板7と半導体素子20aとの間が粘接着剤2bにより封止された構造を有する半導体装置100が得られる。
本実施形態に係る半導体装置の製造方法において、はんだボールの先端を粘接着剤層から十分に露出させて、より確実な接続を行う観点から、粘接着剤層2の厚みが、バンプ22及びはんだボール24の合計高さよりも小さく、且つ、粘接着剤層2及び第1のプラスチックシート1の合計厚みが、上記合計高さよりも大きいことが好ましい。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
以下に実施例を挙げて説明するが、本発明はこれらに限定されるものではない。
<回路部材接続用接着シートの作製>
(作製例1)
まず、シクロヘキサノンに、「HTR−860P−3」(ナガセケムテックス(株)製商品名、グリシジル基含有アクリルゴム、重量平均分子量80万、Tg−7℃)100質量部、「1032−H60」(ジャパンエポキシレジン(株)製商品名、高純度特殊多官能エポキシ樹脂、エポキシ当量169)160質量部、「DPN−M」(日本化薬(株)製商品名、ジシクロペンタジエン型フェノール樹脂、エポキシ当量175)140質量部、「A−DPH」(新中村化学工業(株)製商品名、ジペンタエリスリトールヘキサアクリレート)30質量部、硬化促進剤としてイミダゾール化合物「2PZ−CN」(四国化成(株)製商品名)3質量部、光開始剤として「Irg−184」(チバスペシャリティーケミカルズ(株)製商品名)1.5質量部を加えて攪拌混合し、更に真空脱気することにより、粘接着剤ワニスを得た。
次に、上記で得られた粘接着剤ワニスを、表面離型処理ポリエチレンテレフタレート(帝人デュポンフィルム株式会社製、テイジンテトロンフィルム:A−31、厚さ50μm)上に乾燥後の厚みが30μmとなるように塗布し、100℃で30分間加熱乾燥して粘接着剤層を形成した。次いで、粘接着剤層上に、厚さ100μmの光透過性を有するプラスチックシート(ロンシール社製、軟質ポリオレフィンフィルム、商品名「POF−120A」)をラミネートすることにより、表面離型処理ポリエチレンテレフタレート(第2のプラスチックシート)/粘接着剤層/軟質ポリオレフィンフィルム(第1のプラスチックシート)がこの順で積層されてなる回路部材接続用接着シートを得た。
(作製例2)
作製例1における軟質ポリオレフィンフィルムに代えて、光透過性を有する厚さ100μmのプラスチックシート(ロンシール社製、軟質ポリオレフィンフィルム:POF−230A)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例3)
作製例1における軟質ポリオレフィンフィルムに代えて、光透過性を有する厚さ100μmのプラスチックシート(サーモ(株)製、低密度ポリエチレン/酢酸ビニル/低密度ポリエチレン三層フィルム:FHF−100)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例4)
作製例1における軟質ポリオレフィンフィルムに代えて、厚さ100μmのプラスチックシート(ニチアス株式会社製、ナフロンテープ:TOMBO No.9001)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例5)
作製例1における軟質ポリオレフィンフィルムに代えて、表面粗さを変更したプラスチックシート(ロンシール社製、軟質ポリオレフィンフィルム:POF−120A)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例6)
作製例1における粘接着剤層の厚みを100μmに変更した以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例7)
作製例1における軟質ポリオレフィンフィルムに代えて、光透過性を有する厚さ80μmのプラスチックシート(帝人デュポンフィルム(株)製、ポリエチレンテレフタレートテイジンテトロンフィルム:G2)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例8)
作製例1における軟質ポリオレフィンフィルムに代えて、光透過性を有する厚さ75μmのプラスチックシート(タマポリ(株)製、オレフィン系フィルム:OPP)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例9)
作製例1における軟質ポリオレフィンフィルムに代えて、光透過性を有する厚さ100μmのプラスチックシート(三井化学社製、TPX系フィルム:X−22)を用いた以外は作製例1と同様にして、回路部材接続用接着シートを得た。
(作製例10)
まず、高分子量成分としてフェノキシ樹脂「FX293」(東都化成株式会社製、製品名)100質量部、熱硬化性樹脂のエポキシ樹脂として「1032H60」(ジャパンエポキシレジン株式会社製、製品名)80質量部及び「YL−980」(ジャパンエポキシレジン株式会社製、製品名)60質量部、光硬化性樹脂として「A−DPH」(新中村工業化学株式会社製、製品名)80質量部、光開始剤として「Irg−184」(チバスペシャリティーケミカルズ(株)製、製品名)4.0質量部、マイクロカプセル型硬化促進剤として「HX−3941HP」(旭化成ケミカルズ株式会社製、製品名)160質量部入れ、トルエンと酢酸エチルの混合溶媒中に溶解して接着剤組成物のワニスを得た。
得られたワニスを計量した後、ここに、フィラーとしてシリカ粒子「SE2050」(株式会社アドマテックス社製、製品名、平均粒径0.5um)を、ワニス中の「FX293」100質量部に対して400質量部の割合で加え、撹拌し分散した。得られた分散物を、支持基材としてのセパレータフィルム(PETフィルム、厚み38μm)上にロールコータを用いて塗布した後、70℃のオーブンで10分間乾燥させた。こうして、支持基材上に厚み30μmの接着剤層が形成され、次いで、粘接着剤層上に、厚さ100μmの光透過性を有するプラスチックシート(ロンシール社製、軟質ポリオレフィンフィルム、商品名「POF−120A」)を加熱しながら(40〜80℃)でラミネートすることにより、表面離型処理ポリエチレンテレフタレート(第2のプラスチックシート)/粘接着剤層/軟質ポリオレフィンフィルム(第1のプラスチックシート)がこの順で積層されてなる回路部材接続用接着シートを得た。
上記の作製例で用いられた各プラスチックシートについて、下記の方法にしたがって弾性率及び表面粗さを測定した。結果を表1及び2に示す。
(1)弾性率の測定
1cm×5cmのシートを測定用試料とし、この試料の両側1cmずつを固定し、(株)オリエンテック製のテンシロンを用いて測定温度:25℃、測定速度:100mm/分の条件で引っ張り強度測定を行い、横軸:伸び(%)、縦軸:応力(MPa)の関係を求め、測定用試料を1mm伸ばしたとき(3.3%)の点AからX軸方向にのびる法線の延長と、初期の傾きが最も大きい接線との交点に対応する応力B(MPa)を、プラスチックシートの弾性率とした(図6を参照)。
(2)表面粗さ(Ra)の測定
測定用のシートをスライドガラス上に水を介して接触させ、菱化システム社製の三次元非接触表面形状計測システムMM3500を用いて、カットオフ値4μmの条件でシート表面の10箇所(任意の約300μm×300μmの範囲)を各1回づつ測定し、測定後の画像データに2次の面補正をかけた後、Raの平均値を求め、これをプラスチックシートの表面粗さとした。
<突起電極の埋込性の評価>
(実施例1〜7)
上記作製例1〜6、10で得られた回路部材接続用接着シートをそれぞれ、下記仕様のウェハ1に、ラミネーターを用いて80℃、線圧1.0kgf/cm、送り速度0.5m/分で貼りつけた。
ウェハ1:半導体ウェハ(8インチ:直径150mm、厚さ150μm)上に、高さ25μmの銅バンプが形成され、この銅バンプ上に高さ15μmのはんだボールが載せられたもの。
その後、突起電極周辺のボイドの有無、及びはんだボール先端が粘接着剤層を突き抜けているか否かを目視および顕微鏡にて確認した。結果を下記の記号により表1に示す。
○:ボイドは見られず、はんだボールの先端が粘接着剤層を突き抜けている。
△1:ボイドはわずかに見られたが、はんだボールの先端が粘接着剤層を突き抜けている。
△2:ボイドは見られないが、はんだボールの先端が粘接着剤層を突き抜けていない。
×:ボイドが見られ、はんだボールの先端が粘接着剤層を突き抜けていない。
(実施例8)
上記作製例1で得られた回路部材接続用接着シートを、下記仕様のウェハ2に、ラミネーターを用いて80℃、線圧1.0kgf/cm、送り速度0.5m/分で貼りつけた。
ウェハ2:半導体ウェハ(8インチ:直径150mm、厚さ150μm)上に、高さ35μmの銅バンプが形成され、この銅バンプ上に高さ15μmのはんだボールが載せられたもの。
その後、上記と同様にしてボイドの有無及びはんだボールの突き抜けについて確認した。結果を表1に示す。
(比較例1〜3)
上記作製例7〜9で得られた回路部材接続用接着シートをそれぞれ、上記仕様のウェハ1に、ラミネーターを用いて80℃、線圧1.0kgf/cm、送り速度0.5m/分で貼りつけた。
その後、上記と同様にしてボイドの有無及びはんだボールの突き抜けについて確認した。結果を表2に示す。
Figure 0005515811

Figure 0005515811

1…第1のプラスチックシート、2…粘接着剤層、3…第2のプラスチックシート、6…ダイシングテープ、7…配線回路基板、10…回路部材接続用接着シート、20…半導体ウェハ、20a…半導体素子、22…バンプ、24…はんだボール、26…電極、100…半導体装置。

Claims (7)

  1. バンプと該バンプ上に設けられたはんだボールとからなる突起電極を有する半導体ウェハの前記突起電極が形成されている面上に、粘接着剤層及び弾性率が450MPa以下であるプラスチックシートをこの順に備える接着シートを、前記粘接着剤層が前記突起電極を埋めるように貼り付ける工程と、
    前記接着シートが貼り付けられた前記半導体ウェハの前記突起電極が形成されている側とは反対側の面を研磨して前記半導体ウェハを薄厚化する工程と、
    前記薄厚化した半導体ウェハ及び前記粘接着剤層を切断して粘接着剤付き半導体素子を得る工程と、
    配線回路基板上に前記粘接着剤付き半導体素子を熱圧着して、前記配線回路基板と前記半導体素子とが前記はんだボールを介して電気的に接続され、前記配線回路基板と前記半導体素子との間が粘接着剤により封止された構造を有する半導体装置を得る工程と、
    を備える、半導体装置の製造方法。
  2. 前記粘接着剤層が、重量平均分子量2万以上100万以下の高分子量成分と、熱硬化性樹脂と、硬化促進剤と、光反応性モノマーと、光開始剤と、を含有する、請求項1に記載の半導体装置の製造方法。
  3. 前記プラスチックシートの前記粘接着剤層側の表面粗さが、350nm以下である、請求項1又は2に記載の半導体装置の製造方法。
  4. 前記粘接着剤層の厚みが、前記バンプ及び前記はんだボールの合計高さよりも小さく、且つ、前記粘接着剤層及び前記プラスチックシートの合計厚みが、前記合計高さよりも大きい、請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. 請求項1に記載の半導体装置の製造方法における前記接着シートとして用いられ、
    弾性率が450MPa以下であるプラスチックシートと、該シート上に設けられた粘接着剤層と、を備える、回路部材接続用接着シート。
  6. 前記粘接着剤層が、重量平均分子量2万以上100万以下の高分子量成分と、熱硬化性樹脂と、硬化促進剤と、光反応性モノマーと、光開始剤と、を含有する、請求項5に記載の回路部材接続用接着シート。
  7. 前記プラスチックシートの前記粘接着剤層側の表面粗さが、350nm以下である、請求項5又は6に記載の回路部材接続用接着シート。
JP2010024428A 2010-02-05 2010-02-05 半導体装置の製造方法及び回路部材接続用接着シート Active JP5515811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010024428A JP5515811B2 (ja) 2010-02-05 2010-02-05 半導体装置の製造方法及び回路部材接続用接着シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024428A JP5515811B2 (ja) 2010-02-05 2010-02-05 半導体装置の製造方法及び回路部材接続用接着シート

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013208151A Division JP5761294B2 (ja) 2013-10-03 2013-10-03 回路部材接続用接着シート及び半導体装置

Publications (2)

Publication Number Publication Date
JP2011165761A JP2011165761A (ja) 2011-08-25
JP5515811B2 true JP5515811B2 (ja) 2014-06-11

Family

ID=44596122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010024428A Active JP5515811B2 (ja) 2010-02-05 2010-02-05 半導体装置の製造方法及び回路部材接続用接着シート

Country Status (1)

Country Link
JP (1) JP5515811B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098334A1 (ja) * 2017-11-17 2019-05-23 リンテック株式会社 第1保護膜付き半導体チップ、第1保護膜付き半導体チップの製造方法、及び半導体チップ・第1保護膜積層体の評価方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073955A (ja) * 2011-09-26 2013-04-22 Hitachi Chemical Co Ltd 回路接続構造体の製造方法
WO2014019598A1 (de) * 2012-07-30 2014-02-06 Erich Thallner Substratverbund, verfahren und vorrichtung zum bonden von substraten
JP5991335B2 (ja) * 2013-03-07 2016-09-14 住友ベークライト株式会社 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
US20170028514A1 (en) * 2014-04-10 2017-02-02 GM Global Technology Operations LLC Systems and Methods for Reinforced Adhesive Bonding
WO2019098326A1 (ja) * 2017-11-17 2019-05-23 リンテック株式会社 第1保護膜付き半導体チップ、第1保護膜付き半導体チップの製造方法、及び半導体チップ・第1保護膜積層体の評価方法
WO2021200786A1 (ja) * 2020-03-30 2021-10-07 リンテック株式会社 粘着シート

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008101183A (ja) * 2006-09-20 2008-05-01 Hitachi Chem Co Ltd 粘接着シート、これを用いて製造される半導体装置及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098334A1 (ja) * 2017-11-17 2019-05-23 リンテック株式会社 第1保護膜付き半導体チップ、第1保護膜付き半導体チップの製造方法、及び半導体チップ・第1保護膜積層体の評価方法
KR20200078529A (ko) 2017-11-17 2020-07-01 린텍 가부시키가이샤 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
JPWO2019098334A1 (ja) * 2017-11-17 2020-11-19 リンテック株式会社 第1保護膜付き半導体チップ、第1保護膜付き半導体チップの製造方法、及び半導体チップ・第1保護膜積層体の評価方法
JP7218297B2 (ja) 2017-11-17 2023-02-06 リンテック株式会社 第1保護膜付き半導体チップ、第1保護膜付き半導体チップの製造方法、及び半導体チップ・第1保護膜積層体の評価方法
KR102616422B1 (ko) * 2017-11-17 2023-12-20 린텍 가부시키가이샤 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법

Also Published As

Publication number Publication date
JP2011165761A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
KR100991940B1 (ko) 점접착 시트
JP5515811B2 (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP4668001B2 (ja) ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP5477144B2 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
JP4766200B2 (ja) 接着剤組成物及び半導体装置の製造方法
JP5089560B2 (ja) 半導体チップ積層体および半導体チップ積層用接着剤組成物
JP5569126B2 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
JP5544766B2 (ja) 半導体加工用接着フィルム積層体
WO2005109479A1 (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP5499516B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2011140617A (ja) アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2013004872A (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP5397243B2 (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP5866851B2 (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP2004095844A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP5754072B2 (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
KR20200112819A (ko) 반도체 장치의 제조 방법, 필름형 접착제 및 접착 시트
JP2015220377A (ja) 粘接着フィルム一体型表面保護テープおよび粘接着フィルム一体型表面保護テープを用いた半導体チップの製造方法
JP5224710B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP5761294B2 (ja) 回路部材接続用接着シート及び半導体装置
JP5406995B2 (ja) 半導体装置の製造方法に用いられる接着剤

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R151 Written notification of patent or utility model registration

Ref document number: 5515811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350