KR102616422B1 - 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법 - Google Patents

제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법 Download PDF

Info

Publication number
KR102616422B1
KR102616422B1 KR1020207013182A KR20207013182A KR102616422B1 KR 102616422 B1 KR102616422 B1 KR 102616422B1 KR 1020207013182 A KR1020207013182 A KR 1020207013182A KR 20207013182 A KR20207013182 A KR 20207013182A KR 102616422 B1 KR102616422 B1 KR 102616422B1
Authority
KR
South Korea
Prior art keywords
protective film
semiconductor chip
bump
resin film
residue
Prior art date
Application number
KR1020207013182A
Other languages
English (en)
Other versions
KR20200078529A (ko
Inventor
케이스케 시노미야
아키노리 사토
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20200078529A publication Critical patent/KR20200078529A/ko
Application granted granted Critical
Publication of KR102616422B1 publication Critical patent/KR102616422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/2209—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using wavelength dispersive spectroscopy [WDS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 실시형태의 제1 보호막이 형성된 반도체 칩은 반도체 칩과, 상기 반도체 칩의 범프를 갖는 면에 형성된 제1 보호막을 구비하고 있으며, 상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법에 의해 분석을 행하여, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정했을 때, S(C)/S(Sn)의 값이 0.32 이하가 된다.

Description

제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
본 발명은 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법에 관한 것이다.
본원은 2017년 11월 17일에 일본에 출원된 특허출원 2017-221985호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래, MPU나 게이트 어레이 등에 사용하는 다핀의 LSI 패키지를 프린트 배선 기판에 실장하는 경우에는, 반도체 칩으로서 그 접속 패드부에 공정 땜납, 고온 땜납, 금 등으로 이루어지는 볼록 형상 전극(이하, 본 명세서에 있어서는 「범프」라고 칭한다)이 형성된 것을 사용하고, 이른바 페이스 다운 방식에 의해, 이들 범프를 칩 탑재용 기판 상의 상대응하는 단자부에 대면, 접촉시켜, 용융/확산 접합하는 플립 칩 실장 방법이 채용되어 왔다.
이 실장 방법에서 사용하는 반도체 칩은 예를 들면, 회로면에 범프가 형성된 반도체 웨이퍼의 회로면(다시 말하면, 범프 형성면)과는 반대측 면을 연삭하거나, 반도체 웨이퍼를 다이싱하여 개편화함으로써 얻어진다. 이러한 반도체 칩을 얻는 과정에 있어서는, 통상, 반도체 웨이퍼의 범프 형성면 및 범프를 보호할 목적으로 경화성 수지 필름을 범프 형성면에 첩부하고, 이 필름을 경화시켜, 범프 형성면에 보호막을 형성한다.
경화성 수지 필름은 통상, 가열에 의해 연화된 상태에서 반도체 웨이퍼의 범프 형성면에 첩부된다. 이와 같이 함으로써, 범프의 꼭대기부를 포함하는 상부는 경화성 수지 필름을 관통하여 경화성 수지 필름으로부터 돌출한다. 한편, 경화성 수지 필름은 반도체 웨이퍼의 범프를 덮도록 하여 범프 사이에 퍼져, 범프 형성면에 밀착함과 함께, 범프의 표면, 특히 범프 형성면의 근방 부위의 표면을 덮어, 범프를 매립한다. 이 후, 경화성 수지 필름은 추가로 경화에 의해 반도체 웨이퍼의 범프 형성면과 범프의 범프 형성면의 근방 부위의 표면을 피복하여, 이들의 영역을 보호하는 보호막이 된다. 또한, 반도체 웨이퍼는 반도체 칩에 개편화되고, 최종적으로, 범프 형성면에 보호막을 구비한 반도체 칩(본 명세서에 있어서는, 「보호막이 형성된 반도체 칩」이라고 칭하는 경우가 있다)이 된다.
이러한 보호막이 형성된 반도체 칩은 기판 상에 탑재되어 반도체 패키지가 되고, 또한 이 반도체 패키지를 사용하여 목적으로 하는 반도체 장치가 구성된다. 반도체 패키지 및 반도체 장치가 정상적으로 기능하기 위해서는, 보호막이 형성된 반도체 칩의 범프와 기판 상의 회로의 전기적 접속이 저해되지 않는 것이 필요하다. 그런데, 경화성 수지 필름이 반도체 웨이퍼의 범프 형성면에 대해 적절히 첩부되지 않으면, 범프의 경화성 수지 필름으로부터의 돌출이 불충분해지거나, 범프의 꼭대기부에 경화성 수지 필름의 일부가 잔존한다. 이와 같이 범프의 꼭대기부에 잔존한 경화성 수지 필름은 다른 영역의 경화성 수지 필름의 경우와 동일하게 경화하여, 보호막과 동일한 조성을 갖는 경화물(본 명세서에 있어서는, 「보호막 잔류물」이라고 칭하는 경우가 있다)이 된다. 그러면, 범프의 꼭대기부는 범프와 기판 상의 회로의 전기적 접속 영역이기 때문에, 보호막 잔류물의 양이 많은 경우에는, 보호막이 형성된 반도체 칩의 범프와 기판 상의 회로의 전기적 접속이 저해된다.
즉, 보호막이 형성된 반도체 칩의 기판 상으로의 탑재 전의 단계에서 보호막이 형성된 반도체 칩의 범프의 꼭대기부에 있어서는, 보호막 잔류물이 존재하지 않거나, 또는 보호막 잔류물의 양이 적은 것이 요구된다.
이와 같이 범프의 꼭대기부에 있어서, 보호막 잔류물의 잔존을 억제할 수 있다고 여겨지는 방법으로는 중량 평균 분자량이 2만∼100만인 고분자량 성분과, 열경화성 수지와, 경화 촉진제와, 광반응성 모노머와, 광개시제를 함유하는 경화성 수지 필름(점접착제층)을 사용하는 방법이 개시되어 있다(특허문헌 1 참조).
일본 특허 제5515811호 공보
통상, 범프의 표면에는 미소한 요철이 다수 존재하고, 범프의 꼭대기부에 보호막 잔류물이 존재하는 경우에는, 범프 표면의 오목부 내에 보호막 잔류물이 침입하고 있을 가능성이 있다. 따라서, 범프의 꼭대기부에 있어서의 보호막 잔류물의 양의 평가는 용이하지 않다.
이에 대해, 특허문헌 1에 기재된 방법에서는 경화성 수지 필름(점접착제층)에서 유래하는 범프의 꼭대기부에 있어서의 잔류물의 유무를, 육안 또는 현미경을 이용한 관찰에 의해 평가하고 있다. 이와 같이, 이 방법에서는 범프의 꼭대기부에 있어서의 보호막 잔류물의 양을 정량하는 등, 보다 고정밀한 평가는 행하고 있지 않고, 범프의 꼭대기부에 있어서의 잔류물의 잔존을 실제로 억제하고 있는지 확실하지 않다는 문제점이 있었다.
본 발명은 범프의 꼭대기부에 있어서 보호막 잔류물의 잔존이 억제되어 있는 보호막이 형성된 반도체 칩과, 상기 보호막이 형성된 반도체 칩의 제조 방법과, 상기 보호막이 형성된 반도체 칩인지의 여부를 고정밀하게 평가할 수 있는 평가 방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 칩과, 상기 반도체 칩의 범프를 갖는 면에 형성된 제1 보호막을 구비하고, 상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법에 의해 분석을 행하여, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정했을 때, S(C)/S(Sn)의 값이 0.32 이하가 되는 제1 보호막이 형성된 반도체 칩을 제공한다.
또한, 본 발명은 상기 제1 보호막이 형성된 반도체 칩의 제조 방법으로서, 반도체 웨이퍼의 범프를 갖는 면에 경화성 수지 필름을 첩부하는 공정과, 첩부 후의 상기 경화성 수지 필름을 경화시킴으로써, 제1 보호막을 형성하는 공정과, 상기 반도체 웨이퍼를 분할함으로써, 반도체 칩을 얻는 공정을 갖고, 상기 경화성 수지 필름을 첩부하는 공정에 있어서, 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록 상기 범프의 꼭대기부를 상기 경화성 수지 필름으로부터 돌출시키거나, 또는 상기 경화성 수지 필름을 첩부하는 공정 후, 추가로 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록 상기 범프 상의 잔류물의 양을 저감하는 공정을 갖는 제1 보호막이 형성된 반도체 칩의 제조 방법을 제공한다.
또한, 본 발명은 반도체 칩과, 상기 반도체 칩의 범프를 갖는 면에 형성된 제1 보호막을 구비한 반도체 칩 제1 보호막 적층체의 평가 방법으로서, 상기 반도체 칩 제1 보호막 적층체 중의 상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법에 의해 분석을 행하고, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정하여, S(C)/S(Sn)의 값이 0.32 이하인 경우에는, 상기 반도체 칩 제1 보호막 적층체를 목적으로 하는 제1 보호막이 형성된 반도체 칩인 것으로 판정하고, S(C)/S(Sn)의 값이 0.32보다 큰 경우에는, 상기 반도체 칩 제1 보호막 적층체를 목적으로 하는 제1 보호막이 형성된 반도체 칩이 아닌 것으로 판정하는 반도체 칩 제1 보호막 적층체의 평가 방법을 제공한다.
본 발명의 제1 보호막이 형성된 반도체 칩에 있어서는, 범프의 꼭대기부에 있어서 보호막 잔류물의 잔존이 억제되어 있다. 이러한 제1 보호막이 형성된 반도체 칩을 기판과 접합함으로써, 전기적 접속도가 높은 접합체가 얻어진다.
본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법을 적용함으로써, 상술한 제1 보호막이 형성된 반도체 칩을 제조할 수 있다.
본 발명의 반도체 칩 제1 보호막 적층체의 평가 방법을 적용함으로써, 반도체 칩 제1 보호막 적층체가 상술한 제1 보호막이 형성된 반도체 칩인지의 여부를 고정밀하게 평가할 수 있다.
도 1은 본 발명의 제1 보호막이 형성된 반도체 칩의 일 실시형태를 모식적으로 나타내는 확대 단면도이다.
도 2는 본 발명의 제1 보호막이 형성된 반도체 칩의 다른 실시형태를 모식적으로 나타내는 확대 단면도이다.
도 3은 본 발명의 제1 보호막이 형성된 반도체 칩의 또 다른 실시형태를 모식적으로 나타내는 확대 단면도이다.
도 4는 본 발명의 제1 보호막이 형성된 반도체 칩의 또 다른 실시형태를 모식적으로 나타내는 확대 단면도이다.
도 5는 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 실시형태를 모식적으로 설명하기 위한 확대 단면도이다.
도 6은 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법에서 사용하는 제1 보호막 형성용 시트의 일례를 모식적으로 나타내는 확대 단면도이다.
도 7은 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법에 있어서의 범프 상의 잔류물의 양을 저감하는 공정의 일례를 모식적으로 설명하기 위한 확대 단면도이다.
도 8은 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법에 있어서의 범프 상의 잔류물의 양을 저감하는 공정의 다른 예를 모식적으로 설명하기 위한 확대 단면도이다.
도 9는 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법에 있어서의 범프 상의 잔류물의 양을 저감하는 공정의 또 다른 예를 모식적으로 설명하기 위한 확대 단면도이다.
도 10은 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법에 있어서의 범프 상의 잔류물의 양을 저감하는 공정의 또 다른 예를 모식적으로 설명하기 위한 확대 단면도이다.
도 11은 실시예에 있어서, 범프의 꼭대기부에 대해 EDX 분석을 행하는 대상인 반도체 칩 제1 보호막 적층체의 다이싱 테이프 상에서의 배치 위치를 설명하기 위한 평면도이다.
◇제1 보호막이 형성된 반도체 칩
본 발명의 제1 보호막이 형성된 반도체 칩은 반도체 칩과, 상기 반도체 칩의 범프를 갖는 면(본 명세서에 있어서는, 「범프 형성면」이라고 칭하는 경우가 있다)에 형성된 제1 보호막을 구비하고 있으며, 상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법(Energy dispersive X-ray spectrometry, 본 명세서에 있어서는 「EDX」라고 칭하는 경우가 있다)에 의해 분석을 행하여, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정했을 때, S(C)/S(Sn)의 값(본 명세서에 있어서는, 「S(C)/S(Sn)값」이라고 약기하는 경우가 있다)이 0.32 이하가 된다.
범프의 꼭대기부를 EDX에 의해 분석했을 때, 주석(Sn)의 시그널이 검출되는 것은 범프가 그 구성 재료로서 주석을 함유하기 때문이다.
한편, 범프는 그 구성 재료로서 유기 화합물을 함유하지 않는다. 따라서, 범프의 꼭대기부를 EDX에 의해 분석했을 때, 탄소(C)의 시그널이 검출되는 것은 분석 영역(즉, 범프의 꼭대기부)에 본래는 존재하지 않아야 할 유기 화합물이 존재하기 때문이다. 이 유기 화합물은 제1 보호막의 형성시에 사용한 경화성 수지 필름에서 유래한다. 경화성 수지 필름을 범프 형성면에 첩부할 때, 범프의 꼭대기부에 본래는 불필요한 경화성 수지 필름이 잔류하면, 이 잔류물(본 명세서에 있어서는, 「경화성 수지 필름 잔류물」이라고 칭하는 경우가 있다)이 경화에 의해 제1 보호막과 동일한 조성을 갖는 경화물(본 명세서에 있어서는, 「제1 보호막 잔류물」이라고 칭하는 경우가 있다)이 된다. 이 제1 보호막 잔류물에 상술한 유기 화합물이 포함된다. 이러한 제1 보호막 잔류물이 존재하면, 범프의 꼭대기부를 EDX에 의해 분석했을 때, 탄소(C)의 시그널이 검출된다. 한편, 본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법에 대해서는, 뒤에서 자세히 설명한다.
제1 보호막이 형성된 반도체 칩에 있어서, 범프의 꼭대기부에 있어서의 S(C)/S(Sn)값은 0.32 이하이며, 0인 경우도 있다. 이는 범프의 꼭대기부에 있어서, 주석의 양에 대해 탄소의 양이 현저히 적은 것을 의미하고 있다. 즉, 제1 보호막이 형성된 반도체 칩은 범프의 꼭대기부에 있어서, 제1 보호막 잔류물이 존재하지 않거나, 또는 제1 보호막 잔류물의 양이 적고, 제1 보호막 잔류물의 잔존이 억제되어 있다. 이와 같이 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존이 억제되어 있음으로써, 제1 보호막이 형성된 반도체 칩을 사용한 경우에는, 그 범프와 기판 사이의 접합 강도가 높아진다. 또한, 그 반도체 칩과 기판의 접합체에 있어서의 전기적 접속도가 높아지고, 도전성이 우수하다.
한편, 본 명세서에 있어서, 「범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 양이 적다」란, 특별히 언급하지 않는 한, 범프의 꼭대기부에 제1 보호막 잔류물이 약간 잔존하고 있으나, 그 잔존량이 이 범프를 구비한 반도체 칩을 배선 기판에 플립 칩 실장했을 때, 반도체 칩과 배선 기판의 전기적 접속을 방해하지 않는 정도인 것을 의미한다.
또한, 반도체 웨이퍼의 범프 형성면과는 반대측 면을 「이면」이라고 칭하는 경우가 있다.
제1 보호막이 형성된 반도체 칩 중의 범프의 표면에는 미소한 요철이 다수 존재하고, 범프의 꼭대기부에 제1 보호막 잔류물이 존재하는 경우에는, 범프 표면의 오목부 내에 제1 보호막 잔류물이 침입하고 있을 가능성이 있다. 이러한 오목부 내의 제1 보호막 잔류물은 시각적인 방법으로는 확인과 정량이 어렵고, 제1 보호막 잔류물의 양이 적은 경우에는, 특히 그 경향이 강하다. 이에 대해, 본 발명의 제1 보호막이 형성된 반도체 칩에 있어서는, 범프의 꼭대기부에 있어서의 제1 보호막 잔류물의 잔존의 정도가 EDX에서의 분석 결과에 기초하여 정밀하게 특정되어 있다. 따라서, 본 발명의 제1 보호막이 형성된 반도체 칩은 제1 보호막 잔류물의 양의 점에 있어서 매우 신뢰성이 높다.
제1 보호막이 형성된 반도체 칩에 있어서, 범프의 꼭대기부에 있어서의 S(C)/S(Sn)값은 0.32 이하이며, 0.3 이하인 것이 바람직하고, 0.28 이하인 것이 보다 바람직하며, 0.26 이하인 것이 더욱 바람직하고, 예를 들면, 0.2 이하, 0.15 이하 및 0.1 이하 등 중 어느 하나여도 된다. S(C)/S(Sn)값이 상기 상한값 이하임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존이 보다 억제되어 있기 때문에 제1 보호막이 형성된 반도체 칩이 나타내는 본 발명의 효과가 보다 현저해진다.
제1 보호막이 형성된 반도체 칩에 있어서, 범프의 꼭대기부에 있어서의 S(C)/S(Sn)값의 하한값은 0 이상이면 특별히 한정되지 않는다. 예를 들면, S(C)/S(Sn)값은 0.03 이상이어도 되며, 이러한 제1 보호막이 형성된 반도체 칩은 보다 용이하게 제조할 수 있다.
제1 보호막이 형성된 반도체 칩에 있어서, 범프의 꼭대기부에 있어서의 S(C)/S(Sn)값은 상술한 어느 하나의 하한값 및 상한값을 임의로 조합하여 설정되는 범위 내가 되도록 적절히 조절할 수 있다.
예를 들면, 일 실시형태에 있어서, S(C)/S(Sn)값은 바람직하게는 0∼0.32, 보다 바람직하게는 0∼0.3, 더욱 바람직하게는 0∼0.28, 특히 바람직하게는 0∼0.26이며, 예를 들면, 0∼0.2, 0∼0.15 및 0∼0.1 등 중 어느 하나여도 된다. 또한, 일 실시형태에 있어서, S(C)/S(Sn)값은 바람직하게는 0.03∼0.32, 보다 바람직하게는 0.03∼0.3, 더욱 바람직하게는 0.03∼0.28, 특히 바람직하게는 0.03∼0.26이며, 예를 들면, 0.03∼0.2, 0.03∼0.15 및 0.03∼0.1 등 중 어느 하나여도 된다. 단, 이들은 S(C)/S(Sn)값의 일례이다.
EDX 분석을 행하는 범프의 꼭대기부란, 범프의 정상을 포함하는 상부 영역을 의미한다. 상기 꼭대기부로는, 예를 들면, 범프를 그 상방으로부터 내려다 보아 평면으로 보았을 때, 범프의 정상을 포함하고, 또한, 직경이 바람직하게는 80∼120㎛, 보다 바람직하게는 90∼110㎛이며, 예를 들면 100㎛ 등인 원형 영역으로서 인식되는 영역을 들 수 있다. 이러한 영역이 EDX에서의 주사 범위가 된다. 상기 직경이 상기 하한값 이상임으로써, EDX 분석을 보다 고정밀하게 행할 수 있다. 상기 직경이 상기 상한값 이하임으로써, EDX 분석을 보다 고효율로 행할 수 있다.
범프의 상기 상부 영역의 면이 곡면인 경우에는, 범프의 정상으로서 반도체 칩의 범프 형성면으로부터의 높이가 가장 높은 위치를 선택할 수 있다. 한편, 범프의 상기 상부 영역의 면이 평면인 경우에는, 범프의 정상으로서 예를 들면, 그 평면의 중심(무게 중심)을 선택할 수 있다.
범프의 형상에 대해서는, 뒤에서 자세히 설명한다.
EDX에서의 분석 조건은 특별히 한정되지 않는다. 단, 통상은, 가속 전압은 15∼30kV인 것이 바람직하고, 렌즈-시료 사이 거리는 10∼15㎜인 것이 바람직하다. 이러한 조건으로 함으로써, 보다 고정밀하게 분석할 수 있다.
도 1은, 본 발명의 제1 보호막이 형성된 반도체 칩의 일 실시형태를 모식적으로 나타내는 확대 단면도이다. 한편, 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해, 편의상 주요부가 되는 부분을 확대하여 나타내고 있는 경우가 있으며, 각 구성 요소의 치수 비율 등이 실제와 동일한 것으로는 한정되지 않는다.
여기에 나타내는 제1 보호막이 형성된 반도체 칩(1)은 반도체 칩(9)과 반도체 칩(9)의 범프를 갖는 면(범프 형성면)(9a)에 형성된 제1 보호막(13)을 구비하고 있다.
제1 보호막이 형성된 반도체 칩(1)에 있어서, 제1 보호막(13)은 범프 형성면(9a)에 밀착함과 함께, 범프(91)의 표면(91a), 특히 범프 형성면(9a)의 근방 부위의 표면(91a)을 덮고, 범프(91)를 매립하여 이들의 영역을 보호하고 있다.
도 1 중, 부호 9b는, 반도체 칩(9)의 범프 형성면(9a)과는 반대측 면(이면)을 나타낸다.
범프(91)의 꼭대기부(910)는 제1 보호막(13)을 관통하여 돌출되어 있다. 또한, 범프(91)의 꼭대기부(910)에는, 제1 보호막 잔류물이 존재하지 않는다. 따라서, 범프(91)의 꼭대기부(910)에 대해 EDX 분석을 행했을 때, S(C)/S(Sn)값은 0.32 이하로 저수준이 된다.
범프(91)는 구의 일부가 평면으로 잘린 형상을 갖고 있으며, 그 잘려 노출된 부위에 상당하는 평면이 반도체 칩(9)의 범프 형성면(회로면)(9a)에 접촉한 상태로 되어 있다.
범프(91)의 형상은 대략 구상이라고 할 수 있다.
범프(91)의 꼭대기부(910)는 구면의 일부라고는 하지만 곡면으로 되어 있다.
범프(91)의 높이는 특별히 한정되지 않으나, 60∼450㎛인 것이 바람직하고, 120∼300㎛인 것이 보다 바람직하며, 180∼240㎛인 것이 특히 바람직하다. 범프(91)의 높이가 상기 하한값 이상임으로써, 범프(91)의 기능을 보다 향상시킬 수 있다. 또한, 범프(91)의 높이가 상기 상한값 이하임으로써, 범프(91)의 꼭대기부(910)에 있어서의 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
한편, 본 명세서에 있어서, 「범프의 높이」란, 범프 중, 범프 형성면으로부터 가장 높은 위치에 존재하는 부위(정상)에서의 높이를 의미한다.
범프(91)의 폭은 특별히 한정되지 않으나, 170∼350㎛인 것이 바람직하고, 200∼320㎛인 것이 보다 바람직하며, 230∼290㎛인 것이 특히 바람직하다. 범프(91)의 폭이 상기 하한값 이상임으로써, 범프(91)의 기능을 보다 향상시킬 수 있다. 또한, 범프(91)의 폭이 상기 상한값 이하임으로써, 범프(91)의 꼭대기부(910)에 있어서의 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
한편, 본 명세서에 있어서, 「범프의 폭」이란, 범프 형성면에 대해 수직인 방향으로부터 범프를 내려다 보아 평면으로 볼 때, 범프 표면 상의 상이한 2점 사이를 직선으로 연결하여 얻어지는 선분의 최대값을 의미한다.
인접하는 범프(91) 사이의 거리는 특별히 한정되지 않으나, 80∼1000㎛인 것이 바람직하고, 100∼800㎛인 것이 보다 바람직하며, 120∼550㎛인 것이 특히 바람직하다. 상기 거리가 상기 하한값 이상임으로써, 범프(91)의 기능을 보다 향상시킬 수 있다. 또한, 상기 거리가 상기 상한값 이하임으로써, 범프(91)의 꼭대기부(910)에 있어서의 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
한편, 본 명세서에 있어서, 「인접하는 범프 사이의 거리」란, 인접하는 범프끼리의 중심부 사이의 거리를 의미하고, 「범프 피치」라고 불리기도 한다.
여기에서는 제1 보호막이 형성된 반도체 칩으로서 범프의 꼭대기부에 제1 보호막 잔류물이 존재하지 않는 것에 대해 나타내고 있으나, 본 발명의 제1 보호막이 형성된 반도체 칩은 범프의 꼭대기부에 제1 보호막 잔류물이 소량 존재한 것이어도 된다. 이 때의 제1 보호막 잔류물의 양은 상술한 바와 같이 적으면 된다.
도 2는, 이러한 본 발명의 제1 보호막이 형성된 반도체 칩의 일 실시형태를 모식적으로 나타내는 확대 단면도이다. 한편, 도 2 이후의 도면에 있어서, 이미 설명한 도면에 나타내는 것과 동일한 구성 요소에는, 그 설명한 도면의 경우와 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
여기에 나타내는 제1 보호막이 형성된 반도체 칩(2)은 범프(91)의 꼭대기부(910)에 제1 보호막 잔류물(131)이 소량 존재하고 있는 점 이외에는, 도 1에 나타내는 제1 보호막이 형성된 반도체 칩(1)과 동일하다.
제1 보호막이 형성된 반도체 칩(2)은 제1 보호막 잔류물(131)이 잔존하고 있으나, 범프(91)의 꼭대기부(910)는 제1 보호막(13)을 관통하여 돌출되어 있다.
제1 보호막이 형성된 반도체 칩(2)은 범프(91)의 꼭대기부(910)에 있어서, 제1 보호막 잔류물(131)의 양이 적고, 제1 보호막 잔류물(131)의 잔존이 억제되어 있다. 따라서, 범프(91)의 꼭대기부(910)에 대해, EDX 분석을 행했을 때, S(C)/S(Sn)값은 0.32 이하로 저수준이 된다.
제1 보호막이 형성된 반도체 칩(2)에 있어서는, 제1 보호막 잔류물(131)이 범프(91)의 꼭대기부(910) 중, 정상을 대략 중심으로 하여 범프(91)의 표면(91a)의 좁은 영역에 퍼져 존재하고 있는 경우를 나타내고 있다. 단, 제1 보호막 잔류물(131)이 존재하는 경우의 그 존재 영역은 이에 한정되지 않고, 예를 들면, 범프(91)의 정상 또는 그 근방을 중심으로 하고 있지 않아도 된다. 한편, 본 명세서에 있어서, 「범프의 정상(범프의 꼭대기부 중의 정상)」이란, 범프의 표면 중, 반도체 칩의 범프 형성면으로부터의 높이가 가장 높은 개소를 의미한다.
여기까지는, 제1 보호막이 형성된 반도체 칩으로서 범프가 대략 구상인 것에 대해 설명했으나, 본 발명의 제1 보호막이 형성된 반도체 칩에 있어서, 범프의 형상은 이에 한정되지 않는다.
도 3은, 본 발명의 제1 보호막이 형성된 반도체 칩 중, 범프의 형상이 대략 구상이 아닌 경우의 일 실시형태를 모식적으로 나타내는 확대 단면도이다.
여기에 나타내는 제1 보호막이 형성된 반도체 칩(3)은, 범프(91) 대신에 범프(92)를 구비하는(즉, 범프의 형상이 상이한) 점 이외에는, 도 1에 나타내는 제1 보호막이 형성된 반도체 칩(1)과 동일하다.
보다 구체적으로는 범프(92)는 도 1에 나타내는 범프(91)에 있어서, 꼭대기부(910)가 곡면이 아닌 평면이 된 것이다. 즉, 범프(92)의 꼭대기부(920)는 평면이다.
한편, 도 3 중, 부호 92a는, 범프(92) 중 꼭대기부(920) 이외의 영역의 표면을 나타낸다.
범프(92)의 꼭대기부(920)의 면은, 예를 들면, 반도체 칩(9)의 범프 형성면(9a)에 대해 평행이어도 되며, 평행이 아니어도 된다. 그리고, 평행이 아닌 경우, 꼭대기부(920)의 면 방향은 특별히 한정되지 않는다.
범프(92)의 꼭대기부(920)는 제1 보호막(13)을 관통하여 돌출되어 있다. 또한, 범프(92)의 꼭대기부(920)에는, 제1 보호막 잔류물이 존재하지 않는다. 따라서, 범프(92)의 꼭대기부(920)에 대해, EDX 분석을 행했을 때, S(C)/S(Sn)값은 0.32 이하로 저수준이 된다.
범프(92)의 폭과 인접하는 범프(92) 사이의 거리는 도 1에 나타내는 범프(91)의 경우와 동일하다.
범프(92)의 높이는 특별히 한정되지 않으나, 40∼390㎛인 것이 바람직하고, 70∼250㎛인 것이 보다 바람직하며, 130∼190㎛인 것이 특히 바람직하다. 범프(92)의 높이가 상기 하한값 이상임으로써, 범프(92)의 기능을 보다 향상시킬 수 있다. 또한, 범프(92)의 높이가 상기 상한값 이하임으로써, 범프(92)의 꼭대기부(920)에 있어서의 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
여기에서는 제1 보호막이 형성된 반도체 칩으로서 범프의 꼭대기부에 제1 보호막 잔류물이 존재하지 않는 것에 대해 나타내고 있으나, 본 발명의 제1 보호막이 형성된 반도체 칩은 범프의 꼭대기부에 제1 보호막 잔류물이 소량 존재한 것이어도 된다. 이 때의 제1 보호막 잔류물의 양은 상술한 바와 같이 적으면 된다.
도 4는, 본 발명의 제1 보호막이 형성된 반도체 칩 중, 범프의 꼭대기부에 제1 보호막 잔류물이 소량 존재하고 있는 경우의 일 실시형태를 모식적으로 나타내는 확대 단면도이다.
여기에 나타내는 제1 보호막이 형성된 반도체 칩(4)은 범프(92)의 꼭대기부(920)에 제1 보호막 잔류물(131)이 소량 존재하고 있는 점 이외에는, 도 3에 나타내는 제1 보호막이 형성된 반도체 칩(3)과 동일하다.
제1 보호막이 형성된 반도체 칩(4)은 제1 보호막 잔류물(131)이 잔존하고 있으나, 범프(92)의 꼭대기부(920)는 제1 보호막(13)을 관통하여 돌출되어 있다.
제1 보호막이 형성된 반도체 칩(4)은 범프(92)의 꼭대기부(920)에 있어서, 제1 보호막 잔류물(131)의 양이 적고, 제1 보호막 잔류물(131)의 잔존이 억제되어 있다. 따라서, 범프(92)의 꼭대기부(920)에 대해, EDX 분석을 행했을 때, S(C)/S(Sn)값은 0.32 이하로 저수준이 된다.
제1 보호막이 형성된 반도체 칩(4)에 있어서는, 제1 보호막 잔류물(131)이 범프(92)의 꼭대기부(920) 중, 그 대략 중앙으로부터 주위의 좁은 영역에 퍼져 존재하고 있는 경우를 나타내고 있다. 단, 제1 보호막 잔류물(131)이 존재하는 경우의 그 존재 영역은 이에 한정되지 않고, 예를 들면, 범프(92)의 대략 중앙으로부터 주위의 영역에 퍼져 존재하고 있지 않아도 된다.
본 발명의 제1 보호막이 형성된 반도체 칩은 도 1∼도 4에 나타내는 것에 한정되지 않고, 예를 들면, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 도 1∼도 4에 나타내는 것에 있어서, 일부의 구성이 변경, 삭제 또는 추가된 것이어도 된다.
예를 들면, 도 1∼도 4에 나타내는 제1 보호막이 형성된 반도체 칩은 반도체 칩(9)의 이면(9b)에 아무것도 구비되어 있지 않고, 상기 이면(9b)은 노출면으로 되어 있지만, 본 발명의 제1 보호막이 형성된 반도체 칩은 반도체 웨이퍼의 이면에 보호막(본 명세서에 있어서는, 「제2 보호막」이라고 칭하는 경우가 있다) 등의 어느 층(막)을 구비하고 있어도 된다.
제2 보호막은 상술한 반도체 칩을 제작하기 위해, 반도체 웨이퍼를 다이싱했을 때나, 다이싱에 의해 얻어진 반도체 칩을 패키징하여 반도체 장치를 제조할 때까지의 사이에 반도체 칩에 있어서 크랙이 발생하는 것을 방지한다.
제2 보호막은 통상, 수지막이다.
이어서, 제1 보호막이 형성된 반도체 칩을 구성하는 반도체 칩 및 제1 보호막에 대해 설명한다.
＜＜반도체 칩＞＞
상기 반도체 칩은 범프 형성면(회로를 구비하는 면, 또는 회로면이라고도 칭한다)에 범프를 갖고, 플립 칩 실장에 사용할 수 있는 것이면 특별히 한정되지 않는다.
반도체 칩 중, 범프가 그 구성 재료로서 함유하는 금속으로는 주석(Sn)을 들 수 있고 또한, 그 이외의 금속으로는 예를 들면, 금(Au), 은(Ag), 구리(Cu) 등을 들 수 있다.
범프의 구성 재료는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
범프의 형상, 크기, 배치 상태는 앞서 설명한 바와 같다.
반도체 칩 중, 범프를 제외한 부위의 구성 재료 및 크기는 공지의 것과 동일해도 된다.
예를 들면, 반도체 칩의 범프를 제외한 부위의 두께는 50∼780㎛인 것이 바람직하고, 150∼400㎛인 것이 보다 바람직하다.
＜＜제1 보호막＞＞
제1 보호막이 형성된 반도체 칩에 있어서, 제1 보호막은 반도체 칩의 범프 형성면에 밀착함과 함께, 범프의 표면, 특히 반도체 칩의 범프 형성면의 근방 부위의 표면을 덮어, 범프를 매립하고 있다. 제1 보호막은 이와 같이 반도체 칩 중, 범프 형성면과 범프의 범프 형성면의 근방 부위의 표면을 피복하여, 이들의 영역을 보호하고 있다. 한편, 범프의 범프 형성면의 근방 부위의 표면과 제1 보호막 사이에는 일부 공극부가 존재하는 경우도 있다.
제1 보호막은 통상, 수지 성분을 함유하는 수지막이며, 경화에 의해 제1 보호막을 형성하기 위한 경화성 수지 필름을 사용하여 형성할 수 있다. 그리고, 경화성 수지 필름은 그 구성 재료를 함유하는 경화성 수지 필름 형성용 조성물을 사용하여 형성할 수 있다. 예를 들면, 경화성 수지 필름의 형성 대상면에 대해, 경화성 수지 필름 형성용 조성물을 도공하고, 필요에 따라 건조시킴으로써, 목적으로 하는 개소에 경화성 수지 필름을 형성할 수 있다. 경화성 수지 필름 형성용 조성물 중의 상온에서 기화하지 않는 성분끼리의 함유량의 비율은 통상, 경화성 수지 필름의 상기 성분끼리의 함유량의 비율과 동일해진다. 한편, 본 명세서에 있어서, 「상온」이란, 특별히 차게 하거나 가열하거나 하지 않는 온도, 즉 평상시 온도를 의미하고, 예를 들면, 15∼25℃의 온도 등을 들 수 있다.
후술하는 열경화성 수지 필름 형성용 조성물 및 에너지선 경화성 수지 필름 형성용 조성물 중의 수지에 상당하는 성분은 모두 상기 수지 성분에 포함된다.
이와 같이 제1 보호막은 경화성 수지 필름 형성용 조성물을 사용하여 경화성 수지 필름을 형성한 후, 경화성 수지 필름을 경화시킴에 의해 형성할 수 있다.
경화성 수지 필름 형성용 조성물의 도공은 공지의 방법으로 행하면 된다. 상기 도공 방법으로는 예를 들면, 에어 나이프 코터, 블레이드 코터, 바 코터, 그라비아 코터, 롤 코터, 롤 나이프 코터, 커튼 코터, 다이 코터, 나이프 코터, 스크린 코터, 메이어 바 코터, 키스 코터 등의 각종 코터를 이용하는 방법을 들 수 있다.
경화성 수지 필름 형성용 조성물의 건조 조건은 특별히 한정되지 않고, 상기 조성물 중의 경화성 성분이 목적 외의 경화를 일으키지 않도록 적절히 조절하는 것이 바람직하다.
예를 들면, 경화성 수지 필름 형성용 조성물은 후술하는 용매를 함유하고 있는 경우에는, 가열 건조시키는 것이 바람직하다. 용매를 함유하는 경화성 수지 필름 형성용 조성물은 예를 들면, 70∼130℃에서 10초∼5분의 조건에서 건조시키는 것이 바람직하다.
제1 보호막은 1층(단층)만이어도 되며, 2층 이상의 복수층이어도 되고, 복수층인 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
한편, 본 명세서에 있어서는, 제1 보호막의 경우에 한정되지 않고, 「복수층이 서로 동일해도 상이해도 된다」란, 「모든 층이 동일해도 되고, 모든 층이 상이해도 되며, 일부의 층만이 동일해도 된다」는 것을 의미하고, 또한 「복수층이 서로 상이하다」란, 「각 층의 구성 재료 및 두께의 적어도 한쪽이 서로 상이하다」는 것을 의미한다.
제1 보호막의 두께는 1∼100㎛인 것이 바람직하고, 5∼75㎛인 것이 보다 바람직하며, 5∼50㎛인 것이 특히 바람직하다. 제1 보호막의 두께가 상기 하한값 이상임으로써, 제1 보호막의 보호능이 보다 높아진다. 제1 보호막의 두께가 상기 상한값 이하임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
여기서, 「제1 보호막의 두께」란, 제1 보호막 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 제1 보호막의 두께란, 제1 보호막을 구성하는 모든 층의 합계의 두께를 의미한다.
제1 보호막은 열경화성 수지 필름의 경화물 및 에너지선 경화성 수지 필름의 경화물 중 어느 것이어도 된다. 즉, 제1 보호막은 열경화성 수지 필름 형성용 조성물 및 에너지선 경화성 수지 필름 형성용 조성물 중 어느 것을 사용하여 형성된 것이어도 된다.
한편, 본 명세서에 있어서, 「에너지선」이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미하고, 그 예로서 자외선, 방사선, 전자선 등을 들 수 있다.
자외선은 예를 들면, 자외선원으로서 고압 수은 램프, 퓨전 램프, 크세논 램프, 블랙 라이트 또는 LED 램프 등을 이용함으로써 조사할 수 있다. 전자선은 전자선 가속기 등에 의해 발생시킨 것을 조사할 수 있다.
본 발명에 있어서, 「에너지선 경화성」이란, 에너지선을 조사함으로써 경화하는 성질을 의미하고, 「비에너지선 경화성」이란, 에너지선을 조사해도 경화하지 않는 성질을 의미한다.
◎열경화성 수지 필름 형성용 조성물
○수지층 형성용 조성물(III)
열경화성 수지 필름 형성용 조성물로는, 예를 들면, 중합체 성분(A) 및 열경화성 성분(B)을 함유하는 열경화성 수지 필름 형성용 조성물(III)(본 명세서에 있어서는, 단순히 「수지층 형성용 조성물(III)」이라고 약기하는 경우가 있다) 등을 들 수 있다.
[중합체 성분(A)]
중합체 성분(A)은 열경화성 수지 필름에 조막성이나 가요성 등을 부여하기 위한 중합체 화합물이며, 중합성 화합물이 중합 반응하여 형성되었다고 간주할 수 있는 성분이다. 한편, 본 명세서에 있어서 중합 반응에는 중축합 반응도 포함된다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 중합체 성분(A)은 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
중합체 성분(A)으로는, 예를 들면, 폴리비닐아세탈, 아크릴계 수지((메타)아크릴로일기를 갖는 수지) 등을 들 수 있다.
한편, 본 명세서에 있어서, 「(메타)아크릴로일기」란, 「아크릴로일기」 및 「메타크릴로일기」의 양쪽을 포함하는 개념이다. (메타)아크릴로일기와 유사한 용어에 대해서도 동일하며, 예를 들면, 「(메타)아크릴산」이란, 「아크릴산」 및 「메타크릴산」의 양쪽을 포함하는 개념이고, 「(메타)아크릴레이트」란, 「아크릴레이트」 및 「메타크릴레이트」의 양쪽을 포함하는 개념이다.
중합체 성분(A)에 있어서의 상기 폴리비닐아세탈로는 공지의 것을 들 수 있다.
그 중에서도 바람직한 폴리비닐아세탈로는 예를 들면, 폴리비닐포르말, 폴리비닐부티랄 등을 들 수 있고, 폴리비닐부티랄이 보다 바람직하다.
폴리비닐부티랄로는, 하기 식 (i)-1, (i)-2 및 (i)-3에서 나타내는 구성 단위를 갖는 것을 들 수 있다.
(식 중, l, m 및 n은 각각 독립적으로 1 이상의 정수이다)
폴리비닐아세탈의 중량 평균 분자량(Mw)은 100000 이하인 것이 바람직하고, 70000 이하인 것이 보다 바람직하며, 40000 이하인 것이 특히 바람직하다. 폴리비닐아세탈의 중량 평균 분자량이 이러한 범위임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
폴리비닐아세탈의 중량 평균 분자량의 하한값은 특별히 한정되지 않는다. 단, 제1 보호막의 강도 및 내열성이 보다 향상하는 점에서는, 폴리비닐아세탈의 중량 평균 분자량은 5000 이상인 것이 바람직하고, 8000 이상인 것이 보다 바람직하다.
폴리비닐아세탈의 중량 평균 분자량은, 상술한 어느 하나의 하한값 및 상한값을 임의로 조합하여 설정되는 범위 내가 되도록 적절히 조절할 수 있다.
예를 들면, 일 실시형태에 있어서, 폴리비닐아세탈의 중량 평균 분자량은 바람직하게는 5000∼100000, 보다 바람직하게는 5000∼70000, 특히 바람직하게는 5000∼40000이다. 또한, 일 실시형태에 있어서, 폴리비닐아세탈의 중량 평균 분자량은 바람직하게는 8000∼100000, 보다 바람직하게는 8000∼70000, 특히 바람직하게는 8000∼40000이다. 단, 이들은 폴리비닐아세탈의 바람직한 중량 평균 분자량의 일례이다.
폴리비닐아세탈의 유리 전이 온도(Tg)는 40∼80℃인 것이 바람직하고, 50∼70℃인 것이 보다 바람직하다. 폴리비닐아세탈의 Tg가 이러한 범위임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
폴리비닐아세탈을 구성하는 3종 이상의 모노머의 비율은 임의로 선택할 수 있다.
중합체 성분(A)에 있어서의 상기 아크릴계 수지로는 공지의 아크릴 중합체를 들 수 있다.
아크릴계 수지의 중량 평균 분자량(Mw)은 300000 이하인 것이 바람직하고, 150000 이하인 것이 보다 바람직하며, 100000 이하인 것이 특히 바람직하다. 아크릴계 수지의 중량 평균 분자량이 이러한 범위임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
아크릴계 수지의 중량 평균 분자량의 하한값은 특별히 한정되지 않는다. 단, 제1 보호막의 강도 및 내열성이 보다 향상하는 점에서는, 아크릴계 수지의 중량 평균 분자량은 10000 이상인 것이 바람직하고, 30000 이상인 것이 보다 바람직하다.
아크릴계 수지의 중량 평균 분자량은, 상술한 어느 하나의 하한값 및 상한값을 임의로 조합하여 설정되는 범위 내가 되도록 적절히 조절할 수 있다.
예를 들면, 일 실시형태에 있어서, 아크릴계 수지의 중량 평균 분자량은 바람직하게는 10000∼300000, 보다 바람직하게는 10000∼150000, 특히 바람직하게는 10000∼100000이다. 또한, 일 실시형태에 있어서, 아크릴계 수지의 중량 평균 분자량은 바람직하게는 30000∼300000, 보다 바람직하게는 30000∼150000, 특히 바람직하게는 30000∼100000이다. 단, 이들은 아크릴계 수지의 바람직한 중량 평균 분자량의 일례이다.
아크릴계 수지의 유리 전이 온도(Tg)는 -50∼70℃인 것이 바람직하고, -30∼60℃인 것이 보다 바람직하다. 아크릴계 수지의 Tg가 이러한 범위임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
아크릴계 수지를 구성하는 모노머는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
아크릴계 수지로는 예를 들면, 1종 또는 2종 이상의 (메타)아크릴산에스테르의 중합체;
(메타)아크릴산, 이타콘산, 초산비닐, 아크릴로니트릴, 스티렌 및 N-메틸올아크릴아미드 등으로부터 선택되는 2종 이상의 모노머의 공중합체;
1종 또는 2종 이상의 (메타)아크릴산에스테르와, (메타)아크릴산, 이타콘산, 초산비닐, 아크릴로니트릴, 스티렌 및 N-메틸올아크릴아미드 등으로부터 선택되는 1종 또는 2종 이상의 모노머의 공중합체 등을 들 수 있다.
아크릴계 수지를 구성하는 상기 (메타)아크릴산에스테르로는, 예를 들면, (메타)아크릴산메틸, (메타)아크릴산에틸, (메타)아크릴산n-프로필, (메타)아크릴산이소프로필, (메타)아크릴산n-부틸, (메타)아크릴산이소부틸, (메타)아크릴산sec-부틸, (메타)아크릴산tert-부틸, (메타)아크릴산펜틸, (메타)아크릴산헥실, (메타)아크릴산헵틸, (메타)아크릴산2-에틸헥실, (메타)아크릴산이소옥틸, (메타)아크릴산n-옥틸, (메타)아크릴산n-노닐, (메타)아크릴산이소노닐, (메타)아크릴산데실, (메타)아크릴산운데실, (메타)아크릴산도데실((메타)아크릴산라우릴), (메타)아크릴산트리데실, (메타)아크릴산테트라데실((메타)아크릴산미리스틸), (메타)아크릴산펜타데실, (메타)아크릴산헥사데실((메타)아크릴산팔미틸), (메타)아크릴산헵타데실, (메타)아크릴산옥타데실((메타)아크릴산스테아릴) 등의 알킬에스테르를 구성하는 알킬기가 탄소수 1∼18의 사슬형 구조인 (메타)아크릴산알킬에스테르;
(메타)아크릴산이소보르닐, (메타)아크릴산디시클로펜타닐 등의 (메타)아크릴산시클로알킬에스테르;
(메타)아크릴산벤질 등의 (메타)아크릴산아랄킬에스테르;
(메타)아크릴산디시클로펜테닐에스테르 등의 (메타)아크릴산시클로알케닐에스테르;
(메타)아크릴산디시클로펜테닐옥시에틸에스테르 등의 (메타)아크릴산시클로알케닐옥시알킬에스테르;
(메타)아크릴산이미드;
(메타)아크릴산글리시딜 등의 글리시딜기 함유 (메타)아크릴산에스테르;
(메타)아크릴산히드록시메틸, (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산3-히드록시프로필, (메타)아크릴산2-히드록시부틸, (메타)아크릴산3-히드록시부틸, (메타)아크릴산4-히드록시부틸 등의 수산기 함유 (메타)아크릴산에스테르;
(메타)아크릴산N-메틸아미노에틸 등의 치환 아미노기 함유 (메타)아크릴산에스테르 등을 들 수 있다. 여기서, 「치환 아미노기」란, 아미노기의 1개 또는 2개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기를 의미한다.
아크릴계 수지는 비닐기, (메타)아크릴로일기, 아미노기, 수산기, 카르복시기, 이소시아네이트기 등의 다른 화합물과 결합 가능한 관능기를 갖고 있어도 된다. 아크릴계 수지의 상기 관능기는 후술하는 가교제(F)를 개재하여 다른 화합물과 결합해도 되고, 가교제(F)를 개재하지 않고 다른 화합물과 직접 결합하고 있어도 된다. 아크릴계 수지가 상기 관능기에 의해 다른 화합물과 결합함으로써, 제1 보호막을 사용하여 얻어진 패키지의 신뢰성이 향상하는 경향이 있다.
수지층 형성용 조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 중합체 성분(A)의 함유량의 비율(즉, 열경화성 수지 필름의 중합체 성분(A)의 함유량)은 중합체 성분(A)의 종류에 상관없이 5∼25질량％인 것이 바람직하고, 5∼15질량％인 것이 보다 바람직하다.
[열경화성 성분(B)]
열경화성 성분(B)은 열을 반응의 트리거로 하여 열경화성 수지 필름을 경화시키고, 경질의 제1 보호막을 형성하기 위한 성분이다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 열경화성 성분(B)은 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
열경화성 성분(B)은 에폭시계 열경화성 수지인 것이 바람직하다.
(에폭시계 열경화성 수지)
에폭시계 열경화성 수지는 에폭시 수지(B1) 및 열경화제(B2)로 이루어진다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 에폭시계 열경화성 수지는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
·에폭시 수지(B1)
에폭시 수지(B1)로는 공지의 것을 들 수 있고, 예를 들면, 다관능계 에폭시 수지, 비페닐 화합물, 비스페놀A 디글리시딜에테르 및 그 수첨물, 오쏘크레졸노볼락에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 2관능 이상의 에폭시 화합물을 들 수 있다.
에폭시 수지(B1)는 불포화 탄화수소기를 갖는 에폭시 수지여도 된다. 불포화 탄화수소기를 갖는 에폭시 수지는 불포화 탄화수소기를 갖지 않는 에폭시 수지보다 아크릴계 수지와의 상용성이 높다. 이 때문에 불포화 탄화수소기를 갖는 에폭시 수지와 아크릴계 수지를 함유하는 제1 보호막을 사용하여 얻어진 패키지의 신뢰성이 향상된다.
불포화 탄화수소기를 갖는 에폭시 수지로는 예를 들면, 다관능계 에폭시 수지의 에폭시기의 일부가 불포화 탄화수소기를 갖는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이러한 화합물은 예를 들면, 에폭시기에 (메타)아크릴산 또는 그 유도체를 부가 반응시킴으로써 얻어진다.
또한, 불포화 탄화수소기를 갖는 에폭시 수지로는 예를 들면, 에폭시 수지를 구성하는 방향환 등에 불포화 탄화수소기를 갖는 기가 직접 결합한 화합물 등을 들 수 있다.
불포화 탄화수소기는 중합성을 갖는 불포화기이며, 그 구체적인 예로는, 에테닐기(비닐기), 2-프로페닐기(알릴기), (메타)아크릴로일기, (메타)아크릴아미드기 등을 들 수 있고, 아크릴로일기가 바람직하다.
에폭시 수지(B1)의 중량 평균 분자량은 30000 이하인 것이 바람직하고, 20000 이하인 것이 보다 바람직하며, 10000 이하인 것이 특히 바람직하다. 에폭시 수지(B1)의 중량 평균 분자량이 상기 상한값 이하임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
에폭시 수지(B1)의 중량 평균 분자량의 하한값은 특별히 한정되지 않는다. 단, 열경화성 수지 필름의 경화성, 그리고 제1 보호막의 강도 및 내열성이 보다 향상하는 점에서는 에폭시 수지(B1)의 중량 평균 분자량은, 300 이상인 것이 바람직하고, 500 이상인 것이 보다 바람직하다.
에폭시 수지(B1)의 중량 평균 분자량은, 상술한 어느 하나의 하한값 및 상한값을 임의로 조합하여 설정되는 범위 내가 되도록 적절히 조절할 수 있다.
예를 들면, 일 실시형태에 있어서, 에폭시 수지(B1)의 중량 평균 분자량은 바람직하게는 300∼30000, 보다 바람직하게는 300∼20000, 특히 바람직하게는 300∼10000이다. 또한, 일 실시형태에 있어서, 에폭시 수지(B1)의 중량 평균 분자량은 바람직하게는 500∼30000, 보다 바람직하게는 500∼20000, 특히 바람직하게는 500∼10000이다. 단, 이들은 에폭시 수지(B1)의 바람직한 중량 평균 분자량의 일례이다.
에폭시 수지(B1)의 에폭시 당량은 100∼1000g/eq인 것이 바람직하고, 300∼800g/eq인 것이 보다 바람직하다.
에폭시 수지(B1)는 상온에서 액상인 것(본 명세서에 있어서는, 단순히 「액상인 에폭시 수지(B1)」라고 칭하는 경우가 있다)이 바람직하다. 이러한 에폭시 수지(B1)를 사용함으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
에폭시 수지(B1)는 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 에폭시 수지(B1) 중, 액상인 에폭시 수지(B1)의 비율은 40질량％ 이상인 것이 바람직하고, 50질량％ 이상인 것이 보다 바람직하며, 55질량％ 이상인 것이 특히 바람직하고, 예를 들면, 60질량％ 이상, 70질량％ 이상, 80질량％ 이상 및 90질량％ 이상 중 어느 하나여도 된다. 상기 비율이 상기 하한값 이상임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
상기 비율의 상한값은 특별히 한정되지 않고, 상기 비율은 100질량％ 이하이면 된다.
·열경화제(B2)
열경화제(B2)는 에폭시 수지(B1)에 대한 경화제로서 기능한다.
열경화제(B2)로는, 예를 들면, 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 들 수 있다. 상기 관능기로는, 예를 들면, 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복시기, 산기가 무수물화된 기 등을 들 수 있고, 페놀성 수산기, 아미노기, 또는 산기가 무수물화된 기인 것이 바람직하며, 페놀성 수산기 또는 아미노기인 것이 보다 바람직하다.
열경화제(B2) 중, 페놀성 수산기를 갖는 페놀계 경화제로는, 예를 들면, 다관능 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 아랄킬페놀 수지 등을 들 수 있다.
열경화제(B2) 중, 아미노기를 갖는 아민계 경화제로는, 예를 들면, 디시안디아미드(이하, 「DICY」라고 약기하는 경우가 있다) 등을 들 수 있다.
열경화제(B2)는 불포화 탄화수소기를 갖는 것이어도 된다.
불포화 탄화수소기를 갖는 열경화제(B2)로는, 예를 들면, 페놀 수지의 수산기의 일부가 불포화 탄화수소기를 갖는 기로 치환되어 이루어지는 화합물, 페놀 수지의 방향환에 불포화 탄화수소기를 갖는 기가 직접 결합하여 이루어지는 화합물 등을 들 수 있다.
열경화제(B2)에 있어서의 상기 불포화 탄화수소기는, 상술한 불포화 탄화수소기를 갖는 에폭시 수지에 있어서의 불포화 탄화수소기와 동일한 것이다.
열경화제(B2) 중, 예를 들면, 다관능 페놀 수지, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 아랄킬페놀 수지 등의 수지 성분의 수평균 분자량은, 300∼30000인 것이 바람직하고, 400∼10000인 것이 보다 바람직하며, 500∼5000인 것이 특히 바람직하다.
열경화제(B2) 중, 예를 들면, 비페놀, 디시안디아미드 등의 비수지 성분의 분자량은 특별히 한정되지 않으나, 예를 들면, 60∼500인 것이 바람직하다.
열경화제(B2)는 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 열경화제(B2)의 함유량은, 에폭시 수지(B1)의 함유량 100질량부에 대해 0.1∼500질량부인 것이 바람직하고, 1∼200질량부인 것이 보다 바람직하며, 예를 들면, 1∼150질량부, 1∼100질량부, 1∼75질량부, 1∼50질량부, 및 1∼30질량부 중 어느 하나여도 된다. 열경화제(B2)의 상기 함유량이 상기 하한값 이상임으로써, 열경화성 수지 필름의 경화가 보다 진행하기 쉬워진다. 또한, 열경화제(B2)의 상기 함유량이 상기 상한값 이하임으로써, 열경화성 수지 필름의 흡습률이 저감되고, 제1 보호막을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 열경화성 성분(B)의 함유량(예를 들면, 에폭시 수지(B1) 및 열경화제(B2)의 총 함유량)은 중합체 성분(A)의 함유량 100질량부에 대해 600∼1000질량부인 것이 바람직하다. 열경화성 성분(B)의 상기 함유량이 이러한 범위임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아지고, 또한 경질인 제1 보호막을 형성할 수 있다.
또한, 이러한 효과가 보다 현저히 얻어지는 점에서 열경화성 성분(B)의 함유량은, 중합체 성분(A)의 종류에 따라 적절히 조절하는 것이 바람직하다.
예를 들면, 중합체 성분(A)이 상기 폴리비닐아세탈인 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 열경화성 성분(B)의 함유량은, 중합체 성분(A)의 함유량 100질량부에 대해 600∼1000질량부인 것이 바람직하고, 650∼1000질량부인 것이 보다 바람직하며, 650∼950질량부인 것이 특히 바람직하다.
예를 들면, 중합체 성분(A)이 상기 아크릴계 수지인 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 열경화성 성분(B)의 함유량은, 중합체 성분(A)의 함유량 100질량부에 대해 700∼1000질량부인 것이 바람직하고, 750∼1000질량부인 것이 보다 바람직하며, 750∼900질량부인 것이 특히 바람직하다.
[경화 촉진제(C)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 경화 촉진제(C)를 함유하는 것이 바람직하다. 경화 촉진제(C)는 수지층 형성용 조성물(III)의 경화 속도를 조정하기 위한 성분이다.
바람직한 경화 촉진제(C)로는, 예를 들면, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 제3급 아민; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류(1개 이상의 수소 원자가 수소 원자 이외의 기로 치환된 이미다졸); 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류(1개 이상의 수소 원자가 유기기로 치환된 포스핀); 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 경화 촉진제(C)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
경화 촉진제(C)를 사용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 경화 촉진제(C)의 함유량은, 열경화성 성분(B)의 함유량 100질량부에 대해 0.01∼10질량부인 것이 바람직하고, 0.1∼5질량부인 것이 보다 바람직하다. 경화 촉진제(C)의 상기 함유량이 상기 하한값 이상임으로써, 경화 촉진제(C)를 사용함에 의한 효과가 보다 현저히 얻어진다. 또한, 경화 촉진제(C)의 함유량이 상기 상한값 이하임으로써, 예를 들면, 고극성 경화 촉진제(C)가 고온·고습도 조건하에서 열경화성 수지 필름 중에 있어서 피착체와의 접착 계면측으로 이동하여 편석되는 것을 억제하는 효과가 높아지고, 제1 보호막을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.
[충전재(D)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 충전재(D)를 함유하는 것이 바람직하다. 충전재(D)를 함유하는 제1 보호막은 열팽창 계수의 조정이 용이해진다. 예를 들면, 제1 보호막의 열팽창 계수를 반도체 칩에 대해 최적화함으로써, 제1 보호막을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다. 또한, 충전재(D)를 함유하는 제1 보호막은 흡습률을 저감하거나 방열성을 향상시킬 수도 있다.
충전재(D)는 유기 충전재 및 무기 충전재 중 어느 것이어도 되나, 무기 충전재인 것이 바람직하다.
바람직한 무기 충전재로는, 예를 들면, 실리카, 알루미나, 탤크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말; 이들 무기 충전재를 구형화한 비즈; 이들 무기 충전재의 표면 개질품; 이들 무기 충전재의 단결정 섬유; 유리 섬유 등을 들 수 있다.
이들 중에서도 무기 충전재는, 실리카 또는 알루미나인 것이 바람직하다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 충전재(D)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
충전재(D)의 평균 입자 직경은 6㎛ 이하인 것이 바람직하고, 예를 들면, 4㎛ 이하, 2㎛ 이하, 및 0.5㎛ 이하 중 어느 하나여도 된다. 충전재(D)의 평균 입자 직경이 상기 상한값 이하임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
한편, 본 명세서에 있어서 「평균 입자 직경」이란, 특별히 언급하지 않는 한, 레이저 회절 산란법에 의해 구해진 입도 분포 곡선에 있어서의 적산값 50％에서의 입자 직경(D50)의 값을 의미한다.
충전재(D)의 평균 입자 직경의 하한값은 특별히 한정되지 않는다. 예를 들면, 충전재(D)의 평균 입자 직경은 충전재(D)의 입수가 보다 용이한 점에서는 0.01㎛ 이상인 것이 바람직하다.
충전재(D)의 평균 입자 직경은 상술한 하한값과 어느 하나의 상한값을 임의로 조합하여 설정되는 범위 내가 되도록 적절히 조절할 수 있다.
예를 들면, 충전재(D)의 평균 입자 직경은 바람직하게는 0.01∼6㎛이며, 예를 들면, 0.01∼4㎛, 0.01∼2㎛, 및 0.01∼0.5㎛ 중 어느 하나여도 된다. 단, 이는 충전재(D)의 바람직한 평균 입자 직경의 일례이다.
한편, 충전재(D)를 사용하는 경우, 수지층 형성용 조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 충전재(D)의 함유량의 비율(즉, 열경화성 수지 필름에 있어서의 열경화성 수지 필름의 총 질량에 대한 충전재(D)의 함유량의 비율)은 3∼30질량％인 것이 보다 바람직하며, 4∼20질량％인 것이 더욱 바람직하고, 5∼15질량％인 것이 특히 바람직하다. 충전재(D)의 함유량이 이러한 범위임으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아짐과 함께, 상기 열팽창 계수의 조정이 보다 용이해진다.
[커플링제(E)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 커플링제(E)를 함유하고 있어도 된다. 커플링제(E)로서 무기 화합물 또는 유기 화합물과 반응 가능한 관능기를 갖는 것을 사용함으로써, 열경화성 수지 필름의 피착체에 대한 접착성 및 밀착성을 향상시킬 수 있다. 또한, 커플링제(E)를 함유하는 제1 보호막은 내열성을 저해하지 않고 내수성이 향상된다.
커플링제(E)는 중합체 성분(A), 열경화성 성분(B) 등이 갖는 관능기와 반응 가능한 관능기를 갖는 화합물인 것이 바람직하고, 실란 커플링제인 것이 보다 바람직하다.
바람직한 상기 실란 커플링제로는, 예를 들면, 3-글리시딜옥시프로필트리메톡시실란, 3-글리시딜옥시프로필메틸디에톡시실란, 3-글리시딜옥시프로필트리에톡시실란, 3-글리시딜옥시메틸디에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-메타크릴로일옥시프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필메틸디에톡시실란, 3-(페닐아미노)프로필트리메톡시실란, 3-아닐리노프로필트리메톡시실란, 3-우레이도프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란, 3-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 커플링제(E)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
커플링제(E)를 사용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 커플링제(E)의 함유량은, 중합체 성분(A) 및 열경화성 성분(B)의 총 함유량 100질량부에 대해 0.03∼20질량부인 것이 바람직하고, 0.05∼10질량부인 것이 보다 바람직하며, 0.1∼5질량부인 것이 특히 바람직하다. 커플링제(E)의 상기 함유량이 상기 하한값 이상임으로써, 충전재(D)의 수지에 대한 분산성의 향상이나, 열경화성 수지 필름의 피착체와의 접착성의 향상 등, 커플링제(E)를 사용함에 의한 효과가 보다 현저히 얻어진다. 또한, 커플링제(E)의 상기 함유량이 상기 상한값 이하임으로써, 아웃 가스의 발생이 보다 억제된다.
[가교제(F)]
중합체 성분(A)으로서 다른 화합물과 결합 가능한 비닐기, (메타)아크릴로일기, 아미노기, 수산기, 카르복시기, 이소시아네이트기 등의 관능기를 갖는 것을 사용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름은 가교제(F)를 함유하고 있어도 된다. 가교제(F)는 중합체 성분(A) 중의 상기 관능기를 다른 화합물과 결합시켜 가교하기 위한 성분이며, 이와 같이 가교함으로써, 열경화성 수지 필름의 초기 접착력 및 응집력을 조절할 수 있다.
가교제(F)로는, 예를 들면, 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물, 금속 킬레이트계 가교제(금속 킬레이트 구조를 갖는 가교제), 아지리딘계 가교제(아지리디닐기를 갖는 가교제) 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 예를 들면, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 및 지환족 다가 이소시아네이트 화합물(이하, 이들 화합물을 포괄하여 「방향족 다가 이소시아네이트 화합물 등」이라고 약기하는 경우가 있다); 상기 방향족 다가 이소시아네이트 화합물 등의 3량체, 이소시아누레이트체 및 어덕트체; 상기 방향족 다가 이소시아네이트 화합물 등과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프리폴리머 등을 들 수 있다. 상기 「어덕트체」는, 상기 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 또는 지환족 다가 이소시아네이트 화합물과 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판 또는 피마자유 등의 저분자 활성 수소 함유 화합물의 반응물을 의미한다. 상기 어덕트체의 예로는, 후술하는 바와 같은 트리메틸올프로판의 자일릴렌디이소시아네이트 부가물 등을 들 수 있다. 또한, 「말단 이소시아네이트우레탄 프리폴리머」란, 앞서 설명한 바와 같다.
상기 유기 다가 이소시아네이트 화합물로서 보다 구체적으로는 예를 들면, 2,4-톨릴렌디이소시아네이트; 2,6-톨릴렌디이소시아네이트; 1,3-자일릴렌디이소시아네이트; 1,4-자일렌디이소시아네이트; 디페닐메탄-4,4'-디이소시아네이트; 디페닐메탄-2,4'-디이소시아네이트; 3-메틸디페닐메탄디이소시아네이트; 헥사메틸렌디이소시아네이트; 이소포론디이소시아네이트; 디시클로헥실메탄-4,4'-디이소시아네이트; 디시클로헥실메탄-2,4'-디이소시아네이트; 트리메틸올프로판 등의 폴리올의 전부 또는 일부의 수산기에 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트 및 자일릴렌디이소시아네이트 중 어느 1종 또는 2종 이상이 부가한 화합물; 리신디이소시아네이트 등을 들 수 있다.
상기 유기 다가 이민 화합물로는, 예를 들면, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제(F)로서 유기 다가 이소시아네이트 화합물을 사용하는 경우, 중합체 성분(A)으로는, 수산기 함유 중합체를 사용하는 것이 바람직하다. 가교제(F)가 이소시아네이트기를 갖고, 중합체 성분(A)이 수산기를 갖는 경우, 가교제(F)와 중합체 성분(A)의 반응에 의해 열경화성 수지 필름에 가교 구조를 간편하게 도입할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 가교제(F)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
가교제(F)를 사용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 가교제(F)의 함유량은, 중합체 성분(A)의 함유량 100질량부에 대해 0.01∼20질량부인 것이 바람직하고, 0.1∼10질량부인 것이 보다 바람직하며, 0.5∼5질량부인 것이 특히 바람직하다. 가교제(F)의 상기 함유량이 상기 하한값 이상임으로써, 가교제(F)를 사용함에 의한 효과가 보다 현저히 얻어진다. 또한, 가교제(F)의 상기 함유량이 상기 상한값 이하임으로써, 가교제(F)의 과잉 사용이 억제된다.
[에너지선 경화성 수지(G)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 에너지선 경화성 수지(G)를 함유하고 있어도 된다. 열경화성 수지 필름은 에너지선 경화성 수지(G)를 함유하고 있음으로써, 에너지선의 조사에 의해 특성을 변화시킬 수 있다.
에너지선 경화성 수지(G)는 에너지선 경화성 화합물을 중합(경화)하여 얻어진 것이다.
상기 에너지선 경화성 화합물로는, 예를 들면, 분자 내에 적어도 1개의 중합성 이중 결합을 갖는 화합물을 들 수 있고, (메타)아크릴로일기를 갖는 아크릴레이트계 화합물이 바람직하다.
상기 아크릴레이트계 화합물로는, 예를 들면, 트리메틸올프로판트리(메타)아크릴레이트, 테트라메틸올메탄테트라(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 1,4-부틸렌글리콜디(메타)아크릴레이트, 1,6-헥산디올디(메타)아크릴레이트 등의 사슬형 지방족 골격 함유 (메타)아크릴레이트; 디시클로펜타닐디(메타)아크릴레이트 등의 고리형 지방족 골격 함유 (메타)아크릴레이트; 폴리에틸렌글리콜디(메타)아크릴레이트 등의 폴리알킬렌글리콜(메타)아크릴레이트; 올리고에스테르(메타)아크릴레이트; 우레탄(메타)아크릴레이트 올리고머; 에폭시 변성 (메타)아크릴레이트; 상기 폴리알킬렌글리콜(메타)아크릴레이트 이외의 폴리에테르(메타)아크릴레이트; 이타콘산 올리고머 등을 들 수 있다.
상기 에너지선 경화성 화합물의 중량 평균 분자량은, 100∼30000인 것이 바람직하고, 300∼10000인 것이 보다 바람직하다.
중합에 사용하는 상기 에너지선 경화성 화합물은 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 에너지선 경화성 수지(G)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
에너지선 경화성 수지(G)를 사용하는 경우, 수지층 형성용 조성물(III)에 있어서, 수지층 형성용 조성물(III)의 총 질량에 대한 에너지선 경화성 수지(G)의 함유량의 비율은 1∼95질량％인 것이 바람직하고, 5∼90질량％인 것이 보다 바람직하며, 10∼85질량％인 것이 특히 바람직하다.
[광중합 개시제(H)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 에너지선 경화성 수지(G)를 함유하는 경우, 에너지선 경화성 수지(G)의 중합 반응을 효율적으로 진행하기 위해, 광중합 개시제(H)를 함유하고 있어도 된다.
수지층 형성용 조성물(III)에 있어서의 광중합 개시제(H)로는, 예를 들면, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈 등의 벤조인 화합물; 아세토페논, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 2,2-디메톡시-1,2-디페닐에탄-1-온 등의 아세토페논 화합물; 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 등의 아실포스핀옥사이드 화합물; 벤질페닐설파이드, 테트라메틸티우람모노설파이드 등의 설파이드 화합물; 1-히드록시시클로헥실페닐케톤 등의 α-케톨 화합물; 아조비스이소부티로니트릴 등의 아조 화합물; 티타노센 등의 티타노센 화합물; 티옥산톤, 2,4-디에틸티옥산톤 등의 티옥산톤 화합물; 퍼옥사이드 화합물; 디아세틸 등의 디케톤 화합물; 벤질; 디벤질; 벤조페논; 1,2-디페닐메탄; 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논; 2-클로로안트라퀴논 등을 들 수 있다.
또한, 광중합 개시제(H)로는, 예를 들면, 1-클로로안트라퀴논 등의 퀴논 화합물; 아민 등의 광증감제 등을 사용할 수도 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 광중합 개시제(H)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
광중합 개시제(H)를 사용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지 필름에 있어서, 광중합 개시제(H)의 함유량은, 에너지선 경화성 수지(G)의 함유량 100질량부에 대해 0.1∼20질량부인 것이 바람직하고, 1∼10질량부인 것이 보다 바람직하며, 2∼5질량부인 것이 특히 바람직하다.
[착색제(I)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 착색제(I)를 함유하고 있어도 된다. 착색제(I)는 예를 들면, 열경화성 수지 필름 및 제1 보호막에 적절한 광선 투과율을 부여하기 위한 성분이다.
착색제(I)는 공지의 것이면 되며, 예를 들면, 염료 및 안료 중 어느 것이어도 된다.
예를 들면, 염료는, 산성 염료, 반응 염료, 직접 염료, 분산 염료 및 양이온 염료 등 중 어느 것이어도 된다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 착색제(I)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
착색제(I)를 사용하는 경우, 수지층 형성용 조성물(III)의 착색제(I)의 함유량은, 열경화성 수지 필름의 가시광선 투과율 및 적외선 투과율이 목적의 값이 되도록 적절히 조절하면 되며, 특별히 한정되지 않는다. 예를 들면, 상기 착색제(I)의 함유량은, 착색제(I)의 종류나, 2종 이상의 착색제(I)를 병용하는 경우에는, 이들 착색제(I)의 조합 등에 따라 적절히 조절하면 된다.
착색제(I)를 사용하는 경우, 통상은, 수지층 형성용 조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 착색제(I)의 함유량의 비율(즉, 열경화성 수지 필름에 있어서의 열경화성 수지 필름의 총 질량에 대한 착색제(I)의 함유량의 비율)은 0.01∼10질량％인 것이 바람직하다.
[범용 첨가제(J)]
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 범용 첨가제(J)를 함유하고 있어도 된다.
범용 첨가제(J)는 공지의 것이면 되며, 목적에 따라 임의로 선택할 수 있고, 특별히 한정되지 않으나, 바람직한 것으로는, 예를 들면, 가소제, 대전 방지제, 산화 방지제, 게터링제 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름이 함유하는 범용 첨가제(J)는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름의 범용 첨가제(J)의 함유량은 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 된다.
[용매]
수지층 형성용 조성물(III)은 추가로 용매를 함유하는 것이 바람직하다. 용매를 함유하는 수지층 형성용 조성물(III)은 취급성이 양호해진다.
상기 용매는 특별히 한정되지 않으나, 바람직한 것으로는, 예를 들면, 톨루엔, 자일렌 등의 탄화수소; 메탄올, 에탄올, 2-프로판올, 이소부틸알코올(2-메틸프로판-1-올), 1-부탄올 등의 알코올; 초산에틸 등의 에스테르; 아세톤, 메틸에틸케톤 등의 케톤; 테트라히드로푸란 등의 에테르; 디메틸포름아미드, N-메틸피롤리돈 등의 아미드(아미드 결합을 갖는 화합물) 등을 들 수 있다.
수지층 형성용 조성물(III)이 함유하는 용매는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III)이 함유하는 용매는, 수지층 형성용 조성물(III) 중의 함유 성분을 보다 균일하게 혼합할 수 있는 점에서 메틸에틸케톤 등인 것이 바람직하다.
수지층 형성용 조성물(III)의 용매의 함유량은 특별히 한정되지 않고, 예를 들면, 용매 이외의 성분의 종류에 따라 적절히 선택하면 된다.
수지층 형성용 조성물(III) 및 열경화성 수지 필름은 중합체 성분(A) 및 열경화성 성분(B)을 함유하고, 중합체 성분(A)으로서 폴리비닐아세탈을 함유하며, 또한 에폭시 수지(B1)로서 액상인 것을 함유하는 것이 바람직하고, 이들 성분 이외에 추가로 경화 촉진제(C) 및 충전재(D)를 함유하는 것이 보다 바람직하다. 그리고, 이 경우의 충전재(D)는 상술한 평균 입자 직경을 갖는 것이 바람직하다. 이러한 수지층 형성용 조성물(III) 및 열경화성 수지 필름을 사용함으로써, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
수지층 형성용 조성물(III)로 바람직한 일 실시형태로는, 예를 들면, 폴리비닐아세탈인 중합체 성분(A)과, 액상인 에폭시 수지(B1)와, 열경화제(B2)와, 경화 촉진제(C)와, 충전재(D)를 함유하고, 수지층 형성용 조성물(III)에 있어서, 상기 에폭시 수지(B1)와 열경화제(B2)의 총 함유량이 상기 중합체 성분(A)의 함유량 100질량부에 대해 600∼1000질량부이며, 또한, 경화 촉진제(C)의 함유량이 상기 에폭시 수지(B1)와 열경화제(B2)의 총 함유량 100질량부에 대해 0.1∼5질량부이며, 수지층 형성용 조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 충전재(D)의 함유량의 비율이 3∼30질량％이며, 충전재(D)의 평균 입자 직경이 6㎛ 이하인 것을 들 수 있다.
수지층 형성용 조성물(III)로 보다 바람직한 일 실시형태로는, 예를 들면, 폴리비닐아세탈인 중합체 성분(A)과, 액상인 에폭시 수지(B1)와, 열경화제(B2)와, 경화 촉진제(C)와, 충전재(D)를 함유하고, 상기 폴리비닐아세탈의 중량 평균 분자량이 40000 이하이며, 상기 에폭시 수지(B1)의 중량 평균 분자량이 10000 이하이며, 수지층 형성용 조성물(III)에 있어서, 상기 에폭시 수지(B1)와 열경화제(B2)의 총 함유량이 상기 중합체 성분(A)의 함유량 100질량부에 대해 600∼1000질량부이며, 또한, 경화 촉진제(C)의 함유량이 상기 에폭시 수지(B1)와 열경화제(B2)의 총 함유량 100질량부에 대해 0.1∼5질량부이며, 수지층 형성용 조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 충전재(D)의 함유량의 비율이 5∼15질량％이며, 충전재(D)의 평균 입자 직경이 2㎛ 이하인 것을 들 수 있다.
◎열경화성 수지 필름 형성용 조성물의 제조 방법
수지층 형성용 조성물(III) 등의 열경화성 수지 필름 형성용 조성물은 이를 구성하기 위한 각 성분을 배합함으로써 얻어진다.
각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않고, 2종 이상의 성분을 동시에 첨가해도 된다.
용매를 사용하는 경우에는, 용매를 용매 이외의 어느 하나의 배합 성분과 혼합하여 이 배합 성분을 미리 희석해 둠으로써 사용해도 되며, 용매 이외의 어느 하나의 배합 성분을 미리 희석해 두지 않고, 용매를 이들 배합 성분과 혼합함으로써 사용해도 된다.
배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법; 믹서를 이용하여 혼합하는 방법; 초음파를 가하여 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 된다.
각 성분의 첨가 및 혼합시의 온도 그리고 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되나, 온도는 15∼30℃인 것이 바람직하다.
◎에너지선 경화성 수지 필름 형성용 조성물
○수지층 형성용 조성물(IV)
에너지선 경화성 수지 필름 형성용 조성물로는, 예를 들면, 에너지선 경화성 성분(a)을 함유하는 에너지선 경화성 수지 필름 형성용 조성물(IV)(본 명세서에 있어서는, 단순히 「수지층 형성용 조성물(IV)」이라고 약기하는 경우가 있다) 등을 들 수 있다.
[에너지선 경화성 성분(a)]
에너지선 경화성 성분(a)는 에너지선의 조사에 의해 경화하는 성분이며, 에너지선 경화성 수지 필름에 조막성이나 가요성 등을 부여하기 위한 성분이기도 하다.
에너지선 경화성 성분(a)으로는, 예를 들면, 에너지선 경화성기를 갖는 중량 평균 분자량이 80000∼2000000인 중합체(a1) 및 에너지선 경화성기를 갖는 분자량이 100∼80000인 화합물(a2)을 들 수 있다. 상기 중합체(a1)는 그 적어도 일부가 가교제에 의해 가교된 것이어도 되며, 가교되어 있지 않은 것이어도 된다.
에너지선 경화성기를 갖는 중량 평균 분자량이 80000∼2000000인 중합체(a1)로는, 예를 들면, 다른 화합물이 갖는 기와 반응 가능한 관능기를 갖는 아크릴계 중합체(a11)와, 상기 관능기와 반응하는 기 및 에너지선 경화성 이중 결합 등의 에너지선 경화성기를 갖는 에너지선 경화성 화합물(a12)이 중합하여 이루어지는 아크릴계 수지(a1-1)를 들 수 있다.
다른 화합물이 갖는 기와 반응 가능한 상기 관능기로는, 예를 들면, 수산기, 카르복시기, 아미노기, 치환 아미노기(아미노기의 1개 또는 2개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기), 에폭시기 등을 들 수 있다. 단, 반도체 웨이퍼나 반도체 칩 등의 회로의 부식을 방지한다는 점에서는 상기 관능기는 카르복시기 이외의 기인 것이 바람직하다.
이들 중에서도 상기 관능기는 수산기인 것이 바람직하다.
상기 관능기를 갖는 아크릴계 중합체(a11)로는, 예를 들면, 상기 관능기를 갖는 아크릴계 모노머와, 상기 관능기를 갖지 않는 아크릴계 모노머가 공중합하여 이루어지는 것을 들 수 있고, 이들 모노머 이외에, 추가로 아크릴계 모노머 이외의 모노머(비아크릴계 모노머)가 공중합한 것이어도 된다.
또한, 상기 아크릴계 중합체(a11)는 랜덤 공중합체여도 되며, 블록 공중합체여도 된다.
상기 아크릴계 중합체(a11)에 있어서, 상기 관능기를 갖는 아크릴계 모노머, 상기 관능기를 갖지 않는 아크릴계 모노머, 및 비아크릴계 모노머는, 모두 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
상기 에너지선 경화성 화합물(a12)은 상기 아크릴계 중합체(a11)가 갖는 관능기와 반응 가능한 기로서 이소시아네이트기, 에폭시기 및 카르복시기로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 갖는 것이 바람직하고, 상기 기로서 이소시아네이트기를 갖는 것이 보다 바람직하다. 상기 에너지선 경화성 화합물(a12)은 예를 들면, 상기 기로서 이소시아네이트기를 갖는 경우, 이 이소시아네이트기가 상기 관능기로서 수산기를 갖는 아크릴계 중합체(a11)의 이 수산기와 용이하게 반응한다.
에너지선 경화성기를 갖는 분자량이 100∼80000인 화합물(a2) 중의 상기 에너지선 경화성기로는, 에너지선 경화성 이중 결합을 포함하는 기를 들 수 있고, 바람직한 것으로는 (메타)아크릴로일기, 비닐기 등을 들 수 있다.
[에너지선 경화성기를 갖지 않는 중합체(b)]
수지층 형성용 조성물(IV) 및 에너지선 경화성 수지 필름은 상기 에너지선 경화성 성분(a)으로서 상기 화합물(a2)을 함유하는 경우, 추가로 에너지선 경화성기를 갖지 않는 중합체(b)도 함유하는 것이 바람직하다.
상기 중합체(b)는 그 적어도 일부가 가교제에 의해 가교된 것이어도 되며, 가교되어 있지 않은 것이어도 된다.
에너지선 경화성기를 갖지 않는 중합체(b)로는, 예를 들면, 아크릴계 중합체, 페녹시 수지, 우레탄 수지, 폴리에스테르, 고무계 수지, 아크릴우레탄 수지 등을 들 수 있다.
이들 중에서도 상기 중합체(b)는 아크릴계 중합체(본 명세서에 있어서는, 「아크릴계 중합체(b-1)」라고 칭하는 경우가 있다)인 것이 바람직하다.
수지층 형성용 조성물(IV)로는, 상기 중합체(a1) 및 상기 화합물(a2) 중 어느 한쪽 또는 양쪽을 함유하는 것을 들 수 있다. 그리고, 수지층 형성용 조성물(IV)은 상기 화합물(a2)을 함유하는 경우, 추가로 에너지선 경화성기를 갖지 않는 중합체(b)도 함유하는 것이 바람직하고, 이 경우, 추가로 상기 중합체(a1)를 함유하는 것도 바람직하다. 또한, 수지층 형성용 조성물(IV)은 상기 화합물(a2)을 함유하지 않고, 상기 중합체(a1) 및 에너지선 경화성기를 갖지 않는 중합체(b)를 함께 함유하고 있어도 된다.
수지층 형성용 조성물(IV)에 있어서, 상기 에너지선 경화성 성분(a) 및 에너지선 경화성기를 갖지 않는 중합체(b)는, 각각 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(IV)이 상기 중합체(a1), 상기 화합물(a2) 및 에너지선 경화성기를 갖지 않는 중합체(b)를 함유하는 경우, 수지층 형성용 조성물(IV)에 있어서, 상기 화합물(a2)의 함유량은 상기 중합체(a1) 및 에너지선 경화성기를 갖지 않는 중합체(b)의 총 함유량 100질량부에 대해 10∼400질량부인 것이 바람직하다.
수지층 형성용 조성물(IV)에 있어서, 용매 이외의 성분의 총 함유량에 대한 상기 에너지선 경화성 성분(a) 및 에너지선 경화성기를 갖지 않는 중합체(b)의 합계 함유량의 비율(즉, 에너지선 경화성 수지 필름에 있어서의 에너지선 경화성 수지 필름의 총 질량에 대한 상기 에너지선 경화성 성분(a) 및 에너지선 경화성기를 갖지 않는 중합체(b)의 합계 함유량의 비율)은 5∼90질량％인 것이 바람직하다.
수지층 형성용 조성물(IV)은 상기 에너지선 경화성 성분 이외에, 목적에 따라 열경화성 성분, 광중합 개시제, 충전재, 커플링제, 가교제, 착색제, 범용 첨가제 및 용매로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 함유하고 있어도 된다. 예를 들면, 상기 에너지선 경화성 성분 및 열경화성 성분을 함유하는 수지층 형성용 조성물(IV)을 사용함으로써 형성되는 에너지선 경화성 수지 필름은 가열에 의해 피착체에 대한 접착력이 향상되고, 이 에너지선 경화성 수지 필름으로부터 형성된 제1 보호막의 강도도 향상된다.
수지층 형성용 조성물(IV)에 있어서의 상기 열경화성 성분, 광중합 개시제, 충전재, 커플링제, 가교제, 착색제, 범용 첨가제 및 용매로는, 각각 수지층 형성용 조성물(III)에 있어서의 열경화성 성분(B), 광중합 개시제(H), 충전재(D), 커플링제(E), 가교제(F), 착색제(I), 범용 첨가제(J) 및 용매와 동일한 것을 들 수 있다.
수지층 형성용 조성물(IV)에 있어서, 상기 열경화성 성분, 광중합 개시제, 충전재, 커플링제, 가교제, 착색제, 범용 첨가제 및 용매는, 각각 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(IV)에 있어서의 상기 열경화성 성분, 광중합 개시제, 충전재, 커플링제, 가교제, 착색제, 범용 첨가제 및 용매의 함유량은 목적에 따라 적절히 조절하면 되며, 특별히 한정되지 않는다.
◎에너지선 경화성 수지 필름 형성용 조성물의 제조 방법
수지층 형성용 조성물(IV) 등의 에너지선 경화성 수지 필름 형성용 조성물은 이를 구성하기 위한 각 성분을 배합함으로써 얻어진다.
각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되어 있지 않고, 2종 이상의 성분을 동시에 첨가해도 된다.
용매를 사용하는 경우에는, 용매를 용매 이외의 어느 하나의 배합 성분과 혼합하여 이 배합 성분을 미리 희석해 둠으로써 사용해도 되며, 용매 이외의 어느 하나의 배합 성분을 미리 희석해 두지 않고, 용매를 이들 배합 성분과 혼합함으로써 사용해도 된다.
배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법; 믹서를 이용하여 혼합하는 방법; 초음파를 가하여 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 된다.
각 성분의 첨가 및 혼합시의 온도 그리고 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되나, 온도는 15∼30℃인 것이 바람직하다.
◇제1 보호막이 형성된 반도체 칩의 제조 방법
본 발명의 제1 보호막이 형성된 반도체 칩의 제조 방법은, 상술한 제1 보호막이 형성된 반도체 칩의 제조 방법으로서, 반도체 웨이퍼의 범프를 갖는 면에 경화성 수지 필름을 첩부하는 공정(본 명세서에 있어서는, 「첩부 공정」이라고 약기하는 경우가 있다)과, 첩부 후의 상기 경화성 수지 필름을 경화시킴으로써, 제1 보호막을 형성하는 공정(본 명세서에 있어서는, 「제1 보호막 형성 공정」이라고 약기하는 경우가 있다)과, 상기 반도체 웨이퍼를 분할함으로써, 반도체 칩을 얻는 공정(본 명세서에 있어서는, 「분할 공정」이라고 약기하는 경우가 있다)을 갖고, 상기 경화성 수지 필름을 첩부하는 공정에 있어서, 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록 상기 범프의 꼭대기부를 상기 경화성 수지 필름으로부터 돌출시키거나, 또는 상기 경화성 수지 필름을 첩부하는 공정 후, 추가로 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록 상기 범프 상의 잔류물의 양을 저감하는 공정(본 명세서에 있어서는, 「잔류물 저감 공정」이라고 약기하는 경우가 있다)을 갖는다.
이하, 도면을 참조하면서 상기 제조 방법에 대해 설명한다.
우선, 도 1에 나타내는 제1 보호막이 형성된 반도체 칩의 제조 방법에 대해 설명한다. 도 5는, 본 실시형태를 모식적으로 설명하기 위한 확대 단면도이다.
＜첩부 공정＞
상기 제조 방법에 있어서는, 우선, 상기 첩부 공정을 행하여, 도 5(a)에 나타내는 바와 같이, 반도체 웨이퍼(9')의 범프 형성면(9a)에 경화성 수지 필름(13')을 첩부한다. 본 공정을 행함으로써 경화성 수지 필름(13')이 다수개 존재하는 범프(91) 사이에 퍼지고, 범프 형성면(9a)에 밀착함과 함께, 범프(91)의 표면(91a), 특히 범프 형성면(9a)의 근방 부위의 표면(91a)을 덮고, 범프(91)를 매립하여 이들의 영역을 피복하고 있는 상태로 할 수 있다.
본 공정에 있어서는, 예를 들면, 반도체 웨이퍼(9')의 범프(91)의 꼭대기부(910)는 경화성 수지 필름(13')을 관통하여 경화성 수지 필름(13')으로부터 돌출한다.
첩부 공정에 있어서는, 예를 들면, 경화성 수지 필름(13')을 단독으로 사용해도 되나, 여기에 나타내는 바와 같이, 제1 지지 시트(10)와 제1 지지 시트(10) 상에 형성된 경화성 수지 필름(13')을 구비하여 구성된 제1 보호막 형성용 시트(191)를 사용하는 것이 바람직하다. 이러한 제1 보호막 형성용 시트(191)를 사용함으로써, 경화성 수지 필름(13')과 범프 형성면(9a) 사이 및 경화성 수지 필름(13')과 범프(91)의 표면(91a) 사이 중 어느 것에 있어서도, 공극부의 발생을 보다 억제할 수 있다. 또한 최종적으로, 범프(91)의 꼭대기부(910)에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
첩부 공정에 있어서, 여기에 나타내는 바와 같은 제1 보호막 형성용 시트를 사용하는 경우에는, 제1 보호막 형성용 시트 중의 경화성 수지 필름을 반도체 웨이퍼의 범프 형성면에 첩부함으로써, 제1 보호막 형성용 시트 자체를 반도체 웨이퍼의 범프 형성면에 첩부하면 된다.
한편, 본 명세서에 있어서는, 여기에 나타내는 바와 같은 반도체 웨이퍼의 범프 형성면에 제1 보호막 형성용 시트가 첩부되어 구성된 것을 「적층 구조체(1)」라고 칭하는 경우가 있다. 도 5에 있어서는, 적층 구조체(1)(101)로서 반도체 웨이퍼(9')의 범프 형성면(9a)에 제1 보호막 형성용 시트(191)가 첩부되어 구성된 것을 나타내고 있다.
제1 보호막 형성용 시트(191)에 있어서, 제1 지지 시트(10)는 제1 기재(11)와 제1 기재(11) 상에 형성된 완충층(12)을 구비하여 구성되어 있다. 즉, 제1 보호막 형성용 시트(191)는 제1 기재(11), 완충층(12) 및 경화성 수지 필름(13')이 이 순서로 이들의 두께 방향에 있어서 적층되어 구성되어 있다.
도 6은 제1 보호막 형성용 시트(191)를 모식적으로 나타내는 확대 단면도이다.
제1 지지 시트(10)로는 공지의 것을 사용할 수 있다.
제1 기재(11)는 시트상 또는 필름상이며, 그 구성 재료로는 예를 들면, 각종 수지를 들 수 있다.
상기 수지로는 예를 들면, 저밀도 폴리에틸렌(LDPE), 직쇄 저밀도 폴리에틸렌(LLDPE), 고밀도 폴리에틸렌(HDPE) 등의 폴리에틸렌; 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 노르보르넨 수지 등의 폴리에틸렌 이외의 폴리올레핀; 에틸렌-초산비닐 공중합체, 에틸렌-(메타)아크릴산 공중합체, 에틸렌-(메타)아크릴산에스테르 공중합체, 에틸렌-노르보르넨 공중합체 등의 에틸렌계 공중합체(모노머로서 에틸렌을 사용하여 얻어진 공중합체); 폴리염화비닐, 염화비닐 공중합체 등의 염화비닐계 수지(모노머로서 염화비닐을 사용하여 얻어진 수지); 폴리스티렌; 폴리시클로올레핀; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌이소프탈레이트, 폴리에틸렌-2,6-나프탈렌디카르복시레이트, 모든 구성 단위가 방향족 고리형 기를 갖는 전방향족 폴리에스테르 등의 폴리에스테르; 2종 이상의 상기 폴리에스테르의 공중합체; 폴리(메타)아크릴산에스테르; 폴리우레탄; 폴리우레탄아크릴레이트; 폴리이미드; 폴리아미드; 폴리카보네이트; 불소 수지; 폴리아세탈; 변성 폴리페닐렌옥시드; 폴리페닐렌설파이드; 폴리술폰; 폴리에테르케톤 등을 들 수 있다.
또한, 상기 수지로는 예를 들면, 상기 폴리에스테르와 그 이외의 수지의 혼합물 등의 폴리머 알로이도 들 수 있다. 상기 폴리에스테르와 그 이외의 수지의 폴리머 알로이는 폴리에스테르 이외의 수지의 양이 비교적 소량인 것이 바람직하다.
또한, 상기 수지로는 예를 들면, 지금까지 예시한 상기 수지의 1종 또는 2종 이상이 가교한 가교 수지; 지금까지 예시한 상기 수지의 1종 또는 2종 이상을 사용한 아이오노머 등의 변성 수지도 들 수 있다.
제1 기재(11)를 구성하는 수지는 1종만이어도 되며, 2종 이상이어도 되고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
제1 기재(11)는 1층(단층)만이어도 되며, 2층 이상의 복수층이어도 되고, 복수층인 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
제1 기재(11)의 두께는 25∼150㎛인 것이 바람직하다.
여기서, 「제1 기재(11)의 두께」란, 제1 기재(11) 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 제1 기재(11)의 두께란, 제1 기재(11)를 구성하는 모든 층의 합계의 두께를 의미한다.
완충층(12)은 완충층(12)과 이에 인접하는 층에 가해지는 힘에 대해 완충 작용을 갖는다. 여기에서는 「완충층과 인접하는 층」으로서, 경화성 수지 필름(13')을 나타내고 있다.
완충층(12)은 시트상 또는 필름상이며, 에너지선 경화성인 것이 바람직하다. 에너지선 경화성인 완충층(12)은 에너지선 경화시킴으로써, 후술하는 경화성 수지 필름(13')으로부터의 박리가 보다 용이해진다.
완충층(12)의 구성 재료로는, 예를 들면, 각종 점착성 수지를 들 수 있다. 완충층(12)이 에너지선 경화성인 경우에는, 그 구성 재료로는 에너지선 경화에 필요한 각종 성분도 들 수 있다.
완충층(12)은 1층(단층)만이어도 되며, 2층 이상의 복수층이어도 되고, 복수층인 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
완충층(12)의 두께는 60∼675㎛인 것이 바람직하다.
여기서, 「완충층(12)의 두께」란, 완충층(12) 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 완충층(12)의 두께란, 완충층(12)을 구성하는 모든 층의 합계의 두께를 의미한다.
첩부 공정에 있어서는, 열경화성 수지 필름(13') 중, 반도체 웨이퍼(9')에 대향하고 있는 측의 노출면(본 명세서에 있어서는, 「제1 면」이라고 칭하는 경우가 있다)(13'a)을 반도체 웨이퍼(9')의 범프 형성면(9a)에 압착시킴으로써, 열경화성 수지 필름(13')을 상기 범프 형성면(9a)에 첩부할 수 있다.
첩부 공정에 있어서는, 경화성 수지 필름(13')을 가열하면서 범프 형성면(9a)에 첩부하는 것이 바람직하다. 이와 같이 함으로써, 경화성 수지 필름(13')과 범프 형성면(9a) 사이 및 경화성 수지 필름(13')과 범프(91)의 표면(91a) 사이 중 어느 것에 있어서도, 공극부의 발생을 보다 억제할 수 있다. 또한 최종적으로, 범프의 꼭대기부에 있어서, 제1 보호막 잔류물의 잔존을 억제하는 효과가 보다 높아진다.
이 때의 경화성 수지 필름(13')의 가열 온도는 과도한 고온이 아니면 되며, 예를 들면, 60∼100℃인 것이 바람직하다. 여기서, 「과도한 고온」이란, 예를 들면, 경화성 수지 필름(13')이 열경화성인 경우에는, 경화성 수지 필름(13')의 열경화가 진행하는 등, 경화성 수지 필름(13')에 목적 외의 작용이 발현하는 온도를 의미한다.
첩부 공정에 있어서, 경화성 수지 필름(13')을 범프 형성면(9a)에 첩부할 때, 경화성 수지 필름(13')에 가해지는 압력(본 명세서에 있어서는, 「첩부 압력」이라고 칭하는 경우가 있다)은 0.3∼1MPa인 것이 바람직하다.
첩부 공정에 의해 적층 구조체(1)(101)를 형성한 후, 이 적층 구조체(1)(101)를 그대로 다음 공정에서 사용해도 되나, 필요에 따라 반도체 웨이퍼(9')의 범프 형성면(9a)과는 반대측 면(이면)(9b)을 연삭함으로써, 반도체 웨이퍼(9')의 두께를 조절해도 된다.
반도체 웨이퍼(9')의 이면(9b)의 연삭은 그라인더를 이용하는 방법 등의 공지의 방법으로 행할 수 있다.
반도체 웨이퍼(9')의 이면(9b)을 연삭하지 않는 경우에는, 반도체 웨이퍼(9')의 범프를 제외한 부위의 두께는 앞서 설명한 반도체 칩의 범프를 제외한 부위의 두께와 동일한 것이 바람직하다.
반도체 웨이퍼(9')의 이면(9b)을 연삭하는 경우에는, 연삭 전에 있어서의 반도체 웨이퍼(9')의 범프를 제외한 부위의 두께는 400∼1200㎛인 것이 바람직하고, 650∼780㎛인 것이 보다 바람직하다.
첩부 공정에 의해 적층 구조체(1)(101)를 형성한 후, 적층 구조체(1)(101) 중의 열경화성 수지 필름(13')으로부터 제1 지지 시트(10)를 박리시킨다. 반도체 웨이퍼(9')의 이면(9b)을 연삭했을 경우에는, 이 연삭 후에 제1 지지 시트(10)를 박리시키는 것이 바람직하다.
이러한 공정을 행함으로써, 도 5(b)에 나타내는 바와 같이, 반도체 웨이퍼(9')의 범프 형성면(9a)에 열경화성 수지 필름(13')을 구비하여 구성된 적층 구조체(2)(즉, 경화성 수지 필름이 형성된 반도체 웨이퍼)(102)가 얻어진다.
적층 구조체(2)(102)에 있어서는, 반도체 웨이퍼(9')의 범프(91)의 꼭대기부(910)는 경화성 수지 필름(13')을 관통하여 돌출되어 있다.
완충층(12)이 에너지선 경화성인 경우에는, 에너지선의 조사에 의해 완충층(12)을 경화시켜, 완충층(12)의 점착성을 저하시킨 후, 열경화성 수지 필름(13')으로부터 제1 지지 시트(10)를 박리시키는 것이 바람직하다.
＜제1 보호막 형성 공정＞
상기 제조 방법에 있어서는, 상기 첩부 공정 후에 상기 제1 보호막 형성 공정을 행하고, 도 5(c)에 나타내는 바와 같이, 첩부 후의 경화성 수지 필름(13')을 경화시킴으로써 제1 보호막(13)을 형성한다.
적층 구조체(1)(101)를 형성했을 경우에는, 제1 보호막 형성 공정은 상술한 제1 지지 시트(10)의 박리 후에 행할 수 있다.
또한, 반도체 웨이퍼(9')의 이면(9b)을 연삭했을 경우에는, 제1 보호막 형성 공정은 상기 이면(9b)의 연삭 후에 행할 수 있다.
본 공정을 행함으로써 반도체 웨이퍼(9')의 범프 형성면(9a)에 제1 보호막(13)을 구비하여 구성된 적층 구조체(3)(즉, 제1 보호막이 형성된 반도체 웨이퍼)(103)가 얻어진다.
경화성 수지 필름(13')의 경화 조건은 제1 보호막이 충분히 그 기능을 발휘할 수 있는 정도의 경화도가 되는 한 특별히 한정되지 않고, 열경화성 수지 필름의 종류에 따라 적절히 선택하면 된다.
경화성 수지 필름(13')이 열경화성인 경우에는, 경화성 수지 필름(13')의 열경화시에 있어서, 가열 온도는 100∼180℃인 것이 바람직하고, 가열 시간은 0.5∼5시간인 것이 바람직하다. 경화성 수지 필름(13')의 열경화시에 있어서는, 경화성 수지 필름(13')을 가압해도 되며, 그 경우의 가압 압력은 0.3∼1MPa인 것이 바람직하다.
경화성 수지 필름(13')이 에너지선 경화성인 경우에는, 경화성 수지 필름(13')의 에너지선 경화시에 있어서, 에너지선의 조도는 180∼280mW/㎠인 것이 바람직하고, 에너지선의 광량은 450∼1500mJ/㎠인 것이 바람직하다.
도 5(b)에 나타내는 적층 구조체(2)(경화성 수지 필름이 형성된 반도체 웨이퍼)(102)에 있어서, 반도체 웨이퍼(9')의 범프(91)의 꼭대기부(910)에 경화성 수지 필름(13')에서 유래하는 잔류물(경화성 수지 필름 잔류물)이 잔존하고 있지 않으면, 제1 보호막 형성 공정 후에 상기 꼭대기부(910)에 제1 보호막 잔류물도 존재하지 않는다. 또한, 상기 꼭대기부(910)에서의 경화성 수지 필름(13')에서 유래하는 잔류물(경화성 수지 필름 잔류물)의 양이 적으면, 제1 보호막 형성 공정 후에 상기 꼭대기부(910)에서의 제1 보호막 잔류물의 양도 적어진다.
＜분할 공정＞
상기 제조 방법에 있어서는, 상기 제1 보호막 형성 공정 후에 상기 분할 공정을 행하고, 도 5(d)에 나타내는 바와 같이, 반도체 웨이퍼(9')를 분할함으로써 반도체 칩(9)을 얻는다.
본 공정에 의해 목적물인 제1 보호막이 형성된 반도체 칩(1)이 얻어진다.
반도체 웨이퍼(9')의 분할은 공지의 방법으로 행할 수 있다.
예를 들면, 다이싱 블레이드를 이용하여 다이싱함으로써, 반도체 웨이퍼(9')를 분할하는 경우에는, 적층 구조체(3)(제1 보호막이 형성된 반도체 웨이퍼)(103) 중의 반도체 웨이퍼(9')의 이면(9b)에 다이싱 시트(또는 다이싱 테이프)를 첩부하고, 이후, 공지의 방법으로 다이싱할 수 있다.
한편, 본 명세서에 있어서는, 이와 같이 반도체 웨이퍼의 범프 형성면에 제1 보호막을 구비하고, 반도체 웨이퍼의 이면에 다이싱 시트를 구비하여 구성된 것을 「적층 구조체(5)」라고 칭하는 경우가 있다. 또한, 이 적층 구조체(5) 중의 반도체 웨이퍼를 제1 보호막과 함께 개편화하여, 반도체 칩을 형성한 것을 「적층 구조체(6)」라고 칭하는 경우가 있다.
다이싱 시트로서 그 첩부 대상물(예를 들면, 반도체 칩)에 접촉하는 층이 에너지선 경화성인 것을 사용한 경우에는, 다이싱 후, 에너지선의 조사에 의해 이 층을 경화시켜 점착성을 저하시킴으로써, 그 첩부 대상물로부터 다이싱 시트를 보다 용이하게 제거할 수 있다.
반도체 웨이퍼(9')를 다이싱하는 경우에는, 상술한 다이싱 시트 대신에 제2 보호막 형성용 시트를 사용해도 된다.
제2 보호막 형성용 시트는, 반도체 칩의 이면에 상술한 제2 보호막을 형성하기 위한 보호막 형성용 필름이 다이싱 시트 상에 형성된 구성을 갖는다. 제2 보호막 형성용 시트를 사용한 경우에는, 다이싱 후에 다이싱 시트가 제거되어, 최종적으로는 상기 이면에 제2 보호막이 첩부된 상태의 반도체 칩이 얻어진다. 즉, 앞서 설명한 반도체 칩의 이면에 제2 보호막을 구비한 제1 보호막이 형성된 반도체 칩은 이러한 제조 방법에 의해 얻어진다.
상기 제조 방법에 있어서는, 제1 보호막 형성 공정 직후의 단계에서 상술한 바와 같이, 범프(91)의 꼭대기부(910)에 있어서, 제1 보호막 잔류물의 잔존이 억제되어 있다. 따라서, 목적물인 제1 보호막이 형성된 반도체 칩(1)의 범프(91)의 꼭대기부(910)에 있어서, 제1 보호막 잔류물의 잔존이 억제된다.
이와 같이 제1 보호막 형성 공정 직후의 단계에서 범프(91)의 꼭대기부(910)에 있어서, 제1 보호막 잔류물의 잔존이 억제되기 위해서는, 앞서 설명한 바와 같이, 적층 구조체(2)(경화성 수지 필름이 형성된 반도체 웨이퍼)(102)의 단계에서 반도체 웨이퍼(9')의 범프(91)의 꼭대기부(910)에 있어서, 경화성 수지 필름(13')에서 유래하는 잔류물(경화성 수지 필름 잔류물)의 잔존이 억제되어 있는 것이 필요하다. 이를 위해서는 예를 들면, 경화성 수지 필름(13')으로서 그 잔류물이 범프(91)의 꼭대기부(910)에 잔존하기 어려운 것을 사용하면 된다. 그리고, 상기 첩부 공정에 있어서, S(C)/S(Sn)값이 0.32 이하가 되도록 범프(91)의 꼭대기부(910)를 경화성 수지 필름(13')으로부터 돌출시키면 된다.
이러한 본 발명의 효과를 현저히 얻기 쉬운 경화성 수지 필름(13')으로는, 앞서 설명한 것을 들 수 있다.
즉, 열경화성 수지 필름의 경우이면, 수지층 형성용 조성물(III)로서 중합체 성분(A), 에폭시 수지(B1) 등의 수지 성분의 중량 평균 분자량이 작은 범위인 것, 충전재(D)의 평균 입자 직경이 작은 범위인 것, 충전재(D)의 함유량이 적은 범위인 것 등을 사용하는 것이 바람직하다. 에폭시 수지(B1)로는 상온에서 액상인 것을 사용하는 것이 바람직하다.
한편, 적층 구조체(2)(경화성 수지 필름이 형성된 반도체 웨이퍼)(102)의 단계에서 반도체 웨이퍼(9')의 범프(91)의 꼭대기부(910)에 있어서, 경화성 수지 필름(13')에서 유래하는 잔류물(경화성 수지 필름 잔류물)의 잔존이 억제되어 있지 않은 경우에는, 최종적으로, 제1 보호막이 형성된 반도체 칩의 범프의 꼭대기부에 있어서, 제1 보호막 잔류물이 잔존하지 않거나, 또는 그 양이 적어지는 공정을 별도 행하는 것이 필요하다. 이러한 공정이 상기 잔류물 저감 공정이다.
＜잔류물 저감 공정＞
즉, 상기 잔류물 저감 공정은 상기 첩부 공정 후에 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록, 범프(91) 상의 잔류물의 양을 저감하는 공정이다. 보다 구체적으로는, 잔류물 저감 공정은 상기 첩부 공정 후, 목적으로 하는 제1 보호막이 형성된 반도체 칩을 얻을 때까지의 어느 하나의 단계에서 행한다. 그리고, 잔류물 저감 공정에 있어서는, 예를 들면, 반도체 웨이퍼(9') 혹은 반도체 칩(9)의 범프(91)의 꼭대기부(910)에 잔존하고 있는 경화성 수지 필름 잔류물 또는 제1 보호막 잔류물 등의 잔류물의 양을 저감한다. 여기서, 「잔류물의 양을 저감한다」란, 잔류물이 존재하지 않거나, 또는 잔류물이 존재해도, 그 영향이 확인되지 않는 정도로 잔류물의 양이 적은 상태로 하는 것을 의미한다.
상기 제조 방법의 일 실시형태에 있어서는, 상기 제1 보호막 형성 공정 후에 잔류물 저감 공정을 행하여, 범프(91) 상의 제1 보호막 잔류물의 양을 저감한다.
도 7은, 본 실시형태에 있어서의 잔류물 저감 공정의 일례를 모식적으로 설명하기 위한 확대 단면도이다.
본 실시형태에 있어서는, 제1 보호막 형성 공정 종료 후에 앞서 설명한 적층 구조체(3)(제1 보호막이 형성된 반도체 웨이퍼)(103) 중의 범프(91)의 꼭대기부(910)에 제1 보호막 잔류물(131)이 잔존하고 있는 경우가 있다. 도 7(a)는 이러한 적층 구조체(3)를 나타내고 있으며, 이 적층 구조체(3)(103)는 도 5 중의 적층 구조체(3)(103)와 제1 보호막 잔류물(131)의 잔존량이 많은 점에서 상이하다.
본 실시형태의 잔류물 저감 공정에서는 적층 구조체(3)(103) 중의 반도체 웨이퍼(9')의 범프(91)의 상부에 대해 플라즈마를 조사함으로써, 범프(91)의 상부의 제1 보호막 잔류물(131)의 양을 저감한다. 이에 의해 도 7(b)에 나타내는 바와 같이, 도 5(c)에서 나타낸 것과 동일하게, 범프(91)의 꼭대기부(910)에 있어서, 제1 보호막 잔류물(131)의 잔존이 억제되어 있는 적층 구조체가 얻어진다. 본 명세서에 있어서는, 이와 같이 적층 구조체(3)에 대해 잔류물 저감 공정을 행하여 얻어진 것을 적층 구조체(4)라고 칭하는 경우가 있다. 도 7에 있어서는, 부호 104를 부여하고, 적층 구조체(4)를 나타내고 있다.
잔류물 저감 공정에서의 플라즈마의 조사 조건은 제1 보호막 잔류물(131)의 양을 충분히 저감할 수 있는 한, 특별히 한정되지 않는다.
예를 들면, 테트라플루오로메탄(CF4) 가스, 산소 가스 등의 반응성 가스의 존재하, 가스의 압력을 80∼120Pa로 하고, 가하는 전력을 200∼300W로 하여 플라즈마를 0.5∼5분 조사하면 된다. 단, 이 조건은 플라즈마의 조사 조건의 일례이다.
잔류물 저감 공정에서의 플라즈마의 조사 범위는, 제1 보호막 잔류물(131)의 양을 충분히 저감할 수 있는 한, 특별히 한정되지 않고, 적어도 범프(91)의 상부가 포함되어 있으면 된다. 그리고, 잔류물 저감 공정에 있어서는, 예를 들면, 제1 보호막(13)을 구비한 반도체 웨이퍼(9')의 범프(91)를 갖는 측의 전체 면에 플라즈마를 조사해도 된다.
여기에서는 제1 보호막 형성 공정 후, 또한 분할 공정 전에 잔류물 저감 공정을 행하는 경우에 대해 설명했으나, 본 실시형태에서의 잔류물 저감 공정은 분할 공정 후에 행해도 된다. 이 경우의 플라즈마의 조사 대상물은 반도체 웨이퍼(9')가 아닌 반도체 칩(9)이 된다(다시 말하면, 적층 구조체(3)(103)가 아닌 제1 보호막 잔류물(131)이 잔존하는 제1 보호막이 형성된 반도체 칩(1)이 된다). 이 점 이외에는, 상술한 경우와 동일한 방법으로 잔류물 저감 공정을 행할 수 있다.
또한, 여기에서는 플라즈마의 조사에 의해 제1 보호막 잔류물(131)의 양을 저감하는 경우에 대해 설명했으나, 제1 보호막 잔류물(131)의 양을 저감하는 방법으로는, 이 이외에 예를 들면, 제1 보호막 잔류물(131)에 미립자를 충돌시키는 방법을 들 수 있다.
이 경우, 상기 미립자는 적어도 범프(91)의 상부에 대해 충돌시키면 되며, 미립자를 충돌시키는 범위는, 상술한 플라즈마의 조사 범위와 동일하게 할 수 있다.
상기 미립자는 제1 보호막 잔류물(131)의 양을 저감 가능하면, 특별히 한정되지 않고, 그 구체예로는, 규사, 알루미나, 유리 등의 무기 재료로 이루어지는 연마재; 드라이 아이스 미립자 등을 들 수 있다.
이들 중에서도 기화에 의해 제1 보호막이 형성된 반도체 칩에서의 상기 미립자의 잔존을 현저히 용이하게 억제할 수 있는 점에서는 상기 미립자는 드라이 아이스 미립자인 것이 바람직하다.
상기 제조 방법의 다른 실시형태에 있어서는, 상기 첩부 공정 후에 잔류물 저감 공정을 행하여, 범프(91) 상의 경화성 수지 필름 잔류물의 양을 저감한다.
도 8은, 본 실시형태에 있어서의 잔류물 저감 공정의 다른 예를 모식적으로 설명하기 위한 확대 단면도이다.
본 실시형태에 있어서는, 첩부 공정 종료 후에 앞서 설명한 적층 구조체(2)(경화성 수지 필름이 형성된 반도체 웨이퍼)(102) 중의 범프(91)의 꼭대기부(910)에 경화성 수지 필름 잔류물(131')이 잔존하고 있는 경우가 있다. 도 8(a)는 이러한 적층 구조체(2)를 나타내고 있으며, 이 적층 구조체(2)(102)는 도 5 중의 적층 구조체(2)(102)와 경화성 수지 필름 잔류물(131')의 잔존량이 많은 점에서 상이하다.
본 실시형태의 잔류물 저감 공정에서는 적층 구조체(2)(102) 중의 반도체 웨이퍼(9')의 적어도 범프(91)의 상부에 대해 플라즈마를 조사함으로써, 범프(91)의 상부의 경화성 수지 필름 잔류물(131')의 양을 저감한다. 이에 의해 도 8(b)에 나타내는 바와 같이, 도 5(b)에서 나타낸 것과 동일하게, 범프(91)의 꼭대기부(910)에 있어서, 경화성 수지 필름 잔류물(131')의 잔존이 억제되어 있는 적층 구조체가 얻어진다. 본 명세서에 있어서는, 이와 같이 적층 구조체(2)에 대해 잔류물 저감 공정을 행하여 얻어진 것을 적층 구조체(10)라고 칭하는 경우가 있다. 도 8에 있어서는, 부호 110을 부여하고, 적층 구조체(10)를 나타내고 있다.
본 실시형태에 있어서의 플라즈마의 조사 조건은 조사 대상물이 상이한 점 이외에는, 앞서 설명한 조사 조건과 동일하게 할 수 있다.
또한, 본 실시형태에 있어서도, 앞서 설명한 경우와 동일하게 플라즈마의 조사 대신에 경화성 수지 필름 잔류물(131')에 미립자를 충돌시키는 방법을 채용함으로써 경화성 수지 필름 잔류물(131')의 양을 저감할 수 있다. 본 실시형태에 있어서도, 앞서 설명한 경우와 동일한 방법으로 미립자를 충돌시킬 수 있다.
여기까지는, 잔류물 저감 공정에 있어서, 범프(91) 상의 잔류물의 양만을 저감하는 방법을 채용한 것에 대해 설명했으나, 잔류물 저감 공정에 있어서는, 범프(91) 상의 잔류물을 그 범프(91)의 부착 부위와 함께 제거하는 방법을 채용해도 된다.
즉, 상기 제조 방법의 또 다른 실시형태에 있어서는, 상기 제1 보호막 형성 공정 후에 잔류물 저감 공정을 행함으로써, 범프(91) 상의 제1 보호막 잔류물을 그 범프(91)의 부착 부위와 함께 제거한다.
도 9는, 본 실시형태에 있어서의 잔류물 저감 공정의 또 다른 예를 모식적으로 설명하기 위한 확대 단면도이다.
앞서 설명한 바와 같이, 본 실시형태에 있어서는, 제1 보호막 형성 공정 종료 후에 앞서 설명한 적층 구조체(3)(제1 보호막이 형성된 반도체 웨이퍼)(103) 중의 범프(91)의 꼭대기부(910)에 제1 보호막 잔류물(131)이 잔존하고 있는 경우가 있다. 도 9(a)는 이러한 적층 구조체(3)를 나타내고 있으며, 이 적층 구조체(3)(103)는 도 5 중의 적층 구조체(3)(103)와 제1 보호막 잔류물(131)의 잔존량이 많은 점에서 상이하다.
본 실시형태의 잔류물 저감 공정에서는 적층 구조체(3)(103) 중의 반도체 웨이퍼(9')의 범프(91)의 상부 중, 제1 보호막 잔류물(131)이 잔존하고 있는 부위를 이 제1 보호막 잔류물(131)째 제거한다. 보다 구체적으로는 적층 구조체(3)(103)에 있어서, 반도체 웨이퍼(9')의 범프(91)를 그 정점으로부터 특정 거리만큼 아래의 부위에 있어서 절단하고 절단편을 제거함으로써, 범프(91)의 제1 보호막 잔류물(131)이 잔존하고 있는 상부를 이 제1 보호막 잔류물(131)째 제거한다. 이에 의해 도 9(b)에 나타내는 바와 같이, 범프의 형상이 변화한 적층 구조체(11)(111)가 얻어진다. 그리고, 적층 구조체(3)(103) 대신에 이 적층 구조체(11)(111)를 사용함으로써, 최종적으로는 도 3에서 나타낸 것과 동일한 제1 보호막이 형성된 반도체 칩, 즉, 범프(92)의 꼭대기부(920)에 있어서, 제1 보호막 잔류물(131)의 잔존이 억제되어 있는 제1 보호막이 형성된 반도체 칩(3)이 얻어진다.
상술한 바와 같이, 범프(91)의 특정 부위를 절단하는 방법으로는 다이싱 블레이드를 이용하여 범프(91)를 절단하는 방법을 들 수 있다.
이 경우, 적층 구조체(3)(103) 중의 반도체 웨이퍼(9')의 이면(9b)에 다이싱 시트를 첩부한 후, 범프(91)의 특정 부위를 절단하는 것이 바람직하다. 이 경우의 다이싱 시트로는, 통상의 다이싱 시트를 사용할 수 있다.
다이싱 블레이드를 이용한 범프(91)의 특정 부위의 절단은, 절단 개소가 상이한 점 이외에는, 통상의 반도체 웨이퍼의 다이싱의 경우와 동일한 방법으로 행할 수 있다.
예를 들면, 블레이드의 회전수는 20000∼45000rpm인 것이 바람직하고, 블레이드의 전송 속도(이동 속도)는 10∼100㎜/s인 것이 바람직하다.
한편, 본 명세서에 있어서는, 이와 같이 범프(91)의 특정 부위를 절단하기 전의 적층 구조체(3) 중에 있어서, 반도체 웨이퍼의 범프 형성면에 제1 보호막을 구비하고, 반도체 웨이퍼의 이면에 다이싱 테이프를 구비하여 구성된 것을 「적층 구조체(7)」라고 칭하는 경우가 있다.
잔류물 저감 공정에서의 범프(91)의 절단 부위는, 제1 보호막 잔류물(131)의 양을 충분히 저감할 수 있는 한, 특별히 한정되지 않는다.
예를 들면, 반도체 웨이퍼의 범프 형성면에 대해 평행한 방향에 있어서, 높이가 H인 범프를 절단하는 경우에는, 범프의 정점으로부터 바람직하게는 0.15H∼0.4H 중 어느 하나의 거리만큼 아래의 부위, 보다 바람직하게는 0.18H∼0.35H 중 어느 하나의 거리만큼 아래의 부위, 더욱 바람직하게는 0.21H∼0.3H 중 어느 하나의 거리만큼 아래의 부위가 범프의 절단 부위이다.
예를 들면, 반도체 웨이퍼의 범프 형성면에 대해 평행이 아닌 방향에 있어서, 높이가 H인 범프를 절단하는 경우에는, 상술한 수치 범위에서 특정되는 부위가 절단 부위에 포함되도록 하는 것이 바람직하다.
본 실시형태에 있어서는, 적층 구조체(3)(103) 대신에 이 적층 구조체(7)를 사용하고, 이하, 동일한 공정을 행함으로써, 제1 보호막이 형성된 반도체 칩(3)이 얻어진다.
본 실시형태에 있어서는, 적층 구조체(7)에 있어서, 상기와 같이 범프의 특정 부위가 절단된 것을 「적층 구조체(8)」라고 칭하고, 또한, 이 적층 구조체(8) 중의 반도체 웨이퍼가 제1 보호막과 함께 개편화되어 반도체 칩이 된 것을 「적층 구조체(9)」라고 칭하는 경우가 있다.
한편, 본 실시형태에 있어서는, 범프(91)의 상부를 제1 보호막 잔류물(131)째 제거하지만, 목적으로 하는 제1 보호막이 형성된 반도체 칩을 얻을 때까지의 어느 하나의 단계에 있어서의 조건에 따라서는, 소량의 제1 보호막 잔류물(131)이 범프(92)의 꼭대기부(920)에 잔존하는 경우가 있다. 이러한 상태의 제1 보호막이 형성된 반도체 칩이 도 4에 나타내는 제1 보호막이 형성된 반도체 칩(4)이다.
여기에서는 제1 보호막 형성 공정 후, 또한 분할 공정 전에 잔류물 저감 공정을 행하는 경우에 대해 설명했으나, 본 실시형태에서의 잔류물 저감 공정은 앞서 설명한 바와 같이, 분할 공정 후에 행해도 된다. 이 경우의 절단 대상물은 반도체 웨이퍼(9')의 범프(91)가 아닌 반도체 칩(9)의 범프(91)가 된다(다시 말하면, 적층 구조체(3)가 아닌 제1 보호막 잔류물(131)이 잔존하는 제1 보호막이 형성된 반도체 칩(1)이 된다). 이 점 이외에는, 상술한 경우와 동일한 방법으로 잔류물 저감 공정을 행할 수 있다.
단, 범프(91)의 특정 부위의 절단이 보다 용이한 점에서는 본 실시형태에서의 잔류물 저감 공정은 제1 보호막 형성 공정 후, 또한 분할 공정 전에 행하는 것이 바람직하다.
상기 제조 방법의 또 다른 실시형태에 있어서는, 상기 첩부 공정 후에 잔류물 저감 공정을 행하여, 범프(91) 상의 경화성 수지 필름 잔류물을 그 범프(91)의 부착 부위와 함께 제거한다.
도 10은, 본 실시형태에 있어서의 잔류물 저감 공정의 또 다른 예를 모식적으로 설명하기 위한 확대 단면도이다.
앞서 설명한 바와 같이, 본 실시형태에 있어서는, 첩부 공정 종료 후에 앞서 설명한 적층 구조체(2)(경화성 수지 필름이 형성된 반도체 웨이퍼)(102) 중의 범프(91)의 꼭대기부(910)에 경화성 수지 필름 잔류물(131')이 잔존하고 있는 경우가 있다. 도 10(a)는 이러한 적층 구조체(2)를 나타내고 있으며, 이 적층 구조체(2)(102)는 도 5 중의 적층 구조체(2)(102)와 경화성 수지 필름 잔류물(131')의 잔존량이 많은 점에서 상이하다.
본 실시형태의 잔류물 저감 공정에서는 적층 구조체(2)(102) 중의 반도체 웨이퍼(9')의 범프(91)의 상부 중, 경화성 수지 필름 잔류물(131')이 잔존하고 있는 부위를 이 경화성 수지 필름 잔류물(131')째 제거한다. 보다 구체적으로는 적층 구조체(2)(102)에 있어서, 반도체 웨이퍼(9')의 범프(91)를 그 정점으로부터 특정 거리만큼 아래의 부위에 있어서 절단하고 절단편을 제거함으로써, 범프(91)의 경화성 수지 필름 잔류물(131')이 잔존하고 있는 상부를 이 경화성 수지 필름 잔류물(131')째 제거한다. 이에 의해 도 10(b)에 나타내는 바와 같이, 범프의 형상이 변화한 적층 구조체(12)(112)가 얻어진다. 그리고, 적층 구조체(3)(103) 대신에 이 적층 구조체(12)(112)를 사용함으로써, 최종적으로는 도 3에서 나타낸 것과 동일한 제1 보호막이 형성된 반도체 칩, 즉, 범프(92)의 꼭대기부(920)에 있어서, 제1 보호막 잔류물(131)의 잔존이 억제되어 있는 제1 보호막이 형성된 반도체 칩(3)이 얻어진다.
본 실시형태에 있어서의 범프(91)의 절단 조건은 절단 대상물이 상이한 점 이외에는, 앞서 설명한 절단 조건과 동일하게 할 수 있다.
이상과 같이, 여기까지는, 도 1 및 도 2에 나타내는 바와 같은 범프의 꼭대기부가 곡면인 제1 보호막이 형성된 반도체 칩의 제조 방법과, 도 3 및 도 4에 나타내는 바와 같은 범프의 꼭대기부가 평면인 제1 보호막이 형성된 반도체 칩의 제조 방법에 대해 설명했다.
이들 중, 범프의 꼭대기부가 평면인 제1 보호막이 형성된 반도체 칩의 제조 방법은, 상술한 바와 같이, 반도체 웨이퍼 또는 반도체 칩의 범프의 일부를, 이에 부착하고 있는 잔류물과 함께 제거하는 공정(잔류물 저감 공정)을 갖는다. 즉, 이러한 잔류물 저감 공정을 갖지 않는 제1 보호막이 형성된 반도체 칩의 제조 방법은, 범프의 일부와 제1 보호막의 형성에 사용한 재료의 일부를 낭비하는 것이 없다는 점에서, 잔류물 저감 공정을 갖는 제1 보호막이 형성된 반도체 칩의 제조 방법보다 유리하다.
단, 잔류물 저감 공정을 갖는 제1 보호막이 형성된 반도체 칩의 제조 방법은, 범프의 제거량을, 목적을 달성하기 위한 필요 최저한의 양으로 할 수 있고, 과잉량이 되는 것을 억제할 수 있다는 이점을 갖는다.
또한, 잔류물 저감 공정을 갖지 않는 제조 방법에서 얻어진 제1 보호막이 형성된 반도체 칩은 범프의 높이를 높게 하기 용이하다는 점에서, 잔류물 저감 공정을 갖는 제조 방법에서 얻어진 제1 보호막이 형성된 반도체 칩보다 유리하다.
또한, 제조시에 잔류물 저감 공정을 행할 필요가 있는 제1 보호막이 형성된 반도체 칩에 있어서는, 범프 중, 반도체 칩의 범프 형성면의 근방 부위의 면과 제1 보호막 사이에 미세한 공극부가 생기기 쉬운 경향이 있다. 이는 상기 첩부 공정에 있어서, 범프의 꼭대기부에 경화성 수지 필름 잔류물이 잔존하기 쉬운 경우에는, 범프의 상기 범프 형성면의 근방 부위의 면과 경화성 수지 필름 사이에 미세한 공극부가 생기기 쉬운 경향이 있기 때문이다. 이에 대해, 잔류물 저감 공정을 갖지 않는 제조 방법에서 얻어진 제1 보호막이 형성된 반도체 칩은 상기 공극부가 생기기 어렵고, 제1 보호막에 의한 보호 효과가 보다 높다는 점에서 유리하다.
여기까지는, 주로 도 1∼도 4에 나타내는 제1 보호막이 형성된 반도체 칩의 제조 방법에 대해 설명했으나, 다른 제1 보호막이 형성된 반도체 칩도 그 구조에 기초하여 필요한 다른 공정을 상술한 제조 방법에 있어서, 적절히 적합한 타이밍에 별도로 갖는 제조 방법에 의해 제조할 수 있다.
◇반도체 칩 제1 보호막 적층체의 평가 방법
본 발명의 반도체 칩 제1 보호막 적층체의 평가 방법은, 반도체 칩과 상기 반도체 칩의 범프를 갖는 면(범프 형성면)에 형성된 제1 보호막을 구비한, 반도체 칩 제1 보호막 적층체의 평가 방법으로서, 상기 반도체 칩 제1 보호막 적층체 중의 상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법(EDX)에 의해 분석을 행하고, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정하여, S(C)/S(Sn)의 값이 0.32 이하인 경우에는, 상기 반도체 칩 제1 보호막 적층체를 목적으로 하는 제1 보호막이 형성된 반도체 칩인 것으로 판정하고, S(C)/S(Sn)의 값이 0.32보다 큰 경우에는, 상기 반도체 칩 제1 보호막 적층체를 목적으로 하는 제1 보호막이 형성된 반도체 칩이 아닌 것으로 판정한다.
즉, 상기 반도체 칩 제1 보호막 적층체는, S(C)/S(Sn)값이 특정되어 있지 않은 점 이외에는, 상술한 제1 보호막이 형성된 반도체 칩과 동일하고, S(C)/S(Sn)값의 특정 결과에 의해 제1 보호막이 형성된 반도체 칩이 될 수도 있고, 그 이외가 될 수도 있다.
본 발명의 반도체 칩 제1 보호막 적층체의 평가 방법에 의하면, 평가 대상인 반도체 칩 제1 보호막 적층체가 상술한 본 발명의 제1 보호막이 형성된 반도체 칩인지의 여부를 판정할 수 있다. 그리고, 이 반도체 칩 제1 보호막 적층체가 그 범프와 기판 사이의 접합 강도를 높게 할 수 있는지의 여부, 또한, 그 반도체 칩과 기판의 접합체에 있어서의 전기적 접속도(도전성)를 높게 할 수 있는지의 여부에 대해 판정할 수 있다.
상기 평가 방법에 있어서, 반도체 칩 제1 보호막 적층체 중의 범프의 꼭대기부에 대한 EDX 분석은, 앞서 설명한 제1 보호막이 형성된 반도체 칩 중의 범프의 꼭대기부에 대한 EDX 분석의 경우와 동일한 방법으로 행할 수 있다.
제1 보호막이 형성된 반도체 칩이라고 판정되는 정도로 S(C)/S(Sn)값이 작은 판정 전의 반도체 칩 제1 보호막 적층체는, 예를 들면, 도 1∼도 4에 나타내는 제1 보호막이 형성된 반도체 칩과 동일한 구성을 갖는다.
한편, 제1 보호막이 형성된 반도체 칩이라고 판정되지 않는 정도로 S(C)/S(Sn)값이 큰 판정 전의 반도체 칩 제1 보호막 적층체는, 예를 들면, 도 2 또는 도 4에 나타내는 제1 보호막이 형성된 반도체 칩에 있어서, 범프 상부의 제1 보호막 잔류물의 양이 더욱 증대한 것과 동일한 구성을 갖는다.
실시예
이하, 구체적 실시예에 의해 본 발명에 대해 보다 상세하게 설명한다. 단, 본 발명은 이하에 나타내는 실시예로 한정되는 것은 전혀 아니다.
열경화성 수지 필름 형성용 조성물의 제조에 사용한 성분을 이하에 나타낸다.
·중합체 성분(A)
중합체 성분(A)-1：하기 식 (i)-1, (i)-2 및 (i)-3에서 나타내는 구성 단위를 갖는 폴리비닐부티랄(세키스이 화학 공업사 제조 「에스렉 BL-10」, 중량 평균 분자량 25000, 유리 전이 온도 59℃)
(식 중, l1은 약 28이며, m1은 1∼3이며, n1은 68∼74의 정수이다)
·에폭시 수지(B1)
에폭시 수지(B1)-1：액상 비스페놀A형 에폭시 수지(DIC사 제조 「EPICLON EXA-4810-1000」, 중량 평균 분자량 4300, 에폭시 당량 408g/eq)
에폭시 수지(B1)-2：디시클로펜타디엔형 에폭시 수지(DIC사 제조 「EPICLON HP-7200」, 분자량 550, 에폭시 당량 254∼264g/eq)
·열경화제(B2)
열경화제(B2)-1：노볼락형 페놀 수지(쇼와 전공사 제조 「쇼우놀(등록상표) BRG-556」)
·경화 촉진제(C)
경화 촉진제(C)-1：2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 화성 공업사 제조 「큐아졸 2PHZ」)
·충전재(D)
충전재(D)-1：에폭시기로 수식된 구상 실리카(아드마텍스사 제조 「아드마나노 YA050C-MKK」, 평균 입자 직경 0.05㎛)
[실시예 1]
＜＜제1 보호막 형성용 시트의 제조＞＞
＜열경화성 수지 필름 형성용 조성물의 제조＞
중합체 성분((A)-1)(9.9질량부), 에폭시 수지((B1)-1)(37.8질량부), 에폭시 수지((B1)-2)(25.0질량부), 열경화제((B2)-1)(18.1질량부), 경화 촉진제((C)-1)(0.2질량부) 및 충전재((D)-1)(9.0질량부)를 메틸에틸케톤에 용해 또는 분산시키고 23℃에서 교반함으로써, 열경화성 수지 필름 형성용 조성물로서 고형분 농도가 55질량％인 수지층 형성용 조성물(III)을 얻었다. 한편, 여기에 나타내는 각 성분의 배합량은 모두 고형분량이다.
＜제1 보호막 형성용 시트의 제조＞
폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름(린텍사 제조 「SP-PET381031」, 두께 38㎛)을 사용하여 그 상기 박리 처리면에 상기에서 얻어진 열경화성 수지 필름 형성용 조성물을 도공하고, 120℃에서 2분 가열 건조시킴으로써, 두께 30㎛의 열경화성 수지 필름을 형성했다.
이어서, 제1 지지 시트로서 첩부 테이프(린텍사 제조 「E-8510HR」)를 사용하여 이 첩부 테이프의 첩부 대상층에 상술한 박리 필름 상의 열경화성 수지 필름을 첩합함으로써, 제1 지지 시트, 열경화성 수지 필름 및 박리 필름이 이 순서로 이들의 두께 방향에 있어서 적층되어 구성된 도 6에 나타내는 구조를 갖는 제1 보호막 형성용 시트를 얻었다.
＜＜반도체 칩 제1 보호막 적층체(제1 보호막이 형성된 반도체 칩)의 제조＞＞
상기에서 얻어진 제1 보호막 형성용 시트에 있어서, 박리 필름을 제거하여, 이에 의해 노출된 열경화성 수지 필름의 표면(노출면)을 반도체 웨이퍼의 범프 형성면에 압착시킴으로써, 반도체 웨이퍼의 범프 형성면에 제1 보호막 형성용 시트를 첩부했다. 이 때, 제1 보호막 형성용 시트의 첩부는 첩부 장치(롤러식 라미네이터, 린텍사 제조 「RAD-3510 F/12」)를 이용하여, 테이블 온도 90℃, 첩부 속도 2㎜/sec, 첩부 압력 0.5MPa의 조건에서 열경화성 수지 필름을 가열하면서 행했다. 반도체 웨이퍼로는 범프의 형상이 도 1에 나타내는 바와 같이 대략 구상이고, 범프의 높이가 210㎛이며, 범프의 폭이 250㎛이고, 인접하는 범프 사이의 거리가 400㎛이며, 범프를 제외한 부위의 두께가 780㎛인 것을 사용했다.
이상에 의해, 반도체 웨이퍼의 범프 형성면에 제1 보호막 형성용 시트가 첩부되어 구성된 적층 구조체(1)를 얻었다.
이어서, 그라인더(디스코사 제조 「DGP8760」)를 이용하여, 얻어진 적층 구조체(1)에 있어서의 반도체 웨이퍼의 범프 형성면과는 반대측 면(이면)을 연삭했다. 이 때, 반도체 웨이퍼의 범프를 제외한 부위의 두께가 280㎛가 될 때까지 상기 이면을 연삭했다.
이어서, 자외선 조사 장치(린텍사 제조 「RAD-2000 m/12」)를 이용하여, 조도 230mW/㎠, 광량 570mJ/㎠의 조건에서 이면을 연삭 후의 적층 구조체(1) 중의 제1 보호막 형성용 시트에 자외선을 조사했다. 이에 의해 제1 보호막 형성용 시트 중의 제1 지지 시트 중, 열경화성 수지 필름에 접촉하고 있는 층을 자외선 경화시켰다.
이어서, 첩부 장치(린텍사 제조 「RAD-2700 F/12」)를 이용하여, 제1 지지 시트(첩부 시트)를 적층 구조체(1) 중의 열경화성 수지 필름으로부터 박리시켰다.
이상에 의해, 반도체 웨이퍼의 범프 형성면에 열경화성 수지 필름을 구비하여 구성된 적층 구조체(2)(경화성 수지 필름이 형성된 반도체 웨이퍼)를 얻었다.
이어서, 열경화 장치(린텍사 제조 「RAD-9100 m/12」)를 이용하여, 가열 온도 130℃, 가열시 압력 0.5MPa, 가열 시간 2시간의 조건에서, 상기에서 얻어진 적층 구조체(2) 중의 열경화성 수지 필름을 열경화시켜, 제1 보호막을 형성했다.
이상에 의해, 반도체 웨이퍼의 범프 형성면에 제1 보호막을 구비하여 구성된 적층 구조체(3)(제1 보호막이 형성된 반도체 웨이퍼)를 얻었다.
이어서, 플라즈마 조사기(samco사 제조 「RIE-10NRT」)를 이용하여, 상기에서 얻어진 적층 구조체(3) 중의 반도체 웨이퍼의 범프 상부에 대해 플라즈마를 조사하여, 범프 상부의 제1 보호막 잔류물의 양을 저감하는 조작을 행했다. 이 때, 테트라플루오로메탄(CF4) 가스의 유량을 40sccm, 산소 가스의 유량을 80sccm, 출력을 250W, 가스 도입 후 압력을 100Pa로 하여 플라즈마를 1분 조사했다. 또한, 이 때, 플라즈마는 제1 보호막을 구비한 반도체 웨이퍼의 범프를 갖는 측의 전체 면에 조사하도록 했다.
이상에 의해, 적층 구조체(4)를 얻었다.
이어서, 얻어진 적층 구조체(4) 중의 반도체 웨이퍼의 상기 이면(연삭면)에 다이싱 테이프(린텍사 제조 「Adwill D-675」)를 첩부함으로써, 반도체 웨이퍼의 범프 형성면에 제1 보호막을 구비하고, 상기 이면에 다이싱 테이프를 구비하여 구성된 적층 구조체(5)를 얻었다.
이어서, 다이싱 장치(디스코사 제조 「DFD6361」) 및 다이싱 블레이드(디스코사 제조 「NBC-ZH2050-27HECC」)를 이용하여, 적층 구조체(5) 중의 반도체 웨이퍼를 제1 보호막과 함께 개편화하고(즉, 적층 구조체(4)를 개편화하고), 크기가 6㎜×6㎜인 반도체 칩을 형성하여 적층 구조체(6)를 얻었다.
이어서, 자외선 조사 장치(린텍사 제조 「RAD-2000 m/12」)를 이용하여, 조도 230mW/㎠, 광량 120mJ/㎠의 조건에서, 상기에서 얻어진 적층 구조체(6) 중의 다이싱 테이프에 자외선을 조사했다. 이에 의해 다이싱 테이프 중, 반도체 칩에 접촉하고 있는 층을 자외선 경화시켰다.
이어서, 반도체 칩의 범프 형성면에 제1 보호막을 구비하여 구성되어 있는 반도체 칩 제1 보호막 적층체를 자외선 조사 후의 다이싱 테이프로부터 분리하여 픽업했다.
＜＜범프의 평가＞＞
＜범프의 꼭대기부에 있어서의 S(C)/S(Sn)값＞
상술한 반도체 칩 제1 보호막 적층체의 제조 과정에 있어서, 적층 구조체(6) 중의 다이싱 테이프에 대한 자외선 조사와, 반도체 칩 제1 보호막 적층체의 픽업 사이의 타이밍에서, 반도체 칩 제1 보호막 적층체 중의 범프의 꼭대기부에 대해 EDX에 의해 분석을 행하여 S(C)/S(Sn)값을 구했다. 분석 대상인 반도체 칩 제1 보호막 적층체의 다이싱 테이프 상에서의 배치 위치를 설명하기 위한 평면도를 도 11에 나타낸다. 도 11에 나타내는 바와 같이, 다이싱 테이프(8) 상에는 144개의 반도체 칩 제1 보호막 적층체(1')가 배치되어 있다. 이들 중, 부호 1'-1∼1'-6을 부여한 6개의 반도체 칩 제1 보호막 적층체(1')에 대해 EDX 분석을 행했다. EDX 분석은 범프의 정상을 포함하는 상부 영역을 대상으로 하여 행했다. 상기 상부 영역은 범프를 그 상방으로부터 내려다 보아 평면으로 보았을 때, 범프의 정상을 포함하고, 또한, 직경이 100㎛인 원형 영역으로서 인식되는 영역으로 했다. 즉, 이 원형 영역을 EDX에서의 주사 범위로 했다. 그리고, 얻어진 S(C)/S(Sn)값의 평균값을 본 실시예에 대한 S(C)/S(Sn)값으로서 채용했다.
EDX 분석은 전계 방출형 주사 전자 현미경(히타치 하이테크놀로지즈사 제조 「FE-SEM S-4700」)을 이용하여, 가속 전압 20kV, 렌즈-시료 사이 거리 12㎜의 조건에서 행했다. 결과를 표 1 중의 「S(C)/S(Sn)값」의 란에 나타낸다.
＜구리판과 반도체 칩의 접합체에 있어서의 전단 파괴 형태＞
상기에서 얻어진 픽업 후의 반도체 칩 제1 보호막 적층체를 플럭스가 도포된 구리판(두께 300㎛)의 표면에 재치하고, 260℃에서 2분 가열함으로써 이 구리판에 접합했다. 이 때, 반도체 칩 제1 보호막 적층체 중의 범프가 구리판의 표면에 접촉하도록 했다. 그리고, 구리판을 세정하여 플럭스를 제거했다.
이어서, 전단력 측정 장치(nordson Dage사 제조 「Dage-SERIES4000XY」)를 이용하여, 접합된 반도체 칩 제1 보호막 적층체에 구리판의 표면(반도체 칩 제1 보호막 적층체가 접합되어 있는 면)에 대해 병행한 방향에 전단력을 가하여 접합 상태를 파괴했다. 그리고, 그 파괴 부위를 관찰하여, 파괴가 「범프 및 구리판 사이의 계면에 있어서의 계면 파괴(이하, 단순히 「계면 파괴」라고 약기한다)」와, 「범프의 파괴(이하, 「응집 파괴」라고 약기한다)」 중 어느 것인지를 판정했다. 결과를 표 1 중의 「전단 파괴 형태」의 란에 나타낸다.
＜기판과 반도체 칩의 접합체에 있어서의 전기적 접속도＞
상기에서 얻어진 픽업 후의 반도체 칩 제1 보호막 적층체를 플럭스가 도포된 기판(KIT WLP(s) 300P/400P, 두께 1000㎛)의 표면에 재치하고, 350℃에서 2분 가열함으로써 이 기판에 접합했다. 이 때, 반도체 칩 제1 보호막 적층체 중의 범프가 상기 기판의 표면에 접촉하도록 했다. 그리고, 기판을 세정하여 플럭스를 제거했다.
이어서, 테스터(HIOKI 제조 「3422 HiCARDTESTER」)를 이용하여 반도체 칩과 기판 사이의 저항값을 측정했다. 그리고, 저항값이 2.7∼3.0Ω인 경우에는, 전기적 접속도를 A(양호)로 판정하고, 저항값이 2.7∼3.0Ω의 범위로부터 벗어난 경우에는, 전기적 접속도를 B(불량)로 판정했다. 결과를 표 1 중의 「전기적 접속도」의 란에 나타낸다.
[실시예 2]
＜＜제1 보호막 형성용 시트의 제조＞＞
실시예 1의 경우와 동일한 방법으로 제1 보호막 형성용 시트를 제조했다.
＜＜반도체 칩 제1 보호막 적층체(제1 보호막이 형성된 반도체 칩)의 제조＞＞
실시예 1의 경우와 동일한 방법으로 적층 구조체(3)(제1 보호막이 형성된 반도체 웨이퍼)를 제조했다.
이어서, 얻어진 적층 구조체(3) 중의 반도체 웨이퍼의 상기 이면(연삭면)에 다이싱 테이프(린텍사 제조 「Adwill D-675」)를 첩부함으로써, 반도체 웨이퍼의 범프 형성면에 제1 보호막을 구비하고, 상기 이면에 다이싱 테이프를 구비하여 구성된 적층 구조체(7)를 얻었다.
이어서, 다이싱 장치(디스코사 제조 「DFD6361」) 및 다이싱 블레이드(디스코사 제조 「NBC-ZH2050-SE 27HEEF」)를 이용하여, 블레이드 회전수 30000rpm, 블레이드 전송 속도 50㎜/s의 조건에서 범프를 그 정점으로부터 50㎛만큼 아래의 부위에 있어서, 범프 형성면에 대해 평행한 방향에 있어서 절단하여 절단편을 제거했다. 이와 같이 범프 상부의 제1 보호막 잔류물의 양을 저감하는 조작을 행함으로써 범프를 높이가 160㎛이며, 또한, 꼭대기부가 평면상인 점 이외에는, 실시예 1의 경우와 동일한 것으로 했다. 다시 말하면, 본 실시예에서는 범프의 형상을 도 3에 나타내는 것으로 했다. 얻어진 적층 구조체(8)는 또한, 다이싱 장치의 세정 유닛을 사용하여 세정했다.
이어서, 상술한 적층 구조체(5) 대신에 상기에서 얻어진 적층 구조체(8)를 사용하여 실시예 1의 경우와 동일한 방법으로 적층 구조체(8) 중의 반도체 웨이퍼를 제1 보호막과 함께 개편화하고, 크기가 6㎜×6㎜인 반도체 칩을 형성함으로써 적층 구조체(9)를 얻었다.
이어서, 상술한 적층 구조체(6) 대신에 상기에서 얻어진 적층 구조체(9)를 사용하여 적층 구조체(9) 중의 다이싱 테이프에 자외선을 조사했다. 이에 의해 다이싱 테이프 중, 반도체 칩에 접촉하고 있는 층을 자외선 경화시켰다.
이어서, 실시예 1의 경우와 동일한 방법으로 반도체 칩의 범프 형성면에 제1 보호막을 구비하여 구성되어 있는 반도체 칩 제1 보호막 적층체를 자외선 조사 후의 다이싱 테이프로부터 분리하여 픽업했다.
＜＜범프의 평가＞＞
상기에서 얻어진 반도체 칩 제1 보호막 적층체에 대해, 실시예 1의 경우와 동일한 방법으로 범프를 평가했다. 결과를 표 1에 나타낸다.
＜＜반도체 칩의 제조, 범프의 평가＞＞
[참고예 1]
＜＜반도체 칩의 제조＞＞
상술한 박리 필름을 제거한 제1 보호막 형성용 시트 대신에 첩부 테이프(린텍사 제조 「E-8510HR」)를 사용한 점 이외에는, 실시예 1의 경우와 동일한 방법으로 반도체 웨이퍼의 범프 형성면에 상기 첩부 테이프가 첩부되어 구성된 적층 구조체(1R)를 얻었다.
이어서, 상술한 적층 구조체(1) 대신에 상기에서 얻어진 적층 구조체(1R)를 사용한 점 이외에는, 실시예 1의 경우와 동일한 방법으로 적층 구조체(1R)에 있어서의 반도체 웨이퍼에 대해, 그 범프를 제외한 부위의 두께가 280㎛가 될 때까지 이면을 연삭했다.
이어서, 반도체 웨이퍼의 상기 이면(연삭면)에 다이싱 테이프(린텍사 제조 「Adwill D-675」)를 첩부하여 적층 구조체(2R)를 얻었다.
이어서, 상술한 이면을 연삭 후의 적층 구조체(1) 대신에 상기에서 얻어진 적층 구조체(2R)를 사용한 점 이외에는, 실시예 1의 경우와 동일한 방법으로 첩부 테이프에 자외선을 조사했다. 이에 의해 첩부 테이프 중, 반도체 웨이퍼의 범프 형성면에 접촉하고 있는 층을 자외선 경화시켰다.
이어서, 실시예 1의 경우와 동일한 방법으로 첩부 시트를 반도체 웨이퍼로부터 박리시켰다.
이상에 의해, 반도체 웨이퍼의 범프 형성면은 노출되어 있고, 반도체 웨이퍼의 이면에 다이싱 테이프를 구비하여 구성된 적층 구조체(3R)(즉, 다이싱 테이프가 형성된 반도체 웨이퍼)를 얻었다.
이어서, 상술한 적층 구조체(5) 대신에 상기에서 얻어진 적층 구조체(3R)를 사용한 점 이외에는, 실시예 1의 경우와 동일한 방법으로 적층 구조체(3R) 중의 반도체 웨이퍼를 개편화하고, 크기가 6㎜×6㎜인 반도체 칩을 형성함으로써 적층 구조체(4R)를 얻었다.
이어서, 상술한 적층 구조체(6) 대신에 상기에서 얻어진 적층 구조체(4R)를 사용한 점 이외에는, 실시예 1의 경우와 동일한 방법으로 적층 구조체(4R) 중의 다이싱 테이프에 자외선을 조사했다. 이에 의해 다이싱 테이프 중, 반도체 칩에 접촉하고 있는 층을 자외선 경화시켰다.
이어서, 반도체 칩을 자외선 조사 후 다이싱 테이프로부터 분리하여 픽업했다.
＜＜범프의 평가＞＞
상기에서 얻어진 반도체 칩에 대해, 실시예 1의 경우와 동일한 방법으로 범프를 평가했다. 결과를 표 1에 나타낸다.
＜＜제1 보호막 형성용 시트의 제조, 반도체 칩 제1 보호막 적층체(제1 보호막이 형성된 반도체 칩)의 제조, 범프의 평가＞＞
[비교예 1]
실시예 1의 경우와 동일한 방법으로 제1 보호막 형성용 시트를 제조했다.
그리고, 적층 구조체(3) 중의 반도체 웨이퍼의 범프 상부에 대해 플라즈마를 조사하지 않은 점 이외에는, 실시예 1의 경우와 동일한 방법으로 반도체 칩 제1 보호막 적층체를 제조하여 범프를 평가했다. 결과를 표 1에 나타낸다.
[비교예 2]
실시예 1의 경우와 동일한 방법으로 제1 보호막 형성용 시트를 제조했다.
그리고, 적층 구조체(3) 중의 반도체 웨이퍼의 범프 상부에 대해 플라즈마를 조사하는 시간을 1분 대신에 0.1분으로 한 점 이외에는, 실시예 1의 경우와 동일한 방법으로 반도체 칩 제1 보호막 적층체를 제조하여 범프를 평가했다. 결과를 표 1에 나타낸다.
Figure 112020046463087-pct00003
상기 결과로부터 명백한 바와 같이, 실시예 1∼2의 반도체 칩 제1 보호막 적층체에 있어서는, S(C)/S(Sn)값이 0.24 이하(0.07∼0.24)로 되어 있고, 범프의 꼭대기부에 있어서 제1 보호막 잔류물의 양이 적었다. 이는 반도체 칩 제1 보호막 적층체의 제조시에 실시예 1에 있어서는, 반도체 웨이퍼의 범프 상부에 플라즈마를 1분 조사함으로써, 상기 잔류물 저감 공정을 행하고, 실시예 2에 있어서는, 범프의 상부를 제거함으로써, 상기 잔류물 저감 공정을 행했기 때문이다.
이들 실시예에서는 이러한 결과를 반영하여, 구리판과 범프 사이의 접합 강도가 높고, 구리판과 반도체 칩의 접합체에 있어서의 전단 파괴는 응집 파괴(범프의 파괴)였다. 또한, 기판과 반도체 칩의 접합체에 있어서의 전기적 접속도도 높았다.
이상의 결과로부터, 실시예 1∼2에서 제조된 반도체 칩 제1 보호막 적층체는 목적으로 하는 제1 보호막이 형성된 반도체 칩인 것으로 판정할 수 있었다.
참고예 1의 반도체 웨이퍼 및 반도체 칩에 있어서는, 제1 보호막을 형성하지 않고, S(C)/S(Sn)값이 높아지는 요인이 없어, 실제로 S(C)/S(Sn)값은 저수준이었다.
실시예 1∼2, 특히 실시예 2에 있어서의 상술한 평가 결과는, 참고예 1에 있어서의 평가 결과와 동등한 정도의 수준이며, 실시예 1∼2에서는 범프의 꼭대기부에 있어서의 제1 보호막 잔류물의 양의 저감 효과가 높다고 판단할 수 있었다.
이에 대해, 비교예 1의 반도체 칩 제1 보호막 적층체에 있어서는, 상기 잔류물 저감 공정을 행하고 있지 않음으로써, 실시예 1∼2의 경우와 비교하여 S(C)/S(Sn)값이 현저히 높았다.
본 비교예에서는 이러한 결과를 반영하여, 구리판과 범프 사이의 접합 강도가 낮고, 구리판과 반도체 칩의 접합체에 있어서의 전단 파괴는 계면 파괴(범프 및 구리판 사이에서의 계면 파괴)였다. 또한, 기판과 반도체 칩의 접합체에 있어서의 전기적 접속도도 낮았다.
비교예 2의 반도체 칩 제1 보호막 적층체에 있어서는, S(C)/S(Sn)값이 0.33으로 되어 있고, 범프의 꼭대기부에 있어서 제1 보호막 잔류물의 양이 많았다. 이는 반도체 칩 제1 보호막 적층체의 제조시에 있어서, 반도체 웨이퍼의 범프 상부에 대한 플라즈마의 조사 시간이 짧아, 범프 상부의 제1 보호막 잔류물의 양의 저감이 불충분했었기 때문이다.
본 비교예에서는 이러한 결과를 반영하여, 구리판과 범프 사이의 접합 강도는 높았으나, 기판과 반도체 칩의 접합체에 있어서의 전기적 접속도가 낮았다.
이상의 결과로부터, 비교예 1∼2에서 제조된 반도체 칩 제1 보호막 적층체는 목적으로 하는 제1 보호막이 형성된 반도체 칩이 아닌 것으로 판정할 수 있었다.
본 발명은 플립 칩 실장시에 사용되는 접속 패드부에 범프를 갖는 반도체 칩 등의 제조에 이용 가능하다.
1, 2, 3, 4…제1 보호막이 형성된 반도체 칩(반도체 칩 제1 보호막 적층체), 1'…반도체 칩 제1 보호막 적층체, 9…반도체 칩, 9'…반도체 웨이퍼, 9a…반도체 칩(반도체 웨이퍼)의 범프 형성면, 91, 92…반도체 칩(반도체 웨이퍼)의 범프, 91a, 92a…범프의 표면, 910, 920…범프의 꼭대기부, 13…제1 보호막, 131…제1 보호막 잔류물, 13'…경화성 수지 필름, 131'…경화성 수지 필름 잔류물

Claims (5)

  1. 반도체 칩과, 상기 반도체 칩의 범프를 갖는 면에 형성된 제1 보호막을 구비하고,
    상기 범프는 주석을 함유하고, 상기 제1 보호막은 경화성 수지 필름의 경화물이고,
    상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법에 의해 분석을 행하여, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정했을 때, S(C)/S(Sn)의 값이 0.32 이하가 되는 제1 보호막이 형성된 반도체 칩.
  2. 제 1 항에 있어서,
    상기 경화성 수지 필름이 열경화성 수지 필름이고,
    상기 열경화성 수지 필름이 중합체 성분(A), 에폭시 수지(B1) 및 열경화제(B2)를 함유하고, 상기 중합체 성분(A)이 폴리비닐아세탈이고, 상기 에폭시 수지(B1)가 상온에서 액상인 것을 포함하는 제1 보호막이 형성된 반도체 칩.
  3. 제 2 항에 있어서,
    상기 열경화성 수지 필름이 추가로 경화 촉진제(C) 및 충전재(D)를 함유하고, 상기 충전재(D)의 평균 입자 직경이 6㎛ 이하인 제1 보호막이 형성된 반도체 칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항의 제1 보호막이 형성된 반도체 칩의 제조 방법으로서,
    반도체 웨이퍼의 범프를 갖는 면에 경화성 수지 필름을 첩부하는 공정과,
    첩부 후의 상기 경화성 수지 필름을 경화시킴으로써, 제1 보호막을 형성하는 공정과,
    상기 반도체 웨이퍼를 분할함으로써, 반도체 칩을 얻는 공정을 갖고,
    상기 경화성 수지 필름을 첩부하는 공정에 있어서, 상기 경화성 수지 필름을 60∼100℃의 온도로 가열하면서 0.3∼1MPa의 압력으로 상기 범프를 갖는 면에 첩부함으로써, 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록 상기 범프의 꼭대기부를 상기 경화성 수지 필름으로부터 돌출시키거나, 또는
    상기 경화성 수지 필름을 첩부하는 공정 후, 추가로 상기 S(C)/S(Sn)의 값이 0.32 이하가 되도록 상기 범프 상의 잔류물의 양을 저감하는 공정을 갖는 제1 보호막이 형성된 반도체 칩의 제조 방법.
  5. 반도체 칩과, 상기 반도체 칩의 범프를 갖는 면에 형성된 제1 보호막을 구비한 반도체 칩 제1 보호막 적층체의 평가 방법으로서,
    상기 범프는 주석을 함유하고, 상기 제1 보호막은 경화성 수지 필름의 경화물이고,
    상기 반도체 칩 제1 보호막 적층체 중의 상기 범프의 꼭대기부에 대해 에너지 분산형 X선 분광법에 의해 분석을 행하고, 탄소의 검출 시그널의 강도 S(C)와 주석의 검출 시그널의 강도 S(Sn)를 측정하여, S(C)/S(Sn)의 값이 0.32 이하인 경우에는, 상기 반도체 칩 제1 보호막 적층체를 목적으로 하는 제1 보호막이 형성된 반도체 칩인 것으로 판정하고, S(C)/S(Sn)의 값이 0.32보다 큰 경우에는, 상기 반도체 칩 제1 보호막 적층체를 목적으로 하는 제1 보호막이 형성된 반도체 칩이 아닌 것으로 판정하는 반도체 칩 제1 보호막 적층체의 평가 방법.
KR1020207013182A 2017-11-17 2018-11-16 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법 KR102616422B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017221985 2017-11-17
JPJP-P-2017-221985 2017-11-17
PCT/JP2018/042521 WO2019098334A1 (ja) 2017-11-17 2018-11-16 第１保護膜付き半導体チップ、第１保護膜付き半導体チップの製造方法、及び半導体チップ・第１保護膜積層体の評価方法

Publications (2)

Publication Number Publication Date
KR20200078529A KR20200078529A (ko) 2020-07-01
KR102616422B1 true KR102616422B1 (ko) 2023-12-20

Family

ID=66539018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013182A KR102616422B1 (ko) 2017-11-17 2018-11-16 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법

Country Status (5)

Country Link
JP (1) JP7218297B2 (ko)
KR (1) KR102616422B1 (ko)
CN (1) CN111357088B (ko)
TW (1) TW201937576A (ko)
WO (1) WO2019098334A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115176333A (zh) * 2020-02-27 2022-10-11 琳得科株式会社 保护膜形成用片、带保护膜的芯片的制造方法及层叠物

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170431A (ja) * 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP5515811B2 (ja) * 2010-02-05 2014-06-11 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
JP2014130993A (ja) * 2012-11-28 2014-07-10 Waseda Univ 積層構造体の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5234380A (en) * 1975-09-10 1977-03-16 Sumitomo Electric Ind Ltd Tape wire and its manufacturing method
JP2004134487A (ja) * 2002-10-09 2004-04-30 Toray Ind Inc 半導体装置の製造方法および半導体装置
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
JP2015218287A (ja) * 2014-05-19 2015-12-07 古河電気工業株式会社 薄膜研削用粘接着フィルム一体型表面保護テープおよび半導体チップの製造方法
JP6021982B2 (ja) * 2015-03-31 2016-11-09 積水化学工業株式会社 バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170431A (ja) * 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP5515811B2 (ja) * 2010-02-05 2014-06-11 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
JP2014130993A (ja) * 2012-11-28 2014-07-10 Waseda Univ 積層構造体の製造方法

Also Published As

Publication number Publication date
CN111357088A (zh) 2020-06-30
WO2019098334A1 (ja) 2019-05-23
CN111357088B (zh) 2024-05-14
TW201937576A (zh) 2019-09-16
JP7218297B2 (ja) 2023-02-06
KR20200078529A (ko) 2020-07-01
JPWO2019098334A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
KR20130105435A (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
WO2021172431A1 (ja) 樹脂フィルム、複合シート、及び半導体装置の製造方法
JP2021050338A (ja) フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP2018123253A (ja) フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP6438181B1 (ja) 半導体装置及びその製造方法
JP7340007B2 (ja) 保護膜形成用シートおよび基板装置の製造方法
KR102616422B1 (ko) 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
KR102594248B1 (ko) 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
WO2020196138A1 (ja) フィルム状接着剤及び半導体加工用シート
WO2020196130A1 (ja) フィルム状接着剤及び半導体加工用シート
JPWO2019189173A1 (ja) 半導体チップの製造方法
JP6907122B2 (ja) 硬化性樹脂フィルム及び第１保護膜形成用シート
WO2020196156A1 (ja) フィルム状接着剤及び半導体加工用シート
JP7453208B2 (ja) 第１保護膜付きワーク加工物の製造方法
WO2021235005A1 (ja) 半導体装置の製造方法
WO2020195761A1 (ja) 熱硬化性樹脂フィルム、第１保護膜形成用シート、キット、及び第１保護膜付きワーク加工物の製造方法
JPWO2020175423A1 (ja) 熱硬化性樹脂フィルム及び第１保護膜形成用シート
JPWO2020175421A1 (ja) 熱硬化性樹脂フィルム及び第１保護膜形成用シート
JP2021147479A (ja) フィルム状接着剤及びダイシングダイボンディングシート

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant