JPH0536825A - 半導体チツプの切り出し方法 - Google Patents

Abstract

(57)【要約】 【目的】 へき開により接着基板からチップを切り出す
ことができ、且つ上下のウェハのへき開方向を常に一致
させることができ、チップ化の歩留り向上をはかり得る
半導体チップの切り出し方法を提供すること。 【構成】 ２枚のＳｉウェハ１，２を直接接着してなる
接着基板に形成された複数のチップを切り出す方法にお
いて、異方性エッチングにより該基板に形成されたチッ
プを切り出すべき線上に沿って、表面側のウェハ１に所
定の幅を有し底部がウェハ１内に位置する第１のＶ状溝
７ａを形成すると共に、第１のＶ状溝７ａの一部に溝７
ａよりも幅が広く底部がウェハ１に接合された他のウェ
ハ２内に位置する第２のＶ状溝８ａを形成したのち、第
１及び第２のＶ状溝７ａ，８ａに応力を集中させ、これ
らのＶ状溝７ａ，８ａに沿って基板をへき開してチップ
に分割することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体ウェハに形成さ
れた複数のチップを切り出すための半導体チップの切り
出し方法に関する。

【０００２】

【従来の技術】近年、高い耐圧を持つＩＧＢＴ（Insula
ted Gate Bipolar Transistor ）やパワーＩＣ等の製造
工程に、Ｓｉウェハの直接接着技術が用いられるように
なっている。この直接接着技術では、２枚の半導体ウェ
ハの平滑な表面にＯＨ基を形成し、これらの面を接触さ
せる。それぞれのウェハのＯＨ基同士が水素結合をして
２枚のウェハは密着し、さらに熱処理により脱水縮合反
応及び酸素原子の移動が起こる。この結果、ウェハを構
成する原子同士が結合し、半導体ウェハが直接接合す
る。

【０００３】このような接着基板から半導体チップを切
り出す従来技術として、例えばダイシングが行われる。
ダイシングは周囲にダイヤモンド粉が付いた、回転する
円板をチップが切り出される線に沿って動かし、ウェハ
を削ることにより切断する方法である。チップ寸法の精
度はダイシングの装置に依存するものであり、装置は大
型なものとなり、作業スペースの専有や保守，運用の点
でコスト高となる。また、ダイシングでは切り屑が発生
するため、クリーンルーム内で作業が行えず、この屑に
よる素子への損傷が問題点であった。

【０００４】また、特開平２−１２１１０号公報に示さ
れるように、図９のようなＳｉウェハ１，２を接着した
接着基板の一方のウェハ１にＶ状溝７を形成し、基板全
体に応力を付与することによりＶ状溝７に応力を集中さ
せ、このＶ状溝７に沿ってウェハ１，２をへき開してチ
ップ９に分割するという方法がある。しかし、チップ化
される基板が直接接合技術により複数のウェハ１，２を
接合した接着基板である場合、ウェハ１，２間で結晶の
へき開方向が必ずしも一致していないため、Ｖ状溝７に
沿わないへき開が生じるという問題がある。例えば、上
下のウェハ１，２が全く別方向にへき開されることもあ
る。

【０００５】

【発明が解決しようとする課題】このように従来、２枚
のウェハを接着した接着基板から半導体チップを切り出
す場合、ダイシングではコスト高，素子への損傷を招く
問題があり、Ｖ状溝を形成した後のへき開では切り出さ
れる線に沿わないへき開が生じる問題があった。本発明
は、上記事情を考慮してなされたもので、その目的とす
るところは、へき開により接着基板からチップを切り出
すことができ、且つ上下のウェハのへき開方向を常に一
致させることができ、チップ化の歩留り向上をはかり得
る半導体チップの切り出し方法を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成を採用している。即ち本発
明は、複数枚の半導体ウェハを直接接着してなる接着基
板に形成された複数のチップを切り出す方法において、
異方性エッチングにより該基板に形成されたチップを切
り出すべき線上に沿って、表面側のウェハに所定の幅を
有し底部が該ウェハ内に位置する第１のＶ状溝を形成す
ると共に、第１のＶ状溝の一部に該溝よりも幅が広く底
部が該ウェハに接合された他のウェハ内に位置する第２
のＶ状溝を形成したのち、第１及び第２のＶ状溝に応力
を集中させ、これらのＶ状溝に沿って基板をへき開して
チップに分割することを特徴とする。

【０００７】

【作用】本発明では、接着基板上に形成された半導体チ
ップが、フォトリソグラフィ技術と異方性エッチングに
よりへき開され易いＶ状溝で精度良く区切られる。チッ
プが形成されたウェハの厚さ以内にＶ状溝の頂点を持つ
ように定めた所定の幅を持つ第１のＶ状溝は、接着基板
を切り出すためのへき開傷の役割を果たす。さらに、チ
ップが形成されたウェハと接合する他のウェハ内に頂点
が達する幅の広い第２のＶ状溝は、これら半導体ウェハ
の結晶のへき開方向が必ずしも一致していない場合に、
へき開の際接着基板の割れる方向をチップの切り出し線
に沿う方向に維持する効果を持つ。

【０００８】なお、幅の広い第２のＶ状溝は第１のＶ状
溝の一部に形成するのみで十分であるため、第２のＶ状
溝を形成することによるチップ面積の減少は極めて少な
い。また、切り出し線の適所に空隙をあけてＶ状溝を形
成した接着基板をへき開すると、空隙部分にへき開面が
得られるため、例えば光導波層の端面を傷付けずにチッ
プの切り出しが行える。

【０００９】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１０】図１〜図４は本発明の第１の実施例に係わ
る半導体チップの切り出し方法を説明するためのもの
で、図１は溝形状を示す断面図、図２は全体構成を一部
切欠して示す斜視図、図３はウェハの溝パターンを示す
平面図、図４はＶ状溝形成工程を示す断面図である。

【００１１】図１に示すように、２枚のＳｉウェハ１，
２を直接接着した接着基板のウェハ１側にマスクパター
ンを形成し、ＫＯＨ溶液或いはヒドラジン等の異方性を
有するエッチャントに浸すと、結晶の｛１００｝面と
｛１１１｝面のエッチング速度が異なる異方性エッチン
グにより、接着基板には頂角７０．６°のＶ状溝７ａ，
８ａが形成され、溝７ａ，８ａの深さはマスクパターン
の幅で制御される。

【００１２】図２に示すように、チップ９を区切る幅Ｗ
ａの線７上に広い幅Ｗｂ部分８を持つマスクパターンを
用いて異方性エッチングを行うと、幅Ｗａ部分７ではチ
ップが形成されたウェハ１の厚さ以内に頂点を持つＶ状
溝（第１のＶ状溝）７ａが形成され、幅Ｗｂ部分８では
頂点がウェハ２の厚さ以内にあるＶ状溝（第２のＶ状
溝）８ａが形成される。

【００１３】このとき、ウェハ１の表面には図３（ａ）
に示すようにＶ状溝７ａ，８ａのパターンが形成され、
ウェハ１，ウェハ２の接合面には図３（ｂ）に示すよう
にＶ状溝８ａのパターンのみが形成される。

【００１４】この接着基板に応力を付与すると、ウェハ
１ではチップ切り出しの線に沿って応力が集中しへき開
を生じる。また、ウェハ２のへき開方向がウェハ１と異
なることにより接着基板の割れる方向がチップ切り出し
を外れようとする場合、ウェハ２の溝に集中する応力が
この方向をチップ切り出し線に沿うように修正する。こ
のため、チップを切り出す線に沿う接着基板のへき開が
歩留り良く行える。

【００１５】次に、接着基板へのＶ状溝形成方法につい
て説明する。まず、図４（ａ）に示すように、集積回路
４が形成されたウェハ１表面にＳｉＯ₂ 膜５を形成し、
その上に有機レジスト膜６を塗布する。次いで、図４
（ｂ）に示すように、フォトリソグラフィ技術により有
機レジスト膜６にチップの切り出し線に沿ったＶ状溝用
パターンを設けた後、レジスト膜６をマスクにＳｉＯ₂
膜５をエッチングしてＶ状溝用パターン部分を除去す
る。

【００１６】次いで、ＫＯＨ溶液或いはヒドラジン等の
異方性を有するエッチャントに所定の時間浸すことによ
り、図４（ｃ）に示すようにパターンの幅に応じたＶ状
溝７ａ，８ａを得る。幅Ｗｂのパターン部分ではウェハ
２までエッチングが進み、頂点がウェハ２内にあるＶ状
溝８ａが形成される。そのの後、Ｖ状溝形成用のマスク
として用いたＳｉＯ₂ 膜５を除去して図４図（ｄ）の形
状を得る。

【００１７】このように本実施例によれば、Ｓｉウェハ
１，２を接着した接着基板に対し、チップ切り出しの線
に沿って第１のＶ状溝７ａを形成すると共に、第１のＶ
状溝７ａの一部に第２のＶ状溝８ａを間欠的に形成して
いるので、ウェハ１は勿論のことウェハ２においても、
常にチップ切り出し線に沿ってへき開される。このた
め、上下のウェハ１，２のへき開方向を常に一致させる
ことができ、チップ化の歩留り向上をはかることができ
る。また、第２のＶ状溝８ａ形成のために新たに工程を
付加する必要なく、マスクパターンを改良するのみで、
第１及び第２のＶ状溝７ａ，８ａを同時に形成すること
ができる。さらに、幅の広い第２のＶ状溝８ａは第１の
Ｖ状溝７ａの一部に形成するのみで十分であるため、第
２のＶ状溝８ａを形成することによるチップ面積の減少
は殆ど問題とならない。

【００１８】次に、本発明の第２の実施例について説明
する。通常、電気信号で行われる半導体チップへの信号
入力を光集積回路に見られる光による信号伝送方法に変
えることで、周辺回路から制御用ＩＣへの伝送速度が短
縮される。図５に示すような光集積回路技術において
は、光ファイバー１８から入射した光信号は、基板２０
上に設けられた薄膜光導波路１９に入射し、グレーティ
ング分波器２０を経て光電変換素子１７で電気信号に変
換され、電気回路（チップ）９に入力される。また、周
辺回路から複数の伝送路で信号が入力される、又は入力
された信号を半導体チップ内の複数の箇所に分岐して伝
送する等の際に問題となる電気信号の各伝送路管の相互
誘導や絶縁などの問題は、光信号の伝送において解決さ
れる。このように周辺回路からの信号を光信号伝送する
方法は制御の高速化，無誘導化，高耐圧化に有効であ
る。

【００１９】そこで図６に示すように、接着基板に形成
されたパワーＩＣ等の高い絶縁分離や高耐圧を有する半
導体チップへの周辺回路からの信号伝送を光信号により
行う実施例が有効である。図６には、パワー素子１４に
光電変換素子１７と、フォトリソグラフィー技術により
光電変換素子の受光面に対して高精度に位置決めされた
光導波層１０を有するパワーＩＣを一実施例として挙げ
ている。光ファイバからの光信号は、チップ切断面にで
きる光導波層１０の端面に入射させる。このため、光フ
ァイバと光導波層１０との光接続を良くするために、光
導波層端面の平滑度をレーザ光波長の数分の１以下に仕
上げる必要がある。

【００２０】本実施例では図７に示すように、幅Ｗａ７
及び広い幅Ｗｂの線８でチップを区切るマスクパターン
において、光導波路１０の端面を形成する部分に空隙１
５を開けたマスクパターンを用いて、図６のようなチッ
プを切り出す。空隙を開けた部分、即ち光導波路１０の
端面がある部分１６は、ウェハ１の厚さ以内でへき開面
が得られるため光ファイバとの良好な光接続を得られ
る。また、光導波層１０の端面に傷を付けない。

【００２１】図８は、本実施例に用いた接着基板へのＶ
状溝形成工程を示す断面図である。基本的には図４の工
程と同様であるが、パワーＩＣ等で誘電体分離をするた
めに酸化膜などの誘電体膜１１をウェハ１，２間に挟む
接着基板では、誘電体膜１１がエッチングストッパとな
り、図８（ａ）に示すように幅Ｗｂのパターン部分にお
いて誘電体膜表面でエッチングが止まる。

【００２２】そこで、図８（ｂ）に示すように、ウェハ
１表面に形成したマスクとしてのＳｉＯ₂ 膜５を保護す
るように有機レジスト膜１２のパターンを設け、ＮＨ₄
Ｆ等により接合部の誘電体膜１１を除去し、図８（ｃ）
の形状を得る。その後、異方性を有するエッチャントに
所定の時間浸し、さらにＳｉＯ₂ 膜５を除去することに
より、図４（ｄ）と同様にＶ状溝を得る。

【００２３】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では、２枚のウェハを接着し
た基板を用いたが、場合によっては１枚のウェハの切り
出しにも有効であるし、３枚以上のウェハを接着した基
板にも応用可能である。さらに、Ｖ状溝を形成する方法
は、前述のようなウェットエッチングに限るものではな
く、ドライエッチングでも可能である。

【００２４】また、チップ切り出しは、従来良く行われ
ているように、上記接着基板を２枚の透明フィルムに挟
み、Ｖ状溝に応力を集中させＶ状溝に沿ってへき開し、
個々のチップを切り出す等がある。その他、本発明の要
旨を逸脱しない範囲で、種々変形して実施することがで
きる。

【００２５】

【発明の効果】以上詳述したように本発明によれば、チ
ップ切り出し線に沿った第１のＶ状溝に加え、第１のＶ
状溝の一部にそれよりも幅の広い第２のＶ状溝を形成す
ることにより、へき開により接着基板からチップを切り
出すことができ、且つ上下のウェハのへき開方向を常に
一致させることができ、チップ化の歩留り向上をはかる
ことが可能となる。

【図面の簡単な説明】

【図１】第１の実施例における溝形状を示す断面図、

【図２】第１の実施例の全体構成を一部切欠して示す斜
視図、

【図３】第１の実施例におけるウェハの溝パターンを示
す平面図

【図４】第１の実施例における接着基板へのＶ状溝形成
工程を示す断面図、

【図５】半導体基板に形成された光導波回路と光ファイ
バとの光結合を示す模式図、

【図６】第２の実施例に係わる光導波層の端面があるチ
ップの切断面を示す斜視図、

【図７】第２の実施例におけるチップ切り出しのＶ状溝
形成用マスクを示す平面図、

【図８】第２の実施例における接着基板へのＶ状溝形成
工程を示す断面図、

【図９】従来のチップ切り出し方法を説明するための斜
視図。

【符号の説明】

１，２…Ｓｉウェハ、 ３，５…ＳｉＯ₂ 膜（エッチング用マスク）、 ４…集積回路、 ６…有機レジスト膜、 ７ａ…狭い幅ＷａのＶ状溝、 ８ａ…広い幅ＷｂのＶ状溝、 ９…集積回路チップ、 １０…光導波層、 １１…誘電体膜、 １２…有機レジスト層、 １３…制御用ＩＣ、 １４…パワー用ＩＣ、 １５…空隙部、 １６…光導波層の端面があるへき開部、 １７…光電変換素子部、 １８…光ファイバ、 １９…光導波層、 ２１…グレーティング分波器。

フロントページの続き (72)発明者 古山 英人 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体ウェハに形成された複数のチップを
   切り出す方法において、異方性エッチングによりチップ
   を切り出すべき線上に、所定の幅を有する第１のＶ状溝
   を形成すると共に、第１のＶ状溝の一部に該Ｖ状溝より
   も幅の広い第２のＶ状溝を形成したのち、第１及び第２
   のＶ状溝に応力を集中させ、これらのＶ状溝に沿って基
   板をへき開してチップに分割することを特徴とする半導
   体チップの切り出し方法。
2. 【請求項２】複数枚の半導体ウェハを直接接着してなる
   接着基板に対し、異方性エッチングにより該基板に形成
   されたチップを切り出すべき線上に沿って、表面側のウ
   ェハに所定の幅を有し底部が該ウェハ内に位置する第１
   のＶ状溝を形成すると共に、第１のＶ状溝の一部に該溝
   よりも幅が広く底部が該ウェハに接合された他のウェハ
   内に位置する第２のＶ状溝を形成したのち、第１及び第
   ２のＶ状溝に応力を集中させ、これらのＶ状溝に沿って
   基板をへき開してチップに分割することを特徴とする半
   導体チップの切り出し方法。