JP2017204549A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP2017204549A JP2017204549A JP2016095059A JP2016095059A JP2017204549A JP 2017204549 A JP2017204549 A JP 2017204549A JP 2016095059 A JP2016095059 A JP 2016095059A JP 2016095059 A JP2016095059 A JP 2016095059A JP 2017204549 A JP2017204549 A JP 2017204549A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- groove
- etching
- mask
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができるような溝の形成を可能とする技術を提供する。【解決手段】半導体基板９の製造方法であって、ａ）所定の結晶構造を有する半導体基板９の表面において、当該結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、ｂ）半導体基板９に負のバイアス電圧を印加しつつ半導体基板９を反応性イオンエッチングプロセスによりエッチングすることによって、マスクに覆われていない部分に溝４を形成する溝形成工程と、を備える。【選択図】図７
Description
本発明は、半導体基板に溝（例えば、半導体基板を複数のチップに分割する割断のための溝）を形成する技術に関する。
半導体デバイスの製造においては、半導体基板の表面に回路等を形成した後に、半導体基板をカットして複数のチップを切り出す工程（所謂、ダイシング工程）が行われる。
この工程は、例えば、半導体基板の表面にチップの境界に沿う溝を形成しておき、半導体基板に圧力をかけて当該溝に沿って半導体基板を割る（割断する）ことによって行われる（スクライブ・ブレーキング法）。
従来、この溝（一般に「スクライブライン」とも呼ばれる）は、ダイヤモンドカッタ等を用いて半導体基板の表面を削ることによって形成されることが多かった。また、スクライブラインを形成する別の方法として、特許文献１，２には、エッチングによりスクライブラインを形成することが提案されている。
半導体基板をスクライブラインに沿って割ったときに、チップにクラックや欠けが発生することを抑制するためには、スクライブラインを形成する溝をできるだけ深いものとすることが好ましい。また、一枚の半導体基板からできるだけ多数のチップを得るためには、半導体基板の表面における溝の幅（開口幅）ができるだけ小さいことが好ましい。
ダイヤモンドカッタを用いる場合、十分に深い溝を形成しようとすると、開口幅も大きくなってしまう。一方、特許文献１，２の構成によると、ダイヤモンドカッタを用いる場合よりも狭い開口幅で、十分に深い溝を形成することができる。ところが、特許文献１，２の構成によると、得られる溝の断面がコ字状、あるいは、Ｖ字状となってしまう。
断面がコ字状の溝は、半導体基板に圧力をかけたときに、溝の中心線（すなわち、溝の幅方向の中心を通り、溝の延在方向に沿って延びる中心線（以下において同様））ではなく溝底のコーナーで割れ、その位置が一定しないために切断面が直線とはならなくなる。また、チップ自体にクラックや欠けが生じる、といった事態も生じる。
一方で、断面がＶ字状の溝は、半導体基板に圧力をかけたときに、ほぼ確実に溝の中心線で割断することができるという利点がある。しかしながら、この形状の溝は、断面がコ字状の溝と比べると、溝を深くするにつれて開口幅が大きくなってしまうという欠点がある。
本発明が解決しようとする課題は、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができるような溝の形成を可能とする技術を提供することである。
上記課題を解決するために成された本発明の第１の態様は、
半導体基板の製造方法であって、
ａ）所定の結晶構造を有する半導体基板の表面において、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、
ｂ）前記半導体基板に負のバイアス電圧を印加しつつ前記半導体基板を反応性イオンエッチングプロセスによりエッチングすることによって、前記マスクに覆われていない部分に溝を形成する溝形成工程と、
を備える。
半導体基板の製造方法であって、
ａ）所定の結晶構造を有する半導体基板の表面において、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、
ｂ）前記半導体基板に負のバイアス電圧を印加しつつ前記半導体基板を反応性イオンエッチングプロセスによりエッチングすることによって、前記マスクに覆われていない部分に溝を形成する溝形成工程と、
を備える。
この態様においては、半導体基板の表面におけるマスクで覆われていない部分が、結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域となっており、当該線状領域が、反応性イオンエッチング（Reactive Ion Etching：RIE）プロセスによりエッチングされることによって、溝が形成される。
具体的には、当該エッチングが開始されてから初めのうちは、溝の底部が略平坦なものとなっている（つまり、断面が略コ字状の溝が形成されていく）（図７（ａ））。
そして、エッチングが進むにつれて、溝の深さが増すとともに、溝の角部分（すなわち、底部と側壁の境界部分）に斜めの面が現れ、底部における平坦面が小さくなっていく（図７（ｂ））。このような斜めの面が出現するのは、当該斜めの面に相当する結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）が、平坦面に相当する結晶方位面（１００）に比べてエッチングされにくいためと考えられる。
エッチングがさらに進むと、溝の深さがさらに増すとともに、溝の底部における斜めの面が占める割合が増加していく（すなわち、平坦面が占める割合が減少していく）。そして最終的には、平坦面がなくなって、対向する一対の斜めの面領域が溝の中心線でつながった形となる（図７（ｃ））。つまり、溝の底部がＶ字状になる。この時点でエッチングを終了させる。
このようにして、ほぼ一定の離間距離を保ちつつ延在する一対の側壁と中心線に近づくにつれて深さが増すように傾斜した底部とを備える溝が、形成される。この溝によると、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができる。
具体的には、当該エッチングが開始されてから初めのうちは、溝の底部が略平坦なものとなっている（つまり、断面が略コ字状の溝が形成されていく）（図７（ａ））。
そして、エッチングが進むにつれて、溝の深さが増すとともに、溝の角部分（すなわち、底部と側壁の境界部分）に斜めの面が現れ、底部における平坦面が小さくなっていく（図７（ｂ））。このような斜めの面が出現するのは、当該斜めの面に相当する結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）が、平坦面に相当する結晶方位面（１００）に比べてエッチングされにくいためと考えられる。
エッチングがさらに進むと、溝の深さがさらに増すとともに、溝の底部における斜めの面が占める割合が増加していく（すなわち、平坦面が占める割合が減少していく）。そして最終的には、平坦面がなくなって、対向する一対の斜めの面領域が溝の中心線でつながった形となる（図７（ｃ））。つまり、溝の底部がＶ字状になる。この時点でエッチングを終了させる。
このようにして、ほぼ一定の離間距離を保ちつつ延在する一対の側壁と中心線に近づくにつれて深さが増すように傾斜した底部とを備える溝が、形成される。この溝によると、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができる。
第２の態様に係る本発明は、
半導体基板の製造方法であって、
ａ）所定の結晶構造を有する半導体基板の表面において、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、
ｂ）前記マスクで覆われていない部分をエッチングすることにより溝を形成する溝形成工程と、
を備え、
前記溝形成工程が、
ｂ１）前記マスクで覆われていない部分を等方的にエッチングする工程と、前記エッチングされた部分の内壁に保護膜を堆積させる工程と、を繰り返し行うことにより、前記半導体基板に、対向する一対の側壁を有する溝を形成する側壁形成工程と、
ｂ２）前記半導体基板に負のバイアス電圧を印加しつつ前記半導体基板を反応性イオンエッチングプロセスによりエッチングすることによって、前記側壁形成工程にて形成された溝の底部を、当該溝の中心線に近づくにつれて深さが増すように傾斜したＶ字形状にエッチングするＶ字状底部形成工程と、
を備える。
半導体基板の製造方法であって、
ａ）所定の結晶構造を有する半導体基板の表面において、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、
ｂ）前記マスクで覆われていない部分をエッチングすることにより溝を形成する溝形成工程と、
を備え、
前記溝形成工程が、
ｂ１）前記マスクで覆われていない部分を等方的にエッチングする工程と、前記エッチングされた部分の内壁に保護膜を堆積させる工程と、を繰り返し行うことにより、前記半導体基板に、対向する一対の側壁を有する溝を形成する側壁形成工程と、
ｂ２）前記半導体基板に負のバイアス電圧を印加しつつ前記半導体基板を反応性イオンエッチングプロセスによりエッチングすることによって、前記側壁形成工程にて形成された溝の底部を、当該溝の中心線に近づくにつれて深さが増すように傾斜したＶ字形状にエッチングするＶ字状底部形成工程と、
を備える。
この態様によると、半導体基板表面におけるマスクで覆われていない部分に対して、これを等方的にエッチングする工程と、エッチングされた部分の内壁に保護膜を堆積させる工程と、を繰り返し行うプロセス（以下「交番プロセス」と呼ぶ）が施される。これによって、一対の側壁がほぼ一定の離間距離を保ちつつ延在する形の溝（ただし、当該一対の側壁の表面は平坦であるとは限らない）を、短時間で形成することができる。
ただし、この交番プロセスによって形成される溝は、底部が略平坦、あるいは、緩やかにカーブした弧状になっている。そこで、この態様においては、交番プロセスで形成された溝の底部が、当該溝の中心線に近づくにつれて深さが増すように傾斜したＶ字形状となるようにさらにエッチングする。
これによって、ほぼ一定の離間距離を保ちつつ延在する一対の側壁と中心線に近づくにつれて深さが増すように傾斜した底部とを備える溝が、形成される。この溝によると、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができる。
ただし、この交番プロセスによって形成される溝は、底部が略平坦、あるいは、緩やかにカーブした弧状になっている。そこで、この態様においては、交番プロセスで形成された溝の底部が、当該溝の中心線に近づくにつれて深さが増すように傾斜したＶ字形状となるようにさらにエッチングする。
これによって、ほぼ一定の離間距離を保ちつつ延在する一対の側壁と中心線に近づくにつれて深さが増すように傾斜した底部とを備える溝が、形成される。この溝によると、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができる。
第２の態様に係る半導体基板の製造方法は、好ましくは、
前記溝形成工程が、
ｂ３）前記半導体基板に負のバイアス電圧を印加しつつ前記溝の側壁を反応性イオンエッチングプロセスによりエッチングする側壁エッチング工程、
をさらに備える。
前記溝形成工程が、
ｂ３）前記半導体基板に負のバイアス電圧を印加しつつ前記溝の側壁を反応性イオンエッチングプロセスによりエッチングする側壁エッチング工程、
をさらに備える。
この態様によると、交番プロセスによって形成された溝の側壁に凹凸（所謂、スキャロップ）が存在している場合であっても、これを除去することができる。したがって、滑らかな状態の側壁を形成することができる。
また、第１あるいは第２の態様に係る半導体基板の製造方法において、好ましくは、
前記溝が、
前記半導体基板におけるチップ間の境界に形成されている。
前記溝が、
前記半導体基板におけるチップ間の境界に形成されている。
この態様によると、チップ間の境界に形成される溝が、十分な深さを有するとともに当該溝に外力が加わった場合に中心線に沿って力を集中させることができる形状となっているので、半導体基板を、溝の中心線に沿って確実に割断することができ、このときにチップ自体にクラックや欠けも生じにくい。また、当該溝の開口幅が十分に狭いものとなっているので、一枚の半導体基板から十分に多数のチップを得ることができる。
前記半導体基板の製造方法において、好ましくは、
ｃ）前記半導体基板に圧力を加えて、前記半導体基板を前記溝に沿って割る工程、
をさらに備える。
ｃ）前記半導体基板に圧力を加えて、前記半導体基板を前記溝に沿って割る工程、
をさらに備える。
この態様によると、チップ間の境界に形成される溝が、十分な深さを有するとともに当該溝に外力が加わった場合に中心線に沿って力を集中させることができる形状となっているので、半導体基板に圧力を加えるだけで、半導体基板を、溝の中心線に沿って確実に割断することができる。またこのときにチップ自体にクラックや欠けも生じにくい。
また、本発明は、半導体基板にも向けられている。
当該半導体基板は、
線状に延在する溝、
を備え、
前記溝が、
一定の離間距離を保ちつつ延在する一対の側壁と、
前記側壁と連なり、前記溝の中心線に近づくにつれて深さが増すように傾斜した底部と、
を備える。
当該半導体基板は、
線状に延在する溝、
を備え、
前記溝が、
一定の離間距離を保ちつつ延在する一対の側壁と、
前記側壁と連なり、前記溝の中心線に近づくにつれて深さが増すように傾斜した底部と、
を備える。
この態様に係る半導体基板が備える溝によると、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができる。
前記半導体基板において、好ましくは、
前記溝が、
前記半導体基板におけるチップ間の境界に形成されている。
前記溝が、
前記半導体基板におけるチップ間の境界に形成されている。
この態様によると、チップ間の境界に形成される溝が、十分な深さを有するとともに当該溝に外力が加わった場合に中心線に沿って力を集中させることができる形状となっているので、半導体基板を、溝の中心線に沿って確実に割断することができ、このときにチップ自体にクラックや欠けも生じにくい。また、当該溝の開口幅が十分に狭いものとなっているので、一枚の半導体基板から十分に多数のチップを得ることができる。
前記半導体基板において、好ましくは、
前記半導体基板が、所定の結晶構造を有し、
前記溝が、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿って延在する。
前記半導体基板が、所定の結晶構造を有し、
前記溝が、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿って延在する。
また、前記半導体基板において、好ましくは、
前記半導体基板が、所定の結晶構造を有し、
前記溝の底部の少なくとも一部分が、前記結晶構造の結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）に沿う面である。
前記半導体基板が、所定の結晶構造を有し、
前記溝の底部の少なくとも一部分が、前記結晶構造の結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）に沿う面である。
この発明によると、半導体基板に、一定の離間距離を保ちつつ延在する一対の側壁と、中心線に近づくにつれて深さが増すように傾斜した底部を備える溝が形成される。この溝によると、十分な深さと十分な開口幅の狭さを両立させつつ、さらに、外力を加えた場合に中心線に沿って割断することができる。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
＜１．ダイシング工程＞
半導体基板９から複数のチップ９０を切り出す処理の流れを、図１〜図３を参照しながら説明する。図１は、当該流れを説明するための図である。図２は、バー状基板９２を模式的に示す図である。図３は、チップ９０を模式的に示す図である。
半導体基板９から複数のチップ９０を切り出す処理の流れを、図１〜図３を参照しながら説明する。図１は、当該流れを説明するための図である。図２は、バー状基板９２を模式的に示す図である。図３は、チップ９０を模式的に示す図である。
半導体基板９は略円形であり、例えば、III-V族半導体である（具体的には例えば、ガリウムヒ素（GaAs）により形成される）。GaAsにより形成される半導体基板９においては、GaAsが結晶構造（具体的には、閃亜鉛鉱型（ジンクブレンド型）の結晶構造）を成しており、半導体基板９の主面は、この結晶構造における結晶方位面（１００）に相当する。
もっとも、半導体基板９の形成材料および結晶構造は必ずしもこれに限らない。例えば、半導体基板９は、インジウムリン（InP）から形成されてもよい。この場合、半導体基板９は閃亜鉛鉱型の結晶構造を有するものとなる。また例えば、半導体基板９は、窒化ガリウム（GaN）から形成されてもよい。この場合、半導体基板９は六方晶型の結晶構造を有するものとなる。また、半導体基板９は、必ずしもIII-V族半導体でなくともよく、例えば、シリコン（Si）、ダイヤモンド（C）、あるいは、ゲルマニウム（Ge）から形成されてもよい。これらの場合、半導体基板９はダイヤモンド型の結晶構造を有するものとなる。また例えば、半導体基板９は、炭化ケイ素（SiC）から形成されてもよい。この場合、半導体基板９は六方晶型の結晶構造を有するものとなる。
もっとも、半導体基板９の形成材料および結晶構造は必ずしもこれに限らない。例えば、半導体基板９は、インジウムリン（InP）から形成されてもよい。この場合、半導体基板９は閃亜鉛鉱型の結晶構造を有するものとなる。また例えば、半導体基板９は、窒化ガリウム（GaN）から形成されてもよい。この場合、半導体基板９は六方晶型の結晶構造を有するものとなる。また、半導体基板９は、必ずしもIII-V族半導体でなくともよく、例えば、シリコン（Si）、ダイヤモンド（C）、あるいは、ゲルマニウム（Ge）から形成されてもよい。これらの場合、半導体基板９はダイヤモンド型の結晶構造を有するものとなる。また例えば、半導体基板９は、炭化ケイ素（SiC）から形成されてもよい。この場合、半導体基板９は六方晶型の結晶構造を有するものとなる。
半導体基板９は、例えば、半導体レーザを製造するためのものであり、その両主面にストライプ状の電極９００が形成される。
また、半導体基板９には、チップ９０の境界に相当する位置に、分割ライン８１，８２，８３が形成されている。具体的には、半導体基板９には、これを平面視が矩形のブロック状基板９１に分割するための格子状の分割ライン（第１分割ライン）８１と、ブロック状基板９１を複数のバー状基板９２に分割するための分割ライン（第２分割ライン）８２と、長尺のバー状基板９２を複数のチップ９０に分割するための分割ライン（第３分割ライン）８３と、が形成されている。第２分割ライン８２は、電極９００と垂直に延在し、第３分割ライン８３は、電極９００と平行に延在する。
また、半導体基板９には、チップ９０の境界に相当する位置に、分割ライン８１，８２，８３が形成されている。具体的には、半導体基板９には、これを平面視が矩形のブロック状基板９１に分割するための格子状の分割ライン（第１分割ライン）８１と、ブロック状基板９１を複数のバー状基板９２に分割するための分割ライン（第２分割ライン）８２と、長尺のバー状基板９２を複数のチップ９０に分割するための分割ライン（第３分割ライン）８３と、が形成されている。第２分割ライン８２は、電極９００と垂直に延在し、第３分割ライン８３は、電極９００と平行に延在する。
各分割ライン８１，８２，８３は、具体的には、線状に延在する溝４により形成される。この溝４は、後に説明するように、エッチングによって形成される。もっとも、各分割ライン８１，８２，８３の全てをエッチングによって形成する必要はなく、一部のライン（例えば、第１分割ライン８１および第２分割ライン８２）については別の方法で（例えば、ダイヤモンドカッタ等を用いて半導体基板９を削ることによって）形成してもよい。
半導体基板９から複数のチップ９０を切り出すにあたっては、まず、半導体基板９を第１分割ライン８１に沿って割断して、複数のブロック状基板９１を切り出す。続いて、各ブロック状基板９１を第２分割ライン８２に沿って割断して、複数のバー状基板９２を切り出す。続いて、各バー状基板９２を第３分割ライン８３に沿って割断して、複数のチップ９０を得る。各分割ライン８１，８２，８３に沿って半導体基板９（あるいは、ブロック状基板９１、あるいは、バー状基板９２）を割断する作業は、具体的には、半導体基板９等の一方の主面（分割ライン８１，８２，８３を形成する溝が開口している主面とは逆の主面）の側から、半導体基板９等に圧力をかけて、分割ライン８１，８２，８３に沿って半導体基板９等を劈開することによって行われる。
＜２．エッチング装置＞
半導体基板９にエッチングによって溝（分割ライン８１，８２，８３を構成する溝）４を形成する処理について説明する前に、当該エッチングに用いられるエッチング装置１について、図４を参照しながら説明する。図４は、エッチング装置１の要部構成を示す図である。
半導体基板９にエッチングによって溝（分割ライン８１，８２，８３を構成する溝）４を形成する処理について説明する前に、当該エッチングに用いられるエッチング装置１について、図４を参照しながら説明する。図４は、エッチング装置１の要部構成を示す図である。
エッチング装置１は、誘導結合型プラズマ（Inductively Coupled Plasma：ICP）を用いた反応性イオンエッチングを行う装置（所謂、誘導結合型反応性イオンエッチング装置（ICP-RIE））である。
エッチング装置１は、エッチングを行う反応室１１を有する。
反応室１１の底部には、半導体基板９を載置する平板状の下部電極（カソード）１２が備えられている。下部電極１２はブロッキングコンデンサ１３、および、第１整合器１４を介して、第１高周波電源１５に接続されている。また、下部電極１２には、ヘリウムガスを流通させる冷却ガス流路（図示省略）が設けられている。
反応室１１の側壁には、エッチングガスを導入するガス導入口１６、および、反応室１１内を、真空ポンプ（図示省略）を用いて排気するためのガス排気口１７が設けられている。
反応室１１の上部には、誘電体窓１８を介して、渦巻状のコイル１９が備えられている。コイル１９の片端は、第２整合器２０を介して第２高周波電源２１に接続されており、他端は直接、第２高周波電源２１に接続されている。
反応室１１の底部には、半導体基板９を載置する平板状の下部電極（カソード）１２が備えられている。下部電極１２はブロッキングコンデンサ１３、および、第１整合器１４を介して、第１高周波電源１５に接続されている。また、下部電極１２には、ヘリウムガスを流通させる冷却ガス流路（図示省略）が設けられている。
反応室１１の側壁には、エッチングガスを導入するガス導入口１６、および、反応室１１内を、真空ポンプ（図示省略）を用いて排気するためのガス排気口１７が設けられている。
反応室１１の上部には、誘電体窓１８を介して、渦巻状のコイル１９が備えられている。コイル１９の片端は、第２整合器２０を介して第２高周波電源２１に接続されており、他端は直接、第２高周波電源２１に接続されている。
このような構成を有するエッチング装置１において、エッチングガスを反応室１１のガス導入口１６から導入しつつ、渦巻状のコイル１９に第２高周波電源２１から高周波電力を供給すると、プラズマが発生し、エッチングガスからラジカル、イオン、電子などが生成される。この状態で、下部電極１２に、第１高周波電源１５から高周波電力を供給すると、プラズマ中の電子は、高周波により形成される電場の変動に追従して、下部電極１２に飛び込む。下部電極１２にはブロッキングコンデンサ１３が接続されているため、電子が飛び込むと下部電極１２に負のバイアス電圧（自己バイアス）が印加され、下部電極１２に向かってイオンが加速されるようになる。
＜３．第１の態様に係る溝４の形成処理＞
次に、半導体基板９に溝４を形成する方法について、図５〜図７を参照しながら説明する。図５は、第１の態様に係る溝４の形成処理の流れを示す図である。図６は、マスク３が形成された状態の半導体基板９を模式的に示す図である。図７は、溝４が形成されていく様子を説明するための図である。図８は、溝の深さと溝の底面における平坦面４０２の幅との関係を示すグラフである。
次に、半導体基板９に溝４を形成する方法について、図５〜図７を参照しながら説明する。図５は、第１の態様に係る溝４の形成処理の流れを示す図である。図６は、マスク３が形成された状態の半導体基板９を模式的に示す図である。図７は、溝４が形成されていく様子を説明するための図である。図８は、溝の深さと溝の底面における平坦面４０２の幅との関係を示すグラフである。
以下においては、第３分割ライン８３を構成する溝４を形成する場合について説明する。もっとも、マスク３において露出される領域を変更することによって、例えば第２分割ライン８２を構成する溝を形成することもできるし、第３分割ライン８３を構成する溝と第２分割ライン８２を形成する溝とを同時に形成することもできる。
また、以下に説明する一連の処理は、例えば、半導体基板９に薄膜を形成した後（具体的には例えば、半導体基板９に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によってAlGaAs結晶とGaAs結晶からなる活性層をエピタキシャル成膜した後）であって、電極９００を形成する前のタイミングで実行することができる。もっとも、当該処理を実行するタイミングはこれに限られるものではない。
また、以下に説明する一連の処理は、例えば、半導体基板９に薄膜を形成した後（具体的には例えば、半導体基板９に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によってAlGaAs結晶とGaAs結晶からなる活性層をエピタキシャル成膜した後）であって、電極９００を形成する前のタイミングで実行することができる。もっとも、当該処理を実行するタイミングはこれに限られるものではない。
＜ステップＳ１：マスク３の形成＞
まず、半導体基板９に、線状領域３０を露出させつつそれ以外の部分を覆うマスク３を形成する。ここでは、第３分割ライン８３を形成するべき位置が線状領域３０となるようなマスク３が形成される。マスク３は、具体的には例えば、レジスト膜、SiO２膜、SiN膜、等により形成することができる。また、マスク３は、半導体基板９における回路形成面とは逆側の面に形成される。
まず、半導体基板９に、線状領域３０を露出させつつそれ以外の部分を覆うマスク３を形成する。ここでは、第３分割ライン８３を形成するべき位置が線状領域３０となるようなマスク３が形成される。マスク３は、具体的には例えば、レジスト膜、SiO２膜、SiN膜、等により形成することができる。また、マスク３は、半導体基板９における回路形成面とは逆側の面に形成される。
ここでは、マスク３から露出される線状領域３０が、半導体基板９の結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿うものとなるように、マスク３と半導体基板９との位置関係が規定される。半導体基板９が有する結晶構造が、閃亜鉛鉱型、あるいは、六方晶型の場合は、線状領域３０は結晶方位面（０１１）に沿っていることが特に好ましい。
＜ステップＳ２：エッチングによる溝４の形成＞
次に、半導体基板９に負のバイアス電圧を印加しつつ半導体基板９を反応性イオンエッチングプロセスによりエッチングすることによって、マスク３に覆われていない部分（線状領域３０）に溝４を形成する。
次に、半導体基板９に負のバイアス電圧を印加しつつ半導体基板９を反応性イオンエッチングプロセスによりエッチングすることによって、マスク３に覆われていない部分（線状領域３０）に溝４を形成する。
この処理は具体的には例えば次のように行われる。
まず、半導体基板９をエッチング装置１の反応室１１に搬入して、下部電極１２上に載置する。そして、反応室１１を所定の真空度まで減圧した後、ガス導入口１６から所定のエッチングガスを導入する。また、第２高周波電源２１からコイル１９に高周波電力を印加するとともに、第１高周波電源１５から下部電極１２に高周波電力を印加する（上述したとおり、これによって半導体基板９に負のバイアス電圧が印加される）。すると、反応室１１において、半導体基板９に対する反応性イオンエッチングプロセスが進行し、マスク３に覆われていない部分（線状領域３０）に溝が形成されていく。
まず、半導体基板９をエッチング装置１の反応室１１に搬入して、下部電極１２上に載置する。そして、反応室１１を所定の真空度まで減圧した後、ガス導入口１６から所定のエッチングガスを導入する。また、第２高周波電源２１からコイル１９に高周波電力を印加するとともに、第１高周波電源１５から下部電極１２に高周波電力を印加する（上述したとおり、これによって半導体基板９に負のバイアス電圧が印加される）。すると、反応室１１において、半導体基板９に対する反応性イオンエッチングプロセスが進行し、マスク３に覆われていない部分（線状領域３０）に溝が形成されていく。
上記のエッチングが開始されてから初めのうちは、半導体基板９の主面と平行な平坦面に対する異方性エッチングが進行することにより溝の深さが増していき、溝の底部が略平坦な、断面略コ字状の溝が形成されていく（図７（ａ））。
そして、エッチングが進むにつれて、溝の深さが増すとともに、溝の角部分（すなわち、底部と側壁の境界部分）に斜めの面４０１が現れ、底部における平坦面４０２が小さくなっていく（図７（ｂ））。このような斜めの面４０１が出現するのは、当該斜めの面４０１に相当する結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）が、平坦面４０２に相当する結晶方位面（１００）に比べてエッチングされにくいためと考えられる。多くの場合、初めのうちは、この斜めの面４０１は、傾斜角度が異なる（すなわち、ｎの値が互いに異なる）面が連なった折れ線状の形となっており、エッチングが進むにつれて、斜めの面４０１の傾斜角度が一定（例えば、約３０°〜約６０°の範囲で一定）になっていく。
エッチングがさらに進むと、溝の深さがさらに増すとともに、溝の底部における斜めの面４０１が占める割合が増加していく。発明者らの実験によると、溝の深さと比例して、平坦面４０２の幅が小さくなっていくことがわかっている（図８）。
そして、最終的には、平坦面４０２がなくなり（つまり、平坦面４０２の幅がゼロとなり）、対向する一対の斜めの面４０１が、溝の中心線でつながった形となる（図７（ｃ））。つまり、底部４２がＶ字状の溝４が形成される。この時点でエッチングを終了させる。
そして、エッチングが進むにつれて、溝の深さが増すとともに、溝の角部分（すなわち、底部と側壁の境界部分）に斜めの面４０１が現れ、底部における平坦面４０２が小さくなっていく（図７（ｂ））。このような斜めの面４０１が出現するのは、当該斜めの面４０１に相当する結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）が、平坦面４０２に相当する結晶方位面（１００）に比べてエッチングされにくいためと考えられる。多くの場合、初めのうちは、この斜めの面４０１は、傾斜角度が異なる（すなわち、ｎの値が互いに異なる）面が連なった折れ線状の形となっており、エッチングが進むにつれて、斜めの面４０１の傾斜角度が一定（例えば、約３０°〜約６０°の範囲で一定）になっていく。
エッチングがさらに進むと、溝の深さがさらに増すとともに、溝の底部における斜めの面４０１が占める割合が増加していく。発明者らの実験によると、溝の深さと比例して、平坦面４０２の幅が小さくなっていくことがわかっている（図８）。
そして、最終的には、平坦面４０２がなくなり（つまり、平坦面４０２の幅がゼロとなり）、対向する一対の斜めの面４０１が、溝の中心線でつながった形となる（図７（ｃ））。つまり、底部４２がＶ字状の溝４が形成される。この時点でエッチングを終了させる。
このように、ここでは、半導体基板９の表面におけるマスク３で覆われていない部分が、結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域３０となっているために、上記のようなエッチングが進行し、これによって、ほぼ一定の離間距離を保ちつつ延在する一対の側壁４１と、この側壁４１と連なり、中心線に近づくにつれて深さが増すように傾斜した底部４２と、を備える溝４が、形成される。また、当該溝４において、底部４２を形成する斜めの面４０１は、結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）に沿う面となっている。
＜４．第２の態様に係る溝４の形成処理＞
半導体基板９に溝４を形成する別の方法について、図９〜図１１を参照しながら説明する。図９は、第２の態様に係る溝４の形成処理の流れを示す図である。図１０は、溝４が形成されていく様子を説明するための図である。図１１は、交番プロセスにより溝４０が形成されていく様子を説明するための図である。
なお、以下の説明においては、第１の態様と同じ要素については同じ符号で示し、第１の態様と相違しない点については説明を省略する。
半導体基板９に溝４を形成する別の方法について、図９〜図１１を参照しながら説明する。図９は、第２の態様に係る溝４の形成処理の流れを示す図である。図１０は、溝４が形成されていく様子を説明するための図である。図１１は、交番プロセスにより溝４０が形成されていく様子を説明するための図である。
なお、以下の説明においては、第１の態様と同じ要素については同じ符号で示し、第１の態様と相違しない点については説明を省略する。
＜ステップＳ１：マスク３の形成＞
まず、半導体基板９に、線状領域３０を露出させつつそれ以外の部分を覆うマスク３を形成する。この処理は、第１の態様に係るステップＳ１と同様である。
まず、半導体基板９に、線状領域３０を露出させつつそれ以外の部分を覆うマスク３を形成する。この処理は、第１の態様に係るステップＳ１と同様である。
＜ステップＳ２ａ：エッチングによる溝４の形成＞
第１の態様と同様、第２の態様においても、エッチングによって溝４を形成する。ただし、第１の態様では、処理条件（エッチングガスの種類および導入流量、コイル１９に印加する電力、および、下部電極１２に印加する電力（つまりは、半導体基板９に印加されるバイアス電圧））を一定にしてエッチングを進行させることにより溝４を形成したが、第２の態様では、以下に説明するように、処理条件を次々と切り換えながらエッチングを進行させることにより溝４を形成する。
第１の態様と同様、第２の態様においても、エッチングによって溝４を形成する。ただし、第１の態様では、処理条件（エッチングガスの種類および導入流量、コイル１９に印加する電力、および、下部電極１２に印加する電力（つまりは、半導体基板９に印加されるバイアス電圧））を一定にしてエッチングを進行させることにより溝４を形成したが、第２の態様では、以下に説明するように、処理条件を次々と切り換えながらエッチングを進行させることにより溝４を形成する。
ステップＳ２１：まず、半導体基板９におけるマスク３で覆われていない部分に、交番プロセスによって溝（対向する一対の側壁を有する溝）４０を形成する（図１０（ａ））。
交番プロセスは、具体的には、図１１に示されるように、次の２つの工程を１周期としたプロセスを、複数回繰り返すものである。
第１工程：マスク３で覆われていない部分を等方的にエッチングする工程（図１１（ａ））。この工程は、例えば、ガス導入口１６から所定のエッチングガスを導入し、下部電極１２には高周波電力を印加せず（すなわち、半導体基板９に負のバイアス電圧を印加せず）、コイル１９に所定の高周波電力を印加することによって、行われる。
第２工程：第１工程でエッチングされた部分５１の内壁（側壁および底部）に保護膜５２を堆積させる工程（図１１（ｂ））。この工程は、例えば、ガス導入口１６から所定の成膜ガスを導入し、下部電極１２およびコイル１９にそれぞれ所定の高周波電力を印加することによって、行われる。
なお、上記の２つの工程に、以下の工程（第３工程）を加えた３つの工程を１周期としたプロセスを、複数回繰り返してもよい。
第３工程：半導体基板９に負のバイアス電圧を印加しつつ保護膜５２をエッチングすることで底部の保護膜５２を除去する工程（図１１（ｃ））。この工程は、例えば、ガス導入口１６から所定のエッチングガスを導入し、下部電極１２およびコイル１９にそれぞれ所定の高周波電力を印加することによって、行われる。
上記の２つの工程（あるいは、３つの工程）を１周期としたプロセスを複数回繰り返すことによって、所望の深さの溝４０が形成されると、交番プロセスによるエッチングを終了させる。この交番プロセスによると、一対の側壁がほぼ一定の離間距離を保ちつつ延在する形の溝４０を、短時間で形成することができる。
第１工程：マスク３で覆われていない部分を等方的にエッチングする工程（図１１（ａ））。この工程は、例えば、ガス導入口１６から所定のエッチングガスを導入し、下部電極１２には高周波電力を印加せず（すなわち、半導体基板９に負のバイアス電圧を印加せず）、コイル１９に所定の高周波電力を印加することによって、行われる。
第２工程：第１工程でエッチングされた部分５１の内壁（側壁および底部）に保護膜５２を堆積させる工程（図１１（ｂ））。この工程は、例えば、ガス導入口１６から所定の成膜ガスを導入し、下部電極１２およびコイル１９にそれぞれ所定の高周波電力を印加することによって、行われる。
なお、上記の２つの工程に、以下の工程（第３工程）を加えた３つの工程を１周期としたプロセスを、複数回繰り返してもよい。
第３工程：半導体基板９に負のバイアス電圧を印加しつつ保護膜５２をエッチングすることで底部の保護膜５２を除去する工程（図１１（ｃ））。この工程は、例えば、ガス導入口１６から所定のエッチングガスを導入し、下部電極１２およびコイル１９にそれぞれ所定の高周波電力を印加することによって、行われる。
上記の２つの工程（あるいは、３つの工程）を１周期としたプロセスを複数回繰り返すことによって、所望の深さの溝４０が形成されると、交番プロセスによるエッチングを終了させる。この交番プロセスによると、一対の側壁がほぼ一定の離間距離を保ちつつ延在する形の溝４０を、短時間で形成することができる。
ステップＳ２２：ステップＳ２１で形成される溝４０は、底部が略平坦、あるいは、緩やかにカーブした弧状になっている。そこで、次に、半導体基板９に負のバイアス電圧を印加しつつ半導体基板９を反応性イオンエッチングプロセスによりエッチングすることによって、ステップＳ２１で形成された溝４０の底部を、溝４０の中心線に近づくにつれて深さが増すように傾斜したＶ字形状にエッチングする。
この工程は、例えば、ガス導入口１６から所定のエッチングガスを導入し、下部電極１２およびコイル１９にそれぞれ所定の高周波電力を印加することによって、行われる。
ただし、この工程においては、下部電極１２に印加する高周波電力（つまりは、半導体基板９に印加するバイアス電圧）を比較的小さい値に設定することが好ましい。具体的には、下部電極１２に印加する高周波電力を20〜100Wの範囲に設定する。あるいは、下部電極１２に印加する高周波電力を、時間の経過とともに小さくするように制御する。上述したとおり、斜めの面４０１に相当する結晶方位面（ｎ１１）は、平坦面４０２に相当する結晶方位面（１００）よりもエッチングされにくいので、半導体基板９に印加するバイアス電圧の値を比較的小さい値に設定する（あるいは、バイアス電圧を徐々に小さくしていく）ことにより、斜めの面４０１を残しつつ、平坦な面４０２だけのエッチングを進行させることができるのである。これによって、溝４０の底面を、平坦面４０２の幅がゼロであり、対向する一対の斜めの面４０１が溝の中心でつながった形にエッチングすることができる。
ただし、この工程においては、下部電極１２に印加する高周波電力（つまりは、半導体基板９に印加するバイアス電圧）を比較的小さい値に設定することが好ましい。具体的には、下部電極１２に印加する高周波電力を20〜100Wの範囲に設定する。あるいは、下部電極１２に印加する高周波電力を、時間の経過とともに小さくするように制御する。上述したとおり、斜めの面４０１に相当する結晶方位面（ｎ１１）は、平坦面４０２に相当する結晶方位面（１００）よりもエッチングされにくいので、半導体基板９に印加するバイアス電圧の値を比較的小さい値に設定する（あるいは、バイアス電圧を徐々に小さくしていく）ことにより、斜めの面４０１を残しつつ、平坦な面４０２だけのエッチングを進行させることができるのである。これによって、溝４０の底面を、平坦面４０２の幅がゼロであり、対向する一対の斜めの面４０１が溝の中心でつながった形にエッチングすることができる。
ステップＳ２１およびステップＳ２２の処理が行われることによって、ほぼ一定の離間距離を保ちつつ延在する一対の側壁４１と中心線に近づくにつれて深さが増すように傾斜した底部４２とを備える溝４が、形成される（図１０（ｂ））。
ステップＳ２３：交番プロセスによって掘り進められた溝４の側壁には、スキャロップと呼ばれる凹凸５３が形成される場合がある。そこで、続いて、半導体基板９に負のバイアス電圧を印加しつつ溝４の側壁を反応性イオンエッチングプロセスによりエッチングすることによって、この凹凸５３を除去する（図１０（ｃ））。この工程は、例えば、ガス導入口１６から所定のエッチングガス（具体的には例えば、酸素ガス、一酸化二窒素ガス、一酸化窒素ガス、一酸化炭素ガス、水素、及び、フッ素ガス（F2）、のうちの少なくとも１種類のガスを含むエッチングガス）を導入し、下部電極１２およびコイル１９にそれぞれ所定の高周波電力を印加することによって、行われる。
＜５．実施例＞
＜第１実施例＞
発明者らは、第１の態様に係る溝４の形成処理を以下の処理条件で実行することによって、半導体基板９に溝４を形成した。
半導体基板９として、GaAs基板を用いた。また、マスク３から露出させる線状領域３０は、結晶方位面（０１１）に沿うものとした。また、マスク３はフォトレジストにより形成した。また、エッチングガスとしてSiCl４を用い、その導入流量を50sccmとした。また、エッチングが進行する間、反応室１１の圧力を6Paに維持した。また、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は150Wとした。また、エッチング装置１として、サムコ株式会社製のＩＣＰ型プラズマエッチング装置：RIE-200iPを用いた。また、マスク３から露出した線状領域３０の幅は、11μmとした。また、このときのエッチングレートは、9.6nm/minであった。
その結果、図８に示されるように、溝の深さと比例して平坦面４０２の幅が小さくなっていき、溝の深さが50μmとなったときに、平坦面４０２が消滅した。この時点でエッチングを停止することにより、開口幅が11μm、深さが50μmの溝４が得られた。また、この溝４において、底部に現れた斜めの面４０１の傾斜角度（斜めの面４０１と水平面とがなす角度）は約４５°であった（なお、理論計算では結晶方位面（１１１）は約55°、同（２１１）は約35°、同（３１１）は約25°、同（４１１）は約19°、同（５１１）は16°、同（６１１）は約13°である。したがって、本実施例で底部に現れた斜めの面４０１はこれらの複数の結晶方位面（ｎ１１）（ｎ＝１，２，・・）から構成されていると考えられる）。
このような溝４が形成された半導体基板９に、溝４の開口面とは逆側の面から圧力を加えて、半導体基板９を溝４に沿って割ったところ、チップ９０にクラックや欠けを生じさせることなく、半導体基板９を割断することができた。
＜第１実施例＞
発明者らは、第１の態様に係る溝４の形成処理を以下の処理条件で実行することによって、半導体基板９に溝４を形成した。
半導体基板９として、GaAs基板を用いた。また、マスク３から露出させる線状領域３０は、結晶方位面（０１１）に沿うものとした。また、マスク３はフォトレジストにより形成した。また、エッチングガスとしてSiCl４を用い、その導入流量を50sccmとした。また、エッチングが進行する間、反応室１１の圧力を6Paに維持した。また、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は150Wとした。また、エッチング装置１として、サムコ株式会社製のＩＣＰ型プラズマエッチング装置：RIE-200iPを用いた。また、マスク３から露出した線状領域３０の幅は、11μmとした。また、このときのエッチングレートは、9.6nm/minであった。
その結果、図８に示されるように、溝の深さと比例して平坦面４０２の幅が小さくなっていき、溝の深さが50μmとなったときに、平坦面４０２が消滅した。この時点でエッチングを停止することにより、開口幅が11μm、深さが50μmの溝４が得られた。また、この溝４において、底部に現れた斜めの面４０１の傾斜角度（斜めの面４０１と水平面とがなす角度）は約４５°であった（なお、理論計算では結晶方位面（１１１）は約55°、同（２１１）は約35°、同（３１１）は約25°、同（４１１）は約19°、同（５１１）は16°、同（６１１）は約13°である。したがって、本実施例で底部に現れた斜めの面４０１はこれらの複数の結晶方位面（ｎ１１）（ｎ＝１，２，・・）から構成されていると考えられる）。
このような溝４が形成された半導体基板９に、溝４の開口面とは逆側の面から圧力を加えて、半導体基板９を溝４に沿って割ったところ、チップ９０にクラックや欠けを生じさせることなく、半導体基板９を割断することができた。
＜第２実施例＞
マスク３から露出した線状領域３０の幅を7.1μmとする以外は、＜第１実施例＞と同じ処理条件で半導体基板９に溝４を形成した。
その結果、図８に示されるように、溝の深さと比例して平坦面４０２の幅が小さくなっていき、溝の深さが約32μmとなったときに、平坦面４０２が消滅した。この時点でエッチングを停止することにより、開口幅が7.1μm、深さが約32μmの溝４が得られた。また、この溝４において、底部に現れた斜めの面４０１の傾斜角度（斜めの面４０１と水平面とがなす角度）は約４５°であった（前述したように、本実施例で底部に現れた斜めの面４０１も、上述した複数の結晶方位面（ｎ１１）（ｎ＝１，２，・・）から構成されていると考えられる）。
第１実施例で得られる溝４と第２実施例で得られる溝４は、ほぼ同じアスペクト比となっていた。つまり、所望の深さの溝４を得るためには、例えば、マスク３から露出させる線状領域３０の幅を調整すればよいことがわかる。
マスク３から露出した線状領域３０の幅を7.1μmとする以外は、＜第１実施例＞と同じ処理条件で半導体基板９に溝４を形成した。
その結果、図８に示されるように、溝の深さと比例して平坦面４０２の幅が小さくなっていき、溝の深さが約32μmとなったときに、平坦面４０２が消滅した。この時点でエッチングを停止することにより、開口幅が7.1μm、深さが約32μmの溝４が得られた。また、この溝４において、底部に現れた斜めの面４０１の傾斜角度（斜めの面４０１と水平面とがなす角度）は約４５°であった（前述したように、本実施例で底部に現れた斜めの面４０１も、上述した複数の結晶方位面（ｎ１１）（ｎ＝１，２，・・）から構成されていると考えられる）。
第１実施例で得られる溝４と第２実施例で得られる溝４は、ほぼ同じアスペクト比となっていた。つまり、所望の深さの溝４を得るためには、例えば、マスク３から露出させる線状領域３０の幅を調整すればよいことがわかる。
＜第３実施例＞
発明者らは、第２の態様に係る溝４の形成処理を以下の処理条件で実行することによって、半導体基板９に溝４を形成した。
ステップＳ２１の交番プロセスの第１工程においては、エッチングガスとしてSiCl４とCl２の混合ガスを用い、SiCl４の導入流量を50sccm、Cl２の導入流量を87sccmとし、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は40Wとし、処理時間は7秒とした。また、第２工程においては、成膜ガスとしてSiCl４を用い、その導入流量を50sccmとし、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は150Wとし、処理時間は5秒とした。また、第１工程〜第２工程までの繰り返し回数は、17回とした。
また、ステップＳ２２のエッチングプロセスにおいては、エッチングガスとしてSiCl４とCl２の混合ガスを用い、SiCl４の導入流量を50sccmとし、Cl２の導入流量を87sccmとし、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は40Wとし、処理時間は7秒とした。
また、エッチングが進行する間、反応室１１の圧力を4Paに維持した。
それ以外は、＜第１実施例＞と同じ処理条件で半導体基板９に溝４を形成した。
その結果、＜第１実施例＞と同様の溝４を得ることができた。
発明者らは、第２の態様に係る溝４の形成処理を以下の処理条件で実行することによって、半導体基板９に溝４を形成した。
ステップＳ２１の交番プロセスの第１工程においては、エッチングガスとしてSiCl４とCl２の混合ガスを用い、SiCl４の導入流量を50sccm、Cl２の導入流量を87sccmとし、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は40Wとし、処理時間は7秒とした。また、第２工程においては、成膜ガスとしてSiCl４を用い、その導入流量を50sccmとし、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は150Wとし、処理時間は5秒とした。また、第１工程〜第２工程までの繰り返し回数は、17回とした。
また、ステップＳ２２のエッチングプロセスにおいては、エッチングガスとしてSiCl４とCl２の混合ガスを用い、SiCl４の導入流量を50sccmとし、Cl２の導入流量を87sccmとし、コイル１９に印加する高周波電力は600Wとし、下部電極１２に印加する電力は40Wとし、処理時間は7秒とした。
また、エッチングが進行する間、反応室１１の圧力を4Paに維持した。
それ以外は、＜第１実施例＞と同じ処理条件で半導体基板９に溝４を形成した。
その結果、＜第１実施例＞と同様の溝４を得ることができた。
＜６．その他の実施形態＞
上記の実施形態においては、半導体基板９としてGaAs基板を用いており、この場合は、エッチングガスとして、SiCl４、あるいは、SiCl４とCl２の混合ガスを用いることが好ましいが、半導体基板９として例えばシリコン基板を用いる場合は、エッチングガスとして、SF６を用いることが好ましい。
上記の実施形態においては、半導体基板９としてGaAs基板を用いており、この場合は、エッチングガスとして、SiCl４、あるいは、SiCl４とCl２の混合ガスを用いることが好ましいが、半導体基板９として例えばシリコン基板を用いる場合は、エッチングガスとして、SF６を用いることが好ましい。
第２の態様で溝４を形成するにあたって、溝４０の底面をＶ字状にエッチングする処理（ステップＳ２２）を、交番プロセスにより行ってもよい。具体的には、交番プロセスで断面コ字状の溝４０を形成した後、成膜ガスを徐々に増やしながら引き続き交番プロセスを行うことで、溝４０の底面をＶ字状にエッチングしてもよい。
また、第２の態様で溝４を形成するにあたっては、ステップＳ２２とステップＳ２３とは、どちらを先に行ってもよい。また、ステップＳ２３の処理は省略してもよい。
１ エッチング装置
１１ 反応室
１２ 下部電極
１３ ブロッキングコンデンサ
１４ 第１整合器
１５ 第１高周波電源
１６ ガス導入口
１７ ガス排気口
１８ 誘電体窓
１９ コイル
２０ 第２整合器
２１ 第２高周波電源
３ マスク
３０ 線状領域
４ 溝
４１ 側壁
４２ 底部
４０１ 斜めの面
４０２ 平坦面
４０ 底部が平坦な溝
９ 半導体基板
９０ チップ
９１ 電極
８１，８２，８３ 分割ライン
１１ 反応室
１２ 下部電極
１３ ブロッキングコンデンサ
１４ 第１整合器
１５ 第１高周波電源
１６ ガス導入口
１７ ガス排気口
１８ 誘電体窓
１９ コイル
２０ 第２整合器
２１ 第２高周波電源
３ マスク
３０ 線状領域
４ 溝
４１ 側壁
４２ 底部
４０１ 斜めの面
４０２ 平坦面
４０ 底部が平坦な溝
９ 半導体基板
９０ チップ
９１ 電極
８１，８２，８３ 分割ライン
Claims (9)
- 半導体基板の製造方法であって、
ａ）所定の結晶構造を有する半導体基板の表面において、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、
ｂ）前記半導体基板に負のバイアス電圧を印加しつつ前記半導体基板を反応性イオンエッチングプロセスによりエッチングすることによって、前記マスクに覆われていない部分に溝を形成する溝形成工程と、
を備える、半導体基板の製造方法。 - 半導体基板の製造方法であって、
ａ）所定の結晶構造を有する半導体基板の表面において、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿う線状領域を露出させつつ、それ以外の部分を覆うマスクを形成するマスク形成工程と、
ｂ）前記マスクで覆われていない部分をエッチングすることにより溝を形成する溝形成工程と、
を備え、
前記溝形成工程が、
ｂ１）前記マスクで覆われていない部分を等方的にエッチングする工程と、前記エッチングされた部分の内壁に保護膜を堆積させる工程と、を繰り返し行うことにより、前記半導体基板に、対向する一対の側壁を有する溝を形成する側壁形成工程と、
ｂ２）前記半導体基板に負のバイアス電圧を印加しつつ前記半導体基板を反応性イオンエッチングプロセスによりエッチングすることによって、前記側壁形成工程にて形成された溝の底部を、当該溝の中心線に近づくにつれて深さが増すように傾斜したＶ字形状にエッチングするＶ字状底部形成工程と、
を備える、半導体基板の製造方法。 - 請求項２に記載の半導体基板の製造方法であって、
前記溝形成工程が、
ｂ３）前記半導体基板に負のバイアス電圧を印加しつつ前記溝の側壁を反応性イオンエッチングプロセスによりエッチングする側壁エッチング工程、
をさらに備える、半導体基板の製造方法。 - 請求項１から３のいずれかに記載の半導体基板の製造方法であって、
前記溝が、
前記半導体基板におけるチップ間の境界に形成されている、
半導体基板の製造方法。 - 請求項４に記載の半導体基板の製造方法であって、
ｃ）前記半導体基板に圧力を加えて、前記半導体基板を前記溝に沿って割る工程、
をさらに備える、半導体基板の製造方法。 - 半導体基板であって、
線状に延在する溝、
を備え、
前記溝が、
一定の離間距離を保ちつつ延在する一対の側壁と、
前記側壁と連なり、前記溝の中心線に近づくにつれて深さが増すように傾斜した底部と、
を備える、半導体基板。 - 請求項６に記載の半導体基板であって、
前記溝が、
前記半導体基板におけるチップ間の境界に形成されている、
半導体基板。 - 請求項６または７に記載の半導体基板であって、
前記半導体基板が、所定の結晶構造を有し、
前記溝が、前記結晶構造の結晶方位面（１１０）、（−１１０）、（０１１）および、（０１−１）のうちの少なくとも一個に沿って延在する、
半導体基板。 - 請求項６から８のいずれかに記載の半導体基板であって、
前記半導体基板が、所定の結晶構造を有し、
前記溝の底部の少なくとも一部分が、前記結晶構造の結晶方位面（ｎ１１）（ただし、ｎは１以上の整数）に沿う面である、
半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016095059A JP2017204549A (ja) | 2016-05-11 | 2016-05-11 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016095059A JP2017204549A (ja) | 2016-05-11 | 2016-05-11 | 半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017204549A true JP2017204549A (ja) | 2017-11-16 |
Family
ID=60323345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016095059A Pending JP2017204549A (ja) | 2016-05-11 | 2016-05-11 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017204549A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290223A (ja) * | 1988-05-18 | 1989-11-22 | Seiko Epson Corp | プラズマ処理装置 |
| JPH0536825A (ja) * | 1991-07-31 | 1993-02-12 | Toshiba Corp | 半導体チツプの切り出し方法 |
| JP2002246334A (ja) * | 2001-02-16 | 2002-08-30 | Murata Mfg Co Ltd | 半導体チップの製造方法および半導体ウエハ |
| JP2005051007A (ja) * | 2003-07-28 | 2005-02-24 | Tokyo Electron Ltd | 半導体チップの製造方法 |
| JP2013089622A (ja) * | 2011-10-13 | 2013-05-13 | Mitsuboshi Diamond Industrial Co Ltd | 半導体基板のブレイク方法 |
| JP2014013821A (ja) * | 2012-07-04 | 2014-01-23 | Samco Inc | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 |
| JP2016021448A (ja) * | 2014-07-11 | 2016-02-04 | 株式会社ディスコ | ウエーハの加工方法 |
-
2016
- 2016-05-11 JP JP2016095059A patent/JP2017204549A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290223A (ja) * | 1988-05-18 | 1989-11-22 | Seiko Epson Corp | プラズマ処理装置 |
| JPH0536825A (ja) * | 1991-07-31 | 1993-02-12 | Toshiba Corp | 半導体チツプの切り出し方法 |
| JP2002246334A (ja) * | 2001-02-16 | 2002-08-30 | Murata Mfg Co Ltd | 半導体チップの製造方法および半導体ウエハ |
| JP2005051007A (ja) * | 2003-07-28 | 2005-02-24 | Tokyo Electron Ltd | 半導体チップの製造方法 |
| JP2013089622A (ja) * | 2011-10-13 | 2013-05-13 | Mitsuboshi Diamond Industrial Co Ltd | 半導体基板のブレイク方法 |
| JP2014013821A (ja) * | 2012-07-04 | 2014-01-23 | Samco Inc | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 |
| JP2016021448A (ja) * | 2014-07-11 | 2016-02-04 | 株式会社ディスコ | ウエーハの加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102403183B (zh) | 等离子体蚀刻处理装置及其方法和半导体元件制造方法 | |
| US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| US7351664B2 (en) | Methods for minimizing mask undercuts and notches for plasma processing system | |
| KR20160100287A (ko) | 드라이 에칭 방법 | |
| US8012365B2 (en) | Deep anisotropic silicon etch method | |
| KR20130141436A (ko) | 식각 방법 | |
| US20220181162A1 (en) | Etching apparatus | |
| JP5877982B2 (ja) | プラズマエッチング方法 | |
| Carlström et al. | Cl 2∕ O 2-inductively coupled plasma etching of deep hole-type photonic crystals in InP | |
| JP6387131B2 (ja) | プラズマ加工方法及びこの方法を用いて製造された基板 | |
| JP2017112293A (ja) | 溝を有するシリコンカーバイド基板の製造方法 | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| JP6579786B2 (ja) | プラズマエッチング方法 | |
| JP2017204549A (ja) | 半導体基板およびその製造方法 | |
| JP5041696B2 (ja) | ドライエッチング方法 | |
| US10937662B2 (en) | Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry | |
| JP2018137483A (ja) | プラズマ加工方法及びこの方法を用いて製造された基板 | |
| US11232954B2 (en) | Sidewall protection layer formation for substrate processing | |
| JP5154013B2 (ja) | ドライエッチング方法 | |
| JP3089870B2 (ja) | シリコン基体の加工方法 | |
| US20240006159A1 (en) | Post-processing of Indium-containing Compound Semiconductors | |
| US20220208550A1 (en) | Method and Apparatus for Plasma Etching | |
| WO2023203591A1 (ja) | プラズマ処理方法 | |
| JPH0214773B2 (ja) | ||
| JP2012204472A (ja) | ＳｉＣ基板のドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20160527 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200107 |