KR930008861B1 - 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 - Google Patents

단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 Download PDF

Info

Publication number
KR930008861B1
KR930008861B1 KR1019910007963A KR910007963A KR930008861B1 KR 930008861 B1 KR930008861 B1 KR 930008861B1 KR 1019910007963 A KR1019910007963 A KR 1019910007963A KR 910007963 A KR910007963 A KR 910007963A KR 930008861 B1 KR930008861 B1 KR 930008861B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
substrate
single crystal
crystal silicon
oxide film
Prior art date
Application number
KR1019910007963A
Other languages
English (en)
Other versions
KR920022453A (ko
Inventor
강상원
이경수
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019910007963A priority Critical patent/KR930008861B1/ko
Priority to US07/883,864 priority patent/US5244830A/en
Priority to JP4123456A priority patent/JPH0758676B2/ja
Publication of KR920022453A publication Critical patent/KR920022453A/ko
Application granted granted Critical
Publication of KR930008861B1 publication Critical patent/KR930008861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/149—Silicon on III-V

Abstract

내용 없음.

Description

단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
제 1 도 내지 제 8 도는 본 발명의 단결정 실리콘 기판상에 화합물 반도체층이 형성되어 있는 기판의 제조 공정도.
제 9 도는 본 발명의 실시예에 따른 단결정 실리콘 기판상에 화합물 반도체층이 형성되어 있는 기판의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 화합물 반도체기판 4, 7 : 저온 실리콘산화막
2, 3 : 제 1 및 제 2 화합물 반도체 에피택셜층
5 : 다결정 실리콘막 6 : 홈
7a : 측벽 저온 실리콘 산화막 8 : 단결정 실리콘 기판
본 발명은 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법에 관한 것으로서, 특히 화합물 반도체 기판과 단결정 실리콘 기판간의 열팽창계수의 차로 인한 계면 응력을 감소시켜 열처리 공정시 접착된 두 기판이 분리되는 것을 방지하며, 접착공정 후 박막화공정시 두께가 균일한 화합물 반도체층을 단결정 실리콘 기판상에 형성할 수 있는 기판의 제조방법에 관한 것이다.
단결정 실리콘 기판상에 갈륨비소(GaAs) 또는 인듐 인(InP)과 같은 화합물 반도체 기판을 직접 접착시켜 반도체 기판을 직접 접착시키는 종래의 방법은 단결정 기판인 실리콘층과 화합물 반도체 기판인 칼륨 비소층, 또는 단결정 기판이 실리콘층과 화합물 반도체 기판이 인듐 인층간의 열팽창 계수가 다르기 때문에 상기 두층을 접착시킨 다음 열처리공정을 수행할때 두 층간의 열팽창 계수차로 인한 계면응력에 의하여 160℃ 이상에서는 접착된 두 기판이 서로 분리되는 현상이 발생되었다.
따라서 본 발명은 화합물 반도체 기판과 단결정 실리콘 기판간의 열팽창 계수의 차이로 인한 계면 응력을 감소시켜 열처리 과정에서 두 기판이 분리되는 것을 방지할 수 있는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 단결정 실리콘 기판과 화합물 반도체 기판을 접착시킨후 박막화 공정시 단결정 실리콘 기판위에 균일한 두께를 갖는 화합물 반도체층을 형성할 수 있는 단결정 실리콘상에 화합물 반도체층이 형성된 기판의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 화합물 반도체 기판상에 제1 및 제 2 화합물 반도체 에피택셜층을 순차 형성하는 단계와, 그위에 저온 실리콘 산화막 및 다결정 실리콘막을 순차 형성하는 단계와, 상기 다결정 실리콘막 저온 실리콘 산화막과 제2 및 제 1 화합물 반도체 에피택셜층을 순차 식각하여 반도체 기판을 노출시켜 홈을 형성하는 단계와, 기판전면에 걸쳐 저온 실리콘 산화막을 증착시키는 단계와, 상기 저온 실리콘 산화막을 식각하여 상기 홈의 양측벽에 측벽저온 실리콘 산화막을 형성하고, 노출된 다결정 실리콘막을 폴리싱하는 단계와, 상기 화합물 반도체 기판을 뒤집어서 폴리싱된 다결정 실리콘막과 단결정 실리콘 기판과 접착시킨 후 열처리하는 단계와, 상기 화합물 반도체 기판을 제거하여 상기 제 1 화합물 반도체 에피택셜층을 노출시키는 단계와, 상기 제 1 화합물 반도체 에피택셜층 및 측벽 저온 실리콘 산화막을 식각하여 상기 제 2 화합물 반도체 에피택셜층을 노출시키는 단계를 포함하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층에 형성된 기판의 제조방법을 제공한다.
이하 첨부 도면에 의하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 단결정 실리콘 기판보다 열팽창 계수가 큰 화합물 반도체 기판상에 메사구조의 홈을 형성하여 빈공간을 둠으로써 화합물 반도체층의 응력을 흡수하여 단결정 실리콘 기판과 화합물 반도체 기판간의 열팽창 계수차에 의한 계면 응력을 감소시키고 이에 따라 열처리 공정시 접착된 두기판이 분리되는 것을 방지하며 박막화공정시 불순물 농도가 서로 다른 화합물 반도체 에피택셜층중 한층을 선택적으로 습식 식각하여 제거함으로써 단결정 실리콘 기판상에 균일한 두께를 갖는 화합물 반도체층을 형성할 수 있는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법에 관한 것이다.
제 1 도 내지 제 8 도는 본 발명의 실시예에 따른 응력 흡수공간을 이용하여 단결정 실리콘 기판과 화합물 반도체 기판을 접착시켜 기판을 제조하는 공정을 나타낸 것이다. 제 1 도는 화합물 반도체 기판상에 불순물 농도가 각각 다른 두 화합물 반도체 에피택셜층을 차례로 형성하는 공정을 도시한 것이다.
즉 화합물 반도체 기판(1)상에 상기 기판(1)과 불순물 농도가 다른 제 1 화합물 반도체 에피택셜층(2)을 소정 두께로 성장시키고, 그 위에 상기 제 1 에피택셜층(2)과 불순물 농도가 다른 제 2 화합물 반도체 에피택셜층(3)을 소정 두께로 순차 성장시킨다.
제 2 도는 저온 실리콘 산화막과 다결정 실리콘막을 형성하는 공정을 나타낸 것이다.
상기 제 2 화합물 반도체 에피택셜층(3)상에 저온 실리콘 산화막(4)을 소정 두께로 증착시키고, 그위에 다결정 실리콘막(5)을 소정두께로 증착시킨다.
제 3 도는 화합물 반도체 메사구조의 홈을 바둑판 모양으로 가로 및 세로로 다수 형성하는 공정을 나타낸 것이다.
다결정 실리콘막(5)을 증착시킨 다음 사진식각공정을 수행하여 다결정 실리콘막(5), 저온 실리콘 산화막(4), 화합물 반도체 에피택셜층(3), (2)을 순차적으로 식각함으로써 화합물 반도체 기판(1)에 바둑판 모양의 홈(6)을 가로 및 세로로 다수 형성한다.
제 9 도는 제 3 도의 홈 형성공정후의 화합물 반도체 기판의 평면도를 도시한 것으로서 바둑판 모양의 실선이 단결정 실리콘 기판이 화합물 반도체 기판간의 열팽창 계수차에 의한 계면 응력을 흡수하기 위한 홈(6)을 나타내는 것이고, 상기 홈(6)에 의하여 정하여진 사각형이 반도체 기판(1)을 나타내는 것이다.
이때 홈(6)의 식각 깊이는 최종적으로 단결정 실리콘 기판(1)상에 남아 있을 화합물 반도체층의 두께를 고려하여 정하여지며, 바둑판 모양으로 형성된 홈(6)은 이후 칩의 스크라이브선(scrive line)으로 이용되어진다.
제 4 도는 저온 실리콘 산화막을 형성하는 공정을 도시한 것으로, 기판전면에 걸쳐 저온 실리콘 산화막(7)을 소정 두께로 증착시킨다.
제 5 도는 측벽 저온 실리콘 산화막의 형성공정을 도시한 것이다.
건식식각 방법을 이용하여 평면상태의 저온 실리콘 산화막(7)을 식각하면 홈(6)의 내부 양측벽에만 저온 산화막이 남게되어 측벽 저온 실리콘 산화막(7a)을 형성하게 된다.
그다음 상기 저온 실리콘 산화막(7)을 식각함에 따라서 표면이 노출된 다결정 실리콘막(5)을 폴리싱한다.
홈(6)의 내부 양측벽에 형성된 이 측벽 저온 실리콘 산화막(7a)은 소자가 형성될 상기 제 2 화합물 반도체 에피택셜층(3)에서 비소(As)나 기타 불순물(dopant)이 확산되어 나오는 것을 방지하게 되고 홈(6) 내부의 저온 측벽 실리콘 산화막(7a) 사이의 빈공간은 후속공정에서 단결정 실리콘 기판과 화합물 반도체 기판간의 열팽창 계수차로 인한 계면응력을 흡수하기 위한 공간으로 이용되어 진다.
제 6 도는 단결정 실리콘 기판에 상기 홈이 형성된 화합물 반도체 접착시키는 공정을 도시한 것이다.
홈(6)의 내부 양측벽에 측벽 실리콘 산화막(7a)가 형성되어 있는 화합물 반도체 기판(1)을 뒤집어서 풀리싱 처리된 다결정 실리콘막(5)의 표면을 단결정 실리콘 기판(8)과 접촉시키고, 100 내지 1100℃의 온도범위에서 접착열처리 공정을 수행한다. 홈(6)에 형성된 측벽 저온 실리콘 산화막(7a) 사이의 빈 공간에서 열처리 공정시 화합물 반도체 에피택셜층(2) (3)의 열팽창으로 인한 응력을 흡수한다.
따라서 단결정 실리콘 기판과 화합물 반도체 기판간의 열팽창 계수의 차로 인한 계면응력을 흡수하게 된다.
제 7 도는 단결정 실리콘 기판상에 형성되어 있는 화합물 반도체 기판을 제거하는 공정을 도시한 것이다. 먼저 단결정 실리콘 기판(8)상에 형성되어 있는 화합물 반도체 기판(1)을 기계적 연마방법을 이용하여 수십 ㎛가 남도록 하여 박막화한다.
그다음 남아 있는 박막의 화합물 반도체 기판(1)을 습식식각법으로 식각하여 모두 제거함으로써 제 1 화합물 반도체 에피택셜층(2)이 노출되도록 한다.
제 8 도는 소자가 형성될 에피택셜층만을 남겨두고 그이외것을 제거하는 공정을 도시한 것이다.
제 2 화합물 반도체 에피택셜층(3)과 농도가 다른 제 1 화합물 반도체 에피택셜층(2)을 선택적 식각법으로 식각하고 홈(6)의 내부에 형성된 측벽 저온 실리콘 산화막(7a)를 습식식각법으로 제거하면 제 2 화합물 반도체 에피택셜층(3)이 노출되게 된다.
그러므로 단결정 실리콘 기판(8)상에 화합물 반도체층(3)이 형성된 기판이 만들어지게 된다.
본 발명의 실시예에서는 단결정 실리콘 기판(9)과 접착되는 화합물 반도체 기판(1)의 접촉면으로 다결정 실리콘막을 사용한 경우를 예로 들었지만 상기 다결정 실리콘막 대신에 비정질 실리콘막을 사용할 수도 있다.
또한 2층의 화합물 반도체 에피택셜층이 형성된 화합물 반도체 기판을 예로 들었으나, 3층 이상의 화합물 반도체 에피택셜층이 형성된 화합물 반도체 기판을 사용하여 기판을 제조할 수도 있는데 이러한 3층 이상의 화합물 반도체 에피택셜층이 형성된 화합물 반도체 기판은 광소자를 제조하는데 사용되어 진다.
한편 단결정 실리콘 기판(8)과 화합물 반도체 기판(1)을 접착시키기 위한 열처리 공정을 본 발명의 실시예에서는 100 내지 1100℃ 범위에서 수행하였으나 300℃의 저온에서 1차 접착열처리를 수행하고 박막화공정을 수행한 다음 다시 2차 열처리를 110 내지 1100℃ 범위에서 수행하여 두 기판을 접착시킬 수도 있다.
상기한 바와 같은 본 발명의 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법에 의하면 단결정 실리콘 기판보다 열팽창 계수가 큰 화합물 반도체 기판상에 바둑판 모양의 홈을 형성하여 빈공간을 둠으로써 접착 열처리 공정시 화합물 반도체층의 열팽창을 흡수하여 단결정 실리콘 기판과 화합물 반도체 기판간의 열팽창 계수의 차로 인한 계면응력을 흡수하고 이에 따라 열처리시 접착된 두 기판이 분리되는 것을 방지할 수 있다.
또한 불순물 농도가 다른 화합물 반도체 에피택셜층중 한층을 선택적 습식식각 특성을 이용하여 제거함으로써 균일한 화합물 반도체층을 단결정 실리콘층상에 형성할 수 있다.

Claims (12)

  1. 화합물 반도체 기판(1)상에 제1 및 제 2 화합물 반도체 에피택셜층(2), (3)을 순차 형성하는 단계와, 그위에 저온 실리콘 산화막(4) 및 다결정 실리콘막(5)을 순차 형성하는 단계와, 상기 다결정 실리콘막(5), 저온 실리콘 산화막(4)과 제2 및 제 1 화합물 반도체 에피택셜층(3), (2)을 순차식각하여 반도체 기판(1)을 노출시켜 홈(6)을 형성하는 단계와, 기판전면에 걸쳐 저온 실리콘 산화막을 증착시키는 단계와, 상기 저온 실리콘 산화막(4)을 식각하여 상기 홈(6)의 양측벽에 측벽 저온 실리콘 산화막(7a)을 형성하고, 노출된 다결정 실리콘막(5)을 풀리싱하는 단계와, 상기 화합물 반도체 기판(1)을 뒤집어서 풀리싱된 다결정 실리콘막(5)과 단결정 실리콘 기판(8)과 접착시킨 후 열처리하는 단계와, 상기 화합물 반도체 기판(1)을 제거하여 상기 제 1 화합물 반도체 에피택셜층(2)을 노출시키는 단계와, 상기 제 1 화합물 반도체 에피택셜층(3) 및 측벽 저온 실리콘 산화막(7a)을 식각하여 상기 제 2 화합물 반도체 에피택셜층(3)을 노출시키는 단계를 포함하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  2. 제 1 항에 있어서, 상기 화합물 반도체 기판(1)으로 3층 이상의 에피택셜층이 형성되어 있는 기판을 사용하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 화합물 반도체 에피택셜층의 농도가 서로 다를 뿐만 아니라 이들의 농도가 화합물 반도체 기판(1)의 농도와도 다른 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  4. 제 1 항에 있어서, 상기 홈(6)은 메사구조로서 화합물 반도체 기판(1)상에 바둑판 모양으로 가로 및 세로로 다수 형성되는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체 기판이 형성된 기판의 제조방법.
  5. 제 1 항에 있어서, 상기 측벽 저온 실리콘 산화막(7a)은 상기 제 2 화합물 반도체 에피택셜층(3)으로부터 불순물이 누출되는 것을 방지하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  6. 제 1 항에 있어서, 상기 홈(6)에 빈공간부를 형성하여 단결정 실리콘 기판(1)과 화합물 반도체 기판(1)간의 열팽창 계수 차에 의한 계면응력을 흡수하도록 하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  7. 제 1 항에 있어서, 상기 접착 열처리 공정을 100 내지 1100℃의 온도범위에서 실시하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  8. 제 1 항에 있어서, 상기 접착 열처리 공정을 1차로 300℃ 이하의 온도에서 실시하고 2차로 100 내지 1100℃의 온도범위에서 실시하는 것을 특징으로 하는 단결정 실리콘 기판에 화합물 반도체층이 형성된 기판의 제조방법.
  9. 제 1 항에 있어서, 상기 단결정 실리콘 기판(9)과 접착되는 화합물 반도체 기판(1)의 접촉면으로 비정질 실리콘막을 사용하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  10. 제 1 항에 있어서, 상기 화합물 반도체 기판(1)을 제거하는 방법으로 1차로 기계적인 연마방법을 사용하여 수십 ㎛로 박막화하고, 2차로 남아있는 박막의 화합물 반도체 기판(1)을 습식식각법으로 식각하여 모두 제거하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  11. 제 1 항에 있어서, 상기 제 1 화합물 반도체 에피택셜층(2)을 선택적 식각법으로 식각하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법.
  12. 제 1 항에 있어서, 홈(6)의 내부 양측벽에 형성되어 있는 상기 측벽 저온 실리콘 산화막(7a)을 습식식각법으로 제거하는 것을 특징으로 하는 단결정 실리콘 기판상에 화합물 반도체 에피택셜층이 형성된 것을 특징으로 하는 기판의 제조방법.
KR1019910007963A 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 KR930008861B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910007963A KR930008861B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
US07/883,864 US5244830A (en) 1991-05-16 1992-05-15 Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer
JP4123456A JPH0758676B2 (ja) 1991-05-16 1992-05-15 半導体装置における基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007963A KR930008861B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR920022453A KR920022453A (ko) 1992-12-19
KR930008861B1 true KR930008861B1 (ko) 1993-09-16

Family

ID=19314526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007963A KR930008861B1 (ko) 1991-05-16 1991-05-16 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법

Country Status (3)

Country Link
US (1) US5244830A (ko)
JP (1) JPH0758676B2 (ko)
KR (1) KR930008861B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
US5470761A (en) * 1993-09-13 1995-11-28 Westinghouse Electric Corporation Process for fabricating a front surface resonant mesh array detector
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
KR100378062B1 (ko) * 1999-09-01 2003-03-29 전영권 재료막 형성방법
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
JP2005064188A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
JP4746262B2 (ja) * 2003-09-17 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5568940B2 (ja) * 2009-10-08 2014-08-13 住友電気工業株式会社 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066813A (ja) * 1983-09-24 1985-04-17 Sharp Corp 化合物半導体装置
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
JPS6490518A (en) * 1987-10-01 1989-04-07 Mitsubishi Electric Corp Formation of gaas epitaxial layer
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JP2542447B2 (ja) * 1990-04-13 1996-10-09 三菱電機株式会社 太陽電池およびその製造方法
US5064781A (en) * 1990-08-31 1991-11-12 Motorola, Inc. Method of fabricating integrated silicon and non-silicon semiconductor devices

Also Published As

Publication number Publication date
JPH05136017A (ja) 1993-06-01
KR920022453A (ko) 1992-12-19
US5244830A (en) 1993-09-14
JPH0758676B2 (ja) 1995-06-21

Similar Documents

Publication Publication Date Title
US5476813A (en) Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor
EP0601950A2 (en) Method of producing a thin silicon-on-insulator layer
KR100251817B1 (ko) 집적화된 실리콘 및 비실리콘 반도체장치의 제조방법
KR930008861B1 (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
US20060063352A1 (en) Process for manufacturing wafers of semiconductor material by layer transfer
JPH01179342A (ja) 複合半導体結晶体
EP0501119B1 (en) Method of producing semiconductor substrate
KR100197648B1 (ko) 반도체소자의 소자분리 절연막 형성방법
KR0148500B1 (ko) 반도체 디바이스 및 그 제조 방법
JPH06224404A (ja) 集積回路装置の製造方法
US11295950B2 (en) Structure comprising single-crystal semiconductor islands and process for making such a structure
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
JPS61182242A (ja) 半導体装置の製造方法
JP3165735B2 (ja) 半導体基板の製造方法
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
JPS6359531B2 (ko)
EP0371849A1 (en) Method of forming a thin silicon layer on an insulator
JPH05190658A (ja) 誘電体分離ウエハの製造方法
US3445927A (en) Method of manufacturing integrated semiconductor circuit device
KR100761671B1 (ko) 에지 성장 헤테로에피택시
JP3143188B2 (ja) エピタキシャル成長方法
JPS5839026A (ja) 半導体装置及びその製造方法
JPH1022378A (ja) 張り合わせ誘電体分離基板の製造方法
JPH1050824A (ja) Ｓｏｉ基板の製造方法
JPH01238033A (ja) 誘電体分離型半導体基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee