JPS6066813A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS6066813A JPS6066813A JP58177481A JP17748183A JPS6066813A JP S6066813 A JPS6066813 A JP S6066813A JP 58177481 A JP58177481 A JP 58177481A JP 17748183 A JP17748183 A JP 17748183A JP S6066813 A JPS6066813 A JP S6066813A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- compound semiconductor
- intermediate layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明１ｑｌ、異種４ｇ壕１かもなる支持基板上に化合
物ｒｌＪ、ｉ、ｒ、’１体層を能動層として形成した化
合物半導体装ｉｉ’４ ｆ’こ閏するものである。
物ｒｌＪ、ｉ、ｒ、’１体層を能動層として形成した化
合物半導体装ｉｉ’４ ｆ’こ閏するものである。
くｆメで来技術〉
ｆＩ目にから化合物半導体は、レーザー、 Ｉ−Ｅ Ｄ
等の発光素子をはじめ、太陽電池等の受光素子、１−′
−よび接合形トラツク“メタ。電界効果トランジスタ等
の電子デバイスに用いられており、上記電子デバイスは
化合物半導体単結晶材料を基板として、その基板上に同
じ化合物半導体層をエビタキ・／へ・ル成長してデバイ
スが作製されていた。しかし化合物半導体結晶は、一般
的に高価であり、丑だ欠陥の少ない大面積基板結晶を得
ることが困難な現状にある。このような問題に対して、
化合物半導体の利点を生かしつつ経済性のよい半導体装
置を得るために、化合物半導体より安価で、大量生産技
術の確立したシリコン単結晶（以下Ｓ１単結晶）を基板
として利用し、この基板上に化合物半一η体層から成る
能動素子層を形成することにより、安価で、高性能、高
機能なデバイスを得る試みかなされている。しかし、上
記の試みで行なわれでいるような異種基板のエビクギ／
ヤル成長の楊合ケｌ、ゝ 基板結晶と成長層の格子不整
および熱膨張係数の差により、成長層中には格子欠陥や
歪が発生１〜て、上記電子デバイスを構成するに適した
半ダ７体層を得ることができなかった。
等の発光素子をはじめ、太陽電池等の受光素子、１−′
−よび接合形トラツク“メタ。電界効果トランジスタ等
の電子デバイスに用いられており、上記電子デバイスは
化合物半導体単結晶材料を基板として、その基板上に同
じ化合物半導体層をエビタキ・／へ・ル成長してデバイ
スが作製されていた。しかし化合物半導体結晶は、一般
的に高価であり、丑だ欠陥の少ない大面積基板結晶を得
ることが困難な現状にある。このような問題に対して、
化合物半導体の利点を生かしつつ経済性のよい半導体装
置を得るために、化合物半導体より安価で、大量生産技
術の確立したシリコン単結晶（以下Ｓ１単結晶）を基板
として利用し、この基板上に化合物半一η体層から成る
能動素子層を形成することにより、安価で、高性能、高
機能なデバイスを得る試みかなされている。しかし、上
記の試みで行なわれでいるような異種基板のエビクギ／
ヤル成長の楊合ケｌ、ゝ 基板結晶と成長層の格子不整
および熱膨張係数の差により、成長層中には格子欠陥や
歪が発生１〜て、上記電子デバイスを構成するに適した
半ダ７体層を得ることができなかった。
例えば上記の試みの１つとして、Ｓ１単結晶基板上にＧ
ａＡｓ層をエピタキンヤル成長させる場合、ＳｌとＧａ
Ａ３との格子定数はそれぞれ５．４３１λと５．６５４
人であり、４チ程度の格子不整があるため、格子不整を
緩和する方向に滑りが生じ、Ｓ１単結晶基板とＧａＡｓ
層の境界には転位が形成され、非鹿に活性な再結合中心
となる欠点がある。寸た熱膨張係数からも、Ｓｌ とＧ
ａＡｓとはそれぞれ２３３ｘ ＋ｏ−’ｙ ℃ （３０
００１（）、５．８ＸＩＯ−６／℃ （３００°Ｋ）で
、２倍程度の差があることから熱応力が加わることによ
り歪が発生し、Ｓ１単結晶基板上には欠陥の多いＧａＡ
３層しか得られず、高性能な電子デバイスを構成するこ
とが困難であった。
ａＡｓ層をエピタキンヤル成長させる場合、ＳｌとＧａ
Ａ３との格子定数はそれぞれ５．４３１λと５．６５４
人であり、４チ程度の格子不整があるため、格子不整を
緩和する方向に滑りが生じ、Ｓ１単結晶基板とＧａＡｓ
層の境界には転位が形成され、非鹿に活性な再結合中心
となる欠点がある。寸た熱膨張係数からも、Ｓｌ とＧ
ａＡｓとはそれぞれ２３３ｘ ＋ｏ−’ｙ ℃ （３０
００１（）、５．８ＸＩＯ−６／℃ （３００°Ｋ）で
、２倍程度の差があることから熱応力が加わることによ
り歪が発生し、Ｓ１単結晶基板上には欠陥の多いＧａＡ
３層しか得られず、高性能な電子デバイスを構成するこ
とが困難であった。
〈発明の目的〉
本発明は、上記従来の化合物半導体装置の欠点を除去し
、高品質で安定した能動層を異種材料からなる支持基板
」−に形成してなる化合物半導体装置を提供する。
、高品質で安定した能動層を異種材料からなる支持基板
」−に形成してなる化合物半導体装置を提供する。
ＩＸ発明は、異千手材料からなる支持基板と該支持基板
上に堆積した化合物半導体層との間に中間層を介在させ
、該中間層の化合物半導体層との接合面に段差を形成し
てなる化合物半導体装置である１、〈実施例〉 以下Ｓｉ単結晶基板を支持基板としＧａΔＳ半導体層を
能動層とする半導体装置を挙げて、図面を用いて本発明
の詳細な説明する。
上に堆積した化合物半導体層との間に中間層を介在させ
、該中間層の化合物半導体層との接合面に段差を形成し
てなる化合物半導体装置である１、〈実施例〉 以下Ｓｉ単結晶基板を支持基板としＧａΔＳ半導体層を
能動層とする半導体装置を挙げて、図面を用いて本発明
の詳細な説明する。
第１図乃至第５図は本発明の一実施例における主な工程
を示したものである。
を示したものである。
第１図はＳ１単結晶基板１を示す。本実施例てはＳｉ単
結晶基板ｌの面方位は（＋００）を用いたが、（ＩＩ＋
）（＋１０）等やこの他の面方位のものも同様に使用で
きる。上記Ｓ１単結晶基板１０表面上にクラスタイオン
ビームエピタキシ法に」：す、第２図に示す如くＧｅ中
間層２を成長させる３、クラスタイオンビームエピタキ
シは、真’ｌ：：度１０−６− ｔｏ”−７Ｔｏｒｒ
、基板温度３５０〜５５０℃、加速’ｌｔＬ圧０５〜４
ＫｅＶ の灸件で行ない、Ｇｅ中間層２ｄ膜厚を数百λ
〜５ｏｏｏＸに形成する。このようにして得られたＧｅ
中間層２は表面が金属光沢を有する鏡面を呈し、光学顕
微鏡観察によっても表面は滑らかな状態であり、Ｘ線回
折から（１００）方位を優勢に有する結晶であることが
確認された。
結晶基板ｌの面方位は（＋００）を用いたが、（ＩＩ＋
）（＋１０）等やこの他の面方位のものも同様に使用で
きる。上記Ｓ１単結晶基板１０表面上にクラスタイオン
ビームエピタキシ法に」：す、第２図に示す如くＧｅ中
間層２を成長させる３、クラスタイオンビームエピタキ
シは、真’ｌ：：度１０−６− ｔｏ”−７Ｔｏｒｒ
、基板温度３５０〜５５０℃、加速’ｌｔＬ圧０５〜４
ＫｅＶ の灸件で行ない、Ｇｅ中間層２ｄ膜厚を数百λ
〜５ｏｏｏＸに形成する。このようにして得られたＧｅ
中間層２は表面が金属光沢を有する鏡面を呈し、光学顕
微鏡観察によっても表面は滑らかな状態であり、Ｘ線回
折から（１００）方位を優勢に有する結晶であることが
確認された。
次に、上記Ｇｅ中間層２の表面にフォトレジストでマス
クを形成し、−辺が２０００Ｘ〜１μ、深ざが数百穴の
段差３を多数エツチングによシ形成する。段差３を形成
した基板構造の断面図を第３図に示し、外観図を第４図
に示す。ここで上記中間Ｍ２に形成する段差３は、中間
層２を貫通してＳｉ単結晶基板１に達する礼状、或いは
中間層２内に留まる凹状いずれの状態に作成しても適用
することができる。
クを形成し、−辺が２０００Ｘ〜１μ、深ざが数百穴の
段差３を多数エツチングによシ形成する。段差３を形成
した基板構造の断面図を第３図に示し、外観図を第４図
に示す。ここで上記中間Ｍ２に形成する段差３は、中間
層２を貫通してＳｉ単結晶基板１に達する礼状、或いは
中間層２内に留まる凹状いずれの状態に作成しても適用
することができる。
Ｓ１単結晶基板Ｊ上の上記段差３が形成されたＧｅ中間
層２上に、ＧａＡｓ結晶層４が、半導体薄膜の成長技術
として急速に進歩しているＭＯＣＶＤ法により形成され
る。断面図を第５図に示す。上記ＧａＡｓ結晶層４の成
長は、０．５％ＨＣ１ガスを含む水素流を２０００ｃｃ
／分で１〜２分流して基板表面を軽くエツチングした後
、トリメチルガリウム（Ｇａ（ｃＨ３）３）、アルシン
（ＡｓＨ３５％Ｈｚ希釈）を原料とし、ガス供給量をト
リメチルガリウム１．５ｃｃ／分、アルンン３０ｃｃ／
分、水素３０００ｃｃ／分として行なった。このときＧ
ｅ中間層２が形成されたＳ１単結晶基板■は温度７５０
′ＣＩ／ζ保持され、３０分間の成長によって厚さ約９
７７ｍのＧａＡ３結晶層４が形成された。得られたＧａ
Ａｓ＆ｌＩ晶層４は金属光層４有する鏡面の表面を有し
、光学顕微鏡観察によっても表面は滑らかで光学的（（
は欠陥のない結晶であった。さらにＸ線回折により調べ
たところ、ＧａＡｓ結晶層４０表面が（＋００）に配向
した単結晶となっていることを確認Ｉ７／こ。
層２上に、ＧａＡｓ結晶層４が、半導体薄膜の成長技術
として急速に進歩しているＭＯＣＶＤ法により形成され
る。断面図を第５図に示す。上記ＧａＡｓ結晶層４の成
長は、０．５％ＨＣ１ガスを含む水素流を２０００ｃｃ
／分で１〜２分流して基板表面を軽くエツチングした後
、トリメチルガリウム（Ｇａ（ｃＨ３）３）、アルシン
（ＡｓＨ３５％Ｈｚ希釈）を原料とし、ガス供給量をト
リメチルガリウム１．５ｃｃ／分、アルンン３０ｃｃ／
分、水素３０００ｃｃ／分として行なった。このときＧ
ｅ中間層２が形成されたＳ１単結晶基板■は温度７５０
′ＣＩ／ζ保持され、３０分間の成長によって厚さ約９
７７ｍのＧａＡ３結晶層４が形成された。得られたＧａ
Ａｓ＆ｌＩ晶層４は金属光層４有する鏡面の表面を有し
、光学顕微鏡観察によっても表面は滑らかで光学的（（
は欠陥のない結晶であった。さらにＸ線回折により調べ
たところ、ＧａＡｓ結晶層４０表面が（＋００）に配向
した単結晶となっていることを確認Ｉ７／こ。
上記ＧａＡｓ結晶層４が欠陥の少ない単結晶として形成
できた理由として考えられるのは、ｓｌ 単結晶基板１
上のＧｅ中間層２の表面に上述の如く段差３を多数形成
し、格子不整や熱膨張係数の差により発生した格子欠陥
や歪を段差部分で緩７１１ したことによると考えられ
る。
できた理由として考えられるのは、ｓｌ 単結晶基板１
上のＧｅ中間層２の表面に上述の如く段差３を多数形成
し、格子不整や熱膨張係数の差により発生した格子欠陥
や歪を段差部分で緩７１１ したことによると考えられ
る。
さらに本発明の効果をみるだめ上述の実施例による化合
物半導体を用いて第６図に示す太陽電池を作製した。
物半導体を用いて第６図に示す太陽電池を作製した。
面方位（＋００）のｎ型Ｓ１単結晶基板Ｉ上に、（ｉｏ
中間層２及びｎ型Ｇａ Ａ ｓ結晶層４１ を形成する
。このときそれぞれホスフィンｆＰＨａ）、セレン化水
素（ｏ２ｓｅｌ をｎ型ドーパントとじて用いた。
中間層２及びｎ型Ｇａ Ａ ｓ結晶層４１ を形成する
。このときそれぞれホスフィンｆＰＨａ）、セレン化水
素（ｏ２ｓｅｌ をｎ型ドーパントとじて用いた。
次に、ｎ型ＧａΔＳ結晶層４１上にＭ ＯＣＶ Ｄ法に
よりｐ型（Ｊ ａ Ａ ｓ結晶層４２を０．３〜０．４
μｍ 、 ｐ型Ｏ■Ｉ Ｓ ｉ ｔｉ’ｃ結晶基結晶
基板力の面に形成された電］・〕２であるｒ） １．
’＋：＋２１）型Ｇ ａ Ａ ｓ結晶層４２．ｐ型Ｇａ
ＡｌＡｓ結晶層４３のｐ型ドーパントとしては／エアル
／ンク（１１（Ｃ２Ｈａ ） ２ Ｚ ｎ ｌを用いた
。この上うＫ Ｌ、てＳ１単結晶基板上に作成したＧａ
Ａｓ−ツノ、能動素子層を支持する基板ばＳｌが用いら
、）ｌでいるため、太賜′屯池としての重量は従来のＧ
Ｈ１７〜Ｓ太陽１［１、池（ｌこ比べて軽量化された。
よりｐ型（Ｊ ａ Ａ ｓ結晶層４２を０．３〜０．４
μｍ 、 ｐ型Ｏ■Ｉ Ｓ ｉ ｔｉ’ｃ結晶基結晶
基板力の面に形成された電］・〕２であるｒ） １．
’＋：＋２１）型Ｇ ａ Ａ ｓ結晶層４２．ｐ型Ｇａ
ＡｌＡｓ結晶層４３のｐ型ドーパントとしては／エアル
／ンク（１１（Ｃ２Ｈａ ） ２ Ｚ ｎ ｌを用いた
。この上うＫ Ｌ、てＳ１単結晶基板上に作成したＧａ
Ａｓ−ツノ、能動素子層を支持する基板ばＳｌが用いら
、）ｌでいるため、太賜′屯池としての重量は従来のＧ
Ｈ１７〜Ｓ太陽１［１、池（ｌこ比べて軽量化された。
・５ シカ １４と ゛〉
Ｉｔ 、−１７に発明＋’（Ｔ 、１ ｉは、異種材料
の基板を利用して化合物半導体装置を製造する方法にお
いで、５゛１５種材料の基板と化合物半導体層間に介在
させる中間層に、多数の分散した段差を予め形成して化
合物半導体層を成長させることにより、異（Φイ″７号
旧基板と化合物半導体層との格子不整及び熱膨張係数差
による格子欠陥や歪を緩和することができ、Ｋ来の化合
物半導体装置に異種４］料基板を用いることの困難を解
決して、高機能、多機能な電子デ・ぐイスの製造を容易
にすることができ私、外だ化合物半導体層と基板との間
に安定した堆積状態が得られ、半導体装置の耐久性及び
信頼性を高め、歩留りの向上を図ることができる。
の基板を利用して化合物半導体装置を製造する方法にお
いで、５゛１５種材料の基板と化合物半導体層間に介在
させる中間層に、多数の分散した段差を予め形成して化
合物半導体層を成長させることにより、異（Φイ″７号
旧基板と化合物半導体層との格子不整及び熱膨張係数差
による格子欠陥や歪を緩和することができ、Ｋ来の化合
物半導体装置に異種４］料基板を用いることの困難を解
決して、高機能、多機能な電子デ・ぐイスの製造を容易
にすることができ私、外だ化合物半導体層と基板との間
に安定した堆積状態が得られ、半導体装置の耐久性及び
信頼性を高め、歩留りの向上を図ることができる。
第１図乃至第３図及び第５図は、本発明の一＝実１ シ
リコン単結晶基板 ２ ゲルマニウム中間層 ３ 段差 ４ ＧａＡｓ結晶層 第１ ド１ 第２ ＋’η ２ｆｓ ３１ｍ − 第４し１ ・”ｒ”、 ５Ｌン！ 第６図
リコン単結晶基板 ２ ゲルマニウム中間層 ３ 段差 ４ ＧａＡｓ結晶層 第１ ド１ 第２ ＋’η ２ｆｓ ３１ｍ − 第４し１ ・”ｒ”、 ５Ｌン！ 第６図
Claims (1)
- 【特許請求の範囲】 １）異種材別の支持基板上に化合物半導体層を堆Ｊｉ’
ｔ Ｌでなる半導体装置において、支持基板と化合物半
導体層との間に中間層を介在させ、該中間層の化合物半
導体層との接合面に段差を形成してなることを特徴とす
る化合物半導体装置。 ２） ＋’＋ｉＪ記支」ｈ基板は／リコン単結晶からな
り、化合物半導体層が１１１族及び）ｒ族の元素からな
ることを４、＋ｉ金とする峙許請求の範囲第１項記載の
化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177481A JPS6066813A (ja) | 1983-09-24 | 1983-09-24 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177481A JPS6066813A (ja) | 1983-09-24 | 1983-09-24 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066813A true JPS6066813A (ja) | 1985-04-17 |
Family
ID=16031660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177481A Pending JPS6066813A (ja) | 1983-09-24 | 1983-09-24 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066813A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171112A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体基体の製造方法 |
| US5244830A (en) * | 1991-05-16 | 1993-09-14 | Korea Electronics And Telecommunications Research Institute | Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer |
| WO2000055893A1 (fr) * | 1999-03-17 | 2000-09-21 | Mitsubishi Cable Industries, Ltd. | Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur |
-
1983
- 1983-09-24 JP JP58177481A patent/JPS6066813A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171112A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体基体の製造方法 |
| US5244830A (en) * | 1991-05-16 | 1993-09-14 | Korea Electronics And Telecommunications Research Institute | Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer |
| WO2000055893A1 (fr) * | 1999-03-17 | 2000-09-21 | Mitsubishi Cable Industries, Ltd. | Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DiLorenzo | Vapor growth of epitaxial GaAs: a summary of parameters which influence the purity and morphology of epitaxial layers | |
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| JPS6066813A (ja) | 化合物半導体装置 | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JPH0475649B2 (ja) | ||
| JP4211236B2 (ja) | 鉄シリサイドの成膜方法並びに半導体ウェーハ及び光半導体装置 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JP2659745B2 (ja) | ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法 | |
| JPH01149483A (ja) | 太陽電池 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| JPH0573331B2 (ja) | ||
| JPS63194322A (ja) | 化合物半導体基板 | |
| JPH0719756B2 (ja) | 化合物半導体層の形成方法 | |
| JP3756044B2 (ja) | ＩｎＧａＰ層又はＩｎＡｌＰ層のエピタキシャル成長方法 | |
| JPH0582964B2 (ja) | ||
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP4052458B2 (ja) | ＺｎＯ半導体びその製造方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| CA1322040C (en) | Epitaxial gallium arsenide semiconductor wafer and method of producing the same | |
| JPH0425135A (ja) | 半導体基板 |