JP4052458B2

JP4052458B2 - ＺｎＯ半導体びその製造方法

Info

Publication number: JP4052458B2
Application number: JP2003049765A
Authority: JP
Inventors: 芳久阿部; 俊一鈴木; 純小宮山; 秀夫中西
Original assignee: Covalent Materials Corp
Current assignee: Coorstek KK
Priority date: 2003-02-26
Filing date: 2003-02-26
Publication date: 2008-02-27
Anticipated expiration: 2023-02-26
Also published as: JP2004259996A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に形成された単結晶膜からなるＺｎＯ（酸化亜鉛）半導体に関する。
【０００２】
【従来の技術】
ＺｎＯは、表面弾性波素子、焦電子素子、ガスセンサー、透明導電膜、バリスター等に用いられてきた優れた機能を有する材料であり、酸化物材料の薄膜成長技術の向上に伴って単結晶薄膜の成長が可能になって、ＺｎＯ薄膜による新しい応用分野が拓けつつある。
ＺｎＯ単結晶は、禁制帯幅３．４ｅＶを有する直接遷移型の半導体で、青色から紫外域の光電子デバイス用材料として有望であり、禁制帯幅がほぼ同じＧａＮ（窒化ガリウム）単結晶等に比べて、励起子結合エネルギーが格段に大きく（ＺｎＯ０：５９ｍｅＶ、ＧａＮ：２１ｍｅＶ、ＺｎＳｅ：２０ｍｅＶ）、室温においても高効率の励起子発光過程を利用した、単色性に優れた発光デバイスが実現可能である。
II族のＺｎ（亜鉛）をＭｇ（マグネシウム）に置き換えたＺｎ_1-XＭｇ_XＯやＺｎをＣｄ（カドミウム）で置き換えたＺｎ_1-YＣｄ_Yにより、禁制帯幅の変化や室温での強い青色発光の報告もある。
一方、VI族のＯ（酸素）をＳｅ（セレン）やＳ（イオウ）で置換する場合には、アニオンの電気陰性度の違いが大きいために負のボーイング（反り）を示す可能性が指摘されている。
このように、バンドギャップエンジニアリング技術を駆使すれば、ＺｎＯ系材料を用いて紫外域から可視域、赤外域までの幅広い波長範囲をカバーすることができる。
【０００３】
従来、ＺｎＯ半導体としては、主に、サファイア基板上にウルツ鉱型のＺｎＯ単結晶膜を形成したのもが知られている。
このＺｎＯ半導体は、サファイア基板上に４５０〜７００℃の温度でウルツ鉱型のＺｎＯ単結晶膜をエピタキシャル成長させて製造されるものである。
【０００４】
【発明が解決しようとする課題】
しかし、従来のＺｎＯ半導体では、光電子デバイスへの利用を目的とする場合、基板のサファイアは電気的に絶縁体であるため、電極作製過程が複雑になる。
又、サファイアの熱伝導度が低いため、作動時に放熱し難く、デバイスの性能を高めることが困難となる不具合がある。
かかる不具合を解消するため、電子デバイスとして成熟しているＳｉ（シリコン）単結晶を基板として用い、その上にＺｎＯ単結晶を成膜することが考えられるが、基板となるＳｉ単結晶とＺｎＯ単結晶膜との間には格子不整合があるため、ミスフィット転位による結晶欠陥が多数発生し、デバイス作製時に不都合を生ずる。
【０００５】
そこで、本発明は、光電子デバイスの作製に際し、電極の作製が容易であると共に、高品質とし得るＺｎＯ半導体及びその製造方法の提供を課題とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するため、本発明の第１のＺｎＯ半導体は、（１１１）面のＳｉ単結晶基板上に厚さ２０ｎｍ〜１μｍ程度の（１１１）面のｃ−ＢＰ単結晶層を介在して（０００１）面のＺｎＯ単結晶膜が形成されていることを特徴とする。
【０００７】
又、第２のＺｎＯ半導体は、第１のものにおいて、前記（１１１）面のｃ−ＢＰ単結晶層と（０００１）面のＺｎＯ単結晶膜との間に厚さ５〜１００ｎｍ程度のＺｎＯの低温成長層が介在されていることを特徴とする。
【０００８】
一方、第１のＺｎＯ半導体の製造方法は、（１１１）面のＳｉ単結晶基板上に８００〜１０００℃の温度で（１１１）面のｃ−ＢＰ単結晶層を２０ｎｍ〜１μｍ程度の厚さにエピタキシャル成長させた後、（１１１）面のｃ−ＢＰ単結晶層上に４５０〜７００℃の温度で（０００１）面のＺｎＯ単結晶膜をエピタキシャル成長させることを特徴とする。
【０００９】
また、第２のＺｎＯ半導体の製造方法は、第１の方法において、前記（０００１）面のＺｎＯ単結晶膜のエピタキシャル成長の前に、（１１１）面のｃ−ＢＰ単結晶上に２００〜４００℃の温度でＺｎＯの低温成長層を５〜１００ｎｍ程度の厚さに堆積させることを特徴とする。
【００１０】
【作用】
本発明の第１のＺｎＯ半導体及びその製造方法においては、（１１１）面のｃ−ＢＰ単結晶層（閃亜鉛鉱型構造のｃ−ＢＰは、格子定数が（４．５３８オングストローム）がダイヤモンド型構造のＳｉの格子定数（５．４３１オングストローム）と比較して１６．４％の違いがあるものの、Ｓｉ上にヘテロエピタキシャル成長できることが知られている。）上に、その結合長と近い結合長の（０００１）面のＺｎＯ単結晶膜がミスフィット転位を抑制された状態でヘテロエピタキシャル成長される上、ｃ−ＢＰが導電性を有している。
【００１１】
又、第２のＺｎＯ半導体およびその製造方法によれば、第１のもの及び方法による作用の他、ＺｎＯ単結晶膜の結晶欠陥が低減される。
【００１２】
ｃ−ＢＰ単結晶層の厚さが、２０ｎｍ未満であると、ＺｎＯ層は多結晶となる。一方、１μｍを超えると、ｃ−ＢＰ単結晶層の表面が荒れる傾向となる。
ｃ−ＢＰ単結晶層の厚さは、５０〜８０ｎｍが好ましい。
ＺｎＯ単結晶膜の厚さは、デバイスによって適宜定められるが、通常、１〜１０μｍが好ましい。
又、ＺｎＯの低温成長層の厚さが、５ｎｍ未満であると、ＺｎＯ層は多結晶化する。一方、１００ｎｍを超えると、ＺｎＯ層の表面荒れをもたらす。
ＺｎＯの低温成長層の厚さは、１０〜６０ｎｍが好ましい。
【００１３】
一方、ｃ−ＢＰ単結晶層のエピタキシャル成長時の温度が、８００℃未満であると、ＢＰ層は多結晶となる。一方、１０００℃を超えると、ＢＰ層は立方晶でなくなる。
ｃ−ＢＰ単結晶層のエピタキシャル成長時の温度は、８５０〜９５０℃が好ましい。
ｃ−ＢＰ単結晶層のエピタキシャル成長用の原料としては、ＰＨ₃（ホスフィン）、Ｐ₂Ｈ₆（ジボラン）が用いられる。
ＺｎＯ単結晶膜のエピタキシャル成長時の温度が、４５０℃未満であると、ＺｎＯは多結晶となる。一方、７００℃を超えると、ＺｎＯは多結晶となる。
ＺｎＯ単結晶膜のエピタキシャル成長時の温度は５００〜６５０℃が好ましい。
ＺｎＯ単結晶膜のエピタキシャル成長用の原料としては、ＤＥＺｎ（ジエチル亜鉛）、Ｎ₂Ｏ（一酸化二窒素）が用いられる。
又、ＺｎＯの低温成長層の堆積時の温度が、２００℃未満であると、ＺｎＯは多結晶となる。一方、４００℃を超えると、ＺｎＯは表面が荒れる。
ＺｎＯの低温成長層の堆積時の温度は、２５０〜３８０℃が好が好ましい。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係るＺｎＯ半導体の実施の形態の一例を示す概念的な断面図である。
【００１５】
このＺｎＯ半導体は、（１１１）面のＳｉ単結晶基板１上に厚さ２０ｎｍ〜１μｍ程度の（１１１）面のｃ−ＢＰ単結晶層２及び厚さ５〜１００ｎｍ程度のＺｎＯの低温成長層３を順に介在して厚さ１〜１０μｍ程度の（０００１）面のＺｎＯ単結晶膜４が形成されているものである。
【００１６】
上記ＺｎＯ半導体においては、（１１１）面のｃ−ＢＰ単結晶層上に、その結合長に近い結合長の（０００１）面のＺｎＯ単結晶膜がミスフィット転位を抑制された状態でヘテロエピタキシャル成長される上、ＺｎＯの低温成長層により（０００１）面のＺｎＯ単結晶膜の結晶欠陥が低減され、又、ｃ−ＢＰが導電性を有している。
【００１７】
上述したＺｎＯ半導体を製造するため、先ず（１１１）面のＳｉ単結晶基板をＨ₂（水素ガス）雰囲気中において１０００℃以上の温度で加熱することにより自然酸化源を除去した。
次に、（１１１）面のｃ−ＢＰ単結晶の成長を行うため、８００〜１０００℃の温度まで降温した後、Ｂ₂Ｈ₆及びＰＨ₃を供給して（１１１）面のｃ−ＢＰ単結晶層を２０ｎｍ〜１μｍ程度の厚さにエピタキシャル成長させた。
【００１８】
次いで、酸化物用の炉に移動させ、ＺｎＯの低温成長層を設けるため、基板温度が２００〜４００℃になるようにし、ＤＥＺｎ及びＮ₂Ｏを供給してＺｎＯの低温成長層を５〜１００ｎｍの厚さに堆積させた。
次に、（０００１）面のＺｎＯ単結晶の成長を行うため、５００〜７００℃の温度まで昇温した後、ＤＥＺｎ及びＮ₂Ｏを供給して（０００１）面のＺｎＯ単結晶膜を１〜１０μｍ程度の厚さにｃ軸配向でエピタキシャル成長させた。
【００１９】
なお、上述した実施の形態においては、（１１１）面のｃ−ＢＰ単結晶層と（０００１）面のＺｎＯ単結晶膜との間にＺｎＯの低温成長層を介在させる場合について説明したが、これに限定させるものではなく、ＺｎＯの低温成長層を設けることなく、（０００１）面のＺｎＯ単結晶膜を（１１１）面のｃ−ＢＰ単結晶層上に直に設けるようにしてもよい。
【００２０】
【発明の効果】
以上説明したように、本発明の第１のＺｎＯ半導体及びその製造方法によれば、（１１１）面のｃ−ＢＰ単結晶層上に、その結合長に近い結合長の（０００１）面のＺｎＯ単結晶膜がミスフィット転位を抑制された状態でヘテロエピタキシャル成長成長されるので、光電子デバイスの作製に際し、格子不整合が抑制された高品質のＺｎＯ半導体を得ることができる。
その上、ｃ−ＢＰが導電性を有しているので、電極の作製を容易に行うことができる。
【００２１】
又、第２のＺｎＯ半導体及びその製造方法によれば、第１のもの及び方法による作用効果の他、ＺｎＯ単結晶膜の結晶欠陥が低減されるので、一層高品質のものとすることができる。
【図面の簡単な説明】
【図１】本発明に係るＺｎＯ半導体の実施の形態の一例を示す概念的な断面図である。
【符号の説明】
１Ｓｉ単結晶基板
２ｃ−ＢＰ単結晶層
３ＺｎＯの低温成長層
４ＺｎＯ単結晶膜

Claims

（１１１）面のＳｉ単結晶基板上に厚さ２０ｎｍ〜１μｍ程度の（１１１）面のｃ−ＢＰ単結晶層を介在して（０００１）面のＺｎＯ単結晶膜が形成されていることを特徴とするＺｎＯ半導体。
前記（１１１）面のｃ−ＢＰ単結晶層と（０００１）面のＺｎＯ単結晶膜との間に厚さ５〜１００ｎｍ程度のＺｎＯの低温成長層が介在されていることを特徴とする請求項１記載のＺｎＯ半導体。
（１１１）面のＳｉ単結晶基板上に８００〜１０００℃の温度で（１１１）面のｃ−ＢＰ単結晶層を２０ｎｍ〜１μｍ程度の厚さにエピタキシャル成長させた後、（１１１）面のｃ−ＢＰ単結晶層上に４５０〜７００℃の温度で（０００１）面のＺｎＯ単結晶膜をエピタキシャル成長させることを特徴とするＺｎＯ半導体の製造方法。
前記（０００１）面のＺｎＯ単結晶膜のエピタキシャル成長の前に、（１１１）面のｃ−ＢＰ単結晶層上に２００〜４００℃の温度でＺｎＯの低温成長層を５〜１００ｎｍ程度の厚さに堆積させることを特徴とする請求項３記載のＺｎＯ半導体の製造方法。