JP5568940B2 - 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 - Google Patents
半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP5568940B2 JP5568940B2 JP2009234464A JP2009234464A JP5568940B2 JP 5568940 B2 JP5568940 B2 JP 5568940B2 JP 2009234464 A JP2009234464 A JP 2009234464A JP 2009234464 A JP2009234464 A JP 2009234464A JP 5568940 B2 JP5568940 B2 JP 5568940B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nitride
- layer
- semiconductor substrate
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 356
- 239000004065 semiconductor Substances 0.000 title claims description 158
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 150000004767 nitrides Chemical class 0.000 claims description 201
- 238000000034 method Methods 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 260
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 27
- 239000000463 material Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 13
- 229910002601 GaN Inorganic materials 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- -1 hydrogen ions Chemical class 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007716 flux method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法に関する。
３．４ｅＶのエネルギーバンドギャップおよび高い熱伝導率を有する窒化ガリウム（ＧａＮ）基板などの窒化物基板は、短波長の光デバイスやパワー電子デバイスなどの半導体デバイス用の材料として注目されている。このような窒化物基板は高価である。そこで、特開２００６−２１０６６０号公報（特許文献１）には、低転位密度の窒化物半導体薄膜をシリコン（Ｓｉ）基板、あるいは任意の材質からなる基板上に形成するための半導体基板の製造方法が開示されている。
上記特許文献１の半導体基板の製造方法は以下の工程を備えていることが記載されている。まず、第１の窒化物半導体基板の表面近傍にイオンを注入する。その後、その第１の窒化物半導体基板の表面側を第２の基板に重ね合わせる。その後、重ね合わせた上記２枚の基板を熱処理する。次に、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の基板から引き剥がす。
しかしながら、本発明者は、上記特許文献１に開示の半導体基板の製造方法により製造される半導体基板の第１の窒化物基板上にエピタキシャル層を形成すると、エピタキシャル層にクラックが発生しやすい、またはエピタキシャル層が半導体基板から剥がれやすいという問題があることを見い出した。
そこで、本発明の一の目的は、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板および半導体基板の製造方法を提供することである。本発明の他の目的は、品質を向上した半導体デバイスおよび半導体デバイスの製造方法を提供することである。
本発明者は、窒化物層の主面上にエピタキシャル層を形成したときにクラックが発生しやすいとう問題、およびエピタキシャル層が半導体基板から剥がれやすいという問題の要因について鋭意研究した。その結果、以下の要因を見い出した。第１の窒化物基板（窒化物層）の主面上にエピタキシャル層を形成すると、窒化物層およびエピタキシャル層の積層と、第２の基板（異種基板）との熱膨張率の差からエピタキシャル層に応力が加えられる。引張応力が加えられるとエピタキシャル層にクラックが発生し、圧縮応力が加えられるとエピタキシャル層が半導体基板から剥がれる。そこで、本発明者は、このような要因を取り除くことに着目して、本発明の完成に至った。
すなわち、本発明の半導体基板は、窒化物層の主面上にエピタキシャル層を形成するための半導体基板であって、異種基板と、異種基板上に形成された窒化物層とを備え、窒化物層は応力緩和領域を有し、応力緩和領域は、反転層である。
本発明の半導体基板の製造方法は、窒化物層の主面上にエピタキシャル層を形成するための半導体基板の製造方法であって、以下の工程を備えている。主面と、主面と反対側の裏面とを有する窒化物基板を準備する。窒化物基板の裏面に、イオンを注入する。窒化物基板の裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する。貼り合せ基板から窒化物基板の一部を剥離することにより、窒化物層を形成する。窒化物層は応力緩和領域を有する。応力緩和領域は、反転層である。
上記「応力緩和領域」とは、窒化物層の熱膨張率と異種基板の熱膨張率との差、または、窒化物層およびその上に形成したエピタキシャル層の積層の熱膨張率と異種基板の熱膨張率との差による応力を緩和するために設けられた領域を意味する。
本発明の半導体基板およびその製造方法によれば、窒化物層は応力緩和領域を有している。応力緩和領域により、窒化物層、または、窒化物層とエピタキシャル層との積層に引張応力および圧縮応力が加えられることを抑制できる。窒化物層、または、窒化物層とエピタキシャル層との積層に引張応力が加えられることを緩和できると、クラックの発生を抑制できる。窒化物層、または、窒化物層とエピタキシャル層との積層に圧縮応力が加えられることを緩和できると、半導体基板からエピタキシャル層が剥がれる領域を低減できる。したがって、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
上記半導体基板および上記半導体基板の製造方法において好ましくは、上記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである。
窒化物層に溝が形成されている場合、クラックが入った場合であっても、溝によりクラックが途切れるので、エピタキシャル層を貫通するようなクラックが入ることを抑制できる。窒化物層に多結晶の領域が形成されている場合、伸びる方向が一方向である単結晶と異なり、伸びる方向を増加することができる。このため、加えられる応力を発散することができる。窒化物層に反転層または異種材料膜が形成されている場合、界面で一方からの応力を留めることができる。したがって、これらの応力緩和領域で、エピタキシャル層に加えられる応力を低減することができるので、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
上記半導体基板および上記半導体基板の製造方法において好ましくは、応力緩和領域は、窒化物層の主面において、ドット状、ストライプ状、または格子状である。
これにより、窒化物層の主面において応力緩和領域が分散して形成されるので、加えられる応力を発散することができる。このため、応力を低減できるので、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
上記半導体基板の製造方法において好ましくは、上記窒化物基板を準備する工程では、裏面に応力緩和領域を有する窒化物基板を準備する。
これにより、応力緩和領域を有する窒化物層を備えた半導体基板を容易に製造することができる。
本発明の半導体デバイスは、半導体基板と、上記半導体基板の窒化物層の主面上に形成されたエピタキシャル層と、エピタキシャル層に形成された電極とを備えている。
本発明の半導体デバイスの製造方法は、上記半導体基板の製造方法により半導体基板を製造する工程と、半導体基板の窒化物層上にエピタキシャル層を形成する工程と、エピタキシャル層上に電極を形成する工程とを備えている。
本発明の半導体デバイスおよび半導体デバイスの製造方法によれば、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板を備えている。このため、この半導体基板上にエピタキシャル層を形成することにより、半導体デバイスの品質を向上することができる。
以上説明したように、本発明の半導体基板および半導体基板の製造方法によれば、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。また、本発明の半導体デバイスおよび半導体デバイスの製造方法によれば、品質を向上した半導体デバイスが得られる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１（Ａ）〜（Ｄ）を参照して、本発明の一実施の形態における半導体基板１０を説明する。図１（Ａ）に示すように、本実施の形態における半導体基板１０は、異種基板１１と、異種基板１１上に形成された窒化物層１２とを備えている。
図１（Ａ）〜（Ｄ）を参照して、本発明の一実施の形態における半導体基板１０を説明する。図１（Ａ）に示すように、本実施の形態における半導体基板１０は、異種基板１１と、異種基板１１上に形成された窒化物層１２とを備えている。
異種基板１１は、たとえば基板１３と、基板１３上に形成された層１４とを含んでいる。基板１３は、たとえばシリコン（Ｓｉ）基板である。層１４は、たとえば二酸化ケイ素（ＳｉＯ2）層である。異種基板１１は、主面１１ａと、主面１１ａと反対側の裏面１１ｂとを有している。
なお、異種基板１１は、窒化物層１２と異なる材料であれば特に限定されない。また、異種基板１１は、１層でもよく、３層以上であってもよい。一層の場合、および２層以上の場合の基板１３は特に限定されず、金属、Ｓｉ、炭化ケイ素（ＳｉＣ）などを用いることができる。また、異種基板１１において、基板１３と層１４との位置が反対、つまり層１４上に基板１３が形成されていてもよい。
窒化物層１２は、窒化物であれば特に限定されず、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、ｘ＋ｙ≦１）であり、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）などであることが好ましい。
窒化物層１２は、主面１２ａと、主面１２ａと反対側の裏面１２ｂと、応力緩和領域としての溝１９ａとを有している。裏面１２ｂは、異種基板１１と接している。
溝１９ａは、窒化物層１２の熱膨張率と異種基板１１の熱膨張率との差、または、窒化物層１２およびその上に形成したエピタキシャル層の積層の熱膨張率と異種基板１１の熱膨張率との差による応力を緩和するために形成された領域である。
溝１９ａは、窒化物層１２の主面１２ａにおいて、図１（Ｂ）に示すストライプ状であってもよく、図１（Ｃ）に示すドット状であってもよく、図１（Ｄ）に示す格子状であってもよい。また、図１（Ｂ）〜（Ｄ）において窒化物層１２として現れている領域（溝１９ａ以外の領域）と、応力緩和領域（溝１９ａ）とが逆であってもよい。
溝１９ａは、図１（Ａ）に示すように異種基板１１の主面１１ａまで貫通するように形成されていてもよく、異種基板１１の主面１１ａまで貫通しないように形成されていてもよい（図示せず）。
主面１２ａは（０００１）面、つまりＧａ原子が露出している面（Ｇａ原子面）であり、裏面１２ｂは（０００−１）面、つまりＮ原子が露出している面（Ｎ原子面）であることが好ましい。Ｇａ原子面上にエピタキシャル層を形成すると、特性を向上したエピタキシャル層を形成できるので、窒化物層１２の主面１２ａがＧａ原子面になることが好ましい。
なお、窒化物層１２の主面１２ａは、（０００１）面に限定されず、（０００１）面からオフ角を有する面であってもよく、｛１−１００｝面、｛１１−２０｝面などの面であってもよい。
窒化物層１２の厚みは、異種基板１１の厚みよりも小さいことが好ましい。この場合、高価な窒化物層１２の厚みを小さくすることにより、半導体基板１０のコストを低減することができる。窒化物層１２の厚みは、たとえば１００ｎｍ以上９００ｎｍ以下である。
続いて、本実施の形態における半導体基板１０の製造方法について説明する。図２および図３に示すように、まず、主面１５ａと、主面１５ａと反対側の裏面１５ｂとを有する窒化物基板１５を準備する（ステップＳ１）。主面１５ａは（０００１）面、つまりＧａ原子面であり、裏面１５ｂは（０００−１）面、つまりＮ原子面であることが好ましい。
準備する窒化物基板１５は、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、ｘ＋ｙ≦１）基板であり、ＧａＮ基板、ＡｌＮ基板などであることが好ましい。
本実施の形態では、準備するステップＳ１では、裏面１５ｂに応力緩和領域としての溝１９ａを形成している。溝１９ａを形成する方法は特に限定されず、たとえばダイシングなどのメカニカル加工、ドライエッチング、ウエットエッチングなどのエッチングなどを採用することができる。溝１９ａは、窒化物基板１５の主面１５ａまで貫通していてもよいが、主面１５ａまで貫通していないことが好ましい。
次に、図２および図４に示すように、窒化物基板１５の裏面１５ｂに、イオンを注入する（ステップＳ２）。このステップＳ２では、窒化物基板１５の裏面１５ｂからイオン注入を行なう。これにより、窒化物基板１５の裏面１５ｂ近傍に不純物を多く含む領域を形成することができる。この不純物を多く含む領域は、脆弱領域である。
このステップＳ２では、１×１０17ｃｍ-2以上１×１０18ｃｍ-2以下のドーズ量を注入することが好ましく、１×１０17ｃｍ-2以上８×１０17ｃｍ-2以下のドーズ量を注入することが好ましい。１×１０17ｃｍ-2以上のイオンが注入された領域は脆弱であるので、窒化物基板を容易に剥離できる。一方、１×１０18ｃｍ-2以下の場合、形成する窒化物層１２（図７参照）の抵抗が高くなることを抑制できる。また、イオン注入をした時点で窒化物基板１５が分離することを抑制できる。８×１０17ｃｍ-2以下の場合、低抵抗な窒化物層１２を形成することができる。
なお、上記ドーズ量は、窒化物基板１５において最大の値を示す。たとえば、窒化物基板１５の裏面１５ｂからの深さＨ１５（図４において点線の領域）においてドーズ量が最大である。
注入するイオンは、特に限定されないが、たとえば水素イオン、ヘリウムイオン、窒素イオンなどを用いることができる。
次に、図２および図５に示すように、異種基板１１を準備する（ステップＳ３）。異種基板１１は、特に限定されず、１層または複数の層であってもよい。本実施の形態では、基板１３と、この基板１３上に形成された層１４とを含む異種基板１１を準備している。たとえば基板１３がＳｉ基板で、層１４がＳｉＯ2層である異種基板１１を準備する。なお、基板１３は、金属基板、ＳｉＣ基板などを用いることもできる。金属基板としては、Ｍｏ（モリブデン）、Ｗ（タングステン）などを用いることが好ましい。また、１層の場合には、基板１３と同様の材料を用いることが好ましい。また、層１４と、層１４上に形成された基板１３とを含む異種基板１１を準備してもよい。
次に、図２および図６に示すように、窒化物基板１５の裏面１５ｂと、異種基板１１とを貼り合わせることにより、貼り合わせ基板１６ａを形成する（ステップＳ４）。本実施の形態では、窒化物基板１５の裏面１５ｂと、異種基板１１の層１４（主面１１ａ）とが接するように貼り合せる。
貼り合わせる方法は特に限定されず、たとえば大気中で加圧することにより貼り合わせるなどの方法を採用できる。また、貼り合わせる際に加熱してもよく、加熱温度はたとえば２５℃〜１０００℃である。これにより、図６に示すように、異種基板１１と、異種基板１１上に形成された窒化物基板１５とを備えた貼り合わせ基板１６ａを形成することができる。
次に、図２および図７に示すように、貼り合せ基板１６ａから窒化物基板１５の一部を剥離する（ステップＳ５）。
剥離する方法としては、たとえば貼り合わせ基板１６ａを熱処理することにより、脆弱領域（図６において裏面１５ｂから深さＨ１５に位置する領域）を境界として、窒化物基板１５を分割することができる。熱処理温度はたとえば１００℃〜７００℃である。なお、剥離する方法は特に限定されず、たとえば応力を加える方法、光を照射する方法などを用いてもよい。
これにより、異種基板１１と、異種基板１１上に形成された窒化物層１７とを備えた積層基板を形成することができる。なお、窒化物層１７は、主面１７ａと、主面１７ａと反対側の裏面１７ｂとを有し、窒化物層１７の裏面１７ｂは窒化物基板１５の裏面１５ｂと一致する。その結果、高価な窒化物基板１５の一部（窒化物層１８）を剥離して再利用でき、残部（窒化物層１７）のみを使用できるので、製造コストを低減することができる。
以上のステップＳ１〜Ｓ５を実施することにより、図１に示す半導体基板１０ａを製造することができる。この半導体基板１０ａを半導体デバイスに用いる場合には、たとえば横型の半導体デバイスとして利用することができる。あるいは、半導体基板１０が絶縁性の層１４を備えている場合には、層１４を除去する工程をさらに行なってもよい。
なお、本実施の形態では、ステップＳ１で溝１９ａを形成した窒化物基板１５を準備しているが、溝１９ａを形成する工程はステップＳ１〜Ｓ５のいずれかの後に実施してもよい。
以上説明したように、本実施の形態における半導体基板１０ａおよびその製造方法によれば、応力緩和領域としての溝１９ａを有する窒化物層１２を備えている。窒化物層１２の厚みは薄いため、窒化物層１２の主面１２ａ上にエピタキシャル層を形成すると、エピタキシャル層は異種基板１１の影響を大きく受ける。本実施の形態では、溝１９ａにより、窒化物層１２およびエピタキシャル層の積層、または、窒化物層１２に引張応力および圧縮応力が加えられることを抑制できる。つまり、溝１９ａにより、窒化物層１２およびエピタキシャル層の積層、または、窒化物層１２に生じる歪みを緩和することができる。窒化物層１２、または、窒化物層１２とエピタキシャル層との積層に引張応力が加えられることを緩和できると、エピタキシャル層にクラックが発生することを抑制できる。また、仮にクラックが発生し始めた場合であっても、溝１９ａによりクラックが途切れるので、窒化物層１２またはエピタキシャル層を貫通するようなクラックが入ることを抑制できる。さらに、溝１９ａにより、窒化物層１２とエピタキシャル層と積層、または、窒化物層１２に圧縮応力が加えられることを緩和できると、半導体基板１０ａからエピタキシャル層が剥がれる領域を低減できる。したがって、窒化物層１２の主面１２ａ上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が異種基板１１または窒化物層１２から剥がれること、窒化物層１２が異種基板１１から剥がれることを抑制できる。
なお、貼り合わせ基板１６ａを形成するステップＳ４または窒化物基板１５の一部を剥離するステップＳ５において加熱する場合であっても、通常高い温度では行なわない。しかし、半導体基板１０ａ上にエピタキシャル層を形成する場合には、高温の雰囲気で通常行なわれる。このため、エピタキシャル層を形成する際に、異種基板１１とエピタキシャル層との熱膨張率の差による応力が大きく加わる。したがって、本実施の形態によれば、特に、エピタキシャル層を形成する際に、剥がれおよびクラックを抑制できる。
（実施の形態２）
図８を参照して、本発明の実施の形態２の半導体基板１０ｂは、基本的には図１に示す半導体基板１０ａと同様の構成を備えているが、応力緩和領域が異種材料膜１９ｂである点において異なる。異種材料膜１９ｂは、窒化物層１２と異なる材料であれば特に限定されず、たとえばＳｉＯ2（二酸化珪素）膜、ＳｉＮ（窒化珪素）膜などを用いることができる。
図８を参照して、本発明の実施の形態２の半導体基板１０ｂは、基本的には図１に示す半導体基板１０ａと同様の構成を備えているが、応力緩和領域が異種材料膜１９ｂである点において異なる。異種材料膜１９ｂは、窒化物層１２と異なる材料であれば特に限定されず、たとえばＳｉＯ2（二酸化珪素）膜、ＳｉＮ（窒化珪素）膜などを用いることができる。
本実施の形態における半導体基板１０ｂの製造方法は、基本的には実施の形態１における半導体基板１０ａの製造方法と同様であるが、異種材料膜１９ｂよりなる応力緩和領域を形成する点において異なる。
具体的には、まず、実施の形態１と同様に、図３に示すように、窒化物基板１５の裏面１５ｂに溝１９ａを形成する。その後、図９に示すように、溝１９ａの内部に異種材料膜１９ｂを形成する。異種材料膜１９ｂを形成する方法は特に限定されず、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）法などにより形成することができる。これにより、応力緩衝領域を有する窒化物基板１５を準備することができる（ステップＳ１）。
次に、図２および図１０に示すように、窒化物基板１５の裏面１５ｂに、イオンを注入する（ステップＳ２）。次に、図２および図５に示すように、異種基板１１を準備する（ステップＳ３）。次に、図２および図１１に示すように、窒化物基板１５の裏面１５ｂと、異種基板１１とを貼り合わせることにより、貼り合わせ基板１６ｂを形成する（ステップＳ４）。次に、図２および図１２に示すように、貼り合せ基板１６ｂから窒化物基板１５の一部を剥離する（ステップＳ５）。ステップＳ２〜Ｓ５は、実施の形態１と同様であるので、その説明は繰り返さない。
以上のステップＳ１〜Ｓ５を実施することにより、図８に示す半導体基板１０ｂを製造することができる。半導体基板１０ｂは、窒化物層１２に異種材料膜１９ｂが形成されているので、窒化物層１２において異種材料膜１９ｂとの界面で一方からの引張応力を留めることができる。このため、異種材料膜１９ｂにより、加えられる応力を低減することができる。したがって、窒化物層１２上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層１２または異種基板１１から剥がれること、または窒化物層１２が異種基板１１から剥がれることを抑制できる。
また、異種材料膜１９ｂは、エピタキシャル層を形成するための原料との反応性が低い材料からなることが好ましい。このような材料として、上述したＳｉＯ2膜、ＳｉＮ膜などが挙げられる。この場合、品質を向上したエピタキシャル層を形成することができる。また、実施の形態１の溝１９ａの場合には、異種基板１１が露出しているので、本実施の形態の異種材料膜１９ｂによれば、異種基板１１と原料とが反応することを抑制できる。
（実施の形態３）
図１３を参照して、本発明の実施の形態３の半導体基板１０ｃは、基本的には図１に示す半導体基板１０ａと同様の構成を備えているが、応力緩和領域が多結晶１９ｃである点において異なる。
図１３を参照して、本発明の実施の形態３の半導体基板１０ｃは、基本的には図１に示す半導体基板１０ａと同様の構成を備えているが、応力緩和領域が多結晶１９ｃである点において異なる。
多結晶１９ｃは、窒化物層１２において多結晶１９ｃ以外の領域よりも結晶性が悪く、たとえば転位密度が高いことなどにより観察される。窒化物層１２において、多結晶１９ｃとそれ以外の領域とは同じ材料であってもよく、異なる材料であってもよい。
本実施の形態における半導体基板１０ｃの製造方法は、基本的には実施の形態１における半導体基板１０ａの製造方法と同様であるが、多結晶１９ｃよりなる応力緩和領域を形成する点において異なる。
具体的には、まず、図１４に示すように、下地基板３１上にマスクパターン３２を形成した状態で、図１５に示すように、窒化物基板１５を構成する結晶を形成する。その後、必要に応じて図１６に示すように下地基板３１を除去する。これにより、応力緩和領域としての多結晶１９ｃを有する窒化物基板１５を準備することができる（ステップＳ１）。
なお、多結晶１９ｃを形成する方法は特に限定されない。たとえば、実施の形態１と同様に、図３に示すように、窒化物基板１５の裏面１５ｂに溝１９ａを形成した後、溝１９ａの内部に多結晶１９ｃを形成してもよい。
次に、図２および図１７に示すように、窒化物基板１５の裏面１５ｂに、イオンを注入する（ステップＳ２）。次に、図２および図５に示すように、異種基板１１を準備する（ステップＳ３）。次に、図２および図１８に示すように、窒化物基板１５の裏面１５ｂと、異種基板１１とを貼り合わせることにより、貼り合わせ基板１６ｃを形成する（ステップＳ４）。次に、図２および図１９に示すように、貼り合せ基板１６ｃから窒化物基板１５の一部を剥離する（ステップＳ５）。ステップＳ２〜Ｓ５は、実施の形態１と同様であるので、その説明は繰り返さない。
以上のステップＳ１〜Ｓ５を実施することにより、図１３に示す半導体基板１０ｃを製造することができる。半導体基板１０ｃは、窒化物層１２に多結晶１９ｃが形成されているので、伸びる方向が一方向である単結晶と異なり、伸びる方向を増加することができる。このため、エピタキシャル層に加えられる応力を発散することができる。したがって、窒化物層１２上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層１２または異種基板１１から剥がれること、または窒化物層１２が異種基板１１から剥がれることを抑制できる。
（実施の形態４）
図２０を参照して、本発明の実施の形態２の半導体基板１０ｄは、基本的には図１に示す半導体基板１０ａと同様の構成を備えているが、応力緩和領域が反転層１９ｄである点において異なる。
図２０を参照して、本発明の実施の形態２の半導体基板１０ｄは、基本的には図１に示す半導体基板１０ａと同様の構成を備えているが、応力緩和領域が反転層１９ｄである点において異なる。
反転層１９ｄは、たとえば主面１９ｄ１と、主面１９ｄ１と反対側の裏面１９ｄ２とを有している。窒化物層１２において、反転層１９ｄの主面１９ｄ１と、それ以外の領域の主面１２ａとの極性が異なっており、反転層１９ｄの裏面１９ｄ２と、それ以外の領域の裏面１２ｂとの極性が異なっている。たとえば反転層１９ｄ以外の領域の主面１２ａおよび反転層１９ｄの裏面１９ｄ２は、（０００１）面、つまりＧａ原子が露出している面（Ｇａ原子面）であり、反転層１９ｄ以外の領域の裏面１２ｂおよび反転層１９ｄの主面１９ｄ１は（０００−１）面、つまりＮ原子が露出している面（Ｎ原子面）である。
本実施の形態における半導体基板１０ｄの製造方法は、基本的には実施の形態１における半導体基板１０ａの製造方法と同様であるが、反転層１９ｄよりなる応力緩和領域を形成する点において異なる。
具体的には、まず、実施の形態３と同様に、図１４に示すように、下地基板３１上にマスクパターン３２を形成した状態で、図１５に示すように、窒化物基板１５を形成する。このとき、マスクに覆われていない下地基板３１に接触する領域上には（０００１）面が主面になるように窒化物層（窒化物基板１５）が成長し、マスク層に接触する領域上には（０００−１）面が主面になるように窒化物層（反転層１９ｄ）が成長する。その後、必要に応じて下地基板３１を除去する。また、必要に応じて主面（成長面）を研磨する。これにより、応力緩和領域としての反転層１９ｄを有する窒化物基板１５を準備することができる（ステップＳ１）。
その後のステップＳ２〜Ｓ５は、実施の形態３と同様であるので、その説明は繰り返さない。
なお、本実施の形態では、反転層１９ｄにおいて、主面１９ｄ１と裏面１９ｄ２とは極性が反対としたが、面方位が異なっていれば特に限定されない。
以上のステップＳ１〜Ｓ５を実施することにより、図２０に示す半導体基板１０ｄを製造することができる。半導体基板１０ｄは、窒化物層１２に反転層１９ｄが形成されているので、窒化物層１２において反転層１９ｄとの界面で一方からの引張応力を留めることができる。このため、反転層１９ｄにより、エピタキシャル層に加えられる応力を低減することができる。したがって、窒化物層１２上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層１２または異種基板１１から剥がれること、または窒化物層１２が異種基板１１から剥がれることを抑制できる。
なお、応力緩和領域を有する窒化物層１２を備えた半導体基板として、上記実施の形態１〜４を例に挙げて説明したが、本発明の応力緩和領域は実施の形態１〜４に限定されない。また、実施の形態１〜４のいずれかの応力緩和領域を組み合わせてもよい。
（実施の形態５）
図２１を参照して、本発明の一実施の形態における半導体デバイスとしてのショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）２０を説明する。図２１に示すように、ＳＢＤ２０は、半導体基板１０と、半導体基板１０上に形成されたエピタキシャル層２１と、半導体基板１０の裏面に形成された電極２２と、エピタキシャル層２１上に形成されたショットキー電極２３とを備えている。
図２１を参照して、本発明の一実施の形態における半導体デバイスとしてのショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）２０を説明する。図２１に示すように、ＳＢＤ２０は、半導体基板１０と、半導体基板１０上に形成されたエピタキシャル層２１と、半導体基板１０の裏面に形成された電極２２と、エピタキシャル層２１上に形成されたショットキー電極２３とを備えている。
半導体基板１０は、基本的には実施の形態１の半導体基板１０ａと同様であるが、導電性の材料の異種基板１１を用いている。用いる半導体基板１０は、特に限定されず、たとえば実施の形態２〜４の半導体基板１０ｂ〜１０ｄなどを用いてもよい。本実施の形態では、たとえば異種基板１１として導電性の基板を用いている。異種基板１１としては、Ｍｏ基板、Ｗ基板などが好適に用いられる。なお、異種基板１１は１層であっても、複数層であってもよい。
エピタキシャル層２１は、半導体基板１０を構成する窒化物層１２の主面１２ａ上に形成されている。エピタキシャル層２１は、たとえばドリフト層である。エピタキシャル層２１は、窒化物半導体層であることが好ましく、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、ｘ＋ｙ≦１）層であり、ＧａＮ層などであることが好ましい。エピタキシャル層２１は、半導体基板１０を構成する窒化物層１２と、同じ組成であることが好ましい。
電極２２は、半導体基板１０を構成する異種基板１１下に形成されている。電極２２は、たとえばオーミック電極である。ショットキー電極２３は、エピタキシャル層２１上に形成されている。
続いて、本実施の形態におけるショットキーバリアダイオード２０の製造方法について説明する。
まず、図２２に示すように、導電性の異種基板１１を準備する点を除いて、実施の形態１の半導体基板１０ａの製造方法にしたがって、半導体基板１０を製造する（ステップＳ１〜Ｓ５）。
次に、図２２に示すように、半導体基板１０上にエピタキシャル層２１を形成する（ステップＳ７）。本実施の形態では、半導体基板１０を構成する窒化物層１２の主面１２ａ上にエピタキシャル層２１を形成している。
このステップＳ７では、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、ｘ＋ｙ≦１）よりなるエピタキシャル層２１を形成する。エピタキシャル層２１は、１層であっても、複数層であってもよい。
また、半導体基板１０を構成する窒化物層１２と、同じ組成のエピタキシャル層２１を形成することが好ましい。この場合、格子不整合などの問題を緩和することができるので、特性を向上したエピタキシャル層２１を形成することができる。
エピタキシャル層２１を形成する方法は特に限定されず、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic Vapor Phase Epitaxy：有機金属気相成長）法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。これにより、半導体基板１０と、半導体基板１０上に形成されたエピタキシャル層２１とを備えたエピタキシャルウエハを製造することができる。
次に、半導体基板１０においてエピタキシャル層２１が形成された面と反対側の面、つまり異種基板１１側に電極２２を形成する。電極２２として、たとえばオーミック電極を形成する。次に、エピタキシャル層２１上に、ショットキー電極２３を形成する（ステップＳ８）。ショットキー電極２３および電極２２の形成方法は特に限定されず、たとえば蒸着法などにより形成される。
以上のステップＳ１〜Ｓ５、Ｓ７、Ｓ８により、図２１に示すショットキーバリアダイオード２０を製造することができる。
以上説明したように、本実施の形態における半導体デバイスとしてのＳＢＤ２０およびＳＢＤ２０の製造方法によれば、応力緩和領域を有する窒化物層１２を備えた半導体基板を用いている。このため、半導体基板１０の窒化物層１２の主面１２ａ上にエピタキシャル層２１を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層２１が窒化物層１２から剥がれることを抑制できる。したがって、エピタキシャル層２１の結晶性を向上できるので、品質を向上したＳＢＤ２０を実現することができる。
なお、本実施の形態では、半導体デバイスとしてＳＢＤを例に挙げて説明したが、本発明の半導体デバイスはＳＢＤに限定されず、ＬＥＤ（Light Emitting Diode：発光ダイオード）、ＬＤ（Laser Diode：レーザダイオード）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）、ＪＦＥＴ（Junction Field-Effect Transistor：接合電界効果トランジスタ）、ｐｎダイオード、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などにも適用することができる。
本実施例では、応力緩和領域を有する窒化物層を備えることの効果について調べた。
（本発明参考例１〜１０、１４、１５）
本発明参考例１〜１０、１４、１５は、基本的には実施の形態１の半導体基板１０ａの製造方法にしたがって製造した。
（本発明参考例１〜１０、１４、１５）
本発明参考例１〜１０、１４、１５は、基本的には実施の形態１の半導体基板１０ａの製造方法にしたがって製造した。
具体的には、まず、以下のようにして、窒化物基板１５を準備した（ステップＳ１）。主面１５ａおよび裏面１５ｂが研磨により鏡面とされ、かつ酸素をドーピングした直径が２インチ（５．０８ｃｍ）で厚さが５００μｍのＧａＮ基板を準備した。このＧａＮ基板の比抵抗は１Ω・ｃｍ以下、キャリア濃度は１×１０17ｃｍ-3以上であった。また、主面１５ａはＧａ原子面であり、裏面１５ｂはＮ原子面であった。その後、本発明参考例１〜１０では、裏面１５ｂに、下記の表１に記載の幅（図３におけるＷ１９ａ）および間隔（図３におけるＰ１９ａ）を有する溝１９ａをダイシングにより深さ（図３におけるＨ１９ａ）が１００μｍになるように切り込み加工した。また、本発明参考例１４、１５では、裏面１５ｂに、下記の表１に記載の幅（図３におけるＷ１９ａ）および間隔（図３におけるＰ１９ａ）を有する溝１９ａをＲＩＥまたはウエットエッチングにより深さ（図３におけるＨ１９ａ）が５μｍになるように加工した。これにより、本発明参考例１〜１０、１４、１５の窒化物基板１５を準備した。
次に、イオン注入するステップＳ２として、準備したＧａＮ基板の裏面１５ｂ（Ｎ原子面）に水素イオンを注入した。水素イオンの注入は、加速電圧９０ｋｅＶで行ない、ドーズ量は７×１０17ｃｍ-2とした。なお、ドーズ量は、水素イオンが注入された領域において最大である濃度とした。本発明参考例１〜１０、１４、１５では、Ｎ原子面からの深さＨ１５（図４参照）が約６００ｎｍの領域において、注入された水素イオンのドーズ量が最大であった。
その後、水素イオンを注入したＧａＮ基板の裏面１５ｂ（Ｎ原子面）を洗浄した。次いで、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより、裏面１５ｂを清浄面とした。ＧａＮ基板の裏面１５ｂを清浄するためのプラズマ発生条件は、ＲＦパワー１００Ｗ、Ａｒガス流量５０ｓｃｃｍ（標準状態における気体が１分間に流れる体積（ｃｍ3／分））、圧力６．７Ｐａであった。
次に、異種基板１１を準備するステップＳ３では、Ｓｉ基板を熱酸化させて表面に厚さ１００ｎｍのＳｉＯ2層を形成した異種基板１１、つまり図５に示すようにＳｉＯ2層（層１４）が形成されたＳｉ基板（基板１３）を準備した。この異種基板１１の主面１１ａを、ドライエッチング装置によりＡｒガス中で放電させて得られるプラズマにより清浄面とした。異種基板１１の主面１１ａを清浄するためのプラズマ発生条件は、ＧａＮ基板の裏面１５ｂと同じ条件とした。
次に、窒化物基板１５の裏面１５ｂと、異種基板１１とを貼り合わせることにより、貼り合わせ基板１６ａを形成するステップＳ４として、清浄面同士、つまりＧａＮ基板の裏面１５ｂ（Ｎ原子面）と、ＳｉＯ2層が形成されたＳｉ基板（異種基板１１）の主面１１ａとを、大気中で貼り合わせた。これにより、図６に示す貼り合わせ基板１６ａを得た。
次に、窒化物基板１５の一部を剥離するステップＳ５として、貼り合わせ基板１６ａを、Ｎ2ガス雰囲気中で３００℃で、２時間熱処理した。これにより、貼り合わせ強度を高めるとともに、窒化物基板１５としてのＧａＮ基板を裏面１５ｂから約６００ｎｍの深さＨ１５の領域で分離した。つまり、イオン注入するステップＳ２においてＧａＮ基板においてドーズ量が最大の領域において、ＧａＮ基板の一部を分離した。これにより、図７に示すように、窒化物層１７として、厚さが約６００ｎｍのＧａＮ層を有する貼り合わせ基板（積層基板）を得た。
以上のステップＳ１〜Ｓ５を実施することにより、図１に示す本発明参考例１〜１０、１４、１５の半導体基板１０ａを製造した。
（本発明参考例１１）
本発明参考例１１では、実施の形態３にしたがって、半導体基板１０ｃを製造した。本発明参考例１１における半導体基板１０ｃの製造方法は、基本的には本発明参考例１と同様であったが、窒化物基板１５を準備するステップＳ１において異なっていた。
本発明参考例１１では、実施の形態３にしたがって、半導体基板１０ｃを製造した。本発明参考例１１における半導体基板１０ｃの製造方法は、基本的には本発明参考例１と同様であったが、窒化物基板１５を準備するステップＳ１において異なっていた。
具体的には、図１４に示す下地基板３１上にマスクパターン３２を形成した状態で、ＧａＮ結晶を成長した。これにより、ストライプ状に幅５０μｍの多結晶１９ｃとしての多結晶ＧａＮと、幅が５００μｍの単結晶としての単結晶ＧａＮとを有する本発明参考例１１の窒化物基板１５を準備した。なお、単結晶領域は、本発明参考例１のＧａＮ基板と同様の特性を有していた。
（本発明実施例１２）
本発明実施例１２では、実施の形態４にしたがって、半導体基板１０ｄを製造した。本発明実施例１２における半導体基板１０ｄの製造方法は、基本的には本発明参考例１と同様であったが、窒化物基板１５を準備するステップＳ１において異なっていた。
本発明実施例１２では、実施の形態４にしたがって、半導体基板１０ｄを製造した。本発明実施例１２における半導体基板１０ｄの製造方法は、基本的には本発明参考例１と同様であったが、窒化物基板１５を準備するステップＳ１において異なっていた。
具体的には、本発明参考例１１と同様に、下地基板３１にマスクパターン３２を形成した状態でＧａＮ結晶を成長した。これにより、ストライプ状に幅５０μｍの反転層１９ｄの主面１２ａがＧａ面であるＧａＮと、幅が５００μｍの主面がＮ面であるＧａＮとを有する本発明実施例１２の窒化物基板１５を準備した。なお、反転層１９ｄ以外の領域は、本発明参考例１のＧａＮ基板と同様の特性を有していた。
（本発明参考例１３）
本発明参考例１３では、実施の形態２にしたがって、半導体基板１０ｂを製造した。本発明参考例１３における半導体基板１０ｂの製造方法は、基本的には本発明参考例１と同様であったが、窒化物基板１５を準備するステップＳ１においてＧａＮ基板に溝を形成した後にＳｉＯ2膜を形成した点において異なっていた。
本発明参考例１３では、実施の形態２にしたがって、半導体基板１０ｂを製造した。本発明参考例１３における半導体基板１０ｂの製造方法は、基本的には本発明参考例１と同様であったが、窒化物基板１５を準備するステップＳ１においてＧａＮ基板に溝を形成した後にＳｉＯ2膜を形成した点において異なっていた。
（本発明参考例１６）
本発明参考例１６の半導体基板は、基本的には本発明参考例１と同様に製造したが、貼り合わせ基板１６ａから窒化物基板の一部を剥離するステップＳ５の後に、溝１９ａを形成した点において異なっていた。
本発明参考例１６の半導体基板は、基本的には本発明参考例１と同様に製造したが、貼り合わせ基板１６ａから窒化物基板の一部を剥離するステップＳ５の後に、溝１９ａを形成した点において異なっていた。
（本発明参考例１７）
本発明参考例１７の半導体基板は、基本的には本発明参考例１と同様に製造したが、異種基板１１として、サファイア基板を用いた点において異なっていた。
本発明参考例１７の半導体基板は、基本的には本発明参考例１と同様に製造したが、異種基板１１として、サファイア基板を用いた点において異なっていた。
（比較例１）
図２３に示すように、比較例１の半導体基板４０は、基本的には本発明参考例１と同様に製造したが、応力緩衝領域としての溝１９ａを形成しなかった点において異なっていた。つまり、比較例１の半導体基板４０は、溝１９ａを有していない窒化物層１２を備えていた。
図２３に示すように、比較例１の半導体基板４０は、基本的には本発明参考例１と同様に製造したが、応力緩衝領域としての溝１９ａを形成しなかった点において異なっていた。つまり、比較例１の半導体基板４０は、溝１９ａを有していない窒化物層１２を備えていた。
（比較例２）
図２４に示すように、比較例２の半導体基板５０は、基本的には本発明参考例１と同様に製造したが、応力緩和領域としても溝１９ａを形成したなった点、および異種基板としてサファイア基板５３を用いた点において異なっていた。つまり、図２４に示すように、比較例２の半導体基板５０は、本発明参考例１７の半導体基板と基本的に同様の構成を備えていたが、溝１９ａを有していない窒化物層１２を備えていた点において異なっていた。
図２４に示すように、比較例２の半導体基板５０は、基本的には本発明参考例１と同様に製造したが、応力緩和領域としても溝１９ａを形成したなった点、および異種基板としてサファイア基板５３を用いた点において異なっていた。つまり、図２４に示すように、比較例２の半導体基板５０は、本発明参考例１７の半導体基板と基本的に同様の構成を備えていたが、溝１９ａを有していない窒化物層１２を備えていた点において異なっていた。
（評価方法）
本発明参考例１〜１１、１３〜１７、本発明実施例１２および比較例１、２の半導体基板を構成する窒化物層（ＧａＮ層）の主面上に、ＯＭＶＰＥ法により、３μｍの厚さを有するｎ型ＧａＮエピタキシャル層を形成し、エピタキシャルウエハを製造した。
本発明参考例１〜１１、１３〜１７、本発明実施例１２および比較例１、２の半導体基板を構成する窒化物層（ＧａＮ層）の主面上に、ＯＭＶＰＥ法により、３μｍの厚さを有するｎ型ＧａＮエピタキシャル層を形成し、エピタキシャルウエハを製造した。
それぞれのエピタキシャルウエハについて、剥がれ比率およびクラック発生率を測定した。その結果を下記の表１に示す。
剥がれ比率としては、異種基板１１に対して窒化物層１２またはエピタキシャル層が剥がれなかった領域の面積比率を測定した。
また、本発明参考例１〜１１、１３〜１７、本発明実施例１２および比較例１、２の半導体基板を１００枚製造し、同様にエピタキシャル層を形成して、エピタキシャルウエハを１００枚製造した。クラック発生率は、エピタキシャル成長中またはエピタキシャル成長後の複数のエピタキシャルウエハにおいて、全枚数に対してクラックが発生したエピタキシャルウエハの枚数の割合を測定した。ここで、クラックが発生したエピタキシャルウエハとは、長さが２．０ｍｍ以上の表面線状割れが生じたエピタキシャルウエハ、０．５ｍｍ以上２．０ｍｍ以下の表面線状割れが３本以上生じたエピタキシャルウエハ、または０．１ｍｍ以上０．５ｍｍ以下の表面線状割れが２１本以上発生したエピタキシャルウエハとした。
（評価結果）
Ｓｉ基板を異種基板１１として用いる場合には、エピタキシャル層を形成すると、窒化物層１２およびエピタキシャル層の積層に、熱膨張率の差から引張応力が加えられる。しかし、表１に示すように、異種基板１１としてＳｉ基板を用いた本発明参考例１〜１１、１３〜１６および本発明実施例１２は、同じ異種基板１１を用いた比較例１と比較して、クラック発生率を低減することができた。このことから、引張応力が加えられる場合には、窒化物層１２に応力緩和領域を形成することで、クラックの発生率を低減できることがわかった。
Ｓｉ基板を異種基板１１として用いる場合には、エピタキシャル層を形成すると、窒化物層１２およびエピタキシャル層の積層に、熱膨張率の差から引張応力が加えられる。しかし、表１に示すように、異種基板１１としてＳｉ基板を用いた本発明参考例１〜１１、１３〜１６および本発明実施例１２は、同じ異種基板１１を用いた比較例１と比較して、クラック発生率を低減することができた。このことから、引張応力が加えられる場合には、窒化物層１２に応力緩和領域を形成することで、クラックの発生率を低減できることがわかった。
また、応力緩和領域として、溝１９ａ、異種材料膜１９ｂ、多結晶１９ｃ、および反転層１９ｄを形成することが、クラック発生率の低減に有効であることがわかった。
また、応力緩和領域が、窒化物層１２の主面１２ａにおいて、ドット状、ストライプ状、または格子状であることが、クラック発生率の低減に有効であることがわかった。
また、応力緩和領域を形成する方法には特に限定されず、また、応力緩和領域を形成する工程順は特に限定されないことがわかった。
サファイア基板を異種基板１１として用いる場合には、エピタキシャル層を形成すると、窒化物層１２およびエピタキシャル層の積層に、熱膨張率の差から圧縮応力が加えられる。しかし、表１に示すように、異種基板１１としてサファイア基板を用いた本発明参考例１７は、同じ異種基板１１を用いた比較例２と比較して、剥がれていない比率を向上することがわかった。
以上より、本実施例によれば、応力緩和領域を有する窒化物層を備えることにより、窒化物層の主面上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できることが確認できた。
なお、本実施例では、窒化物層としてＧａＮ層を例に挙げて説明したが、本発明者は窒化物基板を用いると、本発明参考例１〜１１、１３〜１７および本発明実施例１２と同様の剥がれていない比率およびクラック発生率を有する半導体基板を製造できるという知見を得ている。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，４０，５０ 半導体基板、１１ 異種基板、１１ａ，１２ａ，１５ａ，１７ａ，１９ｄ１ 主面、１２，１７，１８ 窒化物層、１１ｂ，１２ｂ，１５ｂ，１７ｂ，１９ｄ２ 裏面、１３ 基板、１４ 層、１５ 窒化物基板、１６ａ，１６ｂ，１６ｃ 貼り合わせ基板、１９ａ 溝、１９ｂ 異種材料膜、１９ｃ 多結晶、１９ｄ 反転層、２０ ショットキーバリアダイオード（ＳＢＤ）、２１ エピタキシャル層、２２ 電極、２３ ショットキー電極、３１ 下地基板、３２ マスクパターン、５３ サファイア基板。
Claims (7)
- 窒化物層の主面上にエピタキシャル層を形成するための半導体基板であって、
異種基板と、
前記異種基板上に形成された前記窒化物層とを備え、
前記窒化物層は応力緩和領域を有し、
前記応力緩和領域は、反転層である、半導体基板。 - 前記応力緩和領域は、前記窒化物層の前記主面において、ドット状、ストライプ状、または格子状である、請求項１に記載の半導体基板。
- 請求項１または２に記載の半導体基板と、
前記半導体基板の前記窒化物層の前記主面上に形成されたエピタキシャル層と、
前記エピタキシャル層に形成された電極とを備えた、半導体デバイス。 - 窒化物層の主面上にエピタキシャル層を形成するための半導体基板の製造方法であって、
主面と、前記主面と反対側の裏面とを有する窒化物基板を準備する工程と、
前記窒化物基板の前記裏面に、イオンを注入する工程と、
前記窒化物基板の前記裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する工程と、
前記貼り合せ基板から前記窒化物基板の一部を剥離することにより、窒化物層を形成する工程とを備え、
前記窒化物層は応力緩和領域を有し、
前記応力緩和領域は、反転層である、半導体基板の製造方法。 - 前記応力緩和領域は、前記窒化物層の前記主面において、ドット状、ストライプ状、または格子状である、請求項４に記載の半導体基板の製造方法。
- 前記窒化物基板を準備する工程では、前記裏面に前記応力緩和領域を有する前記窒化物基板を準備する、請求項４または５に記載の半導体基板の製造方法。
- 請求項４〜６のいずれか１項に記載の半導体基板の製造方法により半導体基板を製造する工程と、
前記半導体基板の前記窒化物層上にエピタキシャル層を形成する工程と、
前記エピタキシャル層上に電極を形成する工程とを備えた、半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009234464A JP5568940B2 (ja) | 2009-10-08 | 2009-10-08 | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009234464A JP5568940B2 (ja) | 2009-10-08 | 2009-10-08 | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013093857A Division JP5692279B2 (ja) | 2013-04-26 | 2013-04-26 | 半導体デバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011082393A JP2011082393A (ja) | 2011-04-21 |
| JP5568940B2 true JP5568940B2 (ja) | 2014-08-13 |
Family
ID=44076130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009234464A Expired - Fee Related JP5568940B2 (ja) | 2009-10-08 | 2009-10-08 | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5568940B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210831A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
| JPH0810674B2 (ja) * | 1987-11-09 | 1996-01-31 | 株式会社日立製作所 | 化合物半導体基板及びその製造方法 |
| KR930011909B1 (ko) * | 1991-05-16 | 1993-12-22 | 재단법인 한국전자통신연구소 | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 |
| KR930008861B1 (ko) * | 1991-05-16 | 1993-09-16 | 재단법인 한국전자통신연구소 | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 |
| JP2006165396A (ja) * | 2004-12-09 | 2006-06-22 | Sumitomo Electric Ind Ltd | 半導体発光素子およびその製造方法 |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
-
2009
- 2009-10-08 JP JP2009234464A patent/JP5568940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011082393A (ja) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5003033B2 (ja) | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 | |
| JP6602976B2 (ja) | 半導体基板本体及びその上の機能層を分離する方法 | |
| KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
| JP5765037B2 (ja) | 複合基板の製造方法 | |
| JP2010192872A (ja) | 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス | |
| WO2005112080A1 (ja) | Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器 | |
| TWI569444B (zh) | 高品質ＧａＮ高電壓矽異質結構場效電晶體 | |
| WO2005088687A1 (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| KR20100019965A (ko) | Ⅲ족 질화물 반도체층 접합 기판의 제조 방법 | |
| JP2017011060A (ja) | ショットキーバリアダイオード | |
| CN108699687B (zh) | 化合物半导体基板、表膜、和化合物半导体基板的制造方法 | |
| JP5684043B2 (ja) | 半導体装置とその製造方法 | |
| TWI721107B (zh) | 化合物半導體基板、膠片膜及化合物半導體基板之製造方法 | |
| JP2012243792A (ja) | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法 | |
| JP2004363326A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2017050446A (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 | |
| JP4827829B2 (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
| WO2023048160A1 (ja) | 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法 | |
| JP2009117583A (ja) | 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材 | |
| JP5568940B2 (ja) | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 | |
| JP5692279B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP2014157983A (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| JP2010199316A (ja) | 基板の製造方法および基板 | |
| KR102607671B1 (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 | |
| JP2014157979A (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5568940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |