JP2005072071A - 剥離ウェーハの再生処理方法及び再生されたウェーハ - Google Patents

剥離ウェーハの再生処理方法及び再生されたウェーハ Download PDF

Info

Publication number
JP2005072071A
JP2005072071A JP2003209167A JP2003209167A JP2005072071A JP 2005072071 A JP2005072071 A JP 2005072071A JP 2003209167 A JP2003209167 A JP 2003209167A JP 2003209167 A JP2003209167 A JP 2003209167A JP 2005072071 A JP2005072071 A JP 2005072071A
Authority
JP
Japan
Prior art keywords
wafer
polishing
main surface
separation
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003209167A
Other languages
English (en)
Other versions
JP4492054B2 (ja
Inventor
Etsuro Morita
悦郎 森田
Shinji Okawa
真司 大川
Isoroku Ono
五十六 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003209167A priority Critical patent/JP4492054B2/ja
Publication of JP2005072071A publication Critical patent/JP2005072071A/ja
Application granted granted Critical
Publication of JP4492054B2 publication Critical patent/JP4492054B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】2回以上剥離ウェーハを再利用する場合に再生コストを低減する。
【解決手段】半導体ウェーハ13にイオン注入して半導体ウェーハ13内部にイオン注入領域13bを形成し、ウェーハ13を第1支持ウェーハ14に重ね合せた第1積層体16を熱処理して厚肉の第1剥離ウェーハ12を得る。次いで分離面12aと反対側の第1剥離ウェーハ12の第2主面12cにイオン注入して剥離ウェーハ12内部にイオン注入領域23bを形成し、ウェーハ12の主面12cを第2支持ウェーハ24に重ね合せた第2積層体26をを熱処理して厚肉の第2剥離ウェーハ22を得た後、剥離ウェーハ22の両面を研磨して再生ウェーハ32を得る。ウェーハ12の分離面12a及びウェーハ22の分離面22aが各外周縁にリング状段差12b及び22bを有し、第2剥離ウェーハ22の両面研磨により、これらのリング状段差12b及び22bを同時に除去する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、イオンを注入した半導体ウェーハを支持ウェーハに重ね合せて積層体を形成し、この積層体を熱処理してイオン注入領域で半導体ウェーハの薄膜から分離された厚肉の剥離ウェーハを再生処理する方法と、この方法で再生されたウェーハに関する。更に詳しくはSOI(Silicon On Insulator)ウェーハ等の結合ウェーハを製造する、いわゆるイオン注入剥離法において、2回以上副生される剥離ウェーハの再生処理方法及び再生されたウェーハに関するものである。
【0002】
【従来の技術】
従来、この種の剥離ウェーハの再生処理方法として、剥離ウェーハの少なくとも面取り部のイオン注入層を除去した後に、剥離した側のウェーハの主面を研磨する剥離ウェーハの再生処理方法が知られている(例えば、特許文献1参照)。この再生処理方法によれば、剥離ウェーハを、ベースウェーハである支持ウェーハ、通常のシリコン鏡面ウェーハ又はボンドウェーハである半導体ウェーハとして用いることができる。そして剥離ウェーハを支持ウェーハ(ベースウェーハ)又は半導体ウェーハ(ボンドウェーハ)として再利用する場合には、最初の半導体ウェーハの厚さを大きくしておけば、2回以上繰返して再利用することができる。
【0003】
【特許文献1】
特開2001−155978号公報(請求項1、段落番号0019)
【0004】
【発明が解決しようとする課題】
しかしながら、2回以上剥離ウェーハを再利用する場合に、剥離毎に剥離ウェーハを両面研磨することは、再生コストを押上げる問題がある。
本発明の目的は、2回以上剥離ウェーハを再利用する場合に、再生コストを低減し得る剥離ウェーハの再生処理方法及び再生されたウェーハを提供することにある。
【0005】
【課題を解決するための手段】
請求項1に係る発明は、図1及び図2に示すように、(A) ボンドウェーハとしての半導体ウェーハ13の第1主面にイオンを注入して半導体ウェーハ13内部にイオン注入領域13bを形成する工程と、(B) 半導体ウェーハ13の第1主面をベースウェーハとしての第1支持ウェーハ14の主面に重ね合せて第1積層体16を形成する工程と、(C) 第1積層体16を所定の温度で熱処理して半導体ウェーハ13をイオン注入領域13bで薄膜17から分離することにより厚肉の第1剥離ウェーハ12を得る工程と、(D) 分離面12aと反対側の第1剥離ウェーハ12の第2主面12cにイオンを注入して第1剥離ウェーハ12内部にイオン注入領域23bを形成する工程と、(E) 第1剥離ウェーハ12の第2主面12cを第1支持ウェーハ14とは別のベースウェーハとしての第2支持ウェーハ24の主面に重ね合せて第2積層体26を形成する工程と、(F) 第2積層体26を所定の温度で熱処理して第1剥離ウェーハ12をイオン注入領域23bで薄膜27から分離することにより厚肉の第2剥離ウェーハ22を得る工程と、(G) この第2剥離ウェーハ22の両面を研磨して再生ウェーハ32を得る工程とをこの順に含み、工程(C)で得られた第1剥離ウェーハ12の分離面12aがその外周縁にリング状段差12bを有し、工程(F)で得られた第2剥離ウェーハ22の分離面22aがその外周縁にリング状段差22bを有し、工程(G)の第2剥離ウェーハ22の両面研磨により、第1及び第2主面のリング状段差12b及び22bを同時に除去することを特徴とする。
この請求項1に記載された剥離ウエーハの再生処理方法では、半導体ウェーハ13を表裏1回ずつ、計2回剥離して第1剥離ウェーハ12,第2剥離ウェーハ22にした後で、ウェーハ22の両分離面12a及び22aに形成されたリング状段差12b及び22bを1回で除去することができ、再生コストを低減することができる。
【0006】
請求項2に係る発明は、請求項1に係る発明であって、図2に示すように、工程(G)で両面研磨された再生ウェーハ32を工程(B)の第1支持ウェーハ14又は工程(A)の半導体ウェーハ13に用いることを特徴とする。
この請求項2に記載された剥離ウエーハの再生処理方法では、両面研磨のキャリアプレートを調整すれば、再生ウェーハ32を更に2回以上再利用することができる。
【0007】
請求項3に係る発明は、請求項1に係る発明であって、(H) 分離面12aと反対側の第1剥離ウェーハ12の第2主面12cを研磨する工程を工程(C)と工程(D)の間に有することを特徴とする。
この請求項3に記載された剥離ウエーハの再生処理方法では、第1剥離ウェーハ12を別の支持ウェーハ24と重ね合わせる前に、第1剥離ウェーハ12の作製中に形成された第2主面12cのチャック痕等のダメージを研磨により除去しておくことにより、分離面12aにリング状段差12bを残したままでも、第1剥離ウェーハ12から高品質のSOIウェーハ21を得ることができる。
【0008】
請求項4に係る発明は、請求項3に係る発明であって、工程(H)の研磨が、研磨布51a,51bが展張された研磨定盤52a,52bと、研磨定盤52a,52bに対向して設けられ環状のテンプレート56が固着された研磨ヘッド53とを有するワックスレス研磨装置50を用いて、テンプレート56内に設けられた軟質のバックパッド57を第1剥離ウェーハ12の分離面12aに押し当て、第1剥離ウェーハ12の第2主面12cを研磨布51a,51bに摺接させることにより行われることを特徴とする。
この請求項4に記載された剥離ウエーハの再生処理方法では、ワックスレス研磨装置50により第1剥離ウェーハ12の一方のリング状段差のない主面12cを研磨することにより、他方の主面(分離面)12aにリング状段差12bがあっても、一方の主面12cを面内均一に研磨することができる。
【0009】
請求項5に係る発明は、請求項3又は4に係る発明であって、(I) 第1剥離ウェーハ12の少なくとも第2主面12cに形成された酸化膜を除去する工程を工程(H)の研磨前に有することを特徴とする。
この請求項5に記載された剥離ウエーハの再生処理方法では、工程(H)の研磨前に剥離ウェーハ12の第2主面12c上の酸化膜を除去しておくことにより、第2主面12cをパーティクルなどの不純物を残存させずに均一に研磨することができる。
【0010】
請求項6に係る発明は、請求項3又は4に係る発明であって、工程(H)の研磨が、(J) 仕上げ研磨布よりも粗い1次研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて1次研磨する工程と、(K) この1次研磨後に仕上げ研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて仕上げ研磨する工程とを有することを特徴とする。
請求項7に係る発明は、請求項3又は4に係る発明であって、工程(H)の研磨が、(L) 仕上げ研磨布の研磨作用面に、仕上げ研磨剤よりも粗い1次研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて1次研磨する工程と、(M) この1次研磨後に仕上げ研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて仕上げ研磨する工程とを有することを特徴とする。
これらの請求項6又は7に記載された剥離ウエーハの再生処理方法では、2段研磨を行うことにより、第2主面12cのチャック痕等のダメージを除去しかつ第2主面12cを高い平坦度にすることができる。
【0011】
請求項8に係る発明は、請求項1ないし6いずれか1項に記載された方法で再生処理された再生ウエーハ32である。
この請求項8に記載された再生ウェーハ32は、剥離ウェーハ22の両面に形成されたリング状段差12b及び22bを両面研磨により同時に除去しているため、両面研磨時に研磨力が一方の面に偏らず、両主面がそれぞれ均一で高い平坦度を有する。
【0012】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図1に示すように、SOIウェーハ11及び21を製造するときに剥離ウェーハ12及び22が副次的に生成される。SOIウェーハ11及び21を製造するには、ボンドウェーハとしての半導体ウェーハ13及びベースウェーハとしての支持ウェーハ14、24を用意する。この実施の形態ではこれらのウェーハ13、14及び24は、それぞれチョクラルスキー法で製造され、同一の直径と同一の厚さを有する。これらのウェーハ13,14及び24は両面研磨された後、RCA洗浄されたウェーハである。
【0013】
先ず半導体ウェーハ13を熱酸化することによりウェーハ13の第1主面に絶縁膜である酸化膜13a(SiO膜)を形成した後に、このウェーハ13の第1主面に水素ガスイオンである水素イオン(H+)を3.0×1016/cm以上又は水素分子イオン(H2+)を1.5×1016/cm以上のドーズ量でイオン注入する(図1(a))。ここで、図1(a)中の符号13bは水素ガスイオン又は水素分子イオンの注入により半導体ウェーハ13内部に形成されたイオン注入領域であり、このイオン注入領域13bは酸化膜13aに平行に、即ち半導体ウェーハ13表面に平行に形成される。また水素ガスイオン(H)の場合には、水素分子イオン(H2+)の場合の約2倍の注入量が必要である。なお、水素ガスイオン及び水素分子イオンの注入に代えて、或いは水素ガスイオン又は水素分子イオンの注入とともに、ヘリウムイオン(He+)を注入してもよい。この場合、ヘリウムイオンのドーズ量は0.5×1016/cm以上であることが好ましい。なお、図示しないが酸化膜13aは半導体ウェーハの全面(第1主面、第2主面及び両端縁)に形成してもよい。
【0014】
次に図1(b)に示される支持ウェーハ14の主面に半導体ウェーハ13の第1主面を酸化膜23aを介して室温で重ね合せて積層体16を形成する(図1(c))。この積層体16を窒素(N)雰囲気中で500〜800℃の範囲に昇温し、この温度範囲に5〜30分間保持して薄膜分離熱処理を行う。これにより半導体ウェーハ13がイオン注入領域13bのところで割れて上部の厚肉の第1剥離ウェーハ12と下部の薄膜17に分離する(図1(d))。
【0015】
次に上記半導体ウェーハ13がイオン注入領域13bで割れた積層体16の温度を下げ、酸化膜13aを介して薄膜17が積層された支持ウェーハ14(以下、単に支持ウェーハ14という)から第1剥離ウェーハ12を取除く。上記支持ウェーハ14を酸素(O)又は窒素(N)雰囲気中で900〜1200℃の範囲に昇温しこの温度範囲に30〜120分間保持する熱処理を行う(図1(e))。この熱処理は薄膜17の支持ウェーハ14への貼合せを強固にする熱処理である。更に支持ウェーハ14の分離面をアニール処理するか又は研磨(タッチポリッシング)して平滑化する(図1(g))。これにより支持ウェーハ14はSOIウェーハ11となる。
【0016】
一方、第1剥離ウェーハ12の分離面12aの外周縁には、0.3μm程度のリング状段差12bが形成される(図1(f))。このリング状段差12bが発生するメカニズムは未だ解明されていないが、剥離ウェーハ12の分離面12a周縁の面取り部の形状やイオン注入領域の深さが影響しているものと考えられる。剥離ウェーハ12の分離面12a周縁の面取り部の上及び第2主面12c上には、熱処理等で形成された酸化膜が残存するが(図1(f))、次に述べる剥離ウェーハ12の第2主面12cを研磨する前に、図2(a)に示すように、この第1剥離ウェーハ12をフッ酸に浸漬するなどにより上記酸化膜を除去しておくことが好ましい。
【0017】
この第1剥離ウェーハ12の第2主面12cは、図3及び図4に示すワックスレスの枚葉式ウェーハ研磨装置50により研磨される。図3及び図4に示すように、研磨装置50は、上面にそれぞれ研磨布51a及び51bが展張された2つの第1研磨定盤52a及び第2研磨定盤52bと、両研磨定盤52a、52bのいずれか上方に対向可能に配置される1つの研磨ヘッド53とを備える。研磨ヘッド53は、図3(b)の矢印に示すようにアーム54により研磨定盤52a及び52bに択一的に移動可能に設けられる。図4に示すように、研磨ヘッド53の下面には環状のテンプレート56が固着される。このテンプレート56の内側には、剥離ウェーハ12の直径より若干大径な孔部56aが形成され、この孔内にスエードパッド、シリコーンゴム、不織布等の軟質のバックパッド57が収納される。研磨定盤52a及び52bのそれぞれ上方には、研磨布51aに向けて研磨剤を供給するためのノズル55a及び研磨布51bに向けて研磨剤を供給するためのノズル55bが配設される。
【0018】
次にこの研磨装置50を用いて剥離ウェーハ12の第2主面12cの研磨方法について説明する。
図2(a)に示す第1剥離ウェーハ12を、図4に示すように、その分離面12aがバックパッド57に対面するように押し当てて、テンプレート56内に配置する。バックパッド57の発泡層(ナップ部)と剥離ウェーハ12の分離面12aとの間に純水を供給し、その純水の表面張力によって剥離ウェーハ12がバックパッド57に密着する。
【0019】
剥離ウェーハ12の第2主面12cを第1研磨定盤52aの研磨布51aで研磨する2つの方法について述べる。
[1] 第1の研磨方法
図4(a)に示すように、第1研磨定盤52aの上面に仕上げ研磨布よりも粗い1次研磨布51aを展張し、この研磨布51aの上方に設けられたノズル55aからは仕上げ研磨剤を供給するように準備する。一方、図4(b)に示すように、第2研磨定盤52bの上面に仕上げ研磨布51bを展張し、この研磨布51bの上方に設けられたノズル55bからは仕上げ研磨剤を供給するように準備する。図3(a)に示すように、先ずアーム54により第1剥離ウェーハ12を保持した研磨ヘッド53を第1研磨定盤52aの上方に移動し、1次研磨布51aの研磨作用面に、ノズル55aから仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて1次研磨する。この押し付けにより、剥離ウェーハ12のリング状段差12bは軟質のバックパッド57に埋没し、研磨面である剥離ウェーハ12の第2主面12cは面内均一に1次研磨布51aに接触する。次いで図3(b)に示すように、この1次研磨後にアーム54により研磨ヘッド53を第1剥離ウェーハ12を保持したまま第2研磨定盤52baの上方に移動し、仕上げ研磨布51bの研磨作用面に、ノズル55bから仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて仕上げ研磨する。この仕上げ研磨時も1次研磨時と同様に、第2主面12cは面内均一に仕上げ研磨布51bに接触する。
[2] 第2の研磨方法
第1研磨定盤52aの上面に仕上げ研磨布を展張し、ノズル55aからは仕上げ研磨剤よりも粗い1次研磨剤を供給するように準備する。一方、第2研磨定盤52bの研磨布は上記第1の研磨方法と同じ仕上げ研磨布51bを用い、ノズル55bからも上記第1の研磨方法と同じ仕上げ研磨剤を供給するように準備する。以下、第1の研磨方法と同様に、剥離ウェーハ12の第2主面12cを第1研磨定盤52aの仕上げ研磨布に押し付けて1次研磨剤を供給しながら1次研磨し、次いでこの第2主面12cを第2研磨定盤52bの仕上げ研磨布に押し付けて仕上げ研磨剤を供給しながら仕上げ研磨する。
【0020】
ここで、上記1次研磨布としては、硬質の発泡ウレタンフォームパッド、不織布にウレタン樹脂を含浸・硬化させた軟質の不織布パッドなどが採用され、仕上げ研磨布としては、不織布からなる基布の上にウレタン樹脂を発泡させたスエードタイプのパッドなどが採用される。また1次研磨剤としては、アルカリ溶液中に平均粒径0.02〜0.1μm程度の焼成シリカやコロイダルシリカ(シリカゾル)からなる遊離砥粒と、加工促進剤であるアミンなどとを含むスラリーが採用される。また仕上げ研磨剤としては、アルカリ溶液中に平均粒径0.02〜0.1μm程度の遊離砥粒のほか、ヘイズ抑制剤である有機高分子などを含むスラリーが採用される。
第1剥離ウェーハ12の第2主面12cはチャック等でダメージを受けるけれども、上記第1又は第2の研磨方法に基づき、第1剥離ウェーハ12の第2主面12cを2段研磨することにより、第2主面12cのチャック痕等のダメージを除去しかつ第2主面12cを高い平坦度にすることができる。
【0021】
次に図1(a)を用いて説明した方法と同様に、仕上げ研磨した第1剥離ウェーハ12を熱酸化することによりウェーハ12の第2主面12cに酸化膜23aを形成した後に、この第2主面12cに水素イオン注入する(図1(h))。これにより、剥離ウェーハ12表面に平行にイオン注入領域23aが形成される。続いて図1(i)に示される別の支持ウェーハ24の主面に剥離ウェーハ12の第2主面12cを酸化膜23aを介して室温で重ね合せて積層体26を形成する(図1(j))。この積層体26を前述した方法と同様にして薄膜分離熱処理を行う。これにより第1剥離ウェーハ12がイオン注入領域23bのところで割れて上部の厚肉の第2剥離ウェーハ22と下部の薄膜27に分離する(図1(k))。更に積層体26の温度を下げ、酸化膜23aと薄膜27が積層された支持ウェーハ24から第2剥離ウェーハ22を取除く。ウェーハ22が取り除かれた支持ウェーハ24を前述した方法と同様に熱処理して薄膜27の支持ウェーハ24への貼合せを強固にした後(図1(l))、支持ウェーハ24の分離面を研磨して平滑化する(図1(n))。これにより支持ウェーハ24はSOIウェーハ21となる。
【0022】
一方、第2剥離ウェーハ22は、その分離面12aの外周縁に先に形成されたリング状段差12bに加えて、上記熱処理により新たな分離面12aの外周縁に0.3μm程度のリング状段差22bが形成される(図1(m))。剥離ウェーハ22の分離面22a周縁の面取り部の上及び分離面12a上には、熱処理等で形成された酸化膜が残存する。これらの酸化膜は第2剥離ウェーハ22をフッ酸に浸漬するなどにより、図2(c)に示すように、除去しておくことが好ましい。
【0023】
図2(c)に示す第2剥離ウェーハ22は、図示しない両面研磨装置により、その両主面が同時に研磨される。具体的には、剥離ウェーハ22は複数枚を同時に研磨可能な両面研磨装置により、図2(d)の符号22cに示される部分が1次研磨された後、枚葉式の片面研磨装置により仕上げ研磨が施される。1次研磨における1次研磨布及び1次研磨剤、並びに仕上げ研磨における仕上げ研磨布及び仕上げ研磨剤は、それぞれ前述したものが用いられる。これらの両面研磨においては、第2剥離ウェーハ22の両主面に形成されたリング状段差12b及び22bが同時に除去される。また研磨時には両主面のリング状段差12b及び22bに均等に研磨力が加わり、段差の除去されかつ仕上げ研磨された再生ウェーハ32の両主面は、高い平坦度を有するようになる(図2(e))。この再生ウェーハ32は半導体ウェーハ13に用いることができる。これによりウェーハの再利用回数が増大し、SOIウェーハの製造コストを低減することができる。
【0024】
【発明の効果】
以上述べたように、本発明によれば、2回以上剥離ウェーハを再利用する場合に、1回目のSOIウェーハの製造時に得られた第1剥離ウェーハの分離面と反対面を、2回目のSOIウェーハの製造時に、別の支持ウェーハに重ね合わせ、このときに分離して得られた第2剥離ウェーハを両面研磨することにより、第2剥離ウェーハの両分離面に形成されたリング状段差を同時に除去でき、再生コストを低減することができる。
また両面研磨のキャリアプレートを調整すれば、再生したウェーハを更に2回以上再利用することができる。
また第1剥離ウェーハを別の支持ウェーハと重ね合わせる前に、第1剥離ウェーハの作製中に形成された第2主面のダメージを研磨により低減しておくことにより、この分離面にリング状段差を残したままでも、この剥離ウェーハから高品質のSOIウェーハを得ることができる。
【0025】
またワックスレス研磨装置により第1剥離ウェーハの一方のリング状段差のない第2主面を研磨することにより、他方の主面(分離面)にリング状段差があっても、第2主面を面内均一に研磨することができる。
またこのワックスレスの研磨前に第1剥離ウェーハの第2主面上の酸化膜を除去しておくことにより、第2主面をパーティクルなどの不純物を残存させずに均一に研磨することができる。
またワックスレス研磨を1次研磨と仕上げ研磨の2段で行うことにより、第2主面のチャック痕等のダメージを除去しかつ第2主面を高い平坦度にすることができる。
更に本発明で再生されたウェーハは、第2剥離ウェーハの両面に形成されたリング状段差を両面研磨により同時に除去しているため、両面研磨時に研磨力が一方の面に偏らず、両主面がそれぞれ均一で高い平坦度を有する。
【図面の簡単な説明】
【図1】本発明実施形態の剥離ウェーハを含むSOIウェーハの製造方法を工程順に示す図。
【図2】その第1剥離ウェーハの第2主面を研磨する再生する工程順を示す図。
【図3】(a)第1剥離ウェーハの第2主面を第1研磨定盤で研磨している状況を示すワックスレスの枚葉式研磨装置の要部平面図。
(b)第1剥離ウェーハの第2主面を第2研磨定盤で研磨している状況を示すワックスレスの枚葉式研磨装置の要部平面図。
【図4】(a)図3のA−A線断面図。
(b)図3のB−B線断面図。
【符号の説明】
12,22 剥離ウェーハ
12a,22a 分離面
12b,22b リング状段差
12c 第2主面
13 半導体ウェーハ
13b,23b イオン注入領域
14,24 支持ウェーハ
16,26 積層体
17,27 薄膜
32 再生ウェーハ
50 研磨装置
51a,51b 研磨布
52a,52b 研磨定盤
53 研磨ヘッド
56 テンプレート
57 バックパッド

Claims (8)

  1. (A) ボンドウェーハとしての半導体ウェーハ(13)の第1主面にイオンを注入して前記半導体ウェーハ(13)内部にイオン注入領域(13b)を形成する工程と、
    (B) 前記半導体ウェーハ(13)の第1主面をベースウェーハとしての第1支持ウェーハ(14)の主面に重ね合せて第1積層体(16)を形成する工程と、
    (C) 前記第1積層体(16)を所定の温度で熱処理して前記半導体ウェーハ(13)を前記イオン注入領域(13b)で薄膜(17)から分離することにより厚肉の第1剥離ウェーハ(12)を得る工程と、
    (D) 分離面(12a)と反対側の第1剥離ウェーハ(12)の第2主面(12c)にイオンを注入して前記第1剥離ウェーハ(12)内部にイオン注入領域(23b)を形成する工程と、
    (E) 前記第1剥離ウェーハ(12)の第2主面(12c)を前記第1支持ウェーハ(14)とは別のベースウェーハとしての第2支持ウェーハ(24)の主面に重ね合せて第2積層体(26)を形成する工程と、
    (F) 前記第2積層体(26)を所定の温度で熱処理して前記第1剥離ウェーハ(12)を前記イオン注入領域(23b)で薄膜(27)から分離することにより厚肉の第2剥離ウェーハ(22)を得る工程と、
    (G) 前記第2剥離ウェーハ(22)の両面を研磨して再生ウェーハ(32)を得る工程と
    をこの順に含み、
    前記工程(C)で得られた第1剥離ウェーハ(12)の分離面(12a)がその外周縁にリング状段差(12b)を有し、前記工程(F)で得られた剥離ウェーハの分離面(22a)がその外周縁にリング状段差(22b)を有し、前記工程(G)の前記第2剥離ウェーハ(22)の両面研磨により、前記両分離面(12a,22a)のリング状段差(12b,22b)を同時に除去することを特徴とする剥離ウエーハの再生処理方法。
  2. 工程(G)で両面研磨された再生ウェーハ(32)を工程(A)の半導体ウェーハ(13)に用いる請求項1記載の剥離ウェーハの再生処理方法。
  3. (H) 分離面(12a)と反対側の第1剥離ウェーハ(12)の第2主面(12c)を研磨する工程を工程(C)と工程(D)の間に有する請求項1記載の剥離ウェーハの再生処理方法。
  4. 工程(H)の研磨が、研磨布(51a,51b)が展張された研磨定盤(52a,52b)と、前記研磨定盤(52a,52b)に対向して設けられ環状のテンプレート(56)が固着された研磨ヘッド(53)とを有するワックスレス研磨装置(50)を用いて、前記テンプレート(56)内に設けられた軟質のバックパッド(57)を第1剥離ウェーハ(12)の分離面(12a)に押し当て、前記第1剥離ウェーハ(12)の第2主面(12c)を前記研磨布(51a,51b)に摺接させることにより行われる請求項3記載の剥離ウェーハの再生処理方法。
  5. (I) 第1剥離ウェーハ(12)の少なくとも第2主面(12c)に形成された酸化膜を除去する工程を工程(H)の研磨前に有する請求項3又は4記載の剥離ウェーハの再生処理方法。
  6. 工程(H)の研磨が、
    (J) 仕上げ研磨布よりも粗い1次研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ(12)の第2主面(12c)を押し付けて1次研磨する工程と、
    (K) この1次研磨後に仕上げ研磨布の研磨作用面に、前記仕上げ研磨剤を供給しながら前記第1剥離ウェーハ(12)の第2主面(12c)を押し付けて仕上げ研磨する工程とを有する請求項3又は4記載の剥離ウェーハの再生処理方法。
  7. 工程(H)の研磨が、
    (L) 仕上げ研磨布の研磨作用面に、仕上げ研磨剤よりも粗い1次研磨剤を供給しながら第1剥離ウェーハ(12)の第2主面(12c)を押し付けて1次研磨する工程と、
    (M) この1次研磨後に仕上げ研磨布の研磨作用面に、前記仕上げ研磨剤を供給しながら前記第1剥離ウェーハ(12)の第2主面(12c)を押し付けて仕上げ研磨する工程とを有する請求項3又は4記載の剥離ウェーハの再生処理方法。
  8. 請求項1ないし7いずれか1項に記載された方法で再生されたウエーハ。
JP2003209167A 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法及び再生されたウェーハ Expired - Lifetime JP4492054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209167A JP4492054B2 (ja) 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法及び再生されたウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209167A JP4492054B2 (ja) 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法及び再生されたウェーハ

Publications (2)

Publication Number Publication Date
JP2005072071A true JP2005072071A (ja) 2005-03-17
JP4492054B2 JP4492054B2 (ja) 2010-06-30

Family

ID=34402191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209167A Expired - Lifetime JP4492054B2 (ja) 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法及び再生されたウェーハ

Country Status (1)

Country Link
JP (1) JP4492054B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239251A (ja) * 2007-11-28 2009-10-15 Commissariat A L'energie Atomique 歪み緩和方法
JP2010130009A (ja) * 2008-11-26 2010-06-10 Siltronic Ag 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法
US7749908B2 (en) 2004-11-26 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Edge removal of silicon-on-insulator transfer wafer
JP2010186987A (ja) * 2009-02-12 2010-08-26 Soitec Silicon On Insulator Technologies 基板の表面を再生する方法
JP2013089720A (ja) * 2011-10-17 2013-05-13 Shin Etsu Handotai Co Ltd 剥離ウェーハの再生加工方法
JP2019511112A (ja) * 2016-03-02 2019-04-18 ソワテク ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ(Semiconductor−on−insulator)構造体の組立方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0699348A (ja) * 1992-09-18 1994-04-12 Mitsubishi Materials Corp ウェーハ研磨装置
JPH10286750A (ja) * 1997-04-14 1998-10-27 Disco Abrasive Syst Ltd ウェーハの研磨方法
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11239964A (ja) * 1998-02-25 1999-09-07 Mitsubishi Materials Silicon Corp バックパッドおよびその製造方法ならびにこれを使用したワックスレスマウント式研磨装置
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307487A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd ウェーハの研磨方法
JP2001144060A (ja) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd 金属積層膜を有する基板の研磨方法
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
JP2001345292A (ja) * 2000-06-02 2001-12-14 Ebara Corp ポリッシング方法および装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0699348A (ja) * 1992-09-18 1994-04-12 Mitsubishi Materials Corp ウェーハ研磨装置
JPH10286750A (ja) * 1997-04-14 1998-10-27 Disco Abrasive Syst Ltd ウェーハの研磨方法
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11239964A (ja) * 1998-02-25 1999-09-07 Mitsubishi Materials Silicon Corp バックパッドおよびその製造方法ならびにこれを使用したワックスレスマウント式研磨装置
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307487A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd ウェーハの研磨方法
JP2001144060A (ja) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd 金属積層膜を有する基板の研磨方法
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
JP2001345292A (ja) * 2000-06-02 2001-12-14 Ebara Corp ポリッシング方法および装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749908B2 (en) 2004-11-26 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Edge removal of silicon-on-insulator transfer wafer
US7951718B2 (en) 2004-11-26 2011-05-31 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP2009239251A (ja) * 2007-11-28 2009-10-15 Commissariat A L'energie Atomique 歪み緩和方法
JP2010130009A (ja) * 2008-11-26 2010-06-10 Siltronic Ag 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法
US8338302B2 (en) 2008-11-26 2012-12-25 Siltronic Ag Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
JP2010186987A (ja) * 2009-02-12 2010-08-26 Soitec Silicon On Insulator Technologies 基板の表面を再生する方法
US8435897B2 (en) 2009-02-12 2013-05-07 S.O.I.Tec Silicon On Insulator Technologies Method for reclaiming a surface of a substrate
JP2013089720A (ja) * 2011-10-17 2013-05-13 Shin Etsu Handotai Co Ltd 剥離ウェーハの再生加工方法
CN103875061A (zh) * 2011-10-17 2014-06-18 信越半导体株式会社 剥离晶片的再生加工方法
US9496130B2 (en) 2011-10-17 2016-11-15 Shin-Etsu Handotai Co., Ltd. Reclaiming processing method for delaminated wafer
KR101905811B1 (ko) 2011-10-17 2018-10-08 신에쯔 한도타이 가부시키가이샤 박리웨이퍼의 재생가공방법
JP2019511112A (ja) * 2016-03-02 2019-04-18 ソワテク ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ(Semiconductor−on−insulator)構造体の組立方法

Also Published As

Publication number Publication date
JP4492054B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7829436B2 (en) Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
KR100733113B1 (ko) 박리 웨이퍼의 재생처리방법
JPH0376118A (ja) 半導体素子形成用基板の製造方法
KR101482792B1 (ko) Soi 웨이퍼의 제조 방법
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP5799740B2 (ja) 剥離ウェーハの再生加工方法
WO2008007508A1 (fr) Procédé de réutilisation de tranche retirée
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
WO2005024925A1 (ja) Soiウェーハの作製方法
JP4415588B2 (ja) 剥離ウェーハの再生処理方法
JP4492054B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JPH11288858A (ja) Soi基板の再生方法及び再生基板
JP4474863B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2001015459A (ja) 両面研磨ウェーハの製造方法
JPH0897111A (ja) Soi基板の製造方法
JP4581349B2 (ja) 貼合せsoiウェーハの製造方法
JP6607207B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2004072025A (ja) ウエーハの研磨方法及び装置
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP2004022838A (ja) 貼り合わせsoi基板およびその製造方法
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
JP4110801B2 (ja) 半導体ウェーハの研磨方法
JP2004087522A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4492054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term