JP2019511112A - ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法 - Google Patents
ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法 Download PDFInfo
- Publication number
- JP2019511112A JP2019511112A JP2018545988A JP2018545988A JP2019511112A JP 2019511112 A JP2019511112 A JP 2019511112A JP 2018545988 A JP2018545988 A JP 2018545988A JP 2018545988 A JP2018545988 A JP 2018545988A JP 2019511112 A JP2019511112 A JP 2019511112A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- donor substrate
- transferred
- single crystal
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 142
- 238000002513 implantation Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000012212 insulator Substances 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000007943 implant Substances 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 11
- 239000001307 helium Substances 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 13
- 238000012546 transfer Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000011835 investigation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本発明は、レシーバー基板（１０）へ転写される単結晶半導体層（３２）を画定する脆化領域（３１）を形成するために、ドナー基板（３０）に少なくとも２種の原子種を注入する適切なエネルギーを決定する方法であって、
（ｉ）前記ドナー基板（３０）および前記レシーバー基板（１０）のいずれか一方に誘電体層を形成し、
（ｉｉ）所定のエネルギーを有する前記ドナー基板（３０）に、前記原子種を共注入して、前記脆化領域（３１）を形成し、
（ｉｉｉ）前記誘電体層が前記結合境界面に存在するように、前記レシーバー基板（１０）上に前記ドナー基板（３０）を結合させ、
（ｉｖ）前記脆化領域（３１）に沿って前記ドナー基板（３０）を切り離して前記単結晶半導体層（３２）を転写し、前記ドナー基板の残部（３４）を回収し、
（ｖ）前記ドナー基板（１０）の前記残部（３４）の周縁部クラウン、または工程（ｉｖ）において前記単結晶半導体層（３２）が転写された前記レシーバー基板（１０）の外縁部クラウンを観察する工程、
（ｖｉ）前記クラウンが前記レシーバー基板へ転写された領域を示す場合、工程（ｉｉ）での注入エネルギーが高すぎると決定し、
（ｖｉｉ）前記クラウンが前記レシーバー基板へ転写された領域を示さない場合、工程（ｉｉ）での注入エネルギーが適切であると決定する、
ことを含む、方法に関する。
（ｉ）前記ドナー基板（３０）および前記レシーバー基板（１０）のいずれか一方に誘電体層を形成し、
（ｉｉ）所定のエネルギーを有する前記ドナー基板（３０）に、前記原子種を共注入して、前記脆化領域（３１）を形成し、
（ｉｉｉ）前記誘電体層が前記結合境界面に存在するように、前記レシーバー基板（１０）上に前記ドナー基板（３０）を結合させ、
（ｉｖ）前記脆化領域（３１）に沿って前記ドナー基板（３０）を切り離して前記単結晶半導体層（３２）を転写し、前記ドナー基板の残部（３４）を回収し、
（ｖ）前記ドナー基板（１０）の前記残部（３４）の周縁部クラウン、または工程（ｉｖ）において前記単結晶半導体層（３２）が転写された前記レシーバー基板（１０）の外縁部クラウンを観察する工程、
（ｖｉ）前記クラウンが前記レシーバー基板へ転写された領域を示す場合、工程（ｉｉ）での注入エネルギーが高すぎると決定し、
（ｖｉｉ）前記クラウンが前記レシーバー基板へ転写された領域を示さない場合、工程（ｉｉ）での注入エネルギーが適切であると決定する、
ことを含む、方法に関する。
Description
本発明は、層転写（ｌａｙｅｒ ｔｒａｎｓｆｅｒ）による構造体の組み立て方法に関する。この方法は、より具体的には、ＳｍａｒｔＣｕｔ（登録商標）型の技法を用いて、「セミコンダクタ・オン・インシュレータ」（ＳｅＯＩ）型の構造体を製造するために、特に実施される。
ＳｍａｒｔＣｕｔ（登録商標）法は、薄い半導体層を、ドナー基板からレシーバー基板へ転写することを可能にし、以下の工程が用いられる。
ａ）ドナー基板に原子種を注入して脆化領域を形成し、前記脆化領域の深さは、転写することが所望される前記薄層の厚さに相当し、
ｂ）前記基板と結合部を、分子結合を介して接触させ、ウエハーはエッジロールオフ（ＥＲＯ）を有し、従って図１に見られるように、その周縁部では接触していないため、前記結合部は、前記基板の周縁部を除き表面全体にわたって生じ、
ｃ）前記ドナー基板の脆化領域に沿って切り離して、前記薄層を前記レシーバー基板へ転写させる。
ａ）ドナー基板に原子種を注入して脆化領域を形成し、前記脆化領域の深さは、転写することが所望される前記薄層の厚さに相当し、
ｂ）前記基板と結合部を、分子結合を介して接触させ、ウエハーはエッジロールオフ（ＥＲＯ）を有し、従って図１に見られるように、その周縁部では接触していないため、前記結合部は、前記基板の周縁部を除き表面全体にわたって生じ、
ｃ）前記ドナー基板の脆化領域に沿って切り離して、前記薄層を前記レシーバー基板へ転写させる。
基板は、一般的に円形状のウエハーであり、例えば、３００ｍｍのウエハーが一般に用いられる。
そのような薄層の転写が生じない周縁部領域は、クラウンとして知られている。ＳｅＯＩウエハーにおける、四つの周縁部領域の上面図を示す図２を参照すると、前記クラウンＣＰは、外側はレシーバー基板の端部１００により区切られ、内側は転写された層の端部２００により区切られる。図２のウエハーは、均一なクラウンＣＰを有し、言い換えるとＳｅＯＩの端部は均一である。
しかしながら、いくつかの場合において、ギザギザの端部が、最終製品、すなわち、分離後に得られるＳｅＯＩに見られる。分離後、クラウンはまた、小さな分離された転写された領域を含むことがある。
クラウンの幅は、したがって、数百マイクロメートルを超える、レシーバー基板の端部へ向けて転写された領域の、局所的で制御不能な伸長によって、ギザギザになる。転写された領域の伸長は、最も明るい領域が転写された層に相当し、最も暗い領域がクラウンである、図３の写真に見られる。
ギザギザのクラウンが観察される一つの場合は、例えば、プラズマ活性化などによる分子結合の前に、基板の少なくとも一部の表面が活性化される場合である。この活性化により、結合エネルギーの顕著な強化が可能になる。結合エネルギーの強化はまた、例えば、ＳＣ１が５０℃未満の温度で行われる一連のＯ３／ＳＣ１／ＳＣ２型の結合の前における、適した洗浄によっても得られる。
出願人による国際出願公開第ＷＯ２００９／０３４１１３号パンフレットは、ドナー基板およびレシーバー基板の間の結合エネルギーの上昇が、これらの基板の周縁部領域において、前記基板の中心領域における結合エネルギーの増加よりも低くなるように、基板表面の活性を制御することにより、この不利益を克服することを提案している。
しかしながら、例え上記の制御を適用した場合であっても、ギザギザな端部現象が依然として観察される場合がある。これらは、転写された半導体層が、厚い場合、すなわち、典型的には、３７０ｎｍ以上の場合、および脆化領域が、二つの異なる原子種、一般的には水素およびヘリウムの共注入により形成される場合の、特別な場合である。
さらに、この所望ではないクラウンへの転写は、転写された半導体層が、レシーバー基板との境界面を介して化学攻撃を受けやすい脆化領域を作り（「アンダー・エッチング」として知られる現象）、剥離する。
この種類の欠点を克服するための一つの解決策は、機械的または化学的作用により、クラウンへ転写された領域を取り除くことである。
しかしながら、そのような補正操作の実施は、工業規模で実行するには複雑であり、ＳｅＯＩ構造体の製造コストに影響を及ぼし得る。
したがって、本発明の目的の一つは、局所的な伸展を生じさせずに、転写された層の均質な端部を保証するように、層転写により構造体を組み立てる方法を改善することである。
この目的のために、本発明は、レシーバー基板上に転写される単結晶半導体層を画定する脆化領域を形成するために、ドナー基板への少なくとも二つの原子種の適切な注入エネルギーを決定する方法に関し、該方法は、以下の工程を含む。
（ｉ）前記ドナー基板および前記レシーバー基板の少なくとも一方に誘電体層を形成し、
（ｉｉ）所定のエネルギーを有する前記ドナー基板に、前記原子種を共注入して、前記脆化領域を形成し、
（ｉｉｉ）前記誘電体層が前記結合境界面に存在するように、前記レシーバー基板上に前記ドナー基板を結合させ、
（ｉｖ）前記脆化領域に沿って前記ドナー基板を切り離して前記単結晶半導体層を転写し、前記ドナー基板の残部を回収し、
（ｖ）前記ドナー基板の残部の周縁部クラウン、または前記工程（ｉｖ）において前記単結晶半導体層が転写された前記レシーバー基板の外縁部クラウンを観察し、
（ｖｉ）前記クラウンが前記レシーバー基板へ転写された領域を示す場合、前記工程（ｉｉ）における注入エネルギーが高すぎると決定し、
（ｖｉｉ）前記クラウンが前記レシーバー基板へ転写された領域を示さない場合、前記工程（ｉｉ）における注入エネルギーが適切であると決定する。
（ｉ）前記ドナー基板および前記レシーバー基板の少なくとも一方に誘電体層を形成し、
（ｉｉ）所定のエネルギーを有する前記ドナー基板に、前記原子種を共注入して、前記脆化領域を形成し、
（ｉｉｉ）前記誘電体層が前記結合境界面に存在するように、前記レシーバー基板上に前記ドナー基板を結合させ、
（ｉｖ）前記脆化領域に沿って前記ドナー基板を切り離して前記単結晶半導体層を転写し、前記ドナー基板の残部を回収し、
（ｖ）前記ドナー基板の残部の周縁部クラウン、または前記工程（ｉｖ）において前記単結晶半導体層が転写された前記レシーバー基板の外縁部クラウンを観察し、
（ｖｉ）前記クラウンが前記レシーバー基板へ転写された領域を示す場合、前記工程（ｉｉ）における注入エネルギーが高すぎると決定し、
（ｖｉｉ）前記クラウンが前記レシーバー基板へ転写された領域を示さない場合、前記工程（ｉｉ）における注入エネルギーが適切であると決定する。
有利には、工程（ｉｉ）を、異なる代表的な注入エネルギーを有する複数のドナー基板へ実施し、その上に単結晶半導体層が転写される、ドナー基板の残部またはレシーバー基板の残部の調査の際に、適切な範囲の注入エネルギーを、前記それぞれの注入エネルギーについて決定する。
したがって、注入エネルギーの前記適切な範囲内の最大注入エネルギーを決定して、そこから、レシーバー基板上に転写される単結晶半導体層の最大厚さを推測することができる。
本発明の更なる目的は、ドナー基板からレシーバー基板への単結晶半導体層の転写により、セミコンダクタ・オン・インシュレータ型の構造体を製造する方法に関し、該方法は以下の工程を含む。
（ａ）上記の方法により適切な注入エネルギーを決定し、
（ｂ）レシーバー基板およびドナー基板の少なくとも一方の上に、誘電体層を形成し、
（ｃ）工程（ａ）で決定された前記注入エネルギーを用いて、水素およびヘリウムなどの原子種を共注入して、転写される単結晶半導体層を画定するようにドナー基板中に脆化領域を形成し、
（ｄ）レシーバー基板上に、前記ドナー基板を分子結合する工程であって、前記誘電体層は前記結合境界面に存在し、
（ｅ）前記脆化領域に沿って、前記ドナー基板を切り離して、前記レシーバー基板上に、前記単結晶半導体層を転写する。
（ａ）上記の方法により適切な注入エネルギーを決定し、
（ｂ）レシーバー基板およびドナー基板の少なくとも一方の上に、誘電体層を形成し、
（ｃ）工程（ａ）で決定された前記注入エネルギーを用いて、水素およびヘリウムなどの原子種を共注入して、転写される単結晶半導体層を画定するようにドナー基板中に脆化領域を形成し、
（ｄ）レシーバー基板上に、前記ドナー基板を分子結合する工程であって、前記誘電体層は前記結合境界面に存在し、
（ｅ）前記脆化領域に沿って、前記ドナー基板を切り離して、前記レシーバー基板上に、前記単結晶半導体層を転写する。
本発明の一実施形態によると、工程（ａ）で決定される適切な注入エネルギーは、セミコンダクタ・オン・インシュレータ構造体の単結晶半導体層についての所望の厚さよりも薄い、工程（ｅ）で転写される層の厚さに相当し、該方法は、更に、工程（ｅ）の後に、所望の厚さに達するまで、レシーバー基板上に転写される層へのエピタキシー工程（ｆ）を含む。
本発明の他の特性および利点を、さらに、以下の添付の図面を参照しながら、以下に記載の説明により明らかにする。
図４は、レシーバー基板１０上にドナー基板３０を結合した後に得られる構造体を示す。
ＳｍａｒｔＣｕｔ（登録商標）処理を実施する場合、ドナー基板３０（および／またはレシーバー基板）は、特に酸化層において、例えば、誘電体層２０でコーティングされていてもよい。当業者に公知であるように、酸化物は、ドナー基板の熱酸化により堆積または形成することができる。
ドナー基板３０を、次に、少なくとも二つの原子種、例えば、水素およびヘリウムの共注入へ供するが、その注入量およびエネルギーは、転写されるのに望ましい、ドナー基板の層厚に相当する深度で注入ピークが得られるように適合させる。その中に原子種が注入される領域３１は脆化領域と呼ばれる。この共注入により、ヘリウム原子は、水素原子の閉じ込めに寄与し、その後の脆化領域に沿った分離により、品質の改善が可能となる。これらの二つの原子種の注入は、タイミングを合わせて交互に行われる。また、二つの原子種の注入エネルギー（各種の質量に依存する）は、必ずしも一致していなくてもよい。この二つの原子種についての注入量およびエネルギーパラメータを、形成される脆化領域の深度の関数として画定することは、当業者が実施できる範囲のものである。
ドナー基板３０および／またはレシーバー基板１０の表面のプラズマによる任意の活性化の後に、これらの基板は、接触した状態で、かつ分子結合した状態で配置される。プラズマ活性化の効果は、これらの二つの基板の間の結合エネルギーを増加させることである。この結合エネルギーの増加はまた、５０℃未満の温度でＳＣ１が行われる、Ｏ３／ＲＣＡクリーンタイプの結合の前の、洗浄によっても得られる。この洗浄は、当業者によく知られており、したがって、詳細に記載しない。これは、単に、ＲＣＡが一連のいわゆるＳＣ１およびＳＣ２浴を含むことを想起しているに過ぎない。ＳＣ１は、Ｈ２Ｏ、Ｈ２Ｏ２およびＮＨ４ＯＨの混合物である。ＳＣ２は、Ｈ２Ｏ、Ｈ２Ｏ２、およびＨＣｌの混合物である。Ｈ２Ｏによる濯ぎは、これらのＳＣ１およびＳＣ２の間に行われる。Ｏ３洗浄は、オゾンガスが溶解されている第一のＨ２Ｏ浴に相当する。
図４に見られるように、この二つの基板のウエハーは、表面に垂直な端部を有していないが、矢印Ｃで示されるエッジロールオフを有する。したがって、基板１０および３０は、それらの端部には結合されていないが、エッジロールオフには結合されている。
ドナー基板３０を次に、脆化領域３１に沿って分離する。この目的のために、分離を、機械力を用いるか、または温度上昇により開始することができ、分離波の形態で、表面全体にわたって分離が伝わる。そのようにして得たＳｅＯＩ構造体は、図５に示される。ウエハーのエッジロールオフの割合によって、ドナー基板３０の転写された部分は、通常、レシーバー基板１０の表面全体にわたって伸長しないが、周縁部クラウンＣＰの限りにおいては伸長する。
３００ｍｍのウエハーについて、周縁部クラウンＣＰは、典型的に、ウエハーの縁部に対して１ｍｍの幅を有する。
上記に記載した端部がギザギザになる現象は、周縁部クラウンＣＰの内側の転写された領域（すなわち、酸化層２０および薄層３２）の存在によるものと解釈される。
上記の端部がギザギザになる現象は、水素およびヘリウムの注入エネルギーが高すぎることによるものと考えられる。
また、そのようなエネルギーは、十分に厚い半導体層を転写するために、十分に深い脆化領域を形成するために必要であろう。
本発明者らは、酸化層が厚い場合（０．７〜３μｍのオーダー）、注入および結合処理により転写されたシリコン表面は、非常に粗いことを観察した。これは、注入の欠陥を取り除くために、転写された薄層の表面が平滑になるよう、大量の材料を除去しなければならないことを意味するため、研磨後に所望の厚さを得るためには、十分な厚さの層を転写する必要があり、したがって可能な限り深く注入を実行する必要がある。
さらに、本発明者らは、転写される層の臨界厚さが存在し、それよりも厚いと、裂開するために適用される分離波は、レシーバー基板の周縁部クラウンに対して、ドナー基板の周縁部クラウン（最初から結合されている必要はない）を圧迫する傾向があり、それにより、ドナー基板材料のレシーバー基板の周縁部クラウンへの転写を生成することを確認した。この臨界厚さは、分離が行われる構造体に依存し、特に、転写される層の厚さに依存する。
一般に、本発明を用いて、各原子種の注入エネルギー範囲（または、少なくとも注入エネルギー値）を最初に確認することにより、端部がギザギザになる現象を防ぐか、または少なくとも低減することができ、これは、レシーバー基板の周縁部クラウンへ転写される領域をなくし（この適切なエネルギーは、分離後に残っているドナー基板の周縁部クラウンを調査することにより決定される）、そして、上記範囲内（または、確認した値以下の値）の注入エネルギーを用いて、単結晶半導体層をドナー基板から、レシーバー基板へ転写する。所望により、使用される注入エネルギーが、最終的なＳｅＯＩ構造体の薄い半導体層についての所望の厚さよりも薄い転写された層の厚さに相当する場合、エピタキシー工程を、所望の厚さが得られるまで転写された層に実施する。
本発明によれば、製造されるＳｅＯＩ構造体について、先ず、脆化領域を形成するために注入される二つの原子種についての適切な注入エネルギーを決定することができる。
ギザギザな端部の形成を制限しさらには防止できる注入プロセスのための手段を決定する観点から、当該決定法は、異なる注入エネルギーに相当するいくつかの試験ＳｅＯＩ構造体を作製することを意味する。
より具体的には、試験ＳｅＯＩ構造体の製造は、以下の工程を含む（図５を参照）。
（ｉ）ドナー基板３０およびレシーバー基板１０の少なくとも一方に、誘電体層（典型的には酸化層）を形成し、
（ｉｉ）所定のエネルギーを有するドナー基板３０に、原子種を共注入して、脆化領域３１を形成し、
（ｉｉｉ）前記誘電体層が結合境界面に存在するように、レシーバー基板１０へドナー基板３０を結合させ、
（ｉｖ）脆化領域３１に沿って、ドナー基板３０を分離し、単結晶半導体層３２を転写し、ドナー基板の残部３４を回収する。
（ｉ）ドナー基板３０およびレシーバー基板１０の少なくとも一方に、誘電体層（典型的には酸化層）を形成し、
（ｉｉ）所定のエネルギーを有するドナー基板３０に、原子種を共注入して、脆化領域３１を形成し、
（ｉｉｉ）前記誘電体層が結合境界面に存在するように、レシーバー基板１０へドナー基板３０を結合させ、
（ｉｖ）脆化領域３１に沿って、ドナー基板３０を分離し、単結晶半導体層３２を転写し、ドナー基板の残部３４を回収する。
基板の残部３４を使用して、工程（ｉｉ）の共注入条件が、周縁部がギザギザになる現象につながるか否かを決定する。
この目的のために、ドナー基板の残部３４の周縁部クラウンＣＰは、基板の周縁部における欠陥を観察することができる、Ｅｄｇｅｓｃａｎ（登録商標）装置を用いて観察する。当該装置は、ＳｅＯＩ構造体の製造ラインで広く使用されており、本明細書には詳細に記載しない。
この観察によって、以下の結論に到達し得る。
−ドナー基板の残部のクラウンが、（ギザギザ縁部を示す）レシーバー基板へ転写された領域を示す場合、工程（ｉｉ）における注入エネルギーが高すぎること、
−前記クラウンは、レシーバー基板上に転写された領域を有さない場合（これは、ギザギザな端部が全く生成されていないことを意味する）、工程（ｉｉ）における注入エネルギーは適切であること。
−ドナー基板の残部のクラウンが、（ギザギザ縁部を示す）レシーバー基板へ転写された領域を示す場合、工程（ｉｉ）における注入エネルギーが高すぎること、
−前記クラウンは、レシーバー基板上に転写された領域を有さない場合（これは、ギザギザな端部が全く生成されていないことを意味する）、工程（ｉｉ）における注入エネルギーは適切であること。
所望により、ドナー基板の残部の負のインプリントに相当するＳｅＯＩ構造体について調査を行うことができる。しかしながら、残部の調査は、ＳｅＯＩ構造体の連続的製造方法に並行して行うことができるという利点を有している。
異なる注入エネルギーについてこの試験を行うことにより、ギザギザな周縁部の形成を防ぐことができる注入エネルギーの範囲を決定できる。
したがって、ＳｅＯＩ構造体のその後の製造のために、該範囲内の注入エネルギーを使用する。
これらのＳｅＯＩ構造体の製造は、ＳｍａｒｔＣｕｔ（登録商標）プロセスに従って実施され、実質的にギザギザな周縁部を生じない図５に示されるようなＳｅＯＩ構造体を得ることができるようにする。ドナー基板の残部を、廃棄または他の用途のために再利用することができる。
図５に見られるように、レシーバー基板上に転写された層３２の厚さは、Ｅ１と示す。
厚さＥ２が、ＳｅＯＩ構造体の薄層に所望される厚さＥ１よりも大きい場合、この追加の厚さは、所望の厚さＥ２が得られるまで（図６に示される最終層３３）、転写された層３２上にエピタキシー工程を実施することにより得られる。
適切な注入エネルギーの範囲は、埋設された酸化層の厚さにより変化し得る。したがって、上記の決定方法は、（酸化層の材料、厚さなどの意味における）異なる特性を有するＳｅＯＩ構造体について、調査することができる。
ヘリウムおよび水素は、一般的に同じエネルギーで注入されないが、ヘリウムについての注入エネルギーは、水素についての注入エネルギーの関数として定義され、水素の注入エネルギーは、所定の深さの脆化領域を得られるように決定され、また、ヘリウムの注入エネルギーは、ヘリウムの注入ピークが、水素の注入ピークと近接するように決定される。結果として、本発明においては、水素についての適切な注入エネルギーを決定するのに十分であり、当業者は、その後、使用されるヘリウムの注入エネルギーを決定することができる。
図７Ａ〜７Ｃは、３２ｋｅＶ〜６８ｋｅＶの間の、異なる水素注入エネルギーのための、１μｍ厚の酸化層を有するＳｅＯＩ構造体における、ドナーシリコン基板の残部の周縁部クラウンのＥｄｇｅｓｃａｎ（登録商標）調査の図である。図７Ａは、３５０ｎｍの注入深度に相当し、図７Ｂは４２０ｎｍの深度に相当し、図７Ｃは６００ｎｍの深度に相当する。ドナー基板は円形であるが、Ｅｄｇｅｓｃａｎ（登録商標）で得られる画像は、直線としての基板の輪郭を示す。
図７Ａにおいて、（レシーバー基板へ転写していないシリコンの厚さに相当する）周縁部クラウンＣＰの境界線は、基板の中心部分に対して、厚さの矢印により示され、実質的に均一である。このクラウンは、注入のために気泡のできた外観を有している。
図７Ｂにおいて、周縁部クラウンは、あまり均一ではない。特に、厚さ矢印により示された領域は、ドナー基板からレシーバー基板へのシリコンの転写に相当する。
図７Ｃにおいて、厚さ矢印により示された２〜３の領域を除き、周縁部クラウンのシリコンは、レシーバー基板へ転写されていることが分かる（周縁部クラウンの外観は、基板の中心部の外観に類似している）。この外観は、転写された層は、相当に硬く、エッジロールオフ領域においてレシーバー基板へ最初に結合されていなかったドナー基板が、エッジロールオフで有る限り、レシーバー基板へ圧迫され、殆ど全体のドナー基板がレシーバー基板へ転写される程度に分離は激しい。
これらの図面から、４２０および６００ｎｍの注入深度につながる注入エネルギーは、端部がギザギザになる現象を誘発し、したがって注入エネルギーは高すぎると推測される、一方、３５０ｎｍの注入深度につながる注入エネルギーは、適切である。
結果として、１μｍ厚の酸化層を有するＳＯＩの製造のために、有利には、水素およびヘリウム共注入を実施して、３７０ｎｍ未満の注入深度に到達する。所望により、ＳＯＩのシリコン層は、転写される層の厚さよりも大きな厚さを有していなければならず、エピタキシー工程を用いて所望の厚さを使用する。
Claims (5)
- レシーバー基板（１０）へ転写される単結晶半導体層（３２）を画定する脆化領域（３１）を形成するために、ドナー基板（３０）に少なくとも２種の原子種を注入する適切なエネルギーを決定する方法であって、
（ｉ）前記ドナー基板（３０）および前記レシーバー基板（１０）のいずれか一方に誘電体層を形成し、
（ｉｉ）所定のエネルギーを有する前記ドナー基板（３０）に、前記原子種を共注入して、前記脆化領域（３１）を形成し、
（ｉｉｉ）前記誘電体層が前記結合境界面に存在するように、前記レシーバー基板（１０）上に前記ドナー基板（３０）を結合させ、
（ｉｖ）前記脆化領域（３１）に沿って前記ドナー基板（３０）を切り離して前記単結晶半導体層（３２）を転写し、前記ドナー基板の残部（３４）を回収し、
（ｖ）前記ドナー基板（１０）の前記残部（３４）の周縁部クラウン、または前記工程（ｉｖ）において前記単結晶半導体層（３２）が転写された前記レシーバー基板（１０）の外縁部クラウンを観察し、
（ｖｉ）前記クラウンが前記レシーバー基板へ転写された領域を示す場合、前記工程（ｉｉ）における注入エネルギーが高すぎると決定し、
（ｖｉｉ）前記クラウンが前記レシーバー基板へ転写された領域を示さない場合、前記工程（ｉｉ）における注入エネルギーが適切であると決定する、
ことを含む、方法。 - 前記工程（ｉｉ）は、それぞれ異なる注入エネルギーで、いくつかのドナー基板において実施され、前記ドナー基板の残部（３４）の、または前記単結晶半導体層（３２）が転写された前記レシーバー基板（１０）の観察後に、前記注入エネルギーのそれぞれについて、注入エネルギーの適切な範囲を決定する、請求項１に記載の方法。
- 前記適切な注入エネルギーの範囲内の最大注入エネルギーを決定し、前記レシーバー基板へ転写される前記単結晶半導体層（３２）の最大厚さは、そこから低減される、請求項２に記載の方法。
- 単結晶半導体層の、ドナー基板（３０）からレシーバー基板（１０）への転写により、セミコンダクタ・オン・インシュレータ型の構造体を製造する方法であって、
（ａ）請求項１〜３のいずれか一項に記載の方法により適切な注入エネルギーを決定し、
（ｂ）前記レシーバー基板（１０）および前記ドナー基板（３０）の少なくとも一方の上に、誘電体層を形成し、
（ｃ）前記工程（ａ）で決定された前記注入エネルギーを用いて、水素およびヘリウムなどの原子種を共注入して、転写される単結晶半導体層（３２）を画定するようにドナー基板中に脆化領域（３１）を形成し、
（ｄ）前記レシーバー基板（１０）上に、前記ドナー基板（３０）を分子結合する工程であって、前記誘電体層は前記結合境界面に存在し、
（ｅ）前記脆化領域（３１）に沿って、前記ドナー基板（３）を切り離して、前記レシーバー基板上に、前記単結晶半導体層（３２）を転写する、
ことを含む、方法。 - 前記工程（ａ）において決定される前記適切な注入エネルギーは、前記セミコンダクタ・オン・インシュレータ構造体の前記単結晶半導体層（３３）についての前記所望の厚さ（Ｅ２）よりも薄い前記工程（ｅ）において転写された層の厚さ（Ｅ１）に相当し、前記工程（ｅ）の後に、更に、前記所望の厚さ（Ｅ２）が得られるまで、前記レシーバー基板（１０）へ転写される前記層（３２）上にエピタキシーする工程（ｆ）を含む、請求項４に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1651747 | 2016-03-02 | ||
| FR1651747A FR3048548B1 (fr) | 2016-03-02 | 2016-03-02 | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
| PCT/FR2017/050471 WO2017149253A1 (fr) | 2016-03-02 | 2017-03-02 | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019511112A true JP2019511112A (ja) | 2019-04-18 |
| JP6965260B2 JP6965260B2 (ja) | 2021-11-10 |
Family
ID=56322049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018545988A Active JP6965260B2 (ja) | 2016-03-02 | 2017-03-02 | ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10777447B2 (ja) |
| JP (1) | JP6965260B2 (ja) |
| CN (1) | CN108701627B (ja) |
| FR (1) | FR3048548B1 (ja) |
| SG (1) | SG11201807344RA (ja) |
| TW (1) | TWI724114B (ja) |
| WO (1) | WO2017149253A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| CN108780776B (zh) | 2015-11-20 | 2023-09-29 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
| SG11202011553SA (en) | 2018-06-08 | 2020-12-30 | Globalwafers Co Ltd | Method for transfer of a thin layer of silicon |
| FR3091620B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305292A (ja) * | 2001-04-06 | 2002-10-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハおよびその製造方法 |
| JP2005072071A (ja) * | 2003-08-28 | 2005-03-17 | Sumitomo Mitsubishi Silicon Corp | 剥離ウェーハの再生処理方法及び再生されたウェーハ |
| JP2005516392A (ja) * | 2002-01-23 | 2005-06-02 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 炭化珪素薄層の受け取り基板への最適移載方法 |
| US20070148917A1 (en) * | 2005-12-22 | 2007-06-28 | Sumco Corporation | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer |
| JP2008513989A (ja) * | 2004-09-21 | 2008-05-01 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 |
| US20120199956A1 (en) * | 2011-02-08 | 2012-08-09 | Monique Lecomte | Method for recycling a source substrate |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2091075A2 (en) * | 2002-12-06 | 2009-08-19 | S.O.I.TEC Silicon on Insulator Technologies S.A. | A method for recycling a surface of a substrate using local thinning |
| FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
| EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
| JP5155536B2 (ja) * | 2006-07-28 | 2013-03-06 | 一般財団法人電力中央研究所 | ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法 |
| EP2015354A1 (en) * | 2007-07-11 | 2009-01-14 | S.O.I.Tec Silicon on Insulator Technologies | Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate |
| FR2920912B1 (fr) * | 2007-09-12 | 2010-08-27 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure par transfert de couche |
| FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
-
2016
- 2016-03-02 FR FR1651747A patent/FR3048548B1/fr active Active
-
2017
- 2017-03-02 CN CN201780014686.1A patent/CN108701627B/zh active Active
- 2017-03-02 WO PCT/FR2017/050471 patent/WO2017149253A1/fr active Application Filing
- 2017-03-02 TW TW106106821A patent/TWI724114B/zh active
- 2017-03-02 JP JP2018545988A patent/JP6965260B2/ja active Active
- 2017-03-02 US US16/081,816 patent/US10777447B2/en active Active
- 2017-03-02 SG SG11201807344RA patent/SG11201807344RA/en unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305292A (ja) * | 2001-04-06 | 2002-10-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハおよびその製造方法 |
| JP2005516392A (ja) * | 2002-01-23 | 2005-06-02 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 炭化珪素薄層の受け取り基板への最適移載方法 |
| JP2005072071A (ja) * | 2003-08-28 | 2005-03-17 | Sumitomo Mitsubishi Silicon Corp | 剥離ウェーハの再生処理方法及び再生されたウェーハ |
| JP2008513989A (ja) * | 2004-09-21 | 2008-05-01 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 |
| US20070148917A1 (en) * | 2005-12-22 | 2007-06-28 | Sumco Corporation | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer |
| US20120199956A1 (en) * | 2011-02-08 | 2012-08-09 | Monique Lecomte | Method for recycling a source substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US10777447B2 (en) | 2020-09-15 |
| SG11201807344RA (en) | 2018-09-27 |
| CN108701627A (zh) | 2018-10-23 |
| JP6965260B2 (ja) | 2021-11-10 |
| WO2017149253A1 (fr) | 2017-09-08 |
| TWI724114B (zh) | 2021-04-11 |
| FR3048548B1 (fr) | 2018-03-02 |
| FR3048548A1 (fr) | 2017-09-08 |
| US20190074215A1 (en) | 2019-03-07 |
| TW201735124A (zh) | 2017-10-01 |
| CN108701627B (zh) | 2023-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019511112A (ja) | ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法 | |
| KR100860271B1 (ko) | 분기되는 박층의 품질 향상법 | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| TWI337769B (en) | Method for recycling an epitaxied donor wafer | |
| TWI430362B (zh) | 用於挖槽倒角基材之方法 | |
| US8420500B2 (en) | Method of producing a structure by layer transfer | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| CN109155278B (zh) | 制造应变绝缘体上半导体衬底的方法 | |
| TWI746555B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| KR102537290B1 (ko) | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 | |
| JP2011515838A (ja) | セミコンダクタオンインシュレータ型基板を製作する方法 | |
| JP2009253212A (ja) | Ｓｏｉ基板の製造方法 | |
| CN109075028B (zh) | 贴合式soi晶圆的制造方法 | |
| KR100797210B1 (ko) | 다층구조의 제조방법 | |
| JP6827442B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| EP3370249B1 (en) | Bonded soi wafer manufacturing method | |
| TWI771565B (zh) | 用於藉由層轉移製造在絕緣體上半導體型結構之方法 | |
| JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| WO2011018780A1 (en) | A process for manufacturing a hybrid substrate | |
| TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| CN111630653A (zh) | 可分离结构及使用所述结构的分离方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211020 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6965260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |