FR3048548A1 - Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant - Google Patents

Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant Download PDF

Info

Publication number
FR3048548A1
FR3048548A1 FR1651747A FR1651747A FR3048548A1 FR 3048548 A1 FR3048548 A1 FR 3048548A1 FR 1651747 A FR1651747 A FR 1651747A FR 1651747 A FR1651747 A FR 1651747A FR 3048548 A1 FR3048548 A1 FR 3048548A1
Authority
FR
France
Prior art keywords
substrate
donor substrate
layer
implantation
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1651747A
Other languages
English (en)
Other versions
FR3048548B1 (fr
Inventor
Ludovic Ecarnot
Mohamed Nadia Ben
Carine Duret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1651747A priority Critical patent/FR3048548B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to TW106106821A priority patent/TWI724114B/zh
Priority to CN201780014686.1A priority patent/CN108701627B/zh
Priority to PCT/FR2017/050471 priority patent/WO2017149253A1/fr
Priority to US16/081,816 priority patent/US10777447B2/en
Priority to SG11201807344RA priority patent/SG11201807344RA/en
Priority to JP2018545988A priority patent/JP6965260B2/ja
Publication of FR3048548A1 publication Critical patent/FR3048548A1/fr
Application granted granted Critical
Publication of FR3048548B1 publication Critical patent/FR3048548B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

L'invention concerne un procédé de détermination d'une énergie convenable d'implantation d'au moins deux espèces atomiques dans un substrat donneur (30) pour créer une zone de fragilisation (31) définissant une couche (32) monocristalline semi-conductrice à transférer sur un substrat receveur (10), comprenant les étapes suivantes : (i) formation d'une couche diélectrique sur le substrat donneur (30) et/ou du substrat receveur (10), (ii) co-implantation desdites espèces dans le substrat donneur (30), (iii) collage du substrat donneur (30) sur le substrat receveur (10), (iv) détachement du substrat donneur (30) le long de la zone de fragilisation (31) de sorte à transférer la couche (32) monocristalline semi-conductrice et récupérer un reliquat (34) du substrat donneur, (v) inspection de la couronne périphérique du reliquat (34) du substrat donneur ou du substrat receveur (10) sur lequel la couche monocristalline semi-conductrice (32) a été transférée à l'étape (iv), (vi) si ladite couronne présente des zones transférées sur le substrat receveur, détermination du fait que l'énergie d'implantation de l'étape (ii) est trop élevée, (vii) si ladite couronne ne présente pas de zones transférées sur le substrat receveur, détermination du fait que l'énergie d'implantation de l'étape (ii) est convenable.

Description

PROCEDE DE DETERMINATION D’UNE ENERGIE CONVENABLE D’IMPLANTATION DANS UN SUBSTRAT DONNEUR ET PROCEDE DE FABRICATION D’UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d’une structure par transfert de couche. Ce procédé est mis en œuvre plus particulièrement pour fabriquer des structures de type SeOI (acronyme du terme anglo-saxon « Semiconductor On Insulator » ou Semi-conducteur sur Isolant) par une technique de type SmartCut ™.
ARRIERE PLAN DE L'INVENTION
Le procédé Smart Cut ™ permet le transfert d’une couche mince semi-conductrice d’un substrat donneur vers un substrat receveur et met en œuvre les étapes suivantes ; a) Implantation d’espèces atomiques dans le substrat donneur afin de créer une zone de fragilisation dont la profondeur correspond à l’épaisseur de la couche mince que l’on souhaite transférer. b) Mise en contact des substrats et collage par adhésion moléculaire.
Le collage se fait sur toute la surface des substrats sauf à la périphérie, car les plaques présentent un chanfrein (ou « Edge Roll Off » (ERO) selon la dénomination anglo-saxonne) et ne sont donc pas en contact sur leur périphérie, comme on peut le constater sur la figure 1. c) Détachement selon la zone de fragilisation du substrat donneur, et transfert de la couche mince vers le substrat recevβur.
Les substrats se présentent généralement sous la forme de plaques circulaires (également appelées « wafers » dans le langage du métier) ; par exemple, les plaques de 300 mm sont couramment utilisées.
On appelle couronne la région périphérique où le transfert de la couche mince n’a pas eu lieu. En référence à la figure 2, qui représente en vue de dessus quatre régions périphériques d’une plaque de SeOI, la couronne CP est délimitée du côté extérieur par le bord 100 du substrat receveur et du côté intérieur par le bord 200 de la couche transférée. Sur la plaque de la figure 2, la couronne CP est régulière, autrement dit le bord du SeOI est régulier.
Toutefois, dans certains cas, une largeur de couronne irrégulière (également appelée « jagged edge » selon le vocabulaire du métier) sur le produit final, c’est-à-dire le SeOI obtenu après le détachement. Après le détachement, il arrive que la couronne comprenne également des petites zones transférées isolées.
La largeur de couronne est donc rendue irrégulière par l’extension locale et non contrôlée de la zone transférée sur plusieurs centaines de micromètres vers le bord du substrat receveur.
Une situation où l’on observe une couronne irrégulière est la mise en oeuvre d’une activation, par exemple par plasma, de la surface d’au moins un des substrats avant le collage par adhésion moléculaire. Cette activation permet de renforcer de manière significative l’énergie de collage. Le renforcement de l’énergie de collage peut également être obtenu par un nettoyage avant collage adapté, par exemple une séquence de type 03/SC1/SC2 dans laquelle le SC1 est réalisé à une température inférieure à 50°C.
La demande de brevet WO 2009/034113 au nom de la Demanderesse propose de remédier à cet inconvénient en contrôlant l’activation de la surface du substrat de telle sorte que l’augmentation de l’énergie de collage entre le substrat donneur et le substrat receveur soit, dans une région périphérique de ces substrats, inférieure à l’augmentation de l’énergie de collage dans la région centrale desdits substrats.
Toutefois, il subsiste des situations où le phénomène de «jagged edge » est observé, même lorsque le contrôle susmentionné est mis en oeuvre. Il s’agit notamment des cas où la couche semi-conductrice transférée présente une épaisseur importante, c’est-à-dire typiquement supérieure ou égale à 370 nm, et où la zone de fragilisation est formée par co-implantation de deux espèces différentes, généralement de l’hydrogène et de l’hélium.
Or, ce transfert non désiré dans la couronne crée une zone plus fragile dans laquelle la couche semi-conductrice transférée est susceptible de subir une attaque chimique par son interface avec le substrat receveur (phénomène dénommé « under etching » selon la terminologie anglo-saxonne) et de se délaminer. Il peut en résulter une contamination particulaire de la structure SeOI qui la rend non conforme aux spécifications produit.
Une solution pour remédier à ce type de défaut serait de retirer les zones transférées dans la couronne par une action mécanique ou chimique.
Toutefois, la mise en oeuvre de telles opérations de reprise serait compliquée à mettre en œuvre à l’échelle industrielle et grèverait le coût de fabrication des structures SeOI.
BREVE DESCRIPTION DE L'INVENTION
Un des buts de l’invention est donc d’améliorer le procédé de fabrication d’une structure par transfert de couche de manière à garantir un bord de couche transférée régulier, sans extension locale. A cet effet, l’invention concerne un procédé de détermination d’une énergie convenable d’implantation d’au moins deux espèces atomiques dans un substrat donneur pour créer une zone de fragilisation définissant une couche monocristalline semi-conductrice à transférer sur un substrat receveur, comprenant les étapes suivantes ; (i) formation d’une couche diélectrique sur l’un au moins du substrat donneur et du substrat receveur, (ii) co-implantation desdites espèces dans le substrat donneur avec une énergie déterminée pour former la zone de fragilisation, (iii) collage du substrat donneur sur le substrat receveur de telle sorte que ladite couche diélectrique soit à l’interface de collage, (iv) détachement du substrat donneur le long de la zone de fragilisation (31) de sorte à transférer la couche monocristalline semi-conductrice et récupérer un reliquat du substrat donneur, (v) inspection de la couronne périphérique du reliquat du substrat donneur ou de la couronne périphérique du substrat receveur sur lequel la couche monocristalline semi-conductrice a été transférée à l’étape (iv), (vi) si ladite couronne présente des zones transférées sur le substrat receveur, détermination du fait que l’énergie d’implantation de l’étape (ii) est trop élevée, * (vii) si ladite couronne ne présente pas de zones transférées sur le substrat receveur, détermination du fait que l’énergie d’implantation de l’étape (ii) est convenable.
De manière avantageuse, on met en oeuvre l’étape (ii) sur une pluralité de substrats donneurs avec des énergies d’implantation respectives différentes et l’on détermine, à partir de l’inspection du reliquat du substrat donneur ou du substrat receveur sur lequel la couche monocristalline semi-conductrice a été transférée obtenu pour chacune desdites énergies d’implantation, une gamme d’énergie d’implantation convenable.
Ainsi, on peut déterminer l’énergie d’implantation maximale dans ladite gamme d’énergie d’implantation convenable et l’on en déduit l’épaisseur maximale de la couche monocristalline semi-conductrice à transférer sur le substrat receveur.
Un autre objet de l’invention concerne un procédé de fabrication d’tine structure de type semi-conducteur sur isolant par transfert d’une couche monocristalline semi-conductrice d’un substrat donneur vers un substrat receveur, comprenant les étapes suivantes : (a) détermination d’une énergie d’implantation convenable par le procédé tel que décrit ci-dessus, (b) formation d’une couche diélectrique sur l’un au moins du substrat receveur et du substrat donneur, (c) co-implantation d’espèces atomiques, telles que de l’hydrogène et de l’hélium, avec l’énergie d’implantation déterminée à l’étape (a), pour créer une zone de fragilisation dans le substrat donneur de manière à définir une couche monocristalline semi-conductrice à transférer, (d) collage par adhésion moléculaire du substrat donneur sur un substrat receveur, ladite couche diélectrique étant à l’interface de collage, (e) détachement du substrat donneur selon la zone de fragilisation, de sorte à transférer la couche monocristalline semi-conductrice sur le substrat receveur.
Selon une forme d’exécution de l’invention, l’énergie d’implantation convenable déterminée à l’étape (a) correspond à une épaisseur de la couche transférée à l’étape (e) inférieure à l’épaisseur souhaitée pour la couche monocristalline semi-conductrice de la structure semi-conducteur sur isolant, ledit procédé comprenant en outre, après l’étape (e), une étape (f) d’épitaxie sur la couche transférée sur le substrat donneur jusqu’à l’obtention de l’épaisseur souhaitée.
BREVE DESCRIPTION DES DESSINS D’autres caractéristiques et avantages de l’invention ressortiront encore de la description détaillée qui va suivre, en référence aux figures annexées sur lesquelles ;
- la figure 1 est une photo en coupe de deux plaques collées montrant les chanfreins des plaques à l’origine de la couronne du SeOI - la figure 2 est une photo de dessus du bord d’une plaque SeOI présentant une couronne régulière - la figure 3 est une vue en coupe d’une structure après collage d’un substrat donneur sur un substrat receveur en vue de fabriquer un SeOI ; - la figure 4 est une vue en coupe de la structure précédente après détachement et transfert d’une couche monocristalline semi-conductrice ; - la figure 5 est une vue en coupe de la structure de la figure 4 après la mise en oeuvre d’une reprise d’épitaxie sur la couche transférée. - les figures 6A à 6C sont des images d’inspection de la couronne périphérique du reliquat d’un substrat donneur pour différentes énergies d’implantation correspondant à des épaisseurs de la couche transférée différentes (respectivement 350 nm, 420 nm et 600 nm).
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L’INVENTION
La figure 3 illustre la structure obtenue après collage d’un substrat donneur 30 sur un substrat receveur 10.
Lors de la mise en œuvre du procédé Smart Cut ™, le substrat donneur 30 (et/ou le substrat receveur) peut par exemple être recouvert d’une couche diélectrique 20, notamment une couche d’oxyde. De manière bien connue de l’homme du métier, l’oxyde peut être déposé ou encore formé par oxydation thermique du substrat donneur.
Le substrat donneur 30 subit ensuite une co-implantation d’au moins deux espèces atomiques, comme par exemple de l’hydrogène et de l’hélium, dont la dose et l’énergie sont adaptées de manière à obtenir un pic d’implantation à une profondeur correspondant à l’épaisseur de la couche du substrat donneur que l’on souhaite transférer. La zone 31 où sont implantées les espèces atomiques est appelée zone de fragilisation. Grâce à cette co-implantation, les atomes d’hélium contribuent à confiner les atomes d’hydrogène, ce qui permet d’améliorer la qualité du détachement ultérieur le long de la zone de fragilisation. L’implantation de ces deux espèces est réalisée de manière décalée dans le temps. Par ailleurs, les énergies d’implantation des deux espèces (qui dépendent du poids des espèces respectives) ne sont pas nécessairement identiques. L’homme du métier est à même de définir les paramètres de dose et d’énergie pour les deux espèces en fonction de la profondeur de la zone de fragilisation à former.
Après une éventuelle activation par plasma de la surface du substrat donneur 30 et/ou du substrat receveur 10, les substrats sont mis en contact et collés par adhésion moléculaire. L’activation par plasma a pour effet d’augmenter l’énergie de collage entre les deux substrats. Cette augmentation de l’énergie de collage peut également être obtenue au moyen d’un nettoyage avant collage de type O3/RCA dans lequel le SCI est réalisé à une température inférieure à 50°C. Ce nettoyage est bien connu de l’homme du métier et ne sera donc pas décrit en détail. On rappelle simplement que le RCA comprend un enchaînement de bains dits SCI et SC2. Le SCI est un mélange d’H20, H2O2 et NH4OH. Le SC2 est un mélange d’H20, H2O2 et HCl. Des rinçages en H2O sont insérés entre ces bains de SCI et de SC2. Le nettoyage O3 correspond à un premier bain d’H20 dans lequel on dissout de l’ozone gaz.
Comme on peut le constater sur la figure 3, les plaques des deux substrats n’ont pas un bord perpendiculaire à la surface mais présentent un chanfrein ou « Edge Roll Off », désigné par les flèches C. Les substrats 10 et 30 ne sont donc pas collés jusqu’à leur bord mais jusqu’au chanfrein.
On réalise ensuite un détachement du substrat donneur 30 le long de la zone de fragilisation 31. A cet effet, on peut initier un détachement au moyen de forces mécaniques ou d’une élévation de température ; le détachement se propageant sur toute la surface sous la forme d’une onde de détachement. La structure SeOI ainsi obtenue est représentée à la figure 4. Du fait de la présence des chanfreins sur les bords des plaques, la partie transférée du substrat donneur 30 ne s’étend normalement pas sur toute la surface du substrat receveur 10 mais seulement jusqu’à la limite d’une couronne périphérique CP.
Pour une plaque de 300 mm, la couronne périphérique CP a typiquement une largeur de 1 mm par rapport au bord de la plaque.
Le phénomène de « jagged edge » exposé en introduction se traduit par la présence de zones transférées (c’est-à-dire d’oxyde 20 et de couche mince 32) à l’intérieur de la couronne périphérique CP.
Le phénomène de « jagged edge » semble dû au fait que les énergies d’implantation d’hydrogène et d’hélium pour créer la zone de fragilisation sont trop importantes.
Or, de telles énergies peuvent être requises pour former une zone de fragilisation suffisamment profonde pour pouvoir transférer une couche semi-conductrice suffisamment épaisse.
Ainsi, les inventeurs ont observé que lorsque la couche d’oxyde est épaisse (de l’ordre de 0,7 à 3 pm), la rugosité de surface du silicium transféré par le procédé d’implantation et de collage est plus importante. Par conséquent, le traitement visant à lisser la surface de la couche mince transférée et retirer les défauts d’implantation conduira à un retrait important de matière, d’où la nécessité d’effectuer une implantation la plus profonde possible afin transférer une couche suffisamment épaisse pour obtenir l’épaisseur souhaitée à l’issue du polissage.
Par ailleurs, les inventeurs ont identifié qu’il existe une épaisseur critique de la couche à transférer au-delà de laquelle l’onde de fracture mise en œuvre pour le détachement tend à plaquer la couronne périphérique du substrat donneur contre celle du substrat receveur - à laquelle elle n’était pas collée initialement - qui engendre un transfert de matière du substrat donneur dans la couronne périphérique du substrat receveur. Cette épaisseur critique dépend de la structure dans laquelle le détachement est effectué, et notamment de l’épaisseur de la couche à transférer. D’une manière générale, l’invention permet d’éviter ou tout au moins de réduire le phénomène de « jagged edge » en identifiant au préalable une gamme d’énergie d’implantation (ou au moins une valeur d’énergie d’implantation) pour chaque espèce ne conduisant pas à la présence de zones transférées dans la couronne périphérique du substrat receveur (cette énergie convenable étant déterminée en inspectant la couronne périphérique du reliquat du substrat donneur après détachement) et en utilisant une énergie d’implantation dans ladite gamme (ou inférieure ou égale à la valeur identifiée) pour transférer une couche monocristalline semi-conductrice du substrat donneur sur le substrat receveur. Eventuellement, si l’énergie d’implantation utilisée correspond à une épaisseur de la couche transférée inférieure à l’épaisseur souhaitée pour la couche mince semi-conductrice de la structure SeOI finale, on met en oeuvre une épitaxie sur la couche transférée jusqu’à l’obtention de l’épaisseur souhaitée. L’invention permet donc, dans un premier temps, de déterminer, pour une structure SeOI particulière à fabriquer, une énergie convenable d’implantation pour les deux espèces à implanter pour former la zone de fragilisation.
Ce procédé de détermination implique la fabrication de plusieurs structures SeOI de test, correspondant chacune à différentes énergies de co-implantation, en vue de déterminer une fenêtre du procédé d’implantation permettant de limiter, voire d’éviter, la formation du « jagged edge ».
Plus précisément, la fabrication des structures SeOI de test comprend les étapes suivantes (cf. figure 4) ; (i) formation d’une couche diélectrique (typiquement, un oxyde) sur l’un au moins du substrat donneur 30 et du substrat receveur 10, (ii) co-implantation des espèces dans le substrat donneur 30 avec une énergie déterminée pour former la zone de fragilisation 31, (iii) collage du substrat donneur 30 sur le substrat receveur 10 de telle sorte que ladite couche diélectrique soit à l’interface de collage, (iv) détachement du substrat donneur 30 le long de la zone de fragilisation (31 ) de sorte à transférer la couche 32 monocristalline semi-conductrice et récupérer un reliquat 34 du substrat donneur.
On utilise le reliquat 34 du substrat donneur pour déterminer si les conditions de co-implantation de l’étape (ii) ont conduit ou non à un phénomène de « jagged edge ». A cet effet, on inspecte la couronne périphérique CP du reliquat 34 du substrat donneur par un équipement dénommé Edgescan™, qui permet d’observer les défauts présents à la périphérie d’un substrat. Un tel équipement est largement utilisé sur les lignes de production de structures SeOI et ne sera donc pas décrit en détail ici.
Cette inspection permet de parvenir aux conclusions suivantes : - si la couronne du reliquat du substrat donneur présente des zones qui ont été transférées sur le substrat receveur (révélatrices du « jagged edge »), l’énergie d’implantation de l’étape (ii) est trop élevée ; - si ladite couronne ne présente pas de zones transférées sur le substrat receveur (signifiant que le « jagged edge » ne s’est pas produit), l’énergie d’implantation de l’étape (il) est convenable.
Eventuellement, on pourrait effectuer cette inspection sur la structure SeOI, qui correspond à l’empreinte en négatif du reliquat du substrat donneur. Toutefois, l’inspection du reliquat présente l’avantage de pouvoir être réalisée en parallèle du procédé de fabrication des structures SeOI qui se poursuit.
En effectuant cette démarche pour différentes énergies d’implantation, on détermine ainsi une gamme d’énergie d’implantation qui permet d’éviter la formation du « jagged edge ».
Ainsi, pour la fabrication ultérieure des structures SeOI, on utilisera une énergie d’implantation située dans ladite gamme.
La fabrication de ces structures SeOI est réalisée selon le procédé Smart Cut™ et permet d’obtenir une structure SeOI telle qu’illustrée sur la figure 4 sensiblement dépourvue de « jagged edge ». Le reliquat du substrat donneur peut quant à lui être éliminé ou recyclé pour une autre utilisation.
Comme on le voit sur la figure 4, l’épaisseur de la couche 32 transférée sur le substrat receveur est notée E1.
Dans le cas où l’on souhaite pour la couche mince de la structure SeOI une épaisseur E2 supérieure à E1, on obtient cette épaisseur supplémentaire en mettant en oeuvre une étape d’épitaxie sur la couche transférée 32 jusqu’à l’obtention de l’épaisseur E2 souhaitée (couche finale 33 illustrée sur la figure 5).
La gamme d’énergie d’implantation convenable peut varier selon l’épaisseur de la couche d’oxyde enterrée. Par conséquent, on pourra mettre en oeuvre le procédé de détermination décrit plus haut pour des structures SeOI présentant des caractéristiques (en termes de matériaux, d’épaisseur de la couche d’oxyde, etc.) différentes.
Bien que l’hélium et l’hydrogène ne soient généralement pas implantés avec la même énergie, l’énergie d’implantation de l’hélium est définie en fonction de l’énergie d’implantation de l’hydrogène : l’énergie d’implantation de l’hydrogène est déterminée pour obtenir une profondeur déterminée de la zone de fragilisation, puis l’énergie d’implantation de l’hélium est déterminée pour que le pic d’implantation de l’hélium soit au voisinage du pic d’implantation de l’hydrogène. Par conséquent, dans la présente invention, il suffit de déterminer l’énergie convenable d’implantation de l’hydrogène, et l’homme du métier est ensuite en mesure de déterminer l’énergie d’implantation de l’hélium à utiliser.
Les figures 6A à 6C sont des vues d’une inspection par Edgescan™ de la couronne périphérique CP du reliquat du substrat donneur de silicium d’une structure SOI avec une couche d’oxyde de 1 pm d’épaisseur pour différentes énergies d’implantation d’hydrogène comprises entre 32 keV et 68 keV. La figure 6A correspond à une profondeur d’implantation de 350 nm, la figure 6B à une profondeur de 420 nm et la figure 6C à une profondeur de 600 nm. Bien que le substrat donneur soit circulaire, l’image obtenue par Edgescan™ représente le contour du substrat sous la forme d’une droite.
Sur la figure 6A, la couronne périphérique CP (qui correspond à une épaisseur de silicium non transférée sur le substrat receveur), dont la limite par rapport à la partie centrale du substrat est désignée par la flèche épaisse, est sensiblement régulière. On note que cette couronne présente un aspect bullé qui est dû à l’implantation.
Sur la figure 6B, on observe que la couronne périphérique est moins régulière. Notamment, les zones désignées par les flèches épaisses correspondent à un transfert du silicium du substrat donneur sur le substrat receveur.
Sur la figure 6C, on observe qu’à l’exception de quelques zones désignées par les flèches épaisses, le silicium de la couronne périphérique a été transféré sur le substrat receveur (l’aspect de la couronne périphérique étant similaire à celui de la partie centrale du substrat). Ceci semble s’expliquer par le fait que la couche à transférer était assez rigide et que le détachement était assez violent pour que le substrat donneur, qui n’était initialement pas collé au substrat donneur dans la région du chanfrein, s’est plaqué jusqu’à son bord contre le substrat donneur, ce qui a conduit à un transfert de la quasi-totalité du substrat donneur sur le substrat receveur.
On déduit de ces figures que les énergies d’implantation conduisant à des profondeurs d’implantation de 420 et 600 nm induisent un phénomène de « jagged edge » et sont donc trop élevées. En revanche, une énergie d’implantation conduisant à une profondeur d’implantation de 350 nm est convenable.
Par conséquent, pour la fabrication des SOI présentant une couche d’oxyde de 1 pm d’épaisseur, on effectuera avantageusement une co-implantation d’hydrogène et d’hélium pour atteindre une profondeur d’implantation d’au plus 370 nm. Eventuellement, si la couche de silicium du SOI doit présenter une épaisseur supérieure à l’épaisseur de la couche transférée, on obtiendra l’épaisseur requise au moyen d’une épitaxie.

Claims (5)

  1. REVENDICATIONS
    1. Procédé de détermination d’une énergie convenable d’implantation d’au moins deux espèces atomiques dans un substrat donneur (30) pour créer une zone de fragilisation (31) définissant une couche (32) monocristalline semi-conductrice à transférer sur un substrat receveur (10), comprenant les étapes suivantes : (i) formation d’une couche diélectrique sur l’un au moins du substrat donneur (30) et du substrat receveur (10), (ii) co-implantation desdites espèces dans le substrat donneur (30) avec une énergie déterminée pour former la zone de fragilisation (31 ), (iii) collage du substrat donneur (30) sur le substrat receveur (10) de telle sorte que ladite couche diélectrique soit à l’interface de collage, (iv) détachement du substrat donneur (30) le long de la zone de fragilisation (31) de sorte à transférer la couche (32) monocristalline semi-conductrice et récupérer un reliquat (34) du substrat donneur, (v) inspection de la couronne périphérique du reliquat (34) du substrat donneur ou du substrat receveur (10) sur lequel la couche monocristalline semi-conductrice (32) a été transférée à l’étape (iv), (vi) si ladite couronne présente des zones transférées sur le substrat receveur, détermination du fait que l’énergie d’implantation de l’étape (ii) est trop élevée, (vii) si ladite couronne ne présente pas de zones transférées sur le substrat receveur, détermination du fait que l’énergie d’implantation de l’étape (ii) est convenable.
  2. 2. Procédé selon la revendication 1, dans lequel on met en oeuvre l’étape (ii) sur plusieurs substrats donneurs avec des énergies d’implantation respectives différentes et l’on détermine, à partir de l’inspection du reliquat (34) du substrat donneur ou du substrat receveur (10) sur lequel la couche monocristalline semi-conductrice (32) a été transférée obtenu pour chacune desdites énergies d’implantation, une gamme d’énergie d’implantation convenable.
  3. 3. Procédé selon la revendication 2, dans lequel on détermine l’énergie d’implantation maximale dans ladite gamme d’énergie d’implantation convenable et l’on en déduit l’épaisseur maximale de la couche (32) monocristalline semi-conductrice à transférer sur le substrat receveur.
  4. 4. Procédé de fabrication d’une structure de type semi-conducteur sur isolant par transfert d’une couche monocristalline semi-conductrice d’un substrat donneur (30) vers un substrat receveur (10), comprenant les étapes suivantes : (a) détermination d’une énergie d’implantation convenable par le procédé selon l’une des revendications 1 à 3, (b) formation d’une couche diélectrique sur l’un au moins du substrat receveur (10) et du substrat donneur (30), (c) co-implantation d’espèces atomiques, telles que de l’hydrogène et de l’hélium, avec l’énergie d’implantation déterminée à l’étape (a), pour créer une zone de fragilisation (31) dans le substrat donneur (30) de manière à définir une couche (32) monocristalline semi-conductrice à transférer, (d) collage par adhésion moléculaire du substrat donneur (30) sur un substrat receveur (10), ladite couche diélectrique étant à l’interface de collage, (e) détachement du substrat donneur (30) selon la zone de fragilisation (31 ), de sorte à transférer la couche (32) monocristalline semi-conductrice sur le substrat receveur.
  5. 5. Procédé selon la revendication 4, dans lequel l’énergie d’implantation convenable déterminée à l’étape (a) correspond à une épaisseur (El) de la couche transférée à l’étape (e) inférieure à l’épaisseur (E2) souhaitée pour la couche (33) monocristalline semi-conductrice de la structure semi-conducteur sur isolant, ledit procédé comprenant en outre, après l’étape (e), une étape (f) d’épitaxie sur la couche (32) transférée sur le substrat donneur (10) jusqu’à l’obtention de l’épaisseur (E2) souhaitée.
FR1651747A 2016-03-02 2016-03-02 Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant Active FR3048548B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR1651747A FR3048548B1 (fr) 2016-03-02 2016-03-02 Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
CN201780014686.1A CN108701627B (zh) 2016-03-02 2017-03-02 用于确定供体基板中的合适注入能量的方法和用于制造绝缘体上半导体结构的工艺
PCT/FR2017/050471 WO2017149253A1 (fr) 2016-03-02 2017-03-02 Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US16/081,816 US10777447B2 (en) 2016-03-02 2017-03-02 Method for determining a suitable implanting energy in a donor substrate and process for fabricating a structure of semiconductor-on-insulator type
TW106106821A TWI724114B (zh) 2016-03-02 2017-03-02 用於決定供體基材中適當佈植能量的方法及半導體覆絕緣體型結構的製造方法
SG11201807344RA SG11201807344RA (en) 2016-03-02 2017-03-02 Method for determining a suitable implanting energy in a donor substrate and process for fabricating a structure of semiconductor–on–insulator type
JP2018545988A JP6965260B2 (ja) 2016-03-02 2017-03-02 ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1651747 2016-03-02
FR1651747A FR3048548B1 (fr) 2016-03-02 2016-03-02 Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant

Publications (2)

Publication Number Publication Date
FR3048548A1 true FR3048548A1 (fr) 2017-09-08
FR3048548B1 FR3048548B1 (fr) 2018-03-02

Family

ID=56322049

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1651747A Active FR3048548B1 (fr) 2016-03-02 2016-03-02 Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant

Country Status (7)

Country Link
US (1) US10777447B2 (fr)
JP (1) JP6965260B2 (fr)
CN (1) CN108701627B (fr)
FR (1) FR3048548B1 (fr)
SG (1) SG11201807344RA (fr)
TW (1) TWI724114B (fr)
WO (1) WO2017149253A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
US10529616B2 (en) 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
WO2019236320A1 (fr) 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Procédé de transfert d'une couche mince de silicium
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777735A2 (fr) * 2005-10-18 2007-04-25 S.O.I.Tec Silicon on Insulator Technologies Procédé de récyclage d'une plaquette donneuse épitaxiée
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US20120199956A1 (en) * 2011-02-08 2012-08-09 Monique Lecomte Method for recycling a source substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
EP1427001A1 (fr) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. Méthode de recyclage d'une surface d'un substrat par amincissement localisé
JP4492054B2 (ja) * 2003-08-28 2010-06-30 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法及び再生されたウェーハ
EP1792338A1 (fr) * 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procede de transfert de couche mince dans lequel une etape de co-implantation est executee selon des conditions evitant la formation de bulles et limitant la rugosite
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
EP2015354A1 (fr) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Procédé pour le recyclage d'un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
FR2920912B1 (fr) 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure par transfert de couche
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777735A2 (fr) * 2005-10-18 2007-04-25 S.O.I.Tec Silicon on Insulator Technologies Procédé de récyclage d'une plaquette donneuse épitaxiée
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US20120199956A1 (en) * 2011-02-08 2012-08-09 Monique Lecomte Method for recycling a source substrate

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AGARWAL ADITYA ET AL: "Efficient production of silicon-on-insulator films by co-implantation of He+ with H+", APPLIED PHYSICS LETTERS, A I P PUBLISHING LLC, US, vol. 72, no. 9, 2 March 1998 (1998-03-02), pages 1086 - 1088, XP012020812, ISSN: 0003-6951, DOI: 10.1063/1.120945 *
MORICEAU H ET AL: "Smart Cut<TM>: review on an attractive process for innovative substrate elaboration", NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH. SECTION B: BEAM INTERACTIONS WITH MATERIALS AND ATOMS, ELSEVIER BV, NL, vol. 277, 15 April 2012 (2012-04-15), pages 84 - 92, XP002721940, ISSN: 0168-583X, [retrieved on 20111230], DOI: 10.1016/J.NIMB.2011.12.050 *

Also Published As

Publication number Publication date
TWI724114B (zh) 2021-04-11
FR3048548B1 (fr) 2018-03-02
TW201735124A (zh) 2017-10-01
JP2019511112A (ja) 2019-04-18
US20190074215A1 (en) 2019-03-07
CN108701627B (zh) 2023-08-15
SG11201807344RA (en) 2018-09-27
CN108701627A (zh) 2018-10-23
US10777447B2 (en) 2020-09-15
WO2017149253A1 (fr) 2017-09-08
JP6965260B2 (ja) 2021-11-10

Similar Documents

Publication Publication Date Title
WO2017149253A1 (fr) Procede de determination d&#39;une energie convenable d&#39;implantation dans un substrat donneur et procede de fabrication d&#39;une structure de type semi-conducteur sur isolant
EP1344249A1 (fr) Procede de fabrication d&#39;une structure empilee comprenant une couche mince adherant a un substrat cible
EP1208593A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
WO2005086227A1 (fr) Technique d’amelioration de la qualite d’une couche mince prelevee
FR2892228A1 (fr) Procede de recyclage d&#39;une plaquette donneuse epitaxiee
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
FR2874455A1 (fr) Traitement thermique avant collage de deux plaquettes
FR2889887A1 (fr) Procede de report d&#39;une couche mince sur un support
FR2950734A1 (fr) Procede de collage et de transfert d&#39;une couche
FR3051596A1 (fr) Procede de fabrication d&#39;un substrat de type semi-conducteur contraint sur isolant
FR2920912A1 (fr) Procede de fabrication d&#39;une structure par transfert de couche
FR2938118A1 (fr) Procede de fabrication d&#39;un empilement de couches minces semi-conductrices
EP1777735A2 (fr) Procédé de récyclage d&#39;une plaquette donneuse épitaxiée
EP2302666B1 (fr) Procédé de planarisation par ultrasons d&#39;un substrat dont une surface a été libérée par fracture d&#39;une couche enterrée fragilisée
FR3064398A1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d&#39;image de type face avant, et procede de fabrication d&#39;une telle structure
WO2020188169A1 (fr) Procede de transfert d&#39;une couche utile sur une substrat support
WO2014154978A1 (fr) Procede de fabrication d&#39;une structure composite
FR2842646A1 (fr) Procede d&#39;augmentation de l&#39;aire d&#39;une couche utile de materiau reportee sur un support
EP3721467B1 (fr) Procédé de préparation d&#39;un résidu de substrat donneur, substrat obtenu à l&#39;issu de ce procédé, et utilisation d&#39;un tel substrat
FR3093860A1 (fr) Procédé de transfert d’une couche utile sur un substrat support
FR2915624A1 (fr) Procedes de collage et de fabrication d&#39;un substrat du type a couche enterree tres fine.
WO2023144496A1 (fr) Procédé de fabrication d&#39;une structure de type double semi-conducteur sur isolant
EP3939076A1 (fr) Procede de transfert d&#39;une couche utile sur un substrat support
FR3059149A1 (fr) Procede de fabrication d&#39;un film mince a base d&#39;inp ou de gaas

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170908

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9