FR3064398A1 - Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure - Google Patents

Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure Download PDF

Info

Publication number
FR3064398A1
FR3064398A1 FR1752310A FR1752310A FR3064398A1 FR 3064398 A1 FR3064398 A1 FR 3064398A1 FR 1752310 A FR1752310 A FR 1752310A FR 1752310 A FR1752310 A FR 1752310A FR 3064398 A1 FR3064398 A1 FR 3064398A1
Authority
FR
France
Prior art keywords
layer
silicon
active layer
germanium
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1752310A
Other languages
English (en)
Other versions
FR3064398B1 (fr
Inventor
Walter Schwarzenbach
Oleg Kononchuk
Ludovic Ecarnot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1752310A priority Critical patent/FR3064398B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to KR1020237041863A priority patent/KR20230169478A/ko
Priority to KR1020197030782A priority patent/KR20190122872A/ko
Priority to US16/495,362 priority patent/US11127624B2/en
Priority to PCT/EP2018/057151 priority patent/WO2018172405A1/fr
Priority to TW107109656A priority patent/TWI775825B/zh
Priority to JP2019543784A priority patent/JP7332158B2/ja
Priority to EP18711364.2A priority patent/EP3602617B1/fr
Priority to SG11201908704X priority patent/SG11201908704XA/en
Priority to CN201880016053.9A priority patent/CN110383456B/zh
Publication of FR3064398A1 publication Critical patent/FR3064398A1/fr
Application granted granted Critical
Publication of FR3064398B1 publication Critical patent/FR3064398B1/fr
Priority to US17/444,230 priority patent/US20210366763A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Silicon Compounds (AREA)
  • Element Separation (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

L'invention concerne une structure de type semi-conducteur pour isolant, notamment pour un capteur d'image de type face avant, comprenant successivement de sa face arrière vers sa face avant un substrat support (1) semi-conducteur, une couche électriquement isolante (2) et une couche (3) semi-conductrice monocristalline dite couche active, caractérisée en ce que la couche active (3) est en un matériau semi-conducteur présentant un état de contrainte mécanique par rapport au substrat support (1), et en ce que ledit substrat support (1) comprend, sur sa face arrière, une couche (4) d'oxyde de silicium, l'épaisseur de ladite couche (4) d'oxyde étant choisie pour compenser la flèche induite par la contrainte mécanique entre la couche active et le substrat support lors du refroidissement de la structure après la formation par épitaxie d'au moins une partie de la couche active (3) sur le substrat support.

Description

DOMAINE DE L'INVENTION
La présente invention concerne une structure de type semi-conducteur sur isolant, notamment pour un capteur d’image de type « face avant », ainsi qu’un capteur d’image incorporant une telle structure, et un procédé de fabrication d’une telle structure.
ETAT DE LA TECHNIQUE
Les structures de type semi-conducteur sur isolant (SeOI, acronyme du terme anglosaxon « Semiconductor-On-Insulator »), qui comprennent successivement un substrat support, une couche électriquement isolante et une couche mince semi-conductrice, présentent de nombreuses applications dans le domaine de la microélectronique, de l’optique et de l’optoélectronique.
Une de ces applications concerne les capteurs d’image.
Le document US 2016/0118431 décrit un capteur d’image de type «face avant» (« front-side imager », selon la terminologie anglo-saxonne).
Comme illustré sur la figure 1, ledit capteur comprend une structure de type silicium sur isolant (SOI, acronyme du terme anglo-saxon « Silicon-On-Insulator ») comprenant, de sa face arrière vers sa face avant, un substrat support 1’ de silicium présentant un certain dopage, une couche 2’ d’oxyde de silicium, et une couche 3’ dite couche active de silicium monocristallin présentant un dopage pouvant être différent de celui du substrat support Γ, dans laquelle est défini un réseau matriciel de photodiodes définissant chacune un pixel.
Toutefois, un tel capteur présente une faible sensibilité dans le proche infrarouge, c’est-à-dire pour des longueurs d’onde comprises entre 700 nm et 3 pm.
En effet, la couche active 3’ de silicium présente un coefficient d’absorption qui décroît fortement avec la longueur d’onde d’un rayonnement auquel elle est exposée, à savoir d’environ 106 cm'1 pour une longueur d’onde de 300 nm à quelques 103 cm'1 à partir de 700 nm.
Toutefois, le silicium monocristallin est à ce jour le matériau privilégié pour former la couche active du substrat pour le capteur d’image, car il présente l’avantage d’être compatible avec les procédés de microélectronique permettant la fabrication du capteur, et de présenter une qualité cristalline (notamment une absence de dislocations) adaptée à la fonction de la couche active.
Pour améliorer la sensibilité du capteur d’image dans le proche infrarouge, le silicium-germanium (SiGe) monocristallin serait un autre matériau envisageable pour la couche active, car il présente avantageusement un coefficient d’absorption dans le proche infrarouge d’autant plus élevé que sa teneur en germanium est élevée.
Dans la mesure où il n’existe pas de substrat massif monocristallin de siliciumgermanium, la formation d’une couche de SiGe monocristallin d’épaisseur suffisante (de l’ordre du micromètre) pour l’application visée impliquerait une épitaxie de SiGe sur une structure de type silicium sur isolant (hétéroépitaxie) ou sur une structure SiGe sur isolant - notée par la suite SiGeOI - (homoépitaxie). Une telle épitaxie serait typiquement mise en oeuvre à une température de l’ordre de 900°C. Dans les deux cas, le substrat support de la structure serait en silicium.
Or, en raison de la contrainte dans le silicium-germanium qui se trouve en compression lorsqu’on ne dépasse pas une épaisseur critique décrite ultérieurement, la structure épitaxiée subit une déformation se traduisant par une flèche (« bow » selon la terminologie anglo-saxonne), définie comme étant la distance entre le centre de la structure et un plan contenant le bord de la structure, pouvant atteindre des valeurs bien supérieures à 250 pm. Or, une structure présentant une telle flèche serait difficilement manipulable avec les outils industriels conventionnels, qui sont conçus pour des substrats plans.
Le document EP 2 251897 s’intéresse à la compensation de la déformation provoquée par l’épitaxie d’une couche de silicium-germanium sur la face avant d’un substrat de silicium. A cet effet, ce document propose un procédé dans lequel on dépose une couche de SiGe sur la face arrière du substrat de silicium, de manière à compenser la déformation engendrée par le dépôt de la couche de SiGe sur la face avant du substrat. Plus précisément, ce procédé comprend les étapes successives suivantes :
(a) polissage simultané des deux faces du substrat de silicium (DSP, acronyme du terme anglo-saxon « double side polishing ») jusqu’à obtenir une épaisseur adaptée compte tenu de l’épaississement engendré par le dépôt ultérieur des couches de SiGe en faces avant et arrière, (b) formation par épitaxie d’une couche de SiGe sur la face arrière du substrat de silicium, de manière à provoquer une déformation qui sera compensée par le dépôt ultérieur de la couche de SiGe en face avant, (c) polissage et nettoyage de la face avant du substrat de silicium, (d) formation par épitaxie d’une couche de SiGe sur la face avant du substrat de silicium.
Cependant, ce procédé est appliqué à un substrat massif de silicium présentant une épaisseur de plusieurs centaines de micromètres, mais n’est pas applicable à une structure de type SOI ou SiGeOI, dont l’épaisseur de la couche de silicium ou de SiGe est de l’ordre du micromètre, car l’étape de polissage double face détruirait la couche mince.
Par ailleurs, à l’issue de l’étape (b), la structure est fortement déformée, ce qui la rend difficile à manipuler en vue du polissage et de la formation par épitaxie de la couche de SiGe en face avant du substrat de silicium.
Il subsiste donc un besoin de permettre une épitaxie de SiGe monocristallin sur une structure de type SOI ou SiGeOI qui préserve la planéité de la structure tout au long de sa fabrication.
EXPOSE DE L'INVENTION
Un but de l’invention est de remédier au problème susmentionné et de proposer une structure de type semi-conducteur sur isolant comprenant une couche épitaxiale de SiGe - ou plus généralement une couche semi-conductrice monocristalline présentant un état de contrainte mécanique - et permettant de compenser la déformation induite par ladite contrainte. Notamment, cette structure doit pouvoir être utilisée pour un capteur d’image de type face avant pour augmenter l’absorption de lumière dans le proche infrarouge tout en respectant les contraintes de compatibilité avec le procédé de fabrication du capteur d’image et de qualité cristalline de la couche active.
A cet effet, l’invention propose une structure de type semi-conducteur pour isolant, notamment pour un capteur d’image de type face avant, comprenant successivement de sa face arrière vers sa face avant un substrat support semi-conducteur, une couche électriquement isolante et une couche semi-conductrice monocristalline dite couche active, caractérisée en ce que la couche active est en un matériau semi-conducteur présentant un état de contrainte mécanique par rapport au substrat support, et en ce que ledit substrat support comprend, sur sa face arrière, une couche d’oxyde de silicium, l’épaisseur de ladite couche d’oxyde étant choisie pour compenser la flèche induite par la contrainte mécanique entre la couche active et le substrat support lors du refroidissement de la structure après la formation par épitaxie d’au moins une partie de la couche active sur le substrat support.
Par « face avant » on entend dans le présent texte la face du capteur d’image destinée à être exposée à un rayonnement lumineux, qui se trouve du même côté de la structure que les composants électroniques associés.
Par « présentant un état de contrainte mécanique par rapport au substrat support » on entend dans le présent texte que la couche considérée présente une contrainte compressive ou extensive différente de celle éventuellement présente dans le substrat support, et susceptible d’induire une déformation de l’ensemble formé de ladite couche et du substrat support à température ambiante (la température ambiante étant définie comme une température comprise entre 20 et 25°C). Cet état de contrainte mécanique est dû notamment à une différence de coefficient de dilatation thermique entre ladite couche et le substrat support.
Selon un mode de réalisation préféré, la couche active est une couche de siliciumgermanium.
De manière avantageuse, la teneur en germanium de la couche active est inférieure ou égale à 10%.
De préférence, l’épaisseur de la couche active est inférieure à une épaisseur critique définie comme étant une épaisseur au-delà de laquelle une relaxation du matériau de la couche active se produit.
Selon un mode de réalisation, la structure comprend en outre une couche de silicium entre la couche électriquement isolante et la couche active.
Selon un mode de réalisation, la couche électriquement isolante est en oxyde de silicium.
L’épaisseur de ladite couche électriquement isolante est typiquement comprise entre 10 et 200 nm.
L’épaisseur de la couche d’oxyde de silicium située sur la face arrière du substrat est avantageusement comprise entre 0,5 pm et 4 pm.
L’invention concerne également un capteur d’image face avant comprenant une telle structure et un réseau matriciel de photodiodes dans la couche active de ladite structure.
Un autre objet de l’invention concerne un procédé de fabrication d’une telle structure. Ledit procédé comprend les étapes suivantes :
- fourniture d’un substrat donneur comprenant un matériau semi-conducteur adapté pour la croissance épitaxiale du matériau de la couche active ;
- fourniture du substrat support ;
- collage du substrat donneur sur le substrat support, la couche électriquement isolante étant à l’interface de collage ;
- amincissement du substrat donneur de sorte à transférer une couche du matériau semi-conducteur sur la face avant du substrat support ;
- dépôt, sur la face arrière du substrat support, de la couche d’oxyde de silicium,
- après ledit dépôt de la couche d’oxyde, croissance épitaxiale, sur la couche de matériau semi-conducteur transférée, de la couche active, à une température supérieure à la température de dépôt de la couche d’oxyde.
Selon un mode de réalisation préféré, la couche active est en silicium-germanium.
Selon une forme d’exécution de l’invention, le matériau semi-conducteur du substrat donneur adapté pour la croissance épitaxiale de silicium-germanium est du siliciumgermanium.
Ledit matériau semi-conducteur est formé par épitaxie sur un substrat de base, ledit matériau semi-conducteur et le substrat de base formant ensemble le substrat donneur.
Selon une autre forme d’exécution, le matériau semi-conducteur du substrat donneur adapté pour la croissance épitaxiale de silicium-germanium est du silicium.
L’épaisseur de la couche de silicium transférée sur le substrat support est avantageusement inférieure ou égale à 400 nm.
A l’issue de la croissance épitaxiale de silicium-germanium, la couche de silicium peut être conservée entre la couche électriquement isolante et la couche de siliciumgermanium.
De manière alternative, le procédé peut comprendre une étape de condensation du silicium-germanium de la couche active de sorte à convertir la couche de silicium à partir de laquelle la croissance épitaxiale de silicium-germanium a été effectuée en une couche de silicium-germanium.
Selon un mode de réalisation, le procédé comprend une étape de formation d’une zone de fragilisation dans le substrat donneur de sorte à délimiter une couche du matériau semi-conducteur adapté pour la croissance épitaxiale du matériau de la couche active, et l’amincissement du substrat donneur comprend un détachement selon ladite zone de fragilisation.
La formation de ladite zone de fragilisation comprend avantageusement une implantation d’espèces atomiques dans le substrat donneur.
La température d’épitaxie de la couche active est généralement comprise entre 600 et 1100°C.
La température de dépôt de la couche d’oxyde de silicium est typiquement comprise entre 100 et 400°C.
De manière particulièrement avantageuse, l’épaisseur de la couche d’oxyde de silicium est choisie de telle sorte que la contrainte générée lors du refroidissement de la structure après le dépôt de ladite couche due à la différence de coefficient de dilatation thermique avec le substrat support engendre une flèche inférieure à une valeur limite.
DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention apparaîtront à la lecture de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels :
- la figure 1 est une vue en coupe d’une structure SOI pour capteur d’image face avant tel que décrit dans le document US 2016/0118431 ;
- la figure 2 est une vue en coupe d’une structure conforme à un mode de réalisation de l’invention ;
- la figure 3 présente le coefficient d’absorption du silicium-germanium en fonction de la longueur d’onde pour différentes teneur en germanium ;
- la figure 4 présente l’épaisseur critique d’une couche de silicium-germanium en fonction de sa teneur en germanium ;
- la figure 5 représente la flèche d’un substrat de silicium avec une couche de SiGe contrainte épitaxiée sur sa face avant ; cette flèche est tracée en fonction de la contrainte dans le SiGe et de l’épaisseur de SiGe ;
- la figure 6 est une vue en coupe d’une structure conforme à une variante de réalisation de l’invention ;
- les figures 7A à 7G illustrent les principales étapes d’un procédé de fabrication d’une structure selon un mode de réalisation de l’invention ;
- les figures 8A à 8C illustrent des étapes d’une variante du procédé de fabrication illustré sur les figures 7A à 7F ;
- les figures 9A à 9E illustrent les principales étapes d’un procédé de fabrication d’une structure selon un autre mode de réalisation de l’invention ;
- la figure 10 est une vue en coupe d’un pixel d’un capteur d’image de type « face avant » comprenant une structure selon un mode de réalisation de l’invention.
Pour des raisons de lisibilité des figures, les différentes couches ne sont pas nécessairement représentées à l’échelle.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION
La figure 2 est une vue en coupe d’un substrat semi-conducteur sur isolant selon un mode de réalisation de l’invention. Un tel substrat est notamment utilisable pour la fabrication d’un capteur d’image de type face avant, mais n’est pas limité à une telle application.
Ledit substrat comprend successivement, de sa face arrière vers sa face avant, une couche 4 d’oxyde de silicium (SiO2), un substrat support 1 semi-conducteur, une couche électriquement isolante 2 et une couche 3 semi-conductrice monocristalline, dite couche active.
Dans la suite de la description, on considérera que la couche 3 est une couche de silicium-germanium (SiGe), mais l’invention n’est pas limitée à ce matériau, la couche active pouvant être également formée d’un autre matériau semi-conducteur, tel que du germanium ou un matériau lll-V, présentant un état de contrainte mécanique par rapport au substrat support.
Le substrat support 1 est généralement obtenu par découpe d’un lingot monocristallin. De manière avantageuse, le substrat 1 est en silicium.
Selon un mode de réalisation, la couche électriquement isolante est une couche d’oxyde de silicium.
De manière avantageuse, l’épaisseur de ladite couche électriquement isolante est comprise entre 10 et 200 nm.
La couche 3 est destinée à former la couche active d’un composant électronique, optique ou optoélectronique. Ainsi, dans l’application à un capteur d’image, la couche 3 est destinée à recevoir un réseau matriciel de photodiodes (non représenté) permettant la capture d’images. L’épaisseur de la couche 3 est typiquement supérieure ou égale à 1 pm. Ladite couche 3 peut être légèrement dopée.
Comme on peut le voir sur la figure 3, qui illustre le coefficient d’absorption (en cm'1) du SiGe en fonction de la longueur d’onde (en pm) pour différentes compositions dudit matériau, le coefficient d’absorption, notamment dans l’infrarouge, augmente avec la teneur en germanium.
Cependant, la conception de la couche 3 ne porte pas que sur la concentration en germanium mais aussi sur l’épaisseur de ladite couche. En effet, la couche de SiGe étant formée par épitaxie sur un substrat de silicium, dont le paramètre de maille est différent de celui du silicium-germanium, il se produit une relaxation de la couche de SiGe au-delà d’une certaine épaisseur, dite épaisseur critique. Cette relaxation se traduit par la formation de dislocations au sein de la couche de SiGe.
De telles dislocations rendraient la couche de SiGe impropre à la fonction de la couche active 3 et doivent donc être évitées.
Comme le montre la figure 4, qui illustre l’épaisseur critique (en Â) d’une couche de SiGe en fonction de la teneur en germanium (coefficient stoechiométrique x correspondant à la composition Sii_x Gex), l’épaisseur critique est d’autant plus faible que la concentration en germanium est élevée.
L’épaisseur de la couche active 3 et la concentration en germanium de ladite couche résultent donc d’un compromis entre :
- d’une part, une épaisseur suffisamment grande pour capturer un maximum de photons dans les longueurs d’onde du proche infrarouge,
- d’autre part, une concentration suffisante en germanium pour accroître la capacité d’absorption des photons par la couche active en particulier dans le proche infrarouge, et
- une épaisseur limitée (dépendant de la concentration) pour éviter la relaxation du silicium-germanium et la création de défauts cristallins (dislocations) qui en résulte.
Typiquement, on cherche à maximiser l’épaisseur et la concentration en germanium de la couche 3 pour avoir la meilleure absorption possible dans l’infrarouge,
De préférence, la teneur en germanium de la couche active est inférieure ou égale à 10%. La figure 4 montre en effet que l’épaisseur critique d’une couche de Si0,9 Ge0,i est de l’ordre du micromètre, ce qui convient à la couche active d’un capteur d’image de type « face avant ».
La figure 5 illustre la flèche z (en pm) d’un substrat de silicium de 300 mm de diamètre et 775 pm d’épaisseur en fonction de l’épaisseur x (en pm) d’une couche de SiGe déposée par épitaxie sur ledit substrat, et de la contrainte y (en GPa) dans la couche de SiGe, ladite contrainte dépendant de la teneur en germanium et de l’épaisseur de la couche de SiGe.
Ainsi, par exemple, une couche de SiGe de 5 pm d’épaisseur induisant une contrainte de 0,1 GPa provoque une flèche de l’ordre de +300 pm.
La couche 4 d’oxyde de silicium agencée sur la face arrière du substrat support 1 permet de compenser la déformation induite par la contrainte de la couche active.
Comme on le verra plus bas lors de la description de modes de réalisation du procédé de fabrication de la structure, la couche d’oxyde de silicium est déposée sur le substrat support avant l’épitaxie de la couche de SiGe, à une température suffisamment basse pour ne pas déformer notablement la structure avant l’étape d’épitaxie. Ainsi, la structure reste manipulable par des outils industriels conventionnels tout au long de son procédé de fabrication.
On va maintenant décrire des exemples de procédés de fabrication de la structure illustrée sur la figure 2.
D’une manière générale, le procédé de fabrication de la structure comprend les étapes suivantes.
D’une part, on fournit un substrat donneur comprenant un matériau semi-conducteur adapté pour la croissance épitaxiale de silicium-germanium. Ledit matériau peut notamment être du SiGe (permettant une homoépitaxie) ou un matériau différent du SiGe mais présentant un paramètre de maille suffisamment proche de celui du SiGe pour permettre la croissance épitaxiale de celui-ci (hétéroépitaxie). Dans ce dernier cas, ledit matériau semi-conducteur est avantageusement du silicium.
D’autre part, on fournit un substrat receveur, et l’on colle le substrat donneur sur le substrat receveur, une couche électriquement isolante étant à l’interface de collage.
On amincit ensuite le substrat donneur de sorte à transférer une couche du matériau semi-conducteur sur le substrat receveur.
Cet amincissement peut être effectué par polissage ou gravure du matériau semiconducteur de sorte à obtenir l’épaisseur et l’état de surface souhaité pour l’épitaxie du SiGe.
Toutefois, de manière avantageuse, on procède, avant l’étape de collage, à la formation d’une zone de fragilisation dans le matériau semi-conducteur de sorte à délimiter une couche superficielle à transférer. Après l’étape de collage, l’amincissement consiste à détacher le substrat donneur le long de la zone de fragilisation, ce qui conduit au transfert de la couche superficielle sur le substrat receveur. Typiquement, l’épaisseur de la couche transférée est inférieure ou égale à 400 nm. Eventuellement, on effectue un traitement de finition de la surface libre de la couche transférée afin de favoriser la mise en oeuvre de l’épitaxie, ce traitement pouvant conduire à amincir la couche transférée.
Ensuite, on dépose, sur la face arrière du substrat receveur, une couche d’oxyde de silicium (SiO2). Un tel dépôt est mis en œuvre à une température relativement basse, sensiblement inférieure à la température d’épitaxie requise pour faire croître la couche monocristalline de SiGe. Typiquement, la température de dépôt de la couche d’oxyde est de l’ordre de 300°C, plus généralement comprise entre 100 et 400°C. L’homme du métier connaît les techniques permettant un tel dépôt, parmi lesquelles on peut citer le dépôt chimique en phase vapeur assisté par plasma (PECVD, acronyme du terme anglo-saxon « Plasma-Enhanced Chemical Vapor Déposition »).
Considérant que le coefficient de dilatation thermique de l’oxyde de silicium est constant en fonction de la température, la contrainte induite par le dépôt de ladite couche sur le substrat receveur se traduit, après retour à la température ambiante, par une flèche de 6 pm pour 1000 Â déposés à 300°C, ladite flèche étant de 18 pm pour 1000 Â déposés à 950°C.
L’épaisseur de la couche d’oxyde de silicium déposée est choisie pour que la flèche obtenue après retour à température ambiante soit inférieure ou égale à une valeur limite, par exemple inférieure ou égale à 100 pm, ce qui permet de manipuler et de mesurer la structure avec les équipements standard de la microélectronique. Cette épaisseur de la couche d’oxyde de silicium est typiquement comprise entre 0,5 pm et 4 pm.
Enfin, on met en œuvre, sur la couche de matériau semi-conducteur transférée, qui sert de couche germe, la croissance épitaxiale d’une couche de silicium-germanium jusqu’à l’obtention de l’épaisseur souhaitée pour la couche active. Cette épitaxie est typiquement réalisée à une température de l’ordre de 900°C, plus généralement comprise entre 600 et 1100°C.
L’épitaxie étant réalisée à une température avoisinant la température de transition vitreuse de la couche d’oxyde de silicium située en face arrière, ladite couche flue pendant l’épitaxie, ce qui réduit la contrainte apportée par ladite couche. En revanche, dans la mesure où ladite couche a été portée à une température trois fois supérieure à celle de son dépôt, la contrainte apportée lors de son refroidissement post-épitaxie est également environ trois fois supérieure à celle apportée lors de son refroidissement suivant son dépôt.
Par conséquent, le dépôt de la couche de SiGe induit un double phénomène :
- une variation positive de la flèche, liée à la contrainte apportée par le SiGe en face avant,
- une variation négative de la flèche, induite par la contrainte apportée par l’oxyde de silicium en face arrière.
Au retour à température ambiante, les deux variations s’annulent, permettant de bénéficier d’une structure SOI ou SiGeOI recouverte d’une couche épaisse de SiGe non déformée.
ίο
Par la suite, les étapes que devra subir la structure en vue de la fabrication du capteur d’image ou d’un autre composant électronique, optique ou optoélectronique étant mises en oeuvre à des températures inférieures à la température d’épitaxie du SiGe, la structure redeviendra toujours sensiblement plane lors du retour à température ambiante.,
On notera que, lorsque la couche germe n’est pas en SiGe, par exemple lorsqu’elle est en silicium, il subsiste, à l’issue de l’épitaxie du SiGe, la couche germe sous la couche active 3.
Cette situation est illustrée sur la figure 6, qui correspond à un mode de réalisation particulier de l’invention. La couche germe est désignée par le repère 42.
La couche germe est suffisamment mince (d’une épaisseur inférieure ou égale à 300 nm) par rapport à l’épaisseur de la couche active pour ne pas affecter notablement les propriétés de la couche active de SiGe en termes d’absorption dans l’infrarouge.
Cependant, il est possible de retirer la couche germe, par exemple au moyen d’un procédé de condensation. De manière connue en elle-même, ledit procédé comprend une oxydation de la couche de SiGe, ladite oxydation ayant pour effet de consommer uniquement le silicium (pour former de l’oxyde de silicium) et de faire migrer le germanium vers la face opposée à la surface libre de la couche de SiGe. On obtient alors en surface une couche de SiO2 que l’on peut éliminer par gravure.
Selon un premier mode de réalisation, illustré sur les figures 7A à 7F, on part d’un substrat donneur 30 comprenant une couche superficielle 31 de SiGe.
Ladite couche de SiGe est typiquement formée par épitaxie sur un substrat de base 32, généralement en silicium. Ladite couche de SiGe est suffisamment mince pour être en contrainte.
Dans une première version de ce mode de réalisation, une zone de fragilisation est formée dans la couche de SiGe.
De manière particulièrement avantageuse, comme illustré sur la figure 7B, ladite zone de fragilisation 33 est formée par implantation d’espèces atomiques (typiquement, de l’hydrogène et/ou de l’hélium) au travers de la surface libre de la couche 31 de SiGe. La zone de fragilisation 33 délimite ainsi une couche 34 de SiGe à la surface du substrat donneur.
En référence à la figure 7C, on fournit par ailleurs un substrat receveur comprenant un substrat support 1 et une couche électriquement isolante 2.
En référence à la figure 7D, on colle le substrat donneur sur le substrat receveur, la couche 31 de SiGe et la couche électriquement isolante 2 étant à l’interface de collage.
Ensuite, comme illustré sur la figure 7E, on détache le substrat donneur le long de la zone de fragilisation. Ledit détachement peut être initié par toute technique connue de l’homme du métier, telle qu’une contrainte mécanique, chimique, et/ou thermique.
On transfère ainsi la couche 34 de SiGe sur le substrat support.
En référence à la figure 7F, on dépose à basse température (de l’ordre de 300°C) une couche 4 d’oxyde de silicium sur la face arrière du substrat support 1. Comme indiqué plus haut, l’épaisseur de la couche 4 est choisie pour ne pas générer une flèche supérieure à 100 pm lors du retour à température ambiante, et pour compenser la flèche générée par l’épitaxie ultérieure de la couche de SiGe. L’épaisseur de la couche 4 est par exemple de l’ordre de 1,4 pm.
On procède le cas échéant à un traitement de la surface de la couche de SiGe pour retirer les défauts liés à l’implantation et au détachement, et la rendre suffisamment lisse pour l’étape d’épitaxie qui va suivre (cf. figure 7H décrite plus bas).
Dans une seconde version de ce mode de réalisation, une zone de fragilisation 33 est formée dans le substrat donneur 30 situé sous la couche 31 de SiGe 31 (cf. figure 8A).
De manière particulièrement avantageuse, ladite zone de fragilisation 33 est formée par implantation d’espèces atomiques (typiquement, de l’hydrogène et/ou de l’hélium) au travers de la surface libre de la couche 30. La zone de fragilisation 33 délimite ainsi une couche de SiGe et d’une portion 38 du substrat de base 32 à la surface du substrat donneur.
On fournit par ailleurs un substrat receveur comprenant un substrat support 1 et une couche électriquement isolante 2 (cf. figure 7C).
En référence à la figure 8B, on colle le substrat donneur sur le substrat receveur, la couche 31 de SiGe et la couche électriquement isolante 2 étant à l’interface de collage.
Ensuite, on détache le substrat donneur le long de la zone de fragilisation 33. Ledit détachement peut être initié par toute technique connue de l’homme du métier, telle qu’une contrainte mécanique, chimique, et/ou thermique.
On transfère ainsi la couche 31 de SiGe et la portion 38 du substrat de base sur le substrat support (cf. figure 8C).
On procède alors à un traitement de la surface créée pour retirer la portion 38 du substrat donneur superficielle jusqu’à laisser apparaître une surface de SiGe, retirant ainsi les défauts liés à l’implantation et au détachement, et la rendant suffisamment lisse pour l’étape d’épitaxie qui va suivre.
On obtient ainsi, comme sur la figure 7E, une portion 34 de la couche 31 de SiGe sur le substrat support 1.
En référence à la figure 7F, on dépose à basse température (de l’ordre de 300°C) une couche 4 d’oxyde de silicium sur la face arrière du substrat support 1. Comme indiqué plus haut, l’épaisseur de la couche 4 est choisie pour ne pas générer une flèche supérieure à 100 pm lors du retour à température ambiante, et pour compenser la flèche générée par l’épitaxie ultérieure de la couche de SiGe. L’épaisseur de la couche 4 est par exemple de l’ordre de 1,4 pm.
Comme illustré sur la figure 7G (étape commune aux deux versions du mode de réalisation), on procède alors à une reprise d’épitaxie pour faire croître une couche 35 de SiGe sur la couche 34 transférée qui remplit le rôle de couche germe, jusqu’à l’épaisseur souhaitée pour la couche active 3, qui est formée de l’ensemble des deux couches 34 et 35 de SiGe. Lors de l’épitaxie, il est possible de doper légèrement la couche 35, selon les propriétés électriques souhaitées. Le dopage de la couche 35 n’est pas nécessairement identique à celui de la couche germe 34.
Au cours de cette épitaxie, qui est réalisée à une température de l’ordre de 900950°C, l’oxyde de la couche 4 flue et relâche la contrainte exercée au sein de la structure.
En revanche, lors du retour à température ambiante qui suit l’épitaxie, la couche d’oxyde 4 engendre une contrainte qui compense celle imposée par la couche de SiGe déposée en face avant.
On obtient ainsi la structure illustrée sur la figure 2, qui présente une flèche nulle ou tout au moins suffisamment faible pour permettre la manipulation de la structure par des outils conventionnels dans l’industrie microélectronique.
Selon un second mode de réalisation, illustré sur les figures 9A à 9D, on utilise le procédé Smart Cut™ bien connu pour former un substrat SOI comprenant le substrat support, la couche électriquement isolante, et une couche germe de silicium destinée à la croissance épitaxiale de la couche de SiGe.
A cet effet, on fournit un substrat donneur 40 de silicium recouvert de la couche électriquement isolante 2 (cf. figure 9A), puis l’on forme par implantation d’espèces atomiques une zone de fragilisation 41 délimitant une couche 42 de silicium à transférer (cf. figure 9B).
On fournit par ailleurs un substrat receveur, qui est typiquement le substrat support 1 du substrat final.
En référence à la figure 9C, on colle le substrat donneur 40 sur le substrat receveur 1, la couche électriquement isolante 2 étant à l’interface de collage.
Ensuite, on détache le substrat donneur le long de la zone de fragilisation. Ledit détachement peut être initié par toute technique connue de l’homme du métier, telle qu’une contrainte mécanique, chimique, et/ou thermique.
On transfère ainsi la couche 42 de silicium sur le substrat support 1 (cf. figure 9D).
En référence à la figure 9E, on dépose à basse température (de l’ordre de 300°C) une couche 4 d’oxyde de silicium sur la face arrière du substrat support 1. Comme indiqué plus haut, l’épaisseur de la couche 4 est choisie pour ne pas générer une flèche supérieure à 100 pm lors du retour à température ambiante, et pour compenser la flèche générée par l’épitaxie ultérieure de la couche de SiGe. L’épaisseur de la couche 4 est par exemple de l’ordre de 1,4 pm.
On procède le cas échéant à un traitement de la surface de la couche de silicium pour retirer les défauts liés à l’implantation et au détachement, et la rendre suffisamment lisse pour l’étape d’épitaxie qui va suivre.
On procède enfin à une reprise d’épitaxie de SiGe sur la couche 42 de silicium transférée qui sert de couche germe, jusqu’à l’épaisseur souhaitée pour la couche active
3. Lors de l’épitaxie, il est possible de doper légèrement la couche 3, selon les propriétés électriques souhaitées.
On obtient ainsi le substrat illustré sur la figure 6.
Comme mentionné plus haut, la couche germe de silicium peut être conservée pour la formation du capteur d’image. De manière alternative, la couche de silicium peut être retirée au moyen du procédé de condensation susmentionné.
La figure 10 illustre une partie d’un capteur d’image de type face avant comprenant un substrat selon un mode de réalisation de l’invention correspondant à la figure 2, mais non limité à celui-ci. Seule une partie du capteur correspondant à un pixel est représentée sur cette figure, ledit pixel étant isolé électriquement des autres pixels formés dans la couche active 3 par des tranchées d’isolation 7.
Une région 36 dopée de type différent de celui de la couche 3 est formée sous la surface de la face avant de la couche active 3. Cette région 36 forme avec la couche active 3 une photodiode. Une région 37 formée entre la région 36 et la face avant de la couche 3 présente avantageusement un niveau de dopage supérieur à celui de la région 36 afin de passiver l’interface. Une couche de passivation 6 est formée sur la couche active 3 et peut encapsuler des éléments permettant de contrôler électriquement ledit pixel.
Eventuellement, d’autres couches, tels que des filtres, peuvent être formées sur la couche de passivation 6, mais elles ne sont pas représentées sur la figure 10.
La structure du capteur d’image en tant que tel et son procédé de fabrication sont connus de l’homme du métier et ne seront donc pas décrits en détail ici.
REFERENCES
US 2016/0118431
EP2251897

Claims (22)

  1. REVENDICATIONS
    1. Structure de type semi-conducteur pour isolant, notamment pour un capteur d’image de type face avant, comprenant successivement de sa face arrière vers sa face avant un substrat support (1) semi-conducteur, une couche électriquement isolante (2) et une couche (3) semi-conductrice monocristalline dite couche active, caractérisée en ce que la couche active (3) est en un matériau semi-conducteur présentant un état de contrainte mécanique par rapport au substrat support (1), et en ce que ledit substrat support (1) comprend, sur sa face arrière, une couche (4) d’oxyde de silicium, l’épaisseur de ladite couche (4) d’oxyde étant choisie pour compenser la flèche induite par la contrainte mécanique entre la couche active et le substrat support lors du refroidissement de la structure après la formation par épitaxie d’au moins une partie de la couche active (3) sur le substrat support.
  2. 2. Structure selon la revendication 1, dans laquelle la couche active (3) est une couche de silicium-germanium.
  3. 3. Structure selon la revendication 2, dans laquelle la teneur en germanium de la couche active (3) est inférieure ou égale à 10%.
  4. 4. Structure selon l’une des revendications 1 à 3, dans laquelle l’épaisseur de la couche active (3) est inférieure à une épaisseur critique définie comme étant une épaisseur au-delà de laquelle une relaxation du matériau de la couche active se produit.
  5. 5. Structure selon l’une des revendications 1 à 4, comprenant en outre une couche de silicium (42) entre la couche électriquement isolante (2) et la couche (3) active.
  6. 6. Structure selon l’une des revendications 1 à 5, dans laquelle la couche électriquement isolante (2) est en oxyde de silicium.
  7. 7. Structure selon l’une des revendications 1 à 6, dans lequel l’épaisseur de la couche électriquement isolante (2) est comprise entre 10 et 200 nm.
  8. 8. Structure selon l’une des revendications 1 à 7, dans laquelle l’épaisseur de la couche (4) d’oxyde de silicium est comprise entre 0,5 pm et 4 pm.
  9. 9. Capteur d’image de type face avant, caractérisé en ce qu’il comprend une structure selon l’une des revendications 1 à 8 et un réseau matriciel de photodiodes dans la couche active (3) de ladite structure.
  10. 10. Procédé de fabrication d’une structure selon l’une des revendications 1 à 8, comprenant les étapes suivantes :
    - fourniture d’un substrat donneur (30, 40) comprenant un matériau semi-conducteur adapté pour la croissance épitaxiale du matériau de la couche active (3) ;
    - fourniture du substrat support (1) ;
    - collage du substrat donneur (30, 40) sur le substrat support (1), la couche électriquement isolante (2) étant à l’interface de collage ;
    - amincissement du substrat donneur (30, 40) de sorte à transférer une couche (34, 42) du matériau semi-conducteur sur la face avant du substrat support (1) ;
    - dépôt, sur la face arrière du substrat support (1), de la couche (4) d’oxyde de silicium,
    - après ledit dépôt de la couche d’oxyde (4), croissance épitaxiale, sur la couche (34, 42) de matériau semi-conducteur transférée, de la couche active (3), à une température supérieure à la température de dépôt de la couche d’oxyde (4).
  11. 11. Procédé selon la revendication 10, dans lequel la couche active est en silicium-germanium.
  12. 12. Procédé selon la revendication 11, dans lequel le matériau semi-conducteur du substrat donneur (30) adapté pour la croissance épitaxiale de silicium-germanium est du silicium-germanium.
  13. 13. Procédé selon la revendication 12, dans lequel ledit matériau semi-conducteur (31) est formé par épitaxie sur un substrat de base (32), ledit matériau semi-conducteur et le substrat de base formant ensemble le substrat donneur (30).
  14. 14. Procédé selon la revendication 11, dans lequel le matériau semi-conducteur du substrat donneur (40) adapté pour la croissance épitaxiale de silicium-germanium est du silicium.
  15. 15. Procédé selon la revendication 14, dans lequel l’épaisseur de la couche (42) de silicium transférée sur le substrat support (1) est inférieure ou égale à 400 nm.
  16. 16. Procédé selon l’une des revendications 14 ou 15, dans lequel, à l’issue de la croissance épitaxiale de silicium-germanium, la couche (42) de silicium est conservée entre la couche électriquement isolante (2) et la couche (3) de silicium-germanium.
  17. 17. Procédé selon l’une des revendications 14 ou 15, comprenant en outre une étape de condensation du silicium-germanium de la couche active (3) de sorte à convertir la couche (42) de silicium à partir de laquelle la croissance épitaxiale de siliciumgermanium a été effectuée en une couche de silicium-germanium.
  18. 18. Procédé selon l’une des revendications 10 à 17, comprenant une étape de formation d’une zone de fragilisation (33, 41) dans le substrat donneur (30, 40) de sorte à délimiter une couche (34, 42) du matériau semi-conducteur adapté pour la croissance épitaxiale du matériau de la couche active, et dans lequel l’amincissement du substrat donneur comprend un détachement selon ladite zone de fragilisation (33, 41).
  19. 19. Procédé selon la revendication 18, dans lequel la formation de la zone de fragilisation (33, 41) comprend une implantation d’espèces atomiques dans le substrat donneur (30, 40).
  20. 20. Procédé selon l’une des revendications 10 à 19, dans lequel la température d’épitaxie de la couche active (3) est comprise entre 600 et 1100°C.
  21. 21. Procédé selon l’une des revendications 10 à 20, dans lequel la température de dépôt de la couche (4) d’oxyde de silicium est comprise entre 100 et 400°C.
  22. 22. Procédé selon l’une des revendications 10 à 21, dans lequel l’épaisseur de la couche (4) d’oxyde de silicium est choisie de telle sorte que la contrainte générée lors du refroidissement de la structure après le dépôt de ladite couche due à la différence de coefficient de dilatation thermique avec le substrat support engendre une flèche inférieure à une valeur limite.
    1/7
FR1752310A 2017-03-21 2017-03-21 Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure Active FR3064398B1 (fr)

Priority Applications (11)

Application Number Priority Date Filing Date Title
FR1752310A FR3064398B1 (fr) 2017-03-21 2017-03-21 Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
SG11201908704X SG11201908704XA (en) 2017-03-21 2018-03-21 Semiconductor on insulator type structure, notably for a front side type imager, and method of manufacturing such a structure
US16/495,362 US11127624B2 (en) 2017-03-21 2018-03-21 Method of manufacturing a semiconductor on insulator type structure, notably for a front side type imager
PCT/EP2018/057151 WO2018172405A1 (fr) 2017-03-21 2018-03-21 Structure de type semiconducteur sur isolant, notamment pour un imageur de type avant, et procédé de fabrication d'une telle structure
TW107109656A TWI775825B (zh) 2017-03-21 2018-03-21 特別是用於前側型成像器之絕緣體上半導體型結構，及製造此結構之方法
JP2019543784A JP7332158B2 (ja) 2017-03-21 2018-03-21 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法
KR1020237041863A KR20230169478A (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
KR1020197030782A KR20190122872A (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
CN201880016053.9A CN110383456B (zh) 2017-03-21 2018-03-21 绝缘体上半导体型结构及其制造方法和正面型成像器
EP18711364.2A EP3602617B1 (fr) 2017-03-21 2018-03-21 Procédé de fabrication d'une structure de type semiconducteur sur isolant, notamment pour un imageur de type avant
US17/444,230 US20210366763A1 (en) 2017-03-21 2021-08-02 Semiconductor on insulator structure for a front side type imager

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1752310A FR3064398B1 (fr) 2017-03-21 2017-03-21 Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR1752310 2017-03-21

Publications (2)

Publication Number Publication Date
FR3064398A1 true FR3064398A1 (fr) 2018-09-28
FR3064398B1 FR3064398B1 (fr) 2019-06-07

Family

ID=59649786

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1752310A Active FR3064398B1 (fr) 2017-03-21 2017-03-21 Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure

Country Status (9)

Country Link
US (2) US11127624B2 (fr)
EP (1) EP3602617B1 (fr)
JP (1) JP7332158B2 (fr)
KR (2) KR20230169478A (fr)
CN (1) CN110383456B (fr)
FR (1) FR3064398B1 (fr)
SG (1) SG11201908704XA (fr)
TW (1) TWI775825B (fr)
WO (1) WO2018172405A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114223064A (zh) * 2019-02-18 2022-03-22 埃因霍芬理工大学 发光或吸光元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7334698B2 (ja) * 2020-09-11 2023-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646286A1 (fr) * 1992-06-17 1995-04-05 Harris Corporation Traitement de tranches soudees
US20060292822A1 (en) * 2005-06-27 2006-12-28 Ya-Hong Xie Method for producing dislocation-free strained crystalline films
EP1811543A1 (fr) * 2004-11-10 2007-07-25 Shin-Etsu Handotai Company Limited Procédé de fabrication de plaquette semi-conductrice

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
FR2600582B1 (fr) 1986-06-25 1990-06-08 Elect Meca Et Const Procede de fabrication de panneaux prefabriques en briques
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
DE69223009T2 (de) * 1991-08-02 1998-04-02 Canon Kk Flüssigkristall-Anzeigeeinheit
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
JP3325538B2 (ja) * 1999-04-06 2002-09-17 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
AU2001268577A1 (en) * 2000-06-22 2002-01-02 Massachusetts Institute Of Technology Etch stop layer system
AU2001271293A1 (en) * 2000-06-28 2002-01-08 Motorola, Inc. Semiconductor structure, device, circuit, and process
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
DE10231964A1 (de) * 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
KR101142138B1 (ko) * 2003-09-10 2012-05-10 신에쯔 한도타이 가부시키가이샤 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
US7067430B2 (en) * 2003-09-30 2006-06-27 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
FR2868202B1 (fr) * 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP4648134B2 (ja) * 2005-09-02 2011-03-09 大日本印刷株式会社 Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
FR2892733B1 (fr) * 2005-10-28 2008-02-01 Soitec Silicon On Insulator Relaxation de couches
FR2893762B1 (fr) * 2005-11-18 2007-12-21 Commissariat Energie Atomique Procede de realisation de transistor a double grilles auto-alignees par reduction de motifs de grille
FR2894715B1 (fr) * 2005-12-09 2008-02-22 Xbybus Soc Par Actions Simplif Procede de fabrication de composant silicium et/ou germanium sur isolant
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US7811382B2 (en) * 2006-05-30 2010-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure having a strained silicon layer
EP1928020B1 (fr) * 2006-11-30 2020-04-22 Soitec Procédé de fabrication d'une hétérostructure semi-conductrice
EP1975988B1 (fr) * 2007-03-28 2015-02-25 Siltronic AG Tranche semi-conductrice multicouches et son procédé de fabrication
US7897480B2 (en) * 2007-04-23 2011-03-01 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
CN101246819B (zh) * 2007-11-13 2010-11-10 清华大学 应变锗薄膜的制备方法
FR2924273B1 (fr) * 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
US8680553B2 (en) * 2008-11-12 2014-03-25 Hitachi, Ltd. Light-emitting device, light-receiving device and method of manufacturing the same
EP2251897B1 (fr) * 2009-05-13 2016-01-06 Siltronic AG Procédé de production d'une plaque comportant un substrat de silicium monocristallin doté d'un côté avant et arrière et d'une couche de SiGe déposée à l'avant
JP5414415B2 (ja) * 2009-08-06 2014-02-12 株式会社日立製作所 半導体受光素子及びその製造方法
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers
US8476150B2 (en) * 2010-01-29 2013-07-02 Intersil Americas Inc. Methods of forming a semiconductor device
JP5257401B2 (ja) * 2010-04-28 2013-08-07 株式会社Ｓｕｍｃｏ 歪シリコンｓｏｉ基板の製造方法
US8877608B2 (en) * 2012-07-02 2014-11-04 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing GOI chip structure
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9691860B2 (en) * 2014-05-02 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming defect-free SRB onto lattice-mismatched substrates and defect-free fins on insulators
US9165945B1 (en) * 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9219150B1 (en) * 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
FR3027731B1 (fr) 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
US10381260B2 (en) * 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
WO2016085890A1 (fr) * 2014-11-24 2016-06-02 Innosys, Inc. Croissance de nitrure de gallium sur silicium
CN105810557A (zh) * 2014-12-31 2016-07-27 格科微电子（上海）有限公司 半导体晶圆及其整平方法和封装方法
FR3034909B1 (fr) * 2015-04-09 2018-02-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage des regions de source et de drain d'un transistor a l'aide d'une amorphisation selective
EP3378094B1 (fr) * 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Procédé de fabrication consistant à lisser une surface de semi-conducteur
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
US9799756B1 (en) * 2016-08-05 2017-10-24 International Business Machines Corporation Germanium lateral bipolar transistor with silicon passivation
JP6662250B2 (ja) * 2016-09-07 2020-03-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
US10170312B2 (en) * 2017-04-20 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor substrate and manufacturing method of the same
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646286A1 (fr) * 1992-06-17 1995-04-05 Harris Corporation Traitement de tranches soudees
EP1811543A1 (fr) * 2004-11-10 2007-07-25 Shin-Etsu Handotai Company Limited Procédé de fabrication de plaquette semi-conductrice
US20060292822A1 (en) * 2005-06-27 2006-12-28 Ya-Hong Xie Method for producing dislocation-free strained crystalline films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114223064A (zh) * 2019-02-18 2022-03-22 埃因霍芬理工大学 发光或吸光元件

Also Published As

Publication number Publication date
TWI775825B (zh) 2022-09-01
US20210366763A1 (en) 2021-11-25
JP7332158B2 (ja) 2023-08-23
FR3064398B1 (fr) 2019-06-07
JP2020511777A (ja) 2020-04-16
US11127624B2 (en) 2021-09-21
SG11201908704XA (en) 2019-10-30
CN110383456B (zh) 2024-03-26
CN110383456A (zh) 2019-10-25
US20200152689A1 (en) 2020-05-14
EP3602617A1 (fr) 2020-02-05
KR20190122872A (ko) 2019-10-30
WO2018172405A1 (fr) 2018-09-27
EP3602617B1 (fr) 2021-04-21
TW201903962A (zh) 2019-01-16
KR20230169478A (ko) 2023-12-15

Similar Documents

Publication Publication Date Title
EP1354346B1 (fr) Procede de realisation d'une couche mince impliquant l'implantation d'especes gazeuses
WO2002084722A2 (fr) Substrat demontable a tenue mecanique controlee et procede de realisation
FR2797347A1 (fr) Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2823596A1 (fr) Substrat ou structure demontable et procede de realisation
EP2342744A1 (fr) Procede de formation d'une couche monocristalline dans le domaine micro-electronique
EP3806167B1 (fr) Procede de fabrication d'au moins une photodiode planaire contrainte en tension
FR2995136A1 (fr) Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
EP3151266B1 (fr) Procede de formation d'une portion semiconductrice par croissance epitaxiale sur une portion contrainte
FR3051596A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR2952224A1 (fr) Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
EP3568869B1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR3055467A1 (fr) Procede de realisation d’une couche contrainte en tension a base de germanium etain
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
EP3568868B1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
EP2043135A1 (fr) Procèdè de fabrication de structures semicondutrices utiles pour la réalisation de substrats semiconducteur-sur-isolant, et ses applications
EP3497711B1 (fr) Procédé de fabrication d'une couche épitaxiée sur une plaque de croissance
FR3093859A1 (fr) Procédé de transfert d’une couche utile sur une substrat support
EP3903341B1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant
EP3811411A1 (fr) Capteur d'image de type face avant et procede de fabrication d'un tel capteur
WO2024023431A1 (fr) Procede de realisation d'une couche semiconductrice par epitaxie a partir d'un substrat de croissance comportant une couche de liaison en un materiau fusible
WO2024141738A1 (fr) Procédé de fabrication d'un capteur d'image
WO2024126599A1 (fr) Procédé de préparation d'un empilement en vue d'un collage
EP4123692A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant de type soi ou sigeoi par besoi et structure pour fabriquer un tel substrat

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180928

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8