FR2952224A1 - Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante. - Google Patents

Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante. Download PDF

Info

Publication number
FR2952224A1
FR2952224A1 FR0957662A FR0957662A FR2952224A1 FR 2952224 A1 FR2952224 A1 FR 2952224A1 FR 0957662 A FR0957662 A FR 0957662A FR 0957662 A FR0957662 A FR 0957662A FR 2952224 A1 FR2952224 A1 FR 2952224A1
Authority
FR
France
Prior art keywords
support substrate
layer
insulating layer
insulator
rear face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0957662A
Other languages
English (en)
Other versions
FR2952224B1 (fr
Inventor
Sebastien Kerdiles
Patrick Reynaud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0957662A priority Critical patent/FR2952224B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to KR1020127011161A priority patent/KR101352483B1/ko
Priority to EP10762645.9A priority patent/EP2494593B1/fr
Priority to PCT/EP2010/064604 priority patent/WO2011051078A1/fr
Priority to CN2010800484866A priority patent/CN102598243A/zh
Priority to JP2012535721A priority patent/JP2013509697A/ja
Priority to TW099133963A priority patent/TW201123282A/zh
Publication of FR2952224A1 publication Critical patent/FR2952224A1/fr
Application granted granted Critical
Publication of FR2952224B1 publication Critical patent/FR2952224B1/fr
Priority to US13/458,817 priority patent/US20120223419A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

caractérisé par le fait que, préalablement au collage, on procède au recouvrement de la couche isolante (4), en face arrière dudit substrat support avec un matériau distinct (5), résistant aux désoxydations, matériau qui participe avec cet isolant (4) en face arrière du substrat support, à compenser au moins en partie la contrainte exercée par l'isolant enterré (BOX) sur le substrat support (1).

Description

i L'invention est relative à un procédé de contrôle, lors de sa fabrication, de la répartition des contraintes dans une structure de type semi-conducteur sur isolant. Elle concerne également une telle structure, qui peut être utilisée 5 dans les domaines de la microélectronique, de l'optoélectronique, de la photonique intégrée, etc. Le collage par adhésion moléculaire permet de réaliser des substrats du type SOI (Silicon On Insulator), en enterrant une couche isolante entre un substrat support mécanique et une couche active de semi-conducteur. 10 Généralement, les substrats SOI comportent une couche active et un substrat support mécanique en silicium monocristallin, alors que l'isolant est souvent un oxyde de silicium. Des procédés tels que ceux connus respectivement sous la marque "Smart Cut" ou sous l'acronyme "BESOI" (pour "Bonded and Etched-Back Silicon 15 on Insulator") font intervenir le collage de deux substrats, l'un étant le receveur (futur substrat support mécanique) et l'autre étant le donneur, duquel est extraite la couche active. Pour constituer l'isolant enterré, tout ou partie de l'isolant peut être formé ou déposé sur l'un et ou l'autre des deux substrats à coller. Couramment, la totalité de l'isolant est formé sur le substrat 20 donneur, en particulier si l'isolant enterré final est fin (< 500nm). Dans d'autres cas, en particulier si l'isolant enterré est épais (> 2000nm), le substrat donneur peut n'amener qu'une petite partie du futur isolant enterré (ex : 200nm), le reste (ex : 1800nm) étant apporté par le substrat support. La présence d'un isolant enterré conduit à une déformation du SOI 25 fini. En effet, par exemple dans le cas d'un oxyde de Si enterré (100 à 1000nm) entre un support d'épaisseur 400-8001um et une couche active de Si d'épaisseur 10-10000nm, la structure n'est pas symétrique et se déforme car l'oxyde ne présente pas le même coefficient de dilatation thermique que le silicium. Il se retrouve sous contrainte, contrainte qui se relaxe pour donner une "flèche" c'est-à-dire une 30 déformation au substrat SOI fini. Cette flèche est d'autant plus grande que l'isolant est épais. Une faible déformation des plaques ainsi réalisées est tolérable par les utilisateurs. En revanche, au-delà d'une certaine déformation (amplitude < 501um) fonction de la finesse des composants fabriqués sur les SOI, des problèmes de mise au point surviennent lors des étapes de photolithographie, voire à l'extrême, des problèmes de manipulation des plaques par des robots. Il est par conséquent nécessaire de fournir des plaques SOI avec l'épaisseur d'isolant enterré souhaité, sans pour autant que la déformation de ces SOI soit importante. La fabrication de SOI à isolant enterré épais et à faible flèche est donc difficile et nécessite d'avoir recours à des précautions et des procédés particuliers. Jusqu'ici, pour limiter les contraintes et donc la flèche, une première solution consiste à fabriquer les SOI à isolant enterré épais par collage d'un substrat donneur n'apportant qu'une faible partie de l'oxyde, et d'un receveur qui comporte la majeure partie du futur oxyde enterré, voire même la totalité. Pour éviter la déformation du SOI fini, le receveur doit comporter non seulement de l'oxyde en face avant mais aussi en face arrière (ce qui est le cas par exemple avec une oxydation thermique). Cet oxyde en face arrière doit être conservé jusqu'à la fin du procédé de fabrication du SOI, ce qui est contraignant car les différentes étapes de désoxydation (au moins une désoxydation après l'étape de stabilisation, éventuellement une seconde après l'étape d'amincissement) doivent être pratiquées uniquement sur la face avant. Ce genre de procédé est faisable mais coûteux et impose de fabriquer les SOI à oxyde enterré épais à l'aide d'équipements spécifiques (désoxydation uniquement sur la face avant, ...). Par ailleurs, les SOI avec un tel oxyde en face arrière, livrés aux 25 fabricants de composants électroniques, obligent également ces utilisateurs à pratiquer eux aussi des désoxydations que sur la face avant. La déformation d'une structure à oxyde en face arrière sera nulle si le SOI à oxyde enterré épais comporte la même épaisseur d'oxyde en face arrière du substrat receveur. 30 Si au cours du procédé de fabrication du SOI ou des composants sur ce SOI, l'oxyde en face arrière est partiellement retiré, la déformation réapparaît avec une amplitude fonction de la différence d'épaisseur entre l'oxyde enterré et celui en face arrière. Par exemple, un SOI avec un oxyde enterré (BOX) d'épaisseur 35 1000nm est caractérisé par une amplitude de déformation de 851um environ, si aucun oxyde n'est présent en face arrière. Cette amplitude peut être réduite à 401um environ si 500nm d'oxyde sont laissés en face arrière. La présente invention vise donc à résoudre ce problème en proposant un procédé de contrôle, lors de sa fabrication, de la répartition des contraintes dans une structure de type semi-conducteur sur isolant, qui soit simple et pratique à mettre en oeuvre, et qui permette de "gérer", à la demande la déformation de la structure obtenue. Ainsi, ce procédé de contrôle, lors de sa fabrication, de la répartition des contraintes dans une structure de type semi-conducteur sur isolant, qui comporte une couche mince de matériau semi-conducteur sur un substrat support, une couche isolante étant présente sur chacune des faces avant et arrière du substrat support , la couche isolante en face avant constituant au moins une partie d'un isolant enterré épais, procédé de fabrication selon lequel on procède au collage, sur ledit substrat support, de ladite couche mince se caractérise en ce que préalablement au collage, on procède au recouvrement de la couche isolante, en face arrière dudit substrat support avec un matériau distinct, résistant aux désoxydations, matériau qui participe avec cet isolant en face arrière du substrat support, à compenser au moins en partie la contrainte exercée par l'isolant enterré sur le substrat support.
De cette manière, non seulement la couche isolante en face arrière du substrat support, compense, au moins en partie, la contrainte exercée par l'isolant enterré sur le substrat support, mais est aussi protégée par le matériau résistant aux désoxydations. Dans l'ensemble de la présente demande, les terme et expression ci-25 après auront les définitions associées : - isolant enterré épais : isolant enterré d'une épaisseur d'au moins 500 nm, voire d'au moins 800nm ; - matériau résistant aux désoxydations : matériau dont la vitesse de gravure par de l'acide fluorhydrique (HF, à une concentration comprise entre 30 0.5 % et 50 %, préférentiellement 10 à 20 %, et à température généralement comprise entre 20 et 25°C) est au moins 10 fois plus faible que celle de l'oxyde de silicium. Selon d'autres caractéristiques avantageuses et non limitatives : - ladite couche isolante comporte notamment de l'oxyde ; - ledit isolant enterré épais est constitué d'une couche d'isolant rapporté sur la couche mince et/ou d'une couche d'isolant rapporté sur le substrat support ; - l'isolant enterré épais et la couche isolante en face arrière du substrat support exercent un même niveau de contrainte sur ce substrat ; - l'isolant enterré épais et la couche isolante en face arrière du substrat support exercent des niveaux de contrainte différents sur ce substrat ; - l'on procède, avec ledit matériau résistant aux désoxydations, non seulement au recouvrement de la face arrière dudit substrat support, mais aussi au recouvrement de ses autres faces, de manière à l'encapsuler totalement ; - l'on retire la couche dudit matériau résistant aux désoxydations en face avant dudit substrat support ; - ledit matériau résistant aux désoxydations est choisi parmi le silicium polycristallin, notamment dopé, par exemple au bore ou au phosphore, le 15 silicium amorphe, éventuellement dopé ou les nitrures de silicium ; - ledit matériau résistant aux désoxydations est du silicium polycristallin et, préalablement au recouvrement de la couche isolante en face arrière dudit substrat support, on procède à l'enlèvement d'une couche intermédiaire isolante en face avant dudit substrat support ; 20 - ladite couche isolante intermédiaire est une couche obtenue lors de la formation de la couche isolante en face arrière dudit substrat support ; - ladite couche isolante en face avant dudit substrat support est formée par oxydation thermique, ou par dépôt d'oxyde sur le silicium polycristallin et/ou sur un substrat donneur qui intègre ladite couche mince ; 25 - l'on soumet ledit substrat support à un traitement apte à lui conférer une résistivité élevée, c'est à dire au moins supérieure à 500S2.cm, préférentiellement supérieure à 1000S2.cm ; Par ailleurs, l'invention se rapporte à une structure de type semi-conducteur sur isolant, qui comporte une couche mince de matériau semi- 30 conducteur sur un substrat support, une couche isolante étant présente sur chacune des faces avant et arrière du substrat support, la couche en face avant constituant au moins une partie d'un isolant enterré épais, caractérisée par le fait qu'elle comporte une couche de recouvrement de la couche d'isolant en face arrière dudit substrat support constituée 35 d'un matériau distinct, résistant aux désoxydations, matériau qui participe avec cet isolant en face arrière du substrat support, à compenser au moins en partie la contrainte exercée par l'isolant enterré sur le substrat support. Avantageusement, la différence d'épaisseur entre les couches d'isolant en face avant et en face arrière du substrat support est inférieure ou égale 5 à 200 nanomètres. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre, de certains modes de réalisation. Cette description sera faite en référence aux dessins annexés dans lesquels : 10 - les figures 1 à 3 sont des vues en coupe d'une structure selon l'invention représentée respectivement dans trois états de contrainte différents ; - la figure 4 est une vue en coupe d'encore une variante de la structure ; - les figures 5A à 5J sont des vues simplifiées des étapes qui 15 permettent d'obtenir la structure de la figure 1. Une structure selon l'invention est visible à la figure 1. Sur un substrat support mécanique 1, le SOI comprend un isolant enterré 2 d'épaisseur EBOX et une couche active 3. Sous le substrat support, un isolant encapsulé 4 d'épaisseur EBS est 20 situé entre ce support et une couche 5 qui protège l'isolant 4 de gravures ou désoxydations. La déformation du SOI ainsi constitué est gérée par le choix de l'épaisseur et de la contrainte des couches d'isolants 2 et 4. Dans le cas où la contrainte est identique, la déformation est proche de zéro si EBS = EBOX 25 (figure 1). Pour anticiper des déformations survenant ultérieurement dans le procédé de fabrication des composants sur le SOI, l'opérateur peut demander un SOI avec une déformation non nulle, à savoir une flèche positive (EBS < EBOX, alors le SOI est convexe, comme montré à la figure 2) ou négative (EBS > EBOX, 30 alors le SOI est concave comme montré à la figure 3). Dans le cas où les couches d'isolant 2 et 4 n'ont pas le même niveau de contrainte, on peut être amené à prendre en compte cette contrainte pour ajuster l'épaisseur de la couche 4 pour atteindre la déformation souhaitée. De même, si la couche 5 encapsulant l'isolant en face arrière contribue à la déformation du SOI, 35 l'épaisseur des couches 4 et 5 peut être corrigée également.
Aux figures 5A à 5J sont représentées les différentes étapes du procédé qui permet d'obtenir la structure représentée à la figure 1. Il s'agit ici d'une structure dont aussi bien les substrats supports et donneurs sont en silicium avec un isolant en oxyde de silicium.
Le substrat support en silicium 1 est représenté à la figure 5A et on a identifié par les références 10 et 11 ses faces avant et arrière. A la figure 5B est représentée une étape de formation d'un isolant 40 qui est typiquement formé par oxydation thermique du substrat support, ou encore par le dépôt d'une couche mince, notamment par la technique de dépôt chimique en phase vapeur à basse pression (en anglais LPCVD pour "Low Pressure Chemical Vapor Deposition"). L'oxyde formé à cette étape en face arrière du substrat support 1 a une épaisseur égale au futur oxyde enterré qui sera formé sous la future couche active.
Comme illustré à la figure 5C, on procède à une désoxydation uniquement en face avant 10 du substrat support 1. On réalise alors, comme montré à la figure 5D, au dépôt d'une couche d'encapsulation 50 sur toutes les surfaces du substrat support, par exemple par ladite technique LPCVD, puis on procède au retrait de cette couche en face avant du substrat support, comme montré à la figure 5E. Le matériau utilisé pour la couche d'encapsulation 50 peut être par exemple une couche de silicium polycristallin, du silicium amorphe, ou encore une couche de nitrure de silicium. A la figure 5F est représenté un substrat donneur 30.
On procède, comme montré à la figure 5G, à son oxydation thermique de manière à former un oxyde 20 d'épaisseur identique à l'oxyde enterré sous le substrat support 1, de manière à obtenir une structure finie avec une déformation quasi nulle. A la figure 5H est représentée une étape d'implantation d'ions dans 30 le substrat donneur pour former une zone de fragilisation 300. On procède ensuite au retournement du substrat donneur 30 et au collage par adhésion moléculaire sur le substrat support 1. On procède alors à la fracture du substrat donneur 30 selon la zone de fragilisation 300, pour le transférer sur le substrat support 1, la couche de 35 matériau semi-conducteur 3 et son isolant 20.
On procède enfin à des étapes de finition de la structure en mettant en oeuvre notamment des désoxydations par immersion dans un ou plusieurs bacs d'acide fluorhydrique (HF), de manière à obtenir la structure représentée à la figure 5J.
Lors de ces étapes la finition du SOI (étapes après transfert de la couche mince), un ou plusieurs nettoyage(s) comprenant un bain de HF sont utilisés pour retirer de l'oxyde en face avant du substrat support. Lors de ces immersions, sa face arrière est également exposée à la gravure par HF.
Toutefois, du fait de la présence de la couche d'encapsulation, celle-ci n'est pas attaquée ou pratiquement pas. Ainsi, la vitesse de gravure par du HF d'une couche de nitrure obtenu par LPCVD est environ 30 fois plus faible que celle d'un oxyde thermique. La vitesse de gravure d'une couche de silicium amorphe ou poly-cristallin est quasi- nulle dans les mêmes conditions. A partir d'une sélectivité au moins égale à 10, on peut considérer, comme mentionné plus haut que le matériau est résistant aux désoxydations. A la figure 4 est représentée une variante de la structure selon l'invention qui présente une haute résistivité. Elle comporte une couche de silicium polycristallin 5' sous l'oxyde enterré 2, et présente une déformation nulle, malgré un oxyde enterré d'une épaisseur de 1000 nm, ceci grâce à une couche d'oxyde 4 en face arrière du substrat support 1, qui est encapsulée sous une couche de silicium polycristallin 5. La technique de fabrication de cette structure est sensiblement la 25 même que celle qui a été indiquée plus haut. Toutefois, le substrat support a subi préalablement un traitement thermique le rendant hautement résistif (résistivité supérieure à 50012.cm, préférentiellement supérieure à 1000S2.cm). Il subi par ailleurs une oxydation thermique de manière à générer 30 sur toutes ses faces un oxyde d'une épaisseur de 800 nm. Après désoxydation de sa face avant, on procède au dépôt, par LPCVD, de silicium polycristallin sur toutes ses faces, sur une épaisseur d'un micromètre. On réalise alors une oxydation thermique d'un substrat donneur de 35 manière à former une couche d'oxyde de 800 nm, c'est-à-dire d'épaisseur identique à l'oxyde déjà formé sous le substrat support, pour obtenir une structure finie avec une déformation quasi nulle. La structure ainsi obtenue bénéficie d'un oxyde enterré 4 en face arrière qui assure une déformation minimale, elle compense les contraintes qu'aurait 5 occasionnées l'oxyde enterré 2 sous la couche active 3. Le silicium polycristallin 5 et 5' qui est déposé est pratiquement pur (niveau de dopage résiduel inférieur à 1 x 1015 atomes par cm 2, de manière à procurer sous l'oxyde enterré 2 une couche 5' qui améliore encore les performances électriques de la structure dans le domaine des radiofréquences.
10 De plus, la couche de silicium polycristallin 5 en face arrière du substrat support permet de protéger la couche d'oxyde 4 des gravures lors de la finition de la structure et continue à le protéger jusqu'à la fin du procédé de fabrication des composants sur la structure. Dans un autre exemple de réalisation non représenté sur les figures, 15 on procède à l'oxydation thermique d'un substrat support sur une épaisseur de l 800nm. On procède ensuite au dépôt de Silicium amorphe (l µm), sur toutes les faces du substrat support, puis au retrait de ce Silicium amorphe sur sa face avant.
20 On met en oeuvre l'oxydation thermique d'un substrat donneur sur une épaisseur de 200nm. Enfin, on procède à la réalisation d'un SOI par la technique précitée du Smart-Cut, à l'aide de ces deux substrats. Il se caractérise par un oxyde enterré d'épaisseur totale 2µm et un 25 oxyde en face arrière de 1.81um encapsulé par du silicium amorphe. Le SOI ainsi obtenu présente typiquement une flèche de 201um (légèrement convexe). Cette déformation serait de l'ordre de 2001um si l'oxyde n'était encapsulé en face arrière du substrat support.

Claims (14)

  1. REVENDICATIONS1. Procédé de contrôle, lors de sa fabrication, de la répartition des contraintes dans une structure de type semi-conducteur sur isolant, qui comporte une couche mince de matériau semi-conducteur (3) sur un substrat support (1), une couche isolante (2, 4) étant présente sur chacune des faces avant (10) et arrière (11) du substrat support (1) , la couche isolante en face (2) avant constituant au moins une partie d'un isolant enterré épais (BOX), procédé de fabrication selon lequel on procède au collage, sur ledit substrat support (1), de ladite couche mince (3), caractérisé par le fait que, préalablement au collage, on procède au recouvrement de la couche isolante (4), en face arrière dudit substrat support avec un matériau distinct (5), résistant aux désoxydations, matériau qui participe avec cet isolant (4) en face arrière du substrat support, à compenser au moins en partie la contrainte exercée par l'isolant enterré (BOX) sur le substrat support (1).
  2. 2. Procédé selon la revendication 1, caractérisé par le fait que ladite couche isolante (2,4) comporte notamment de l'oxyde.
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que ledit isolant enterré épais (BOX) est constitué d'une couche d'isolant (2) rapporté sur la couche mince (3) et/ou d'une couche d'isolant rapporté sur le substrat support (1).
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'isolant enterré épais (BOX) et la couche isolante (4) en face arrière (11) du substrat support (1) exercent un même niveau de contrainte sur ce substrat (1).
  5. 5. Procédé selon l'une des revendications 1 à 3, caractérisé par le fait que l'isolant enterré épais (BOX) et la couche isolante (4) en face arrière (11) du substrat support (1) exercent des niveaux de contrainte différents sur ce substrat (1).
  6. 6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'on procède, avec ledit matériau résistant (5) aux désoxydations, non seulement au recouvrement de la face arrière (11) dudit substrat support (1), mais aussi au recouvrement de ses autres faces, de manière à l'encapsuler totalement.
  7. 7. Procédé selon la revendication 6, caractérisé par le fait que l'on retire la couche dudit matériau (5) résistant aux désoxydations en face avant (10) dudit substrat support (1).Io
  8. 8. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit matériau (5) résistant aux désoxydations est choisi parmi le silicium polycristallin, notamment dopé, par exemple au bore ou au phosphore, le silicium amorphe, éventuellement dopé ou les nitrures de silicium.
  9. 9. Procédé selon la revendication 8, dans lequel ledit matériau résistant aux désoxydations (5) est du silicium polycristallin, caractérisé par le fait que, préalablement au recouvrement de la couche isolante (4), en face arrière (11) dudit substrat support (1), on procède à l'enlèvement d'une couche isolante intermédiaire en face avant (10) dudit substrat support (1).
  10. 10. Procédé selon la revendication 9, caractérisé par le fait que ladite couche isolante intermédiaire est une couche obtenue lors de la formation de la couche isolante (4) en face arrière dudit substrat support (1)
  11. 11. Procédé selon l'une des revendications 9 ou 10, caractérisé par le fait que ladite couche isolante (2) en face avant dudit substrat support (1) est formée par oxydation thermique, ou par dépôt d'oxyde sur le silicium polycristallin et/ou sur un substrat donneur (30) qui intègre ladite couche mince (3).
  12. 12. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'on soumet ledit substrat support (1) à un traitement apte à lui conférer une résistivité élevée, c'est à dire au moins supérieure à 500 S2.cm, préférentiellement supérieure à 1000 S2.cm.
  13. 13. Structure de type semi-conducteur sur isolant, qui comporte une couche mince (3) de matériau semi-conducteur sur un substrat support (1), une couche isolante (2 ; 4) étant présente sur chacune des faces avant (10) et arrière (11) du substrat support (1), la couche en face avant (11) constituant au moins une partie d'un isolant enterré épais (BOX), caractérisée par le fait qu'elle comporte une couche (5) de recouvrement de la couche d'isolant (4) en face arrière (11) dudit substrat support (1) constituée d'un matériau distinct, résistant aux désoxydations, matériau qui participe avec cet isolant (4) en face arrière du substrat support (1), à compenser au moins en partie la contrainte exercée par l'isolant enterré (BOX) sur le substrat support (1).
  14. 14. Structure selon la revendication précédente, caractérisée par le fait que la différence d'épaisseur entre les couches d'isolant (2) en face avant (10) et en face arrière (11) du substrat (1) support est inférieure ou égale à 200 nanomètres.
FR0957662A 2009-10-30 2009-10-30 Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante. Active FR2952224B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0957662A FR2952224B1 (fr) 2009-10-30 2009-10-30 Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
EP10762645.9A EP2494593B1 (fr) 2009-10-30 2010-09-30 Procédé de maîtrise de la distribution de contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante
PCT/EP2010/064604 WO2011051078A1 (fr) 2009-10-30 2010-09-30 Procédé de maîtrise de la distribution de contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante
CN2010800484866A CN102598243A (zh) 2009-10-30 2010-09-30 控制绝缘体上半导体型结构中应力分布的方法及对应结构
KR1020127011161A KR101352483B1 (ko) 2009-10-30 2010-09-30 절연체-상-반도체 유형의 구조 내 응력 분포의 조절을 위한 방법 및 상응하는 구조
JP2012535721A JP2013509697A (ja) 2009-10-30 2010-09-30 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
TW099133963A TW201123282A (en) 2009-10-30 2010-10-06 Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
US13/458,817 US20120223419A1 (en) 2009-10-30 2012-04-27 Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0957662A FR2952224B1 (fr) 2009-10-30 2009-10-30 Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.

Publications (2)

Publication Number Publication Date
FR2952224A1 true FR2952224A1 (fr) 2011-05-06
FR2952224B1 FR2952224B1 (fr) 2012-04-20

Family

ID=41571700

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0957662A Active FR2952224B1 (fr) 2009-10-30 2009-10-30 Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.

Country Status (8)

Country Link
US (1) US20120223419A1 (fr)
EP (1) EP2494593B1 (fr)
JP (1) JP2013509697A (fr)
KR (1) KR101352483B1 (fr)
CN (1) CN102598243A (fr)
FR (1) FR2952224B1 (fr)
TW (1) TW201123282A (fr)
WO (1) WO2011051078A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103523738B (zh) * 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
CN105712286B (zh) * 2014-12-02 2018-03-30 中芯国际集成电路制造(上海)有限公司 Mems器件的制作方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN110544668B (zh) * 2018-05-28 2022-03-25 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
KR102055543B1 (ko) 2019-04-30 2019-12-13 동빈 박 개폐 시스템을 포함하는 공기터널이 형성된 라이더 슈트
KR20220111965A (ko) 2021-02-03 2022-08-10 최동민 오토바이 레이싱 에어백 전신 슈트
FR3132383A1 (fr) * 2022-01-31 2023-08-04 Soitec Procédé de fabrication d’une structure de type double semi-conducteur sur isolant

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
EP1662560A2 (fr) * 2004-11-26 2006-05-31 Applied Materials, Inc. Évacuation du bord d'une structure transférée de silicium-sur-isolant
WO2009112306A1 (fr) * 2008-03-11 2009-09-17 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'un substrat de type semi-conducteur sur isolant

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516803A (en) * 1966-10-06 1970-06-23 Texas Instruments Inc Method for the purification of trichlorosilane
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP2004071939A (ja) * 2002-08-08 2004-03-04 Toshiba Corp 半導体装置及びその製造方法
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7803228B2 (en) * 2003-10-21 2010-09-28 Sumco Corporation Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
CN101124657B (zh) * 2005-02-28 2010-04-14 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
CN102646698B (zh) 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
EP1662560A2 (fr) * 2004-11-26 2006-05-31 Applied Materials, Inc. Évacuation du bord d'une structure transférée de silicium-sur-isolant
WO2009112306A1 (fr) * 2008-03-11 2009-09-17 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'un substrat de type semi-conducteur sur isolant

Also Published As

Publication number Publication date
CN102598243A (zh) 2012-07-18
EP2494593A1 (fr) 2012-09-05
EP2494593B1 (fr) 2013-11-06
FR2952224B1 (fr) 2012-04-20
KR101352483B1 (ko) 2014-01-17
US20120223419A1 (en) 2012-09-06
JP2013509697A (ja) 2013-03-14
TW201123282A (en) 2011-07-01
WO2011051078A1 (fr) 2011-05-05
KR20120069753A (ko) 2012-06-28

Similar Documents

Publication Publication Date Title
FR2952224A1 (fr) Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
EP1292975B1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
EP1344249B1 (fr) Procédé de fabrication d&#39;une structure empilée comprenant une couche mince adhérant à un substrat cible
EP1338030B1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP1285461B1 (fr) Procede de fabrication d&#39;une couche mince
EP1923912B1 (fr) Procédé de fabrication d&#39;une structure microtechnologique mixte
FR2888400A1 (fr) Procede de prelevement de couche
WO2005004232A1 (fr) Procede d&#39;obtention concomitante d&#39;une paire de substrats recouverts d&#39;une couche utile
FR2835097A1 (fr) Procede optimise de report d&#39;une couche mince de carbure de silicium sur un substrat d&#39;accueil
FR2905801A1 (fr) Procede de transfert d&#39;une couche a haute temperature
FR2938975A1 (fr) Procede de realisation d&#39;une heterostructure de type silicium sur saphir
EP4128328B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP3185279B1 (fr) Procede de collage direct entre deux structures
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d&#39;image de type face avant, et procede de fabrication d&#39;une telle structure
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
FR2914110A1 (fr) Procede de fabrication d&#39;un substrat hybride
EP4006955A1 (fr) Procédé basse température de fabrication d&#39;un substrat semiconducteur sur isolant
EP4066275A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2928031A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support.
EP3503174B1 (fr) Procede de transfert d&#39;une couche utile
EP4256606A2 (fr) Substrat donneur pour le transfert d&#39;une couche mince et procede de transfert associe
WO2021144534A1 (fr) Procédé de fabrication d&#39;un capteur d&#39;image
WO2023144495A1 (fr) Procede de fabrication d&#39;une structure de type double semi-conducteur sur isolant
WO2021250333A1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d&#39;une couche utile a partir dudit substrat
EP4128330A1 (fr) Procede de fabrication d&#39;une structure empilee

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15