CN102598243A - 控制绝缘体上半导体型结构中应力分布的方法及对应结构 - Google Patents

控制绝缘体上半导体型结构中应力分布的方法及对应结构 Download PDF

Info

Publication number
CN102598243A
CN102598243A CN2010800484866A CN201080048486A CN102598243A CN 102598243 A CN102598243 A CN 102598243A CN 2010800484866 A CN2010800484866 A CN 2010800484866A CN 201080048486 A CN201080048486 A CN 201080048486A CN 102598243 A CN102598243 A CN 102598243A
Authority
CN
China
Prior art keywords
supporting substrate
layer
insulating barrier
substrate
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800484866A
Other languages
English (en)
Inventor
塞巴斯蒂安·凯尔迪勒
帕特里克·雷诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102598243A publication Critical patent/CN102598243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Abstract

本发明涉及一种用于在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中的应力的分布的方法，该结构包括位于支撑基板(1)上的半导体材料的薄层(3)，绝缘层(2，4)存在于支撑基板(1)的前面和后面中的每一个上，前面上的所述绝缘层(2)形成厚的掩埋绝缘体(BOX)的至少一部分，根据所述方法的制造方法包括在所述支撑基板(1)上粘附接合所述薄层(3)，该方法的特征在于下述事实：在粘附接合之前，利用耐受去氧化的不同材料(5)覆盖位于所述支撑基板的后面上的所述绝缘层(4)，与所述支撑基板(1)的后面上的该绝缘层(4)组合的材料至少部分地补偿由支撑基板(1)上的掩埋绝缘体(BOX)施加的应力。

Description

控制绝缘体上半导体型结构中应力分布的方法及对应结构
本发明涉及一种在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布的方法。
本发明还涉及可以在微电子、光电子、集成光子等领域中使用的结构。
利用通过分子粘附的接合，能够通过将绝缘层掩埋在机械支撑基板和有源半导体层之间来制造SOI(绝缘体上硅)型基板。
一般来说，SOI基板包括单晶硅的机械支撑基板和有源层，而绝缘体常常是硅氧化物。
诸如已知为“智能剥离”或缩写为“BESOI”(“键合与背腐蚀绝缘体上硅”)的方法的方法包括两个基板的粘附接合，一个基板是接收方(将来的机械支撑基板)并且另一个基板是从其提取有源层的供体。为了形成掩埋绝缘体，绝缘体的全部或者部分可以形成或沉积在将要接合的两个基板中的任一个上。
当前，全部绝缘体形成在供体基板上，特别是在最终的掩埋绝缘体很薄(＜500nm)的情况下。在其它情况下，特别是在掩埋绝缘体较厚(＞2000nm)的情况下，供体基板可以仅提供将来的掩埋绝缘体的小部分(例如：200nm)，剩余的部分(例如：1800nm)由支撑基板提供。
掩埋绝缘体的存在导致完成的SOI的形变。事实上，例如，在厚度为400-800μm的支撑件与厚度为10-10000nm的Si的有源层之间的掩埋Si氧化物(100-1000nm)的情况下，结构不是对称的，并且由于氧化物不具有与硅相同的热膨胀系数而导致结构发生形变。在受力时还发现了松弛以使完成的SOI基板“挠曲”(即，形变)的应力。由于绝缘体较厚，因此该挠曲很大。
因此制造的晶圆的略微形变对于用户来说是可容忍的。另一方面，如果超过了根据在SOI上制造的组件的精细度的一定的形变程度(幅度＜50μm)，则在光刻步骤过程中发生聚焦问题，或者最严重地，在通过机器人处理晶圆时发生问题。
因此要求提供具有想要的掩埋绝缘体厚度的SOI晶圆，然而这些SOI的形变不是显著的。具有厚的掩埋绝缘体并且具有小的挠曲的SOI的制造因此是困难的并且要求依靠特别的预防措施和方法。
到目前为止，为了限制应力并且因此限制挠曲，第一技术方案包括通过将供体基板与接收方粘附接合来制造具有厚的掩埋绝缘体的SOI，其中供体基板仅提供氧化物的小部分并且接收方包括将来的掩埋氧化物的大部分，或者甚至将来的掩埋氧化物的全部。
为了避免完成的SOI的形变，接收方应不仅包括位于前面上的氧化物，而且包括后面上的氧化物(例如在热氧化的情况下)。
该后面氧化物应该被保留直到SOI制造方法的结束，这是一种约束，原因在于不同的去氧化步骤(稳定步骤之后的至少一个去氧化步骤，可能的情况下还包括在薄化步骤之后的第二去氧化步骤)仅需要在前面上执行。
这种方法是可行的但是成本较高并且需要特定的设备(专门在前面上进行去氧化，等等)来制造厚的掩埋氧化物SOI。
此外，被传递给电子组件的制造商的具有这样的位于后面上的氧化物的SOI还迫使用户自己执行仅在前面上的去氧化。
如果厚的掩埋氧化物SOI在接收方基板的后面上包括相同的氧化物厚度，则后面上的氧化物结构的形变将为零。
如果在制造SOI或者在该SOI上制造组件的方法过程中，后面氧化物被部分地移除，则再次出现形变，该形变的幅度取决于掩埋氧化物与位于后面上的氧化物之间的厚度差。
例如，具有厚度为1000nm的掩埋氧化物(BOX)的SOI的特征在于，如果在后面上不存在氧化物，则形变幅度为大约85μm。如果在后面上剩余500nm的氧化物，则该幅度能够被减小到大约40μm。
因此，本发明的目的在于通过提出一种用于在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布的方法来解决该问题，该方法简单并且容易实施，并且利用该方法，可以根据需要“管理”获得的结构的形变。
因此，提出的该方法用于在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布，其中该绝缘体上半导体型结构包括位于支撑基板上的半导体材料的薄层，绝缘层存在于支撑基板的前面和后面中的每一个上，前绝缘面形成厚的掩埋绝缘体的至少一部分，根据该方法的制造方法包括所述支撑基板上的所述薄层的粘附接合，该方法的特征在于下述事实：在接合之前，利用耐受去氧化的不同材料覆盖位于所述支撑基板的后面上的所述绝缘层，与支撑基板的后面上的该绝缘层组合的材料至少部分地补偿由支撑基板上的掩埋绝缘体施加的应力。
以该方式，不仅位于支撑基板的后面上的绝缘层至少部分地补偿由支撑基板上的掩埋绝缘体施加的应力，而且位于支撑基板的后面上的绝缘层还受到耐受去氧化的材料的保护。
在本申请中，下面的术语和表述将具有关联的定义：
-厚的掩埋绝缘体：具有至少500nm的厚度或者甚至至少800nm的厚度的掩埋绝缘体；
-耐受去氧化的材料：在使用氢氟酸(HF，浓度在0.5％至50％之间，优选地在10％至20％之间，并且温度通常在20℃至25℃之间)的情况下的蚀刻速率至少为硅氧化物的十分之一的材料。
根据其它有利且非限制性特征：
-所述绝缘层特别地包括氧化物；
-所述厚的掩埋绝缘体由添加到薄层上的绝缘体层构成和/或由在支撑基板上添加的绝缘体层构成；
-厚的掩埋绝缘体和位于支撑基板的后面上的绝缘层在该基板上施加相同的应力水平；
-厚的掩埋绝缘体和位于支撑基板的后面上的绝缘层在该基板上施加不同的应力水平；
-利用耐受去氧化的所述材料，不仅覆盖所述支撑基板的后面，而且覆盖所述支撑基板的前面，以整体地包封所述支撑基板；
-所述支撑基板的前面上的耐受去氧化的所述材料的层被移除；
-耐受去氧化的所述材料是选自特别地掺杂有例如硼或磷的多晶硅、可能进行了掺杂的非晶硅或氮化硅；
-耐受去氧化的所述材料是多晶硅，并且在覆盖位于所述支撑基板的后面上的绝缘层之前，移除位于所述支撑基板的前面上的中间绝缘层；
-所述中间绝缘层是在所述支撑基板的后面上的绝缘层的形成过程中获得的层；
-所述支撑基板的前面上的所述绝缘层是通过热氧化或者通过在多晶硅上和/或在包括所述薄层的供体基板上沉积氧化物而形成的；
-对所述支撑基板进行能够使其具有高电阻率的处理，即，使所述支撑基板具有至少大于500Ω.cm的电阻率，优选地大于1000Ω.cm的电阻率。
此外，本发明涉及一种绝缘体上半导体型结构，该结构包括位于支撑基板上的半导体材料的薄层，绝缘层存在于支撑基板的前面和后面中的每一个上，前面上的层形成厚的掩埋绝缘体的至少一部分，
其特征在于下述事实：该结构包括用于覆盖所述支撑基板的后面上的绝缘层并且由耐受去氧化的不同材料构成的层，与支撑基板的后面上的该绝缘层组合的材料至少部分地补偿由位于支撑基板上的掩埋绝缘体施加的应力。
有利的是，支撑基板的前面上的绝缘体层与后面上的绝缘体层之间的厚度差小于或等于200纳米。
在阅读了某些实施方式的下面的描述之后，本发明的其它特征和优点将更加明显。参考附图进行该描述，在附图中：
-图1-3分别是在三个不同应力条件下示出的根据本发明的结构的截面图；
图4是结构的又一变型的截面图；
图5A-5J是可以用来获得图1的结构的步骤的简化视图。
在图1中示出根据本发明的结构。在机械支撑基板1上，SOI包括厚度为EBOX的掩埋绝缘体2和有源层3。
在支撑基板下，厚度为EBS的包封绝缘体4位于该支撑件和针对蚀刻或去氧化保护绝缘体4的层5之间。
通过选择绝缘体层2和4的应力和厚度来管理因此形成的SOI的形变。在当应力相同时的情况下，如果EBS＝EBOX，则形变更接近于零(图1)。
为了预期在SOI上制造组件的方法中将会发生的形变，操作员可以要求具有非零形变(即，正挠曲(EBS＜EBOX，当SOI为凸状时，如图2中所示)或者负挠曲(EBS＞EBOX，当SOI为凹状时，如图3中所示))的SOI。
在当绝缘体层2和4不具有相同的应力水平时的情况下，本领域技术人员可能会将此应力考虑在内，以便于为了获得想要的形变而调整层4的厚度。而且，如果包封在后面上的绝缘体中的层5对SOI的形变有贡献，则也可以对层4和5的厚度进行校正。
在图5A-5J中示出可以获得图1中所示的结构的方法的不同步骤。
这里，这是下述结构，对于该结构，支撑基板和供体基板都为硅并且具有硅氧化物绝缘体。
在图5A中示出硅的支撑基板1并且该支撑基板1的前面和后面由附图标记10和11表示。
在图5B中示出形成绝缘体40的步骤，该绝缘体40通常通过支撑基板的热氧化来形成，或者可以通过特别地利用低化学压力气相沉积(LPCVD)技术沉积薄层来形成。
在该步骤中形成在支撑基板1的后面上的氧化物具有等于将在将来的有源层下面形成的将来的掩埋氧化物的厚度。
如图5C中所示，接下来仅在支撑基板1的前面10上进行去氧化。
如图5D中所示，然后在支撑基板的所有表面上例如利用所述LPCVD技术执行包封层50的沉积，并且然后移除位于支撑基板的前面上的该层，如图5E中所示。
用于包封层50的材料可以例如为多晶硅、非晶硅或者氮化硅层。
在图5F中示出供体基板30。
如图5G中所示，接下来进行热氧化以在支撑基板1下面形成具有与掩埋氧化物相同厚度的氧化物20，以获得具有准零形变的完成的结构。
在图5H中示出为了形成脆化区域300而在供体基板中进行离子注入的步骤。
然后进行供体基板30的翻转并且通过分子粘附接合到支撑基板1上。
然后沿着脆化区域300进行供体基板30的破裂以便于将其转移到支撑基板1、半导体材料层3及其绝缘体20上。
最终，进行用于通过例如通过浸没在氢氟酸(HF)的一个或若干容器中来实施去氧化来完成该结构的步骤，以便于获得图5J中所示的结构。
在用于完成SOI的这些步骤(在转移薄层之后的步骤)过程中，使用包括HF浸泡的一个或多个清洁操作来移除支撑基板的前面上的氧化物。
在这些浸没过程中，基板的后面也暴露于通过HF进行的蚀刻。
然而，由于包封层的存在，该后面没有或者基本上没有被蚀刻。
因此，通过LPCVD获得的氮化物层的HF的蚀刻速率大约是热氧化物的蚀刻速率的三十分之一。非晶硅层或多晶硅层的蚀刻速率在相同条件下是准零的。根据至少等于10的选择比，如上所述，可以认为材料耐受去氧化。
在图4中示出根据本发明的结构的变型，该结构具有高电阻率。该结构包括位于掩埋氧化物2下面的多晶硅层5’，并且尽管掩埋氧化物具有1000nm的厚度，但是具有零形变，这是通过位于支撑基板1的后面上的氧化物层4来实现的，该氧化物层4被包封在多晶硅层5下面。
用于该结构的制造技术与上述技术基本上相同。
然而，支撑基板被预先进行热处理，使其具有高电阻率(大于500Ω.cm的电阻率，优选地大于1000Ω.cm的电阻率)。
此外，进行热氧化以便于在其所有面上生成具有800nm的厚度的氧化物。
在其前面的去氧化之后，在其所有面上进行多晶硅的1微米的厚度以上的LPCVD沉积。
从而实现了供体基板的热氧化，以形成800nm的氧化物层，即该氧化物层具有与已经在支撑基板下面形成的氧化物相同的厚度，从而获得具有准零形变的完成的结构。
这样获得的结构得益于位于后面上的掩埋氧化物4，其确保了最小形变，该掩埋氧化物4补偿了将由位于有源层3下面的掩埋氧化物2引起的应力。
沉积的多晶硅5和5’实际是纯的(残余掺杂水平小于1×1015原子/cm2)，以在掩埋氧化物2下面提供在射频范围内进一步改进结构的电气性能的层5’。
此外，利用位于支撑基板的后面上的多晶硅层5，能够在完成结构的过程中针对蚀刻保护氧化物层4并且继续保护氧化物层4直到用于制造结构的组件的方法的结束。
在附图中未示出的另外的示例性实施方式中，进行1800nm的厚度以上的支撑基板的热氧化。
然后在支撑基板的所有面上沉积非晶硅(1μm)，并且然后移除位于前面上的该非晶硅。
进行200nm的厚度上的供体基板的热氧化。
最终，借助于这两个基板，通过上述智能剥离技术制造SOI。
特征在于具有2μm的总厚度的掩埋氧化物以及位于后面上的1.8μm的由非晶硅包封的氧化物。这样获得的SOI通常具有20μm的挠曲(略微凸起)。如果没有在支撑基板的后面上包封氧化物，则该形变将处于200μm的数量级。

Claims (14)

1.一种在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布的方法，所述绝缘体上半导体型结构包括位于支撑基板(1)上的半导体材料的薄层(3)，绝缘层(2，4)存在于所述支撑基板(1)的前面(10)和后面(11)中的每一个面上，所述前面上的所述绝缘层(2)形成厚的掩埋绝缘体(BOX)的至少一部分，根据所述方法的制造方法包括在所述支撑基板(1)上粘附接合所述薄层(3)，
其特征在于：在粘附接合之前，利用耐受去氧化的不同材料(5)覆盖位于所述支撑基板的后面上的所述绝缘层(4)，与所述支撑基板的后面(11)上的该绝缘层(4)组合的材料至少部分地补偿由所述支撑基板(1)上的掩埋绝缘体(BOX)施加的应力。
2.如权利要求1所述的方法，其特征在于，所述绝缘层(2，4)特别地包括氧化物。
3.如权利要求1或2所述的方法，其特征在于，所述厚的掩埋绝缘体(BOX)由添加到所述薄层(3)上的绝缘体层(2)和/或添加到所述支撑层(1)上的绝缘体层构成。
4.如前述权利要求中的任一项所述的方法，其特征在于，所述厚的掩埋绝缘体(BOX)和所述支撑基板(1)的所述后面(11)上的所述绝缘层(4)在该基板(1)上施加相同的应力水平。
5.如权利要求1至3中的任一项所述的方法，其特征在于，所述厚的掩埋绝缘体(BOX)和所述支撑基板(1)的所述后面(11)上的所述绝缘层(4)在该基板(1)上施加不同的应力水平。
6.如前述权利要求中的任一项所述的方法，其特征在于，利用耐受去氧化的所述材料(5)，不仅覆盖所述支撑基板(1)的所述后面(11)，而且覆盖所述支撑基板(1)的其它面，以整体地包封所述支撑基板(1)。
7.如权利要求6所述的方法，其特征在于，移除位于所述支撑基板(1)的所述前面(10)上的耐受去氧化的所述材料(5)的层。
8.如前述权利要求中的任一项所述的方法，其特征在于，耐受去氧化的所述材料(5)选自特别掺杂有例如硼或磷的多晶硅、可能进行了掺杂的非晶硅或氮化硅。
9.如权利要求8所述的方法，其中，耐受去氧化的所述材料(5)是多晶硅，其特征在于，在覆盖位于所述支撑基板(1)的所述后面(11)上的所述绝缘层(4)之前，移除位于所述支撑基板(1)的所述前面(10)上的中间绝缘层。
10.如权利要求9所述的方法，其特征在于，所述中间绝缘层是在所述支撑基板(1)的所述后面上的所述绝缘层(4)的形成过程中获得的层。
11.如权利要求9或10所述的方法，其特征在于，所述支撑基板(1)的所述前面上的所述绝缘层(2)是通过热氧化，或者通过在多晶硅上和/或在包括所述薄层(3)的供体基板(30)上沉积氧化物而形成的。
12.如前述权利要求中的任一项所述的方法，其特征在于，对所述支撑基板(1)进行能够使其具有高电阻率的处理，即，使所述支撑基板(1)具有至少大于500Ω.cm的电阻率，优选地大于1000Ω.cm的电阻率。
13.一种绝缘体上半导体型结构，所述结构包括位于支撑基板(1)上的半导体材料的薄层(3)，绝缘层(2；4)存在于所述支撑基板(1)的前面(10)和后面(11)中的每一个上，所述前面(11)上的层形成厚的掩埋绝缘体(BOX)的至少一部分，
其特征在于：所述结构包括用于覆盖所述支撑基板(1)的所述后面(11)上的所述绝缘层(4)并且由耐受去氧化的不同材料构成的层(5)，与所述支撑基板(1)的所述后面上的该绝缘层(4)组合的材料至少部分地补偿由位于所述支撑基板(1)上的所述掩埋绝缘体(BOX)施加的应力。
14.如前述权利要求所述的结构，其特征在于，所述支撑基板(1)的所述前面(10)上的绝缘体层(2)与所述后面(11)上的绝缘体层(2)之间的厚度差小于或等于200纳米。
CN2010800484866A 2009-10-30 2010-09-30 控制绝缘体上半导体型结构中应力分布的方法及对应结构 Pending CN102598243A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0957662 2009-10-30
FR0957662A FR2952224B1 (fr) 2009-10-30 2009-10-30 Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
PCT/EP2010/064604 WO2011051078A1 (en) 2009-10-30 2010-09-30 Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure.

Publications (1)

Publication Number Publication Date
CN102598243A true CN102598243A (zh) 2012-07-18

Family

ID=41571700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800484866A Pending CN102598243A (zh) 2009-10-30 2010-09-30 控制绝缘体上半导体型结构中应力分布的方法及对应结构

Country Status (8)

Country Link
US (1) US20120223419A1 (zh)
EP (1) EP2494593B1 (zh)
JP (1) JP2013509697A (zh)
KR (1) KR101352483B1 (zh)
CN (1) CN102598243A (zh)
FR (1) FR2952224B1 (zh)
TW (1) TW201123282A (zh)
WO (1) WO2011051078A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105712286A (zh) * 2014-12-02 2016-06-29 中芯国际集成电路制造(上海)有限公司 Mems器件的制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103523738B (zh) 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN110544668B (zh) * 2018-05-28 2022-03-25 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
KR102055543B1 (ko) 2019-04-30 2019-12-13 동빈 박 개폐 시스템을 포함하는 공기터널이 형성된 라이더 슈트
KR20220111965A (ko) 2021-02-03 2022-08-10 최동민 오토바이 레이싱 에어백 전신 슈트
FR3132383A1 (fr) * 2022-01-31 2023-08-04 Soitec Procédé de fabrication d’une structure de type double semi-conducteur sur isolant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093053A1 (en) * 1999-03-19 2002-07-18 Chan Kevin K. Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
EP1662560A2 (en) * 2004-11-26 2006-05-31 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516803A (en) * 1966-10-06 1970-06-23 Texas Instruments Inc Method for the purification of trichlorosilane
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP2004071939A (ja) * 2002-08-08 2004-03-04 Toshiba Corp 半導体装置及びその製造方法
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
WO2009035063A1 (en) 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093053A1 (en) * 1999-03-19 2002-07-18 Chan Kevin K. Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
EP1662560A2 (en) * 2004-11-26 2006-05-31 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105712286A (zh) * 2014-12-02 2016-06-29 中芯国际集成电路制造(上海)有限公司 Mems器件的制作方法
CN105712286B (zh) * 2014-12-02 2018-03-30 中芯国际集成电路制造(上海)有限公司 Mems器件的制作方法

Also Published As

Publication number Publication date
US20120223419A1 (en) 2012-09-06
TW201123282A (en) 2011-07-01
FR2952224B1 (fr) 2012-04-20
EP2494593B1 (en) 2013-11-06
FR2952224A1 (fr) 2011-05-06
KR101352483B1 (ko) 2014-01-17
KR20120069753A (ko) 2012-06-28
JP2013509697A (ja) 2013-03-14
EP2494593A1 (en) 2012-09-05
WO2011051078A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
CN102598243A (zh) 控制绝缘体上半导体型结构中应力分布的方法及对应结构
CN100373586C (zh) 玻璃基绝缘体上覆半导体结构及其制造方法
US20070141803A1 (en) Methods for making substrates and substrates formed therefrom
US8741739B2 (en) High resistivity silicon-on-insulator substrate and method of forming
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
US6974759B2 (en) Method for making a stacked comprising a thin film adhering to a target substrate
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
JP5292642B2 (ja) 層の貼り合わせおよび転写プロセス
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
US8298915B2 (en) Method of transferring a circuit onto a ground plane
EP2406818A1 (en) A method of producing a heterostructure with local adaptation of the thermal expansion coefficient
US20230063362A1 (en) Method for producing an advanced substrate for hybrid integration
US11562899B2 (en) Method for transferring thin layers
US9799549B2 (en) Process for manufacturing a composite structure
KR20220124205A (ko) 두 개의 반도체 기판을 접합하기 위한 방법
TWI786782B (zh) 製造絕緣體上矽晶片的方法
US11424156B2 (en) Removable structure and removal method using the structure
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
US20240030061A1 (en) Donor substrate for the transfer of a thin layer and associated transfer method
TW202301554A (zh) 用於製作碳化矽基半導體結構及中間複合結構之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120718