DE102004048626B3 - Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen - Google Patents

Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen Download PDF

Info

Publication number
DE102004048626B3
DE102004048626B3 DE102004048626A DE102004048626A DE102004048626B3 DE 102004048626 B3 DE102004048626 B3 DE 102004048626B3 DE 102004048626 A DE102004048626 A DE 102004048626A DE 102004048626 A DE102004048626 A DE 102004048626A DE 102004048626 B3 DE102004048626 B3 DE 102004048626B3
Authority
DE
Germany
Prior art keywords
silicon wafer
oxidation
layer
oxide layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004048626A
Other languages
English (en)
Inventor
Ralf Lerner
Uwe Dr. Eckoldt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102004048626A priority Critical patent/DE102004048626B3/de
Priority to DE112005002310T priority patent/DE112005002310A5/de
Priority to EP05800582A priority patent/EP1797586A2/de
Priority to US11/576,078 priority patent/US7517813B2/en
Priority to PCT/DE2005/001790 priority patent/WO2006037317A2/de
Application granted granted Critical
Publication of DE102004048626B3 publication Critical patent/DE102004048626B3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Es wird eine rationelle Verfahrensweise der thermischen Oxidation von Silizium-Halbleiterscheiben, insbesondere bei Anwendung des LOCOS(Local Oxidation Of Silicon)-Prozesses, beschrieben, bei der die mechanischen Spannungen der Scheiben verringert werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Reduzierung der mechanischen Spannungen beim thermischen Oxidationsprozess zur Erzeugung einseitig strukturierter Oxidschichten auf Silizium-Halbleiterscheiben, insbesondere mittels des LOCOS-Prozesses. Durch eine geeignete Prozeßführung werden die resultierenden mechanischen Spannungen minimiert.
  • Bei der thermischen Oxidation einer Silizium-Halbleiterscheibe mittels des sog. LOCOS (Local Oxidation Of Silicon)-Prozesses wird die Halbleiterscheibe zunächst mit Siliziumnitrid abgedeckt. Das Siliziumnitrid stellt eine Barriere für die Sauerstoffdiffusion dar, so daß die Nitridschicht eine Oxidation des darunter liegenden Siliziums verhindert. An den Stellen, an denen oxidiert werden soll, wird das Nitrid und damit die Diffusionsbarriere vor der eigentlichen Oxidation (z.B. mittels eines Fotolithographie-Schrittes gefolgt von einem Plasmaätzen) entfernt. Zur Bildung der Siliziumnitridschicht kommen üblicherweise Abscheideprozesse aus der Gasphase zum Einsatz. Dabei gibt es Prozesse, bei denen die Schichtabscheidung ausschließlich auf der Vorderseite erfolgt, es existieren jedoch auch Prozesse bei denen die Schichtabscheidung auch auf der Rückseite vorgenommen wird. Deswegen wird die Rückseite der Siliziumscheibe entweder komplett mitoxidiert (kein Nitrid auf der Rückseite), oder überhaupt nicht oxidiert (Rückseite mit Nitrid beschichtet).
  • Aufgrund der unterschiedlichen thermischen Ausdehnung von Siliziumdioxid und Silizium kommt es bei Erwärmung der Siliziumhalbleiterscheibe zu mechanischen Spannungen in der Scheibe. Sind die Oxidschichten dabei nicht gleichmäßig auf der Vorder- und auf der Rückseite, bedeutet dies eine unterschiedliche mechanische Belastung der Vorderseite und der Rückseite was sich in einer störenden Verbiegung der Scheibe auswirkt. Des weiteren kann es aufgrund dieser mechanischen Spannungen zur Bildung von Kristalldefekten kommen. Ähnliches gilt für Schichten aus Siliziumnitrid und polykristallinem Silizium.
  • Um eine Verbiegung der Halbleiterscheibe zu vermeiden, werden in US 5,599,722 gleiche Vorder- und Rückseitenschichten (gleiche Dicken, symmetrische Anordnung) beschrieben. Dazu wird ein LOCOS-Prozess verwendet bei dem vor der Oxidation die Siliziumnitridschicht auf der Rückseite entfernt wird, so daß die sich darunter befindliche Polysiliziumschicht ebenfalls mit oxidiert wird. Dies hat allerdings den bereits oben beschriebenen Nachteil, daß sich auf der Vorderseite eine strukturierte Oxidschicht befindet, während auf der Rückseite eine durchgehende Oxidschicht liegt. Dadurch kommt es zu einem Ungleichgewicht der mechanischen Spannungen.
  • In US 5,849,627 werden ebenfalls gleiche Schichtdicken für Maskenoxid, vergrabenes Oxid und Rückseitenoxid beschrieben, um bei thermischen Oxidationen einen Ausgleich der mechanischen Spannungen in gebondeten SOI-Scheiben zu erreichen d.h. um die Verbiegung der SOI-Scheiben zu reduzieren. Nach Strukturierung der Vorderseitenschicht kommt es auch hier wieder zu einem Ungleichgewicht zwischen Vorder- und Rückseite.
  • In US 5,665,631 wird eine SOI-Herstellmethode beschrieben, die durch Dickenvariation von zusätzlich aufgebrachten Polysiliziumschichten („material layer") auf der Rückseite die Verbiegung der SOI-Scheibe korrigieren soll. Diese Methode erfordert allerdings erheblichen zusätzlichen Aufwand, da zunächst die zusätzliche Schicht abgeschieden und diese dann auf der Vorderseite wieder entfernt werden muß.
  • In US 5,837,378 wird eine Methode beschrieben, um die Entstehung von durch mechanische Spannungen verursachte Kristallschäden zu vermeiden. Dazu wird ein LOCOS-Prozeß auf der Vorderseite verwendet. Die Nitridschicht sowie das darunter liegende Grundoxid werden auf der Rückseite entfernt. Bei der anschließenden Oxidation werden sowohl die Vorderseite als auch die Rückseite oxidiert. Als Ausführungsvariante wird auf der Rückseite auf die Nitridschicht eine zusätzliche Polysiliziumschicht abgeschieden. Bei der Oxidation wird dann diese Polysiliziumschicht oxidiert. In beiden Fällen wird eine gleiche Oxiddicke auf Vorder- und Rückseite angestrebt. Das entstehende Ungleichgewicht aufgrund der Strukturierung der Vorderseitenoxidschicht wird nicht in Betracht gezogen. Bei der Verwendung von zusätzlich aufgebrachten Schichten fallen zusätzliche Arbeitsgänge, d.h. zusätzliche Kosten an.
  • Ein sehr ähnliches (eigentlich gleiches!) Verfahren wird in US 5,856,230 beschrieben: Auf der Vorderseite wird ein LOCOS-Prozess durchgeführt, auf der Rückseite wird vor der Oxidation das Nitrid und das Grundoxid entfernt. Die Oxidation erfolgt sowohl auf der Vorder- als auch auf der Rückseite. Durch die Bildung der Rückseitenschicht wird den mechanischen Spannungen (hauptsächliche durch das Nitrid) entgegengewirkt.
  • US 5,466,631 beschreibt eine Herstellmethode für SOI-Substrate, die durch eine geeignete Rückseitenschicht das Verbiegungsproblem löst. Dazu wird v.a. polykristallines Silizium verwendet, das je nach Bedarf oxidiert oder abgedünnt wird.
  • In US 5,801,084 wird die Verbiegung von gebondeten Halbleiterscheiben durch die Verwendung von Kompensations-, Opfer- und Schutzschichten auf der Rückseite begrenzt, z. B. wird eine Opferschicht aus polykristallinem Silizium beschrieben. Während der Oxidation wird diese Schicht „verbraucht"; das darunter liegende, die mechanischen Spannungen kompensierende Siliziumoxid wird dabei nicht angegriffen.
  • In all diesen Veröffentlichungen werden zusätzliche Schichten auf der Rückseite aufgebracht, was zusätzlicher Aufwand bedeutet. Auf die Strukturierung der Vorderseite wird kein Bezug genommen. Die Rückseitenschicht als durchgehende nicht strukturierte Schicht erzeugt wesentlich höhere Spannungen als die strukturierte Vorderseitenschicht. Selbst wenn auf der Vorderseite und auf der Rückseite die gleiche Oxiddicke erzeugt wird, kommt es zu einem Ungleichgewicht der mechanischen Spannungen und einer Verbiegung der Halbleiterscheibe.
  • Zweck der Erfindung ist es, ein verbessertes Verfahren zur Verringerung der durch auf der Oberfläche vorhandenen Schichten verursachten mechanischen Spannungen in Prozeßscheiben anzugeben, d.h. bei dem ohne zusätzlich aufgebrachte Schichten eine Verringerung der mechanischen Spannungen erreicht wird.
  • Der Erfindung liegt die Aufgabe zugrunde, die Strukturierung der Vorderseitenschicht bei der Dicke des mittels eines LOCOS-Prozesses erzeugten Rückseitenoxids zu berücksichtigen, d.h. die Dicke so anzupassen daß ein besserer Spannungsausgleich erreicht wird.
  • Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 weist die Vorteile auf, daß eine wesentlich genauere Angleichung der auf der Vorder- und Rückseite aufgebrachten Oxidschichten hinsichtlich ihrer mechanischen Eigenschaften erfolgt. Die entstehenden mechanischen Spannungen werden besser ausgeglichen und damit die resultierende Scheibenverbiegung reduziert. Damit wird auch die Gefahr der Bildung von Kristalldefekten minimiert. Des weiteren werden keine zusätzlichen Schichten abgeschieden, was sich günstig auf die Prozeßkosten auswirkt. Der gegenüber dem normalen LOCOS-Prozess zusätzliche Ätzschritt bedeutet einen geringfügigen Mehraufwand, der jedoch deutlich geringer ist als bei den Verfahrensweisen, die dem Stand der Technik entsprechen.
  • Das Verfahren wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert. Es zeigen 1 bis 6 Gegenstände gebräuchlicher Verfahrensweisen, 7 und 8 die des erfindungsgemäßen Vorgehens in Schnittdarstellung schematisch:
  • 1 eine Siliziumscheibe mit einer strukturierten Siliziumnitridschicht auf der Vorderseite und einer vollständigen gleichartigen Schicht auf der Rückseite,
  • 2 die Scheibe aus 1 nach einer thermischen Oxidation,
  • 3 die Scheibe aus 2 nach dem Entfernen der Siliziumnitridschichten,
  • 4 eine Siliziumscheibe mit einer strukturierten Oxidschicht auf der Vorderseite und einer vollständigen gleichartigen Schicht auf der Rückseite,
  • 5 eine Siliziumscheibe mit beidseitig vorhandenen Oxidschichten,
  • 6 die Scheibe aus 5 nach der Oxidschichtstrukturierung auf der Vorderseite,
  • 7 eine Siliziumscheibe, wie sie nach Anwendung des erfindungsgemäßen Verfahrens nach dem ersten Oxidationschritt vorliegt und
  • 8 die Scheibe aus 7, wie sie nach dem zweiten Oxidationsschritt des erfindungsgemäßen Verfahrens vorliegt.
  • 1 zeigt das Beispiel einer Siliziumscheibe 1 mit einer strukturierten Siliziumnitridschicht 3 auf der Vorderseite sowie einer durchgehenden, d.h. nicht strukturierten Siliziumnitridschicht 4 auf der Rückseite. Das Ergebnis nach einer thermischen Oxidation der Scheibe 1 enthält 2: An den nicht durch die Vorderseitennitridschicht 3 abgedeckten Stellen der Halbleiterscheibe ist ein thermische Oxid 2 aufgewachsen. Dabei kommt es auch zu einer gewissen seitlichen Unterdiffusion (sog. „Vogelschnabel"). 3 ist das Stadium nach dem Entfernen der Siliziumnitridschicht: Auf der Rückseite der Siliziumscheibe 1 ist kein weiteres Oxid aufgewachsen, auf der Vorderseite befinden sich Strukturen aus Siliziumoxid 2
  • Wird dagegen ein einseitiger Abscheideprozess (z.B. spezieller CVD-Prozess) für die Abscheidung der Siliziumnitridschicht verwendet, bzw. die Nitridschicht auf der Rückseite vor der thermischen Oxidation wieder entfernt, wächst auch auf der Rückseite eine Oxidschicht 5 auf, siehe 4. Die Dicke der Rückseitenoxidschicht 5 entspricht dabei der Dicke der Vorderseitenoxidstrukturen 2.
  • In beiden in den 3 und 4 gezeigten Fällen befinden sich auf der Vorderseite strukturierte Oxidflächen und auf der Rückseite keine oder eine geschlossene Oxidschicht. Vorder- und Rückseite haben einen unterschiedlichen Schichtaufbau.
  • Ein gleiches Ergebnis erzielt man ohne die Verwendung des LOCOS-Prozesses. Dazu kann z.B. die Siliziumscheibe 1 thermisch oxidiert werden. Auf der Vorderseite wächst dabei eine durchgehende Vorderseitenoxidschicht 6 und auf der Rückseite eine durchgehende Rückseitenoxidschicht 7 auf, siehe 5. Nach einer Strukturierung mittels eines Fotolithographieschrittes gefolgt von einem Naßätzschritt (beidseitige Ätzung der Oxidschicht) entsteht die 6. Auch hier entsteht auf der Vorder- und auf der Rückseite ein unterschiedlicher Schichtaufbau. Bei Verwendung eines nur auf der Vorderseite wirksamen Ätzprozesses (z.B. Plasmaätzschritt) würde das Rückseitenoxid 7 nicht entfernt. Der Schichtaufbau der Vorder- und der Rückseite wäre wieder unterschiedlich (strukturierte Oxidschicht auf der Vorderseite, durchgehende Oxidschicht auf der Rückseite).
  • Die Teilung des Oxidationsprozesses in zwei Schritte wird durch die 7 und 8 veranschaulicht. Beim ersten Schritt verbleibt das verwendete Rückseitennitrid 4 auf der Scheibe. Die Oxidation erfolgt damit nur auf der Vorderseite und es entsteht der erste Teil der Vorderseitenoxidschicht 9, 7. Nach einer Zeit T1 wird der Oxidationsprozess unterbrochen und durch einen speziellen Ätzschritt die Siliziumnitridschicht 4 nur auf der Rückseite entfernt. Die Nitridschicht 3 auf der Vorderseite verbleibt weiterhin auf der Scheibe. Anschließend erfolgt der zweite Teil der Oxidation für eine Zeit T2. Dabei erfolgt auf der Vorderseite eine weitere Oxidation (aufgrund des bereits vorhandenen Oxids jedoch mit reduzierter Oxidationsrate) d.h. ein weiteres Wachstum der bereits vorhandenen Oxidschicht; während auf der Rückseite eine Oxidschicht 11 aufwächst, die eine geringere Dicke besitzt als die gesamte Vorderseitenoxidschicht 10 (8). Die Zeiten T1 und T2 sind so abgestimmt, daß eine Angleichung des Volumens der Vorderseitenoxidschicht 10 und der Rückseitenoxidschicht 11 erfolgt. T1 und T2 werden abhängig vom Bedeckungsgrad der Seite 1 (d.h. dem Anteil der mit Oxid bedeckten Fläche zur unbedeckten Fläche) und von den Oxidwachstumsgeschwindigkeiten der beiden Seiten bestimmt. Durch die Zeiten T1 plus T2 wird die Dicke der Vorderseitenoxidschicht 10 bestimmt, durch die Zeit T2 die Dicke der Rückseitenoxidschicht 11.
  • 1
    Halbleiterscheibe
    2
    durch thermischen Oxidationsprozeß erzeugte Oxidschicht
    3
    strukturierte Vorderseiten-Siliziumnitridschicht
    4
    unstrukturierte Rückseiten-Siliziumnitridschicht
    5
    Rückseitenoxidschicht
    6
    unstrukturierte Oxidschicht auf der Vorderseite
    7
    unstrukturierte Oxidschicht auf der Rückseite
    8
    strukturierte Siliziumoxidschicht, nicht durch LOCOS-
    Prozess entstanden
    9
    erster Teil des Vorderseitenoxids
    10
    gesamtes Vorderseitenoxid in zwei Teilschritten erzeugt
    11
    Rückseitenoxidschicht

Claims (3)

  1. LOCOS-Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen in einer einseitig strukturierten Siliziumscheibe, die durch unterschiedliche Schichten auf Vorderseite und Rückseite der Siliziumscheibe hervorgerufen werden können, bei dem ausgehend von einer beidseitig mit einer Siliziumnitridschicht versehenen Siliziumscheibe (1), bei der die Nitridschicht (3) einer ersten Seite der Siliziumscheibe (1) strukturiert und die Nitridschicht (4) einer zweiten Seite der Siliziumscheibe (1) unstrukturiert ist, die folgende Oxidation in zwei Schritten vorgenommen wird, wobei in einem ersten Schritt nach einer Zeit T1 die Oxidation, bei der auf der ersten Seite der Siliziumscheibe (1) eine Oxidschicht (2) der Dicke D1 gewachsen ist, unterbrochen und die unstrukturierte Nitridschicht (4) auf der zweiten Seite der Siliziumscheibe (1) entfernt wird, und in einem zweiten Schritt die Oxidation fortgesetzt wird, wobei in einer Zeit T2 sich die Oxidschicht (2) auf der ersten Seite zu einer Dicke D12 verstärkt und eine Oxidschicht (5) auf der zweiten Seite mit einer Dicke D2 aufwächst, wobei D2 < D12 ist und die Zeiten T1 und T2 so bestimmt sind, daß das Volumen der Oxidschicht bzw. Oxidschichten (2) mit der Dicke D12 auf der ersten Seite der Siliziumscheibe (1) gleich dem Volumen der Oxidschicht (5) mit der Dicke D2 auf. der zweiten Seite der Siliziumscheibe (1) ist.
  2. Oxidationsverfahren zur Reduzierung von mechanischen Spannungen hervorgerufen durch unterschiedliche Schichten auf Vorderseite und Rückseite einer Siliziumscheibe mit einer auf einer Scheibenseite befindlichen strukturierten Oxidschicht, bei dem ausgehend von einer die Oxidation verhindernden Schicht auf einer zweiten Seite der Siliziumscheibe (1) die folgende Oxidation in zwei Schritten vorgenommen wird, wobei in einem ersten Schritt nach einer Zeit T1 die Oxidation, bei der auf der ersten Seite der Siliziumscheibe (1) eine Oxidschicht (6) der Dicke D1 gewachsen ist, unterbrochen und die unstrukturierte die Oxidation verhindernde Schicht auf der zweiten Seite der Siliziumscheibe (1) entfernt wird, und in einem zweiten Schritt die Oxidation fortgesetzt wird, wobei in einer Zeit T2 sich die Oxidschicht auf der ersten Seite der Siliziumscheibe (1) zu einer Dicke D12 verstärkt und eine Oxidschicht (7) mit einer Dicke D2 auf der zweiten Seite der Siliziumscheibe (1) aufwächst, wobei D2 < D12 ist und die Zeiten T1 und T2 so bestimmt sind, daß das Volumen der strukturierten Oxidschicht bzw. Oxidschichten (10) mit der Dicke D12 auf der ersten Seite der Siliziumscheibe (1) gleich dem Volumen der Oxidschicht (11) auf der zweiten Seite der Siliziumscheibe (1) ist und nach Abschluß der Oxidation die Oxidschicht (6) der ersten Seite der Siliziumscheibe (1) strukturiert wird.
  3. Oxidationsverfahren nach Anspruch 2, dadurch gekennzeichnet, daß die die Oxidation der zweiten Seite der Siliziumscheibe (1) verhindernde Schicht eine Siliziumnitridschicht ist.
DE102004048626A 2004-10-06 2004-10-06 Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen Expired - Lifetime DE102004048626B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004048626A DE102004048626B3 (de) 2004-10-06 2004-10-06 Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
DE112005002310T DE112005002310A5 (de) 2004-10-06 2005-10-06 Zweistufiger Oxidationsprozess für Halbleiterscheiben
EP05800582A EP1797586A2 (de) 2004-10-06 2005-10-06 Zweistufiger oxidationsprozess f]r halbleiterscheiben
US11/576,078 US7517813B2 (en) 2004-10-06 2005-10-06 Two-step oxidation process for semiconductor wafers
PCT/DE2005/001790 WO2006037317A2 (de) 2004-10-06 2005-10-06 Zweistufiger oxidationsprozess für halbleiterscheiben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004048626A DE102004048626B3 (de) 2004-10-06 2004-10-06 Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen

Publications (1)

Publication Number Publication Date
DE102004048626B3 true DE102004048626B3 (de) 2006-04-13

Family

ID=35976594

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102004048626A Expired - Lifetime DE102004048626B3 (de) 2004-10-06 2004-10-06 Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
DE112005002310T Withdrawn DE112005002310A5 (de) 2004-10-06 2005-10-06 Zweistufiger Oxidationsprozess für Halbleiterscheiben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112005002310T Withdrawn DE112005002310A5 (de) 2004-10-06 2005-10-06 Zweistufiger Oxidationsprozess für Halbleiterscheiben

Country Status (4)

Country Link
US (1) US7517813B2 (de)
EP (1) EP1797586A2 (de)
DE (2) DE102004048626B3 (de)
WO (1) WO2006037317A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349885B2 (ja) 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466631A (en) * 1991-10-11 1995-11-14 Canon Kabushiki Kaisha Method for producing semiconductor articles
US5599722A (en) * 1993-11-26 1997-02-04 Nippondenso Co., Ltd. SOI semiconductor device and method of producing same wherein warpage is reduced in the semiconductor device
US5665631A (en) * 1995-05-11 1997-09-09 Samsung Electronics Co., Ltd. SOI substrate manufacturing method
US5801084A (en) * 1992-06-17 1998-09-01 Harris Corporation Bonded wafer processing
US5837378A (en) * 1995-09-12 1998-11-17 Micron Technology, Inc. Method of reducing stress-induced defects in silicon
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US5849267A (en) 1997-05-20 1998-12-15 Colgate-Palmolive Company Stable desensitizing antitartar dentifrice
JP2004128037A (ja) * 2002-09-30 2004-04-22 Trecenti Technologies Inc 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US5466631A (en) * 1991-10-11 1995-11-14 Canon Kabushiki Kaisha Method for producing semiconductor articles
US5801084A (en) * 1992-06-17 1998-09-01 Harris Corporation Bonded wafer processing
US5599722A (en) * 1993-11-26 1997-02-04 Nippondenso Co., Ltd. SOI semiconductor device and method of producing same wherein warpage is reduced in the semiconductor device
US5665631A (en) * 1995-05-11 1997-09-09 Samsung Electronics Co., Ltd. SOI substrate manufacturing method
US5837378A (en) * 1995-09-12 1998-11-17 Micron Technology, Inc. Method of reducing stress-induced defects in silicon
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device

Also Published As

Publication number Publication date
US7517813B2 (en) 2009-04-14
WO2006037317A3 (de) 2006-07-27
EP1797586A2 (de) 2007-06-20
WO2006037317A2 (de) 2006-04-13
DE112005002310A5 (de) 2007-07-12
US20080135985A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
DE10134484B4 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4441542B4 (de) SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung
DE69617169T2 (de) Antisicherungsstruktur mit reduziertem leckstrom und herstellungsverfahren
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE10207329A1 (de) Verfahren zur Massenbelastung akustischer Dünnfilmvolumenresonatoren (FBARs) zum Erzeugen von Resonatoren mit unterschiedlichen Frequenzen und Vorrichtung, die das Verfahren beinhaltet
DE10207328A1 (de) Verfahren zum Liefern unterschiedlicher Frequenzeinstellungen bei einem akustischen Dünnfilmvolumenresonator- (FBAR-) Filter und Vorrichtung, die das Verfahren beinhaltet
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
WO2007065946A1 (de) Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
DE19824207A1 (de) Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
DE102019116743A1 (de) Substrate für Gruppe-III-Nitrid-Epitaxie
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE10334416A1 (de) Halbleiterbaugruppe
WO1994027317A1 (de) Herstellungsverfahren für bauelemente auf soi-substrat
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE102004048626B3 (de) Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE4320062A1 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE19549155C2 (de) Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat
DE19824401B4 (de) Verfahren zur Herstellung eines Sensormembransubstrats
DE102016200494A1 (de) Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE

R071 Expiry of right