DE4441542B4 - SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung - Google Patents

SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE4441542B4
DE4441542B4 DE4441542A DE4441542A DE4441542B4 DE 4441542 B4 DE4441542 B4 DE 4441542B4 DE 4441542 A DE4441542 A DE 4441542A DE 4441542 A DE4441542 A DE 4441542A DE 4441542 B4 DE4441542 B4 DE 4441542B4
Authority
DE
Germany
Prior art keywords
film
insulating film
semiconductor
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4441542A
Other languages
English (en)
Other versions
DE4441542A1 (de
DE4441542B8 (de
Inventor
Takayuki Okazaki Sugisaka
Shoji Miura
Toshio Nishio Sakakibara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE4441542A1 publication Critical patent/DE4441542A1/de
Publication of DE4441542B4 publication Critical patent/DE4441542B4/de
Application granted granted Critical
Publication of DE4441542B8 publication Critical patent/DE4441542B8/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Abstract

Verfahren zum Herstellen einer SOI-Halbleitervorrichtung, das die folgenden Schritte aufweist:
Verbinden eines Halbleitersubstrats (1), das als eine Trägerfläche dient und einen äußeren Isolationsfilm (5) auf einer einer Übergangs-Oberflächenseite des gleichen gegenüberliegenden Hauptoberfläche aufweist, mit einer zur Elementausbildung verwendeten Halbleiterschicht (3, 4), wobei ein innerer Isolationsfilm (2) sandwichartig dazwischen angeordnet ist;
Ausbilden eines Nitridfilms (9) auf einer dem inneren Isolationsfilm (2) gegenüberliegenden Oberfläche der Halbleiterschicht (3, 4) und gleichzeitiges Ansammeln eines Nitridfilms (9) auf dem äußeren Isolierfilm (5);
Ausbilden einer Rinne (12) in der Halbleiterschicht (3, 4) unter Verwendung des Nitridfilms (9) als Maske;
Entfernen des auf dem äußeren Isolationsfilm (5) angesammelten Nitridfilms (9); und
Einlagern von Füllmaterial (14) in die Rinne (12), um einen Halbleiterinselbereich auszubilden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine SOI-Halbleitervorrichtung (SOI = Silizium-Auf-Isolator, "silicon-on-insulator") mit Inselbereichen und auf ein Verfahren zu deren Herstellung. Insbesondere befaßt sich die vorliegende Erfindung mit der Verringerung von verwölbungen bzw. Verwerfungen einer derartigen SOI-Halbleitervorrichtung.
  • Es ist bekannt, in einer SOI-Halbleitervorrichtung einen Isolationsgraben bzw. eine Isolationsrinne auszubilden, diese Rinne in polykristallinem Silizium zu verlegen bzw. einzugraben und dazwischen verschiedene Elemente zu isolieren. Eine derartige Struktur und ein entsprechendes Herstellungsverfahren sind beispielsweise in der japanischen Patentoffenlegungsschrift Nr. 5-109882 beschrieben.
  • Um Höhenunterschiede zu eliminieren, die bei der Ausbildung der Isolationsrinne im Isolationsrinnenabschnitt auftreten, wird vor der Ausbildung der Isolationsrinne auf der Oberfläche des Halbleitersubstrats ein Oxidfilm ausgebildet, auf dem anschließend ein Siliziumnitridfilm ausgebildet wird. Für die Ausbildung der Isolationsrinne wird demgemäß ein Oxidfilm benötigt. Die Rinnenausbildung und die Oxidation der inneren Wandflächen der Rinne sowie das Verlegen in polykristallinem Silizium werden aufeinanderfolgend durchgeführt. Der auf der Substratoberfläche verbleibende Oxidfilm zur Ausbildung der Isolationsrinne wird mittels reaktiver Ionenätzung (RIE, "reactiv ion etching") entfernt.
  • Zu diesem Zeitpunkt wirkt sich der Siliziumnitridfilm in der Weise aus, daß der auf den inneren Wänden der Rinne ausgebildete Oxidfilm nicht gleichzeitig entfernt wird, wenn der für die Ausbildung der Isolationsrinne verwendete Oxidfilm entfernt wird. Das Auftreten von Höhenunterschieden im Isolationsrinnenabschnitt wird dadurch verhindert.
  • Wenn die vorstehend beschriebene Halbleitervorrichtung tatsächlich hergestellt wird, wird der Siliziumnitridfilm auf der hinteren Oberfläche des Substrats ebenfalls abgelagert. Obgleich erwartet werden darf, daß dieser auf der hinteren Oberfläche abgelagerte Nitridfilm das Eindringen von unerwünschten Verschmutzungen von der Seite der hinteren Oberfläche des Substrats her zu verhindern vermag, haben Untersuchungen der Erfinder ergeben, daß das SOI-Substrat durch die innere Spannung des Nitridfilms selbst verwölbt bzw. verworfen wird, wenn eine Rinne auf dem SOI-Substrat ausgebildet wird. Diese Verwerfung des Substrats ruft nicht nur unerwünschte kristalline Defekte in demjenigen Bereich hervor, in dem Halbleiterelemente ausgebildet werden, sondern führt darüber hinaus zu dem Problem, daß eine gute Ausbildung gleichförmiger Elemente innerhalb des Wafers während der Elementausbildung verhindert wird.
  • Das Dokument EP 0 562 127 A1 beschreibt ein Verfahren zum Herstellen einer SOI-Halbleitervorrichtung, wobei ein Halbleitersubstrat, das als eine Trägerfläche dient, mit einer zur Elementausbildung verwendeten Halbleiterschicht verbunden wird, und wobei ein innerer Isolationsfilm sandwichartig dazwischen angeordnet ist. Des Weiteren wird ein erster Nitridfilm als eine zur Rinnenausbildung verwendete Maske auf einer Oberfläche der Halbleiterschicht ausgebildet, und der erste Nitridfilm auf der Halbleiterschicht wird als eine Maske verwendet, um eine Rinne in der Halbleiterschicht herzustellen. Außerdem wird Füllmaterial in die Rinne eingelagert, um einen Halbleiterinselbereich auszubilden.
  • Die Druckschrift JP 60-133739 A beschreibt die Herstellung einer Halbleitervorrichtung, bei der mittels eines Widerstandsfilms als Maske ein Si3N4-Film, ein SiO2-Film und ein Substrat durch reaktives Ionenätzen (RIE) geätzt werden und eine Rinne in dem Substrat ausgebildet wird. Des Weiteren wird Füllmaterial in die Rinne eingelagert und ein Halbleiterinselbereich ausgebildet.
  • Die Druckschrift US 5 241 211 A beschreibt eine SOI-Halbleitervorrichtung, die ein als eine Trägerfläche dienendes Halbleitersubstrat und eine zur Elementausbildung verwendete mit dem Halbleitersubstrat verbundene Halbleiterschicht aufweist, wobei ein innerer Isolationsfilm sandwichartig dazwischen angeordnet ist.
  • Aus der Druckschrift JP 05-047914 A ist ein Verfahren zum Herstellen einer SOI-Halbleitervorrichtung bekannt, bei dem ein Halbleitersubstrat, das als eine Trägerfläche dient und einen äußeren Isolationsfilm auf einer Übergangs-Oberflächenseite der gleichen gegenüberliegenden Hauptoberfläche aufweist, mit einer zur Elementausbildung verwendeten Halbleiterschicht verbunden wird, wobei ein innerer Isolationsfilm sandwichartig dazwischen angeordnet ist. Weiterhin wird ein ersten Oxidfilm als eine zur Rinnenausbildung verwendete Maske auf einer Oberfläche der Halbleiterschicht ausgebildet, der erste Oxidfilm auf der Halbleiterschicht wird als eine Maske verwendet, um eine Rinne in der Halbleiterschicht herzustellen, und es wird Füllmaterial in die Rinne eingelagert, um einen Halbleiterinselbereich auszubilden.
  • Aus der Druckschrift JP 01-3027 40 A ist es bekannt, die Verwölbung eines Wafers durch Bereitstellen eines zweiten Isolierfilmes und einer diesen bedeckenden Schutzschicht auf der Rückseite einer zweiten Halbleiterschicht in einem dielektrischen Isolationshalbleitersubstrat vorzusehen.
    •
  • In Anbetracht der vorgenannten Probleme liegt der Erfindung die Aufgabe zugrunde, eine SOI-Halbleitervorrichtung, die einen Isolationsrinnenbereich mit einem Halbleiterinselbereich aufweist, und ein Verfahren zur Herstellung derselben derart weiterzubilden, daß eine Verwerfung des Substrats zuverlässig unterdrückt werden kann.
  • Ein erfindungsgemäßes Verfahren zum Herstellen einer derartigen SOI-Halbleitervorrichtung ist im Anspruch 1 angegeben. Ein weiteres erfindungsgemäßes Verfahren zum Herstellen einer derartigen SOI-Halbleitervorrichtung ist im Anspruch 7 angegeben. Eine erfindungsgemäße SOI-Halbleitervorrichtung ist in Anspruch 6 angegeben. Die Unteransprüche beziehen sich auf bevorzugte Ausführungsformen der Erfindung.
  • Der äußere Isolationsfilm und der innere Isolationsfilm werden aus identischen Materialien gebildet, damit sie eine identische Dicke aufweisen, und bestehen beispielsweise aus einem Siliziumoxidfilm. Der äußere Isolationsfilm und der innere Isolationsfilm werden vor der Verbindung in einem identischen Verfahrensschritt im Halbleitersubstrat ausgebildet.
  • Es ist weiterhin möglich, auf dem Nitridfilm eine weitere Maske aus Oxidfilm oder dergleichen beispielsweise mittels einer chemischem Bedampfung auszubilden.
  • Bei dem erfindungsgemäßen Herstellungsverfahren wird in einem verbundenen Substrat, das durch Verbinden eines Halbleitersubstrats, das auf einer Hauptseite, die keine Übergangs-Oberflächenseite darstellt, einen äußeren Isolationsfilm aufweist, mit einer Halbleiterschicht hergestellt wird und einen sandwichartig dazwischen angeordneten inneren Isolationsfilm aufweist, nach dem Ausbilden eines Silizium nitridfilms als Maske zum Ausbilden einer Rinne in der Halbleiterschicht der auf dem äußeren Isolationsfilm angesammelte Siliziumnitridfilm entfernt.
  • Wenn das Verfahren auf diese Weise durchgeführt wird, kann eine auf Unterschiede im thermischen Ausdehnungsvermögen des steifen Siliziumnitridfilms oder des Halbleitersubstrats zurüchzuführende Verwerfung des Halbleitersubstrats verhindert werden, obwohl ein Entfernen des Siliziumnitridfilms auf dem äußeren Isolationsfilm durchgeführt wird.
  • Das auf dem äußeren Isolationsfilm während des Vergrabens von polykristallinem Silizium angesammelte polykristalline Silizium wird nach dem Vergraben der Rinne ebenfalls entfernt. Wenn das Verfahren auf diese Weise an beiden Hauptoberflächen des Halbleitersubstrats angewandt wird, bleiben lediglich der innere Isolationsfilm und der anfänglich ausgebildete äußere Isolationsfilm übrig, und durch Kombination der Dicke und des Materials dieser beiden Filme kann eine Verwerfung zwischen dem Halbleitersubstrat und, den beiden Isolationsfilmen auf einfache Weise ausgeglichen werden, so daß jegliche Verwerfung höchst einfach verringert werden kann.
  • Der äußere Isolationsfilm und der innere Isolationsfilm bestehen jeweils aus einem Siliziumoxidfilm, der aus identischen Materialien und in identischer Dicke ausgebildet ist. Wenn das Verfahren auf diese Weise durchgeführt wird, werden Spannungen zwischen den beiden Siliziumoxidfilmen und dem Halbleitersubstrat gegenseitig versetzt bzw. kompensiert, wobei das erfindungsgemäße Herstellungsverfahren darüber hinaus deshalb vereinfacht wird, weil es möglich ist, diese Siliziumoxidfilme auf einfache Weise in einem identischen Verfahrensschritt auszubilden.
    •
  • Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
  • 1 anhand einer Querschnittsansicht einen Herstellungsschritt eines SOI-Substrats gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2 bis 8 anhand von Querschnittsansichten weitere Verfahrensschritte bei der Herstellung des SOI-Substrats des ersten Ausführungsbeispiels;
  • 9 Testergebnisse der Größe einer Verwerfung bei einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel und einer herkömmlichen Halbleitervorrichtung;
  • 10 anhand einer Querschnittsansicht einen Verfahrensschritt bei der Herstellung eines SOI-Substrats gemäß einem zweiten Ausführungsbeispiel der Erfindung; und
  • 11 anhand einer Querschnittsansicht einen weiteren Verfahrensschritt bei der Herstellung eines SOI-Substrats des zweiten Ausführungsbeispiels.
  • Nachdem eine Hauptoberfläche eines Einkristall-Siliziumsubstrats 1 des P–-Typs (das nachfolgend als erstes Substrat bezeichnet wird) einer Hochglanzpolierung unterzogen worden ist, wird eine thermische Oxidation ausgeführt und es werden Isolationsfilme (nämlich Siliziumoxidfilme) 2 und 5 mit jeweils identischer Dicke ausgebildet. Daraufhin wird auf der der Seite des Isolationsfilms 2 zugewandten Oberfläche des ersten Siliziumsubstrats 1 ein Einkristall-Siliziumsubstrat 3 (nachfolgend als zweites Substrat bezeichnet) mit einer hochglanzpolierten Hauptoberfläche aufgebracht und in einer ausreichend reinen Atmosphäre erhitzt, wodurch die beiden Siliziumsubstrate 1 und 3 in direkter Weise derart miteinander verbunden werden, daß der Isoaltionsfilm 2 sandwichartig zwischen ihnen angeordnet ist. Durch diesen Verfahrensschritt wird gemäß der Darstellung in 1 ein SOI-Substrat (SOI = Silizium-Auf-Isolator) erzeugt, das eine Struktur aufweist, bei der das zweite Siliziumsubstrat 3 mit dem ersten Siliziumsubstrat 1 über den Isolationsfilm 2 verbunden ist. Gemäß der Darstellung in 1 wird weiterhin eine in hoher Konzentration dotierte (Antimon-) Schicht 4 des N-Typs ausgebildet, indem von der Oberfläche des zweiten Siliziumsubstrats 3 des N–-Typs her dotiert wird, bevor das Verbinden durchgeführt wird. Das Siliziumsubstrat 3 des N–-Typs und die in hoher Konzentration dotierte (Antimon-) Schicht 4 des N-Typs bilden daher die "Halbleiterschicht" der erfindungsgemäßen Halbleitervorrichtung.
  • Anschließend wird auf der Oberfläche der Seite des zweiten Siliziumsubstrats 3 durch thermische Oxidation ein Anschlußflächen-Oxidfilm (Pad-Oxidfilm) 8a ausgebildet, worauf ein Si3N4-Film 9, der als erste Isolationsschicht dient, und ein SiO2-Film 10, der als zweite Isolationsschicht dient, mittels einer chemischen Bedampfung aufeinanderfolgend auf der Oberfläche des Anschlußflächen-Oxidfilms 8a abgelagert werden. Um den SiO2-Film 10 zu versiegeln, wird ein Ausglühen mit einer Temperatur von 1000 °C durchgeführt. Als nächstes wird der Si3N4-Film 9 (d.h. der erfindungsgemäße "Siliziumnitridfilm"), der auf der Seite der hinteren Oberfläche des Substrats 1 aufgebracht worden ist, unter Verwendung eines normalen Ätzmittels entfernt (siehe 2 und 3). Jedoch wird zugelassen, daß der Isolationsfilm 5 übrig bleibt. Der Si3N4-Film 9 wird hier ausgebildet, um während des mittels Ätzen ausgeführten Entfernens des SiO2-Films 10 ein Ätzen des Anschlußflächen-Oxidfilms 8a und anderer Oxidfilme zu verhindern, wie beispielsweise eines später beschriebenen Isolationsfilms 13 oder dergleichen, von denen jeder unterhalb des Si3N4-Films 9 vorhanden ist.
  • Als nächstes wird ein (nicht gezeigter) Photoresist bzw. eine lichtunempfindliche Deckmasse auf der Oberflächenseite abgelagert. Daraufhin werden ein bekanntes Photolithographieverfahren und eine reaktive Ionenätzung (nachfolgend als RIE-Prozeß bezeichnet, "reactive ion etching") unter Verwendung eines Gases aus CF4 oder der CH-F4-Reihe als Ätzgas durchgeführt, wodurch der SiO2-Film 10 mit Hilfe des auf der Oberfläche ausgebildeten Photoresists als Maske mit einem entsprechenden Muster versehen wird. Daraufhin werden der Si3N4-Film 9 und der Anschlußflächen-Oxidfilm 8a, die innerhalb einer im SiO2-Film 10 ausgebildeten Öffnung freiliegen, selektiv geätzt, wodurch gemäß der Darstellung in 4 eine sich bis zur Oberfläche des Siliziumsubstrats 3 erstreckende Öffnung 11 ausgebildet wird. In 4 ist der Zustand nach dem Abblättern bzw. Entfernen des Photoresists dargestellt.
  • Als nächstes wird der SiO2-Film 10 als Maske verwendet und das zweite Siliziumsubstrat 3 wird mittels eines RIE-Prozesses unter Verwendung eines Gases der HBr-Reihe als Ätzgas selektiv geätzt. Die Ablagerungsdicke des SiO2-Films 10 im vorherigen Schritt wird hier mittels der Ätzauswahlgeschwindigkeit des SiO2-Films 10 und des Siliziumsubstrats 3 derart festgelegt, daß sich ein Isolationskanal bzw. eine Isolationsrinne 12 bis zum Isolationsfilm 2 erstreckt.
  • Anschließend wird an den inneren Wänden der Isolationsrinne 12 eine chemische Trockenätzung (nachfolgend als CDE-Prozeß bezeichnet, "chemical dry etching") durchgeführt. Dieser CDE-Prozeß verwendet eine Plasmaätzvorrichtung des RF-Entladungstyps und wird beispielsweise unter folgenden Bedingungen durchgeführt: Rohmaterialgas: CF4, O2 und N2; Frequenz: 13.56 MHz; Ätzgeschwindigkeit: 150 nm/min; und Entfernung vom Plasma zum Wafer: 100 cm. Auf diese Weise werden die inneren Wände der Isolationsrinne 12 ungefähr 150 nm weit geätzt.
  • Die inneren Wände der Isolationsrinne 12, die dem CDE-Prozeß unterzogen worden sind, werden als nächstes geglüht. Dieses Glühen wird durch Erhitzen über 30 min bei 1000 °C beispielsweise in einer Stickstoffatmosphäre durchgeführt.
  • Anschließend ist, es akzeptabel, für die inneren Wände der geglühten Isolationsrinne 12 einen Opfer-Oxidationsprozeß durchzuführen. Dieser Opfer-Oxidationsprozeß wird durchgeführt, um beispielsweise mittels einer Trockenoxidation bei 1000 °C einen Opfer-Oxidfilm von 50 nm auszubilden, worauf dieser Opfer-Oxidfilm mittels einer Fluorwasserstoffsäure entfernt wird.
  • Anschließend wird auf den inneren Wänden der Isolationsrinne 12 ein Isolationsfilm 13 beispielsweise mittels einer thermischen Naßoxidation bei 1050 °C ausgebildet, worauf in der Isolationsrinne 12 zwischen dem an gegenüberliegenden Rinnenwänden befindlichen Isolationsfilm 13 polykristallines Silizium 14 mittels einer chemischen Niedrigdruck-Bedampfung (LP-CVD-Verfahren, "low-pressure chemical vapor deposition") abgelagert wird. Zu diesem Zeitpunkt ist das polykristalline Silizium 14 in der Isolationsrinne 12 vergraben bzw. eingelagert und es ist darüber hinaus auf dem SiO2-Film 10 und auf dem Isolationsfilm 5 auf der hinteren Oberflächenseite abgelagert (siehe 5).
  • Anschließend wird auf dem SiO2-Film 10 abgelagertes überschüssiges polykristallines Silizium 14 (einmal) mittels eines Trockenätzprozesses zurückgeätzt. Zu diesem Zeitpunkt wird das Ätzen derart unterbrochen, daß ein oberes Ende des innerhalb der Isolationsrinne 12 verbleibenden polykristallinen Siliziums 14 höher als der Si3N4-Film 9 ist.
  • Daraufhin wird der SiO2-Film 10 mittels eines Naßätzprozesses unter Verwendung einer Fluorwasserstoffsäure-Lösung weggeätzt. Es wird zugelassen, daß der Si3N4-Film 9 und das polykristalline Silizium 14 soweit übrigbleiben, daß ein oberes Ende des polykristallinen Siliziums 14 höher als der Si3N4-Film 9 ist, wodurch er zu einer Ätzsperre wird. Der Anschlußflächen-Oxidfilm 8a und der auf den inneren Wänden der Isolationsrinne 12 ausgebildete Isolationsfilm 13 werden nicht geätzt.
  • Anschließend wird derjenige Abschnitt des in der Isolationsrinne 12 eingelagerten polykristallinen Siliziums 14, der höher hervorsteht als der Si3N4-Film 9, (zweimal) mittels eines Trockenätzprozesses zurückgeätzt. Zu diesem Zeitpunkt sollte das Ätzen vorzugsweise derart gesteuert werden, daß das obere Ende des polykristallinen Siliziums 14 ungefähr 0.3 μm niedriger als ein oberes Ende des Anschlußflächen-Oxidfilms 8a ist, so daß ein (später beschriebener) thermischer Oxidfilm 15 und der umgebende Anschlußflächen-Oxidfilm 8a eine identische Höhe erhalten, wenn der thermische Oxidfilm 15 auf einer oberen Seite des in der Isolationsrinne 12 angeordneten polykristallinen Siliziums 14 in einem nachfolgenden Verfahrensschritt. durch Wachstum ausgebildet wird.
  • Anschließend wird ein oberer Abschnitt des in der Isolationsrinne 12 eingelagerten polykristallinen Siliziums 14 lokal über den Si3N4-Film 9 thermisch oxidiert und der Oxidfilm 15 wird durch Wachstum ausgebildet (siehe 6). Daraufhin wird der Si3N4-Film 9 weggeätzt (siehe 7). Wie aus 7 klar ersichtlich ist, wird der Höhenunterschied im Bereich der Isolationsrinne 12 verringert, wodurch die Oberseite des Oxidfilms 15 im wesentlichen mit der gleichen Höhe zurückbleibt, wie der Anschlußflächen-Oxidfilm 8a.
  • Folglich werden auf der Seite des zweiten Halbleitersubstrats 3 mittels bekannter Photolithographie- und Dotierdiffusions-Verfahrensschritte ein P-Wannenbereich 6 und ein (nicht gezeigter) N-Wannenbereich ausgebildet. Daraufhin wird auf der Oberfläche der Seite des zweiten Halbleitersubstrats 3 mittels lokaler Oxidation von Silizium (nachfolgend als LOCOS-Verfahren bezeichnet, "local oxidation of silicon") ein Feldoxidfilm 8 ausgebildet. Durch das LOCOS-Verfahren wird der Si3N4-Film an einem bestimmten Ort auf der Substratoberfläche zu einem Oxid-Verhinderungsfilm umgeformt, worauf derjenige Ort, an dem der Si3N4-Film nicht ausgebildet worden ist, durch eine thermische Oxidation oder dergleichen oxidiert wird, um den dicken Feldoxidfilm 8 auszubilden. Nach der mittels des LOCOS-Verfahrens durchgeführten Oxidation wird der vorstehend erwähnte Si3N4-Film mit Hilfe von H3PO4 entfernt.
  • Zum Zeitpunkt der mittels des LOCOS-Verfahrens durchgeführten Oxidation (in einem Fall, bei dem ein Feldoxidfilm zum Zeitpunkt der Ausbildung dieses Feldoxidfilms ohne Durchführung einer LOCOS-Oxidation ausgebildet wird), wird der Oberflächenbereich der polykristallinen Siliziumschicht 14 auf der hinteren Oberfläche oxidiert und wird zu einem Siliziumoxidfilm 80 (siehe 8).
  • Durch gleichzeitiges Oxidieren des polykristallinen Siliziums auf der hinteren Oberfläche während der Ausbildung des LOCOS-Oxidfilms, um den Oxidfilm 80 auf diese Weise auszubilden, wird auf der äußeren Seite der Isolationsfilme 2 und 5, die auf den beiden Seiten des Einkristall-Siliziumsubstrats 1 ausgebildet sind, gleichzeitig ein dicker Film ausgebildet. Die Spannungsbalance der vorderen und hinteren Oberflächen des Substrats ist folglich ausgeglichen.
  • Wenn man die Dicken der jeweiligen Schicht betrachtet, so hat das Siliziumsubstrat 1 eine Dicke von ungefähr 600 μ m und die Isolationsfilme 2 und 5 sind 1 μm dick, die Dicke auf der Seite des Siliziumsubstrats 3 einschließlich der hochkonzentrierten Schicht 4 beträgt ungefähr 15 μm, die auf dem Isolationsfilm 5 abgelagerte polykristalline Siliziumschicht hat eine Dicke von 4 μm und der LOCOS-Oxidfilm 8 und der polykristalline Oxidfilm 80 auf der hinteren Oberfläche haben eine Dicke von ungefähr 1 μm. Dadurch, daß die Isolationsfilme 2 und 5, die Halbleiterschichten 3, 4 und 14 sowie die Oxidfilme 8 und 80 auf der hinteren Oberfläche symmetrisch bezüglich des Siliziumsubstrats 1 ange ordnet werden, wird eine Halbleitervorrichtung mit einer ausgeglichenen bzw. ballancierten Spannung gebildet.
  • Nach Entfernen des Anschlußflächen-Oxidfilms 8a wird anschließend ein dünner Gateoxidfilm ausgebildet, eine polykristalline Siliziumleitung (Gateelektrode) 16 mittels eines LP-CVD-Prozesses sowie mit Hilfe von Photolithographie- und Ätzverfahren ausgebildet und es werden darüber hinaus durch lokale Dotierung eine P+-Diffusionsschicht 17 und eine N+-Diffusionsschicht 18 ausgebildet.
  • Anschließend wird ein (nicht gezeigter) Zwischenschicht-Isolationsfilm aus PSG, BPSG oder dergleichen abgelagert, eine (nicht gezeigte) Aluminiumleitung vorgesehen, ein aus Nitridfilm oder dergleichen bestehender (nicht gezeigter) Schutzfilm mittels chemischer Plasmabedampfung ausgebildet und es wird eine Bi-CMOS-Halbleitervorrichtung, die einen CMOS-Transistor und einen Bipolartransistor integriert, hergestellt (siehe 8).
  • Nachfolgend werden die Betriebsweise und die Wirkungen der Halbleitervorrichtung dieses ersten Ausführungsbeispiels näher erläutert.
  • Gemäß vorstehender Beschreibung wird erfindungsgemäß ein zusätzlicher Verfahrensschritt zum Entfernen des auf der hinteren Oberflächenseite angesammelten Si3N4-Films 9 durchgeführt (siehe 3). Bei herkömmlichen Vorrichtungen bedeckt der Si3N4-Film 9 den Isolationsfilm 5 und es wird kein aktives Entfernen durchgeführt, da erwartet wurde, daß dieser in der Lage ist, gegenüber dem Eindringen von unerwünschten Verschmutzungen zu schützen.
  • Die Erfindung basiert demgegenüber auf der Erkenntnis, daß eine Verwerfung des Substrats 1 durch Entfernen des Si3N4-Films 9 auf der hinteren Oberflächenseite deutlich verringert werden kann. In der Darstellung der 9 sind entsprechende Testergebnisse gezeigt.
  • Um die jeweilige Größe der Verwerfung von 20 erfindungsgemäßen Halbleitervorrichtungen und 20 herkömmlichen Halbleitervorrichtungen, die einen Si3N4-Film 9 aufweisen und im übrigen mittels identischer Verfahrensschritte hergestellt werden, zu messen, wurde eine handelsübliche Flachheits-Testvorrichtung verwendet.
  • Bei den erfindungsgemäßen Halbleitervorrichtungen betrug die maximale Größe der Verwerfung 50 μm, die minimale Größe der Verwerfung betrug 20 μm und die Durchschnittsgröß der Verwerfung betrug 40 μm. Im Gegensatz dazu betrug die maximale Größe der Verwerfung bei den herkömmlichen Halbleitervorrichtungen 200 μm, die minimale Größe der Verwerfung betrug 120 μm und die durchschnittliche Größe der Verwerfung betrug 165 μm. Hieraus ist zu erkennen, daß die Größe der Verwerfung nach der Lehre der Erfindung auf einfache Weise deutlich verringert werden kann.
  • Wenn auf diese Weise vorgegangen wird, werden auf den beiden Seiten des Substrats 1 die Isolationsfilme 2 und 5 ausgebildet, die eine identische Filmdicke und identische Dichte aufweisen. Darüber hinaus werden die Oxidfilme 8 und 80 mittels einer LOCOS-Oxidation ausgebildet. Da die auf die Differenz in den thermischen Ausdehnungsgraden zwischen den Isolationsfilmen 2, 5, 8 und 80 und dem Substrat 1 zurückzuführende Spannung jeweils gleich ist, wird die Verwerfung stark verringert.
  • Nachfolgend wird die Bedeutung der Verwendung des Si3N4-Films 9 näher erläutert.
  • In Übereinstimmung mit dem Verfahren zur Herstellung des vorliegenden Ausführungsbeispiels wird während des Ätzens des SiO2-Films 10 im Bereich der Isolationsrinne 12 das Fortschreiten des Ätzens zum Anschlußflächen-Oxidfilm 8a oder zum Isolationsfilm 13 oder dergleichen, die in einer darunter befindlichen Schicht vorliegen, mit Hilfe des Si3N4-Films 9 und des polykristallinen Siliziums 14 verhindert. Da eine flache Konfiguration erhalten wird, bei der kein Höhenunterschied im Bereich der Isolationsrinne 12 hervorgerufen wird, können folglich solche Probleme, wie beispielsweise ein ungleiches Brechen oder Verkürzen der polykristallinen Siliziumleitung 16 oder einer Aluminiumleitung, gelöst werden.
  • Nachfolgend wird unter Bezugnahme auf die 10 und 11 ein zweites Ausführungsbeispiel der Erfindung näher erläutert.
  • Dieses zweite Ausführungsbeispiel ist – ausgehend von dem in 5 gezeigten Schritt bis hin zum ersten Zurückätzen des polykristallinen Siliziums – mit dem ersten Auführungsbeispiel identisch. Zu diesem Zeitpunkt bzw. Verfahrensschritt steht ein oberes Ende des polykristallinen Siliziums 14, das innerhalb der Isolationsrinne 12 verbleibt, höher hervor als der Si3N4-Film 9.
  • Anschließend wird überschüssiges polykristallines Silizium 14, das auf dem Isolationsfilm 5 auf der hinteren Oberfläche abgelagert ist, mittels eines Trockenätzverfahrens entfernt (siehe 10). In diesem Punkt liegt der Unterschied zum ersten Ausführungsbeispiel. Darüber hinaus ist es auch zulässig, wenn dieses Entfernen des polykristallinen Siliziums 14 auf der hinteren Oberflächenseite ein Entfernungsvorgang ist, der durch Trockenätzung nach dem Ätzen des Siliziumoxidfilms 10 durchgeführt wird.
  • Anschließend werden Verfahrensschritte durchgeführt, die mit denen in den 6 und 7 gezeigten Verfahrensschritten des ersten Ausführungsbeispiels identisch sind, um auf der Seite des Substrats 3 Halbleiterelemente auszu bilden, wie dies in 11 gezeigt ist. Gemäß dem vorliegenden Ausführungsbeispiel nimmt der Isolationsfilm 5 auf der hinteren Oberfläche zum Zeitpunkt der anhand der 8 beschriebenen Elementausbildung darüber hinaus einen freigelegten Zustand während der Oxidation mittels eines LOCOS-Verfahrens ein (für den Fall, daß ein Feldoxidfilm ohne Durchführung einer LOCOS-Oxidation ausgebildet wird, zum Zeitpunkt der Ausbildung dieses Feldoxidfilms).
  • In Übereinstimmung mit dem vorliegenden Ausführungsbeispiel wird ein Verfahrensschritt zum Entfernen des auf der hinteren Oberflächenseite angesammelten Si3N4-Films 9 durchgeführt und es wird ferner ein Verfahrensschritt zum Entfernen des auf der hinteren Oberflächenseite angesammelten polykristallinen Siliziums 14 hinzugefügt (siehe 10). Eine Verwerfung des Substrats kann in vorteilhafter Weise verringert werden, wenn diese Maßnahmen ebenfalls durchgeführt werden.
  • Vorstehend wurde eine SOI-Halbleitervorrichtung des Übergangstyps offenbart, die eine Isolationsrinne aufweist und bei der eine Verwerfung des Substrats verringert werden kann, ohne daß die Anzahl der Herstellungsschritte vergrößert wird; ferner wurde ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung offenbart. Bei diesem Herstellungsverfahren wird ein Übergangssubstrat durch Verbinden eines Halbleitersubstrats, das auf einer Nicht-Übergangs-Hauptoberfläche einen äußeren Isolationsfilm aufweist, mit einer Halbleiterschicht gebildet, wobei ein innerer Isolationsfilm sandwichartig dazwischen angeordnet ist. Nach Ausbildung eines Siliziumnitridfilms als Maske zum Zwecke der Ausbildung einer Rinne in der Halbleiterschicht wird der auf dem äußeren Isolationsfilm angesammelte Siliziumnitridfilm entfernt. Durch diese Maßnahme kann eine Verwerfung des Halbleitersubstrats, die auf Unterschiede in den thermischen Ausdehnungsgraden des steifen Siliziumnitridfilms und des Halbleitersubstrats zurückzu führen ist, verhindert werden. Bei einer SOI-Halbleitervorrichtung des Übergangstyps, die mittels dieses Verfahrens hergestellt worden ist, wird auf einer Nicht-Übergangs-Hauptoberfläche (d.h. einer hinteren Oberfläche) eines Halbleitersubstrats ein äußerer Isolationsfilm mit identischer Dicke und identischer Dichte zu einem inneren Isolationsfilm ausgebildet. Durch diese Maßnahme kann ebenfalls jegliche Verwerfung des Halbleitersubstrats verhindert werden.

Claims (7)

  1. Verfahren zum Herstellen einer SOI-Halbleitervorrichtung, das die folgenden Schritte aufweist: Verbinden eines Halbleitersubstrats (1), das als eine Trägerfläche dient und einen äußeren Isolationsfilm (5) auf einer einer Übergangs-Oberflächenseite des gleichen gegenüberliegenden Hauptoberfläche aufweist, mit einer zur Elementausbildung verwendeten Halbleiterschicht (3, 4), wobei ein innerer Isolationsfilm (2) sandwichartig dazwischen angeordnet ist; Ausbilden eines Nitridfilms (9) auf einer dem inneren Isolationsfilm (2) gegenüberliegenden Oberfläche der Halbleiterschicht (3, 4) und gleichzeitiges Ansammeln eines Nitridfilms (9) auf dem äußeren Isolierfilm (5); Ausbilden einer Rinne (12) in der Halbleiterschicht (3, 4) unter Verwendung des Nitridfilms (9) als Maske; Entfernen des auf dem äußeren Isolationsfilm (5) angesammelten Nitridfilms (9); und Einlagern von Füllmaterial (14) in die Rinne (12), um einen Halbleiterinselbereich auszubilden.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Halbleiterinselbereichs das Entfernen des während des Einlagerungsschritts auf dem äußeren Isolationsfilm (5) angesammelten Füllmaterials (14) und das anschließende Ausbilden von Elementen in dem Halbleiterinselbereich aufweist.
  3. Verfahren nach Anspruch 2, das weiterhin den Schritt des Ausbildens des äußeren Isolationsfilms (5) und des inneren Isolationsfilms (2) aus einem Siliziumdioxidfilm aus identischem Material und mit identischer Dicke aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei vor dem Verbindungsschritt ein Siliziumoxidfilm in einem identischen Schritt als der äußere Isolationsfilm (5) und der innere Isolationsfilm (2) in dem Halbleitersubstrat ausgebildet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Schritt des Ausbildens des Halbleiterinselbereichs einen Schritt eines Ausbildens eines Feldoxidfilms (8) auf einer Oberfläche der Halbleiterschicht (3, 4) aufweist und während des Schritts des Einlagerns des Füllmaterials (14) gleichzeitig eine Oberfläche des auf dem äußeren Isolationsfilm (5) angesammelten Füllmaterials (14) oxidiert wird.
  6. SOI-Halbleitervorrichtung, die aufweist: ein als eine Trägerfläche dienendes Halbleitersubstrat (1); eine zur Elementausbildung verwendete mit dem Halbleitersubstrat (1) verbundene Halbleiterschicht (3, 4), wobei ein innerer Isolationsfilm (2) sandwichartig dazwischen angeordnet ist; und einen auf einer einer Übergangs-Oberfläche des Halbleitersubstrats (1) gegenüberliegenden Hauptoberfläche ausgebildeten äußeren Isolationsfilm (5), wobei der äußere Isolationsfilm (5) und der innere Isolationsfilm (2) eine identische Zusammensetzung und eine identische Dicke aufweisen; wobei eine Rinne (12) in der Halbleiterschicht (3, 4) ausgebildet ist und polykristallines Silizium (14) in die Rinne eingefüllt ist; und wobei auf dem äußeren Isolationsfilm (5) des Halbleitersubstrats (1) polykristallines Silizium (14) abgelagert ist, auf der Oberfläche der Halbleiterschicht (3, 4) ein Feldoxidfilm (8) ausgebildet ist und auf einer Oberfläche des auf dem äußeren Isolationsfilm (5) des Halbleitersubstrats (1) angeordneten polykristallinen Siliziums (14) ein Oxidfilm (80) mit einer Dicke ausgebildet ist, die zu derjenigen des Feldoxidfilms (8) identisch ist.
  7. Verfahren zum Herstellen einer SOI-Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden eines ersten Isolationsfilms (2) auf einer ersten Seite eines Substrats (1) und eines zweiten Isolationsfilms (5) auf einer zweiten Seite des Substrats (1); derartiges Befestigen einer Halbleiterschicht (3, 4) an dem Substrat (1), daß der erste Isolationsfilm (2) sandwichartig dazwischen angeordnet wird; Ausbilden eines Nitridfilms (9) auf einer dem ersten Isolationsfilm (2) gegenüberliegenden Oberfläche der Halbleiterschicht (3, 4) und gleichzeitiges Ablagern eines Nitridfilms (9) auf dem zweiten Isolationsfilm (5); Entfernen des auf dem zweiten Isolationsfilm (5) abgelagerten Nitridfilms (9); Ausbilden einer Rinne (12) in der Halbleiterschicht (3, 4) unter Verwendung des Nitridfilms (9) als eine Maske; Einlagern von Füllmaterial (14) in die Rinne (12); und Ausbilden eines inselförmigen Halbleiterbereichs, in dem ein Halbleiterelement ausgebildet ist.
DE4441542A 1993-11-26 1994-11-22 SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung Expired - Lifetime DE4441542B8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP5-296894 1993-11-26
JP5296894A JP3033412B2 (ja) 1993-11-26 1993-11-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
DE4441542A1 DE4441542A1 (de) 1995-06-01
DE4441542B4 true DE4441542B4 (de) 2007-09-20
DE4441542B8 DE4441542B8 (de) 2008-05-29

Family

ID=17839546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4441542A Expired - Lifetime DE4441542B8 (de) 1993-11-26 1994-11-22 SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US5599722A (de)
JP (1) JP3033412B2 (de)
DE (1) DE4441542B8 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289473A (en) * 1993-01-28 1994-02-22 At&T Bell Laboratories Method for determining byte error rate
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
DE19538983A1 (de) * 1995-10-19 1997-04-24 Siemens Ag Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
US5780352A (en) * 1995-10-23 1998-07-14 Motorola, Inc. Method of forming an isolation oxide for silicon-on-insulator technology
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
KR100233286B1 (ko) * 1996-06-29 1999-12-01 김영환 반도체 장치 및 그 제조방법
US20040254635A1 (en) * 1998-03-30 2004-12-16 Shanley John F. Expandable medical device for delivery of beneficial agent
US7208010B2 (en) * 2000-10-16 2007-04-24 Conor Medsystems, Inc. Expandable medical device for delivery of beneficial agent
US6241762B1 (en) * 1998-03-30 2001-06-05 Conor Medsystems, Inc. Expandable medical device with ductile hinges
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers
EP1084511A1 (de) * 1998-05-08 2001-03-21 Infineon Technologies AG Substrat und dessen herstellungsverfahren
EP1089328A1 (de) * 1999-09-29 2001-04-04 Infineon Technologies AG Verfahren zur Herstellung eines Halbleiterbauelementes
US6830988B1 (en) 2000-01-06 2004-12-14 National Semiconductor Corporation Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide
JP4231612B2 (ja) * 2000-04-26 2009-03-04 株式会社ルネサステクノロジ 半導体集積回路
EP1220312A1 (de) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne
US6524929B1 (en) 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner
US6486038B1 (en) 2001-03-12 2002-11-26 Advanced Micro Devices Method for and device having STI using partial etch trench bottom liner
US6521510B1 (en) 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
US6583488B1 (en) 2001-03-26 2003-06-24 Advanced Micro Devices, Inc. Low density, tensile stress reducing material for STI trench fill
US6534379B1 (en) 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. Linerless shallow trench isolation method
JP2004152920A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法及び半導体製造工程の管理方法
EP1482539A1 (de) * 2003-05-26 2004-12-01 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zum Schutz der Rückseite einer Scheibe und Scheibe mit geschützter Rückseite
KR100788084B1 (ko) 2003-08-05 2007-12-21 마츠시타 덴끼 산교 가부시키가이샤 유체 가열 장치 및 그것을 이용한 세정 장치
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
KR100640963B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP2009004534A (ja) * 2007-06-21 2009-01-08 Hitachi Ltd 半導体装置及びその製造方法
JP5083252B2 (ja) * 2009-03-13 2012-11-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012033950A (ja) * 2011-10-03 2012-02-16 Hitachi Ltd 半導体装置の製造方法
CN108529550B (zh) * 2018-04-28 2019-12-20 北京航天控制仪器研究所 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133739A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH01302740A (ja) * 1988-05-30 1989-12-06 Toshiba Corp 誘電体分離半導体基板およびその製造方法
JPH0547914A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 誘電体分離基板及びその製造方法
JPH05109882A (ja) * 1991-10-14 1993-04-30 Nippondenso Co Ltd 半導体装置の製造方法
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
EP0562127A1 (de) * 1991-10-14 1993-09-29 Nippondenso Co., Ltd. Verfahren zur Herstellung einer Halbleiteranordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016512B2 (ja) * 1988-01-08 2000-03-06 株式会社東芝 誘電体分離型半導体基板の製造方法
JPH03188648A (ja) * 1989-12-18 1991-08-16 Fujitsu Ltd 半導体装置の製造方法
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
JPH0729911A (ja) * 1993-07-07 1995-01-31 Toshiba Corp 半導体基板とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133739A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH01302740A (ja) * 1988-05-30 1989-12-06 Toshiba Corp 誘電体分離半導体基板およびその製造方法
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JPH0547914A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 誘電体分離基板及びその製造方法
JPH05109882A (ja) * 1991-10-14 1993-04-30 Nippondenso Co Ltd 半導体装置の製造方法
EP0562127A1 (de) * 1991-10-14 1993-09-29 Nippondenso Co., Ltd. Verfahren zur Herstellung einer Halbleiteranordnung

Also Published As

Publication number Publication date
JPH07153835A (ja) 1995-06-16
DE4441542A1 (de) 1995-06-01
US5599722A (en) 1997-02-04
DE4441542B8 (de) 2008-05-29
JP3033412B2 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
DE4441542B4 (de) SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE10134484B4 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE2620155C2 (de)
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE3129558C2 (de)
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102006046425B4 (de) Verfahren zur Bildung einer Justiermarke eines Halbleiterbauelements
EP0453644B1 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE19653219A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
WO2007147790A1 (de) Verfahren zur selektiven entspiegelung einer halbleitergrenzfläche durch eine besondere prozessführung
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DENSO CORP., KARIYA, AICHI, JP

8110 Request for examination paragraph 44
8380 Miscellaneous part iii

Free format text: DIE VERTRETER SIND ZU AENDERN IN: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAISER, POLTE, PARTNERSCHAFT, PATENT- UND RECHTSANWALTSKANZLEI, PATENTANWAELTE, RECHTSANWAELTE, 85354 FREISING.

8364 No opposition during term of opposition
8396 Reprint of erroneous front page
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right
R071 Expiry of right