JP2012033950A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012033950A JP2012033950A JP2011219309A JP2011219309A JP2012033950A JP 2012033950 A JP2012033950 A JP 2012033950A JP 2011219309 A JP2011219309 A JP 2011219309A JP 2011219309 A JP2011219309 A JP 2011219309A JP 2012033950 A JP2012033950 A JP 2012033950A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- insulating film
- film
- crystal column
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】SOI基板の単結晶層の上方に形成した第1絶縁膜をストッパに単結晶層と第1耐酸化膜をエッチングして第1絶縁膜の上に単結晶柱5aを形成し、第1耐酸化膜を単結晶柱5aの上に配置したまま単結晶柱5aを一部熱酸化し単結晶柱5aの側面を囲むように閉ループパターンで形成され第1耐酸化膜の外周部の直下にせり出し部10aを有する第2絶縁膜10を形成し、第1耐酸化膜を除去して単結晶柱5aの上面を露出させ、単結晶柱5aの上面に半導体素子を形成する。第2絶縁膜10を形成したことにより、せり出し部10aの下の単結晶柱5aの上面は、側面の近くになるにつれ徐々にその上面の高さが低くなり側面につながる傾斜面になっている。
【選択図】図1
Description
しかしながら、第2絶縁膜と単結晶層との界面の上部ではリーク電流が発生しやすく、第2絶縁膜から離して、半導体素子が形成されている。そこで、第2絶縁膜からセルフアラインに所定の距離だけ離して半導体素子が形成されることが望まれる。また、第2絶縁膜と単結晶層との界面の上部でのリーク電流の発生の低減が望まれる。
前記第1絶縁膜をストッパに、平面視で前記単結晶層と前記第1耐酸化膜とが合同で重なるように前記単結晶層と前記第1耐酸化膜をエッチングして、前記第1絶縁膜の上に複数の柱状の単結晶柱を形成し、
前記第1耐酸化膜を前記単結晶柱の上に配置したまま、前記単結晶柱を熱酸化し、前記単結晶柱の側面を囲むように閉ループパターンで形成され、前記第1耐酸化膜の外周部の直下にせり出し部を有する第2絶縁膜を形成し、
前記第1耐酸化膜を除去して、前記単結晶柱の上面を露出させ、
前記単結晶柱の前記上面に半導体素子を形成する半導体装置の製造方法であって、
前記第2絶縁膜を形成したことにより、
前記せり出し部の下の前記単結晶柱の前記上面は、前記側面の近くになるにつれ徐々に前記上面の高さが低くなり、前記側面につながる傾斜面になっていることを特徴とする。
図1(a)は、本発明の第1の実施形態に係る半導体装置1のゲート18より上層を透視した平面図(すなわち図1(b)のパッシベーション膜13、層間絶縁膜12、電極14を透視している)であり、図1(b)は、図1(a)のI−I矢視断面図である。
図6(a)は、本発明の第2の実施形態に係る半導体装置1の平面図であり、図6(b)は、図6(a)のVI−VI矢視断面図である。図6(b)においては、図1(b)に示したパッシベーション膜13、層間絶縁膜12、電極14の図示を省略している。
前記単結晶柱5aの上面の外周部は、単結晶柱5aの側面の近くになるにつれ徐々に前記上面の高さが低くなり、単結晶柱5aの側面につながる傾斜面5bになっている。そして、この傾斜面5bの内側に、さらに、第3絶縁膜22を介して、p型MOSFET(pMOS)およびn型MOSFET(nMOS)が形成されている。
2 SOI基板
3 支持体基板
4 第1絶縁膜
5 単結晶層
5a 単結晶柱
5b 傾斜面
6 絶縁膜
7 第1耐酸化膜
8 レジスト層
9 トレンチ
10 第2絶縁膜
10a バーズビーク
11 多結晶ポリシリコン膜
12 層間絶縁膜
13 パッシベーション膜
14 電極
15 ウェル
16 ソース・ドレイン領域
17 ゲート絶縁膜
18 ゲート
19、19a 絶縁膜
21 第2耐酸化膜
22、22a 第3絶縁膜
Claims (2)
- 支持体基板上に第1絶縁膜と単結晶層とを順に積層したSOI基板の前記単結晶層の上方に第1耐酸化膜を形成し、
前記第1絶縁膜をストッパに、平面視で前記単結晶層と前記第1耐酸化膜とが合同で重なるように前記単結晶層と前記第1耐酸化膜をエッチングして、前記第1絶縁膜の上に複数の柱状の単結晶柱を形成し、
前記第1耐酸化膜を前記単結晶柱の上に配置したまま、前記単結晶柱を一部熱酸化し、前記単結晶柱の側面を囲むように閉ループパターンで形成され、前記第1耐酸化膜の外周部の直下にせり出し部を有する第2絶縁膜を形成し、
前記第1耐酸化膜を除去して、前記単結晶柱の上面を露出させ、
前記単結晶柱の前記上面に半導体素子を形成する半導体装置の製造方法であって、
前記第2絶縁膜を形成したことにより、
前記せり出し部の下の前記単結晶柱の前記上面は、前記側面の近くになるにつれ徐々に前記上面の高さが低くなり、前記側面につながる傾斜面になっていることを特徴とする半導体装置の製造方法。 - 露出させた前記単結晶柱の前記上面における前記半導体素子を形成する領域の上に第2耐酸化膜を形成し、
前記第2耐酸化膜を前記単結晶柱の上に配置したまま、前記単結晶柱の前記傾斜面と前記半導体素子との間と、前記半導体素子相互の間との前記上面を熱酸化して、前記半導体素子を形成する領域の周囲にバーズビークを有し、前記半導体素子相互の素子分離をする第3絶縁膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011219309A JP2012033950A (ja) | 2011-10-03 | 2011-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011219309A JP2012033950A (ja) | 2011-10-03 | 2011-10-03 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007163573A Division JP2009004534A (ja) | 2007-06-21 | 2007-06-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012033950A true JP2012033950A (ja) | 2012-02-16 |
Family
ID=45846900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011219309A Pending JP2012033950A (ja) | 2011-10-03 | 2011-10-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012033950A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260660A (ja) * | 1989-03-31 | 1990-10-23 | Toshiba Corp | Mos型半導体装置の製造方法 |
JPH07153835A (ja) * | 1993-11-26 | 1995-06-16 | Nippondenso Co Ltd | 接合式soi半導体装置及びその製造方法 |
JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2001144174A (ja) * | 1999-11-12 | 2001-05-25 | Fuji Electric Co Ltd | 誘電体分離基板の製造方法 |
JP2006041330A (ja) * | 2004-07-29 | 2006-02-09 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
-
2011
- 2011-10-03 JP JP2011219309A patent/JP2012033950A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260660A (ja) * | 1989-03-31 | 1990-10-23 | Toshiba Corp | Mos型半導体装置の製造方法 |
JPH07153835A (ja) * | 1993-11-26 | 1995-06-16 | Nippondenso Co Ltd | 接合式soi半導体装置及びその製造方法 |
JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2001144174A (ja) * | 1999-11-12 | 2001-05-25 | Fuji Electric Co Ltd | 誘電体分離基板の製造方法 |
JP2006041330A (ja) * | 2004-07-29 | 2006-02-09 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102330115B1 (ko) | 절연체 상 반도체(soi) 기판을 형성하는 방법 | |
JP6037499B2 (ja) | 半導体装置およびその製造方法 | |
JP4979309B2 (ja) | 電力用半導体装置 | |
WO2006109265A1 (en) | Semiconductor device and method for manufacture | |
KR20100058055A (ko) | 반도체 소자 및 그의 제조방법 | |
JP2009141270A (ja) | 半導体装置 | |
JP7069605B2 (ja) | 半導体装置の製造方法 | |
JP2009130357A (ja) | トレンチmosfet及びその製造方法 | |
TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
JP2009200103A (ja) | 半導体装置及びその製造方法 | |
JP5069851B2 (ja) | 半導体装置 | |
KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 soi 기판 제조 방법과 이 soi기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
JP5466577B2 (ja) | 半導体装置およびその製造方法 | |
JP4657614B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011253883A (ja) | 半導体装置及びその製造方法 | |
JP2009004534A (ja) | 半導体装置及びその製造方法 | |
JP5402915B2 (ja) | 半導体装置およびその製造方法 | |
JP2012033950A (ja) | 半導体装置の製造方法 | |
JP2012142505A (ja) | 半導体装置およびその製造方法 | |
JP2010056212A (ja) | 半導体集積回路装置、及びその製造方法 | |
JP4696640B2 (ja) | 半導体装置の製造方法 | |
JP2009194325A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2010272672A (ja) | 誘電体分離型半導体集積装置、及び半導体集積装置の製造方法 | |
JP5461599B2 (ja) | 電力用半導体装置 | |
JP2004152851A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130808 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |