JPH03188648A

JPH03188648A - 半導体装置の製造方法

Info

Publication number: JPH03188648A
Application number: JP32807289A
Authority: JP
Inventors: Katsunobu Ueno; 上野　勝信; Ayako Matsui; 松井　亜也子
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-12-18
Filing date: 1989-12-18
Publication date: 1991-08-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕本発明は、トレンチ構造の半導体素子を作成するシリコ
ン（Ｓｉ）基板に関し。

Ｓｉ基板の初期の反りを一定方向にして、後工程の反り
の絶対値を減らし、プロセス９１反りの方向が一定にな
っていることを目的とし。

初期の素子形成面の反りが凹であるＳｉ基板を用い、該
Ｓｉ基板の素子形成面にトレンチを形成し。

該Ｓｉ基板の両面に埋め込み材料を堆積して、該トレン
チ内に該埋め込み材料を埋め込み、該Ｓｉ基板両面に堆
積した埋め込み材料を１等方性エツチングにより１表面
と裏面を同時に除去するか、或いは、裏面の埋め込み材
料を除去した後に表面の埋め込み材料を除去し、該トレ
ンチ内部のみに埋め込み材料を残すように、或いはまた
。Ｓｉ基板がＳＯＩ構造であるように構成する。

〔産業上の利用分野〕

本発明は、トレンチ構造の半導体素子をウエハの表面に
形成する際に、ウェハの反りを減少して行う技術に関す
る。

近年の微細な半導体装置、所謂ＩＣ（集積回路）では、
トレンチ溝と呼ばれる深い縦溝をウェハの素子領域両端
部に形成しておき、このトレンチ溝で隣の素子領域と絶
縁分離する手法が、採用されてきている。しかしながら
、このようなトレンチ溝を開孔する前後の工程では、こ
のウェハをなすシリコンとは異なる物質２例えばＰＳＧ
　（！Ｊンガラス）が被着される。その際に、素子を形
成すべき面のみにこのＰＳＧ膜を形成すると、加熱工程
を経た後にはＰＳＧ膜側が凸にウェハが反ってしまう。

このような反りによって１例えば最近の微細なパターニ
ング工程では、到底焦点深度のマージン内には収まりき
れずに、パターンぼけ等が発生して正常なパターンが形
成しえないという問題が生じる。さらに別の問題として
は、ウェハが反ると、後にトレンチ溝を形成した際に、
この溝の部分に反りによって生じる力が集中することと
なって、このトレンチ溝の底付近からウェハ内に向けて
結晶欠陥が走りやすい。結晶欠陥が走ると、素子完成時
に、電子がこの結晶欠陥に沿って走ることとなり、素子
が所望の動作を行えなくなる。

このウェハの反りの問題は、ウェハ表面に被膜を行いた
い場合に、このウェハの裏面にも同時に被膜を行うとい
う手法を採用しても、解消しえない。このウェハ表面に
被着した膜は１例えばウェハをなすシリコンをエツチン
グする際には、当然除去せねばならず、よってこの除去
工程以降でやはり反りの問題が発生してくることとなる
。

以上述べたように、最近の微細な素子の形成では、この
ウェハの反りの問題はもはや無視しえない問題となって
拡大されつつあり、この問題を解消しえる製造方法の提
供が待ち望まれる。

〔従来の技術〕

第２図、第３図は従来例の説明図、第４図はドレンチエ
程と基板の反り量の変化、第５図はドレンチエ程でのＳ
ｉ基板両面のポリＳｌ膜の除去方法と反りの方向ならび
に量を示す図である。

図において、１１は８１基板、１２はＳｌＯ□膜、１３
はＳｉ、Ｎ、膜、１４はＰＳＧ膜、１５はトレンチ、１
６はポリＳｉ膜、１９は５Ｉ０２膜である。

従来のトレンチ構造の製造プロセスでは、第２図に示す
ように、Ｓｉ基板１１の両面に、二酸化シリコン（Ｓｉ
ｎ２）膜１２と窒化シリコン（３１３Ｎ４）膜１３を続
けて形成した後、トレンチ１５形成のためのマスクとし
て１片面に燐珪酸ガラス（ＰＳＧ）膜１４を成長させて
いた。

即ち、トレンチ１５の形成用に、これら絶縁膜１２゜１
３にホトレジストを使用してパタニングを行い。

絶縁膜１３．１２をエツチングし、続いて、　ＰＳＧ膜
１４をマスクに８１基板１１をエツチングして、トレン
チ１５を形成していた。

その後、残ったＰＳＧ膜１４を除去し、トレンチ１５内
を酸化して、トレンチ１５の内壁に埋め込み材料として
多結晶シリコン（ポリＳｉ）膜１６を成長して。

トレンチ１５内を埋め込み、Ｓｉ基板１１両面のボＩＪ
Ｓｉ膜１６を除去し、トレンチ１５内のポリＳｉ膜１６
表面を酸化していた。

さて９以上の生産性の良い方法でできたＰＳＧ膜は勿論
ウェハの裏面には形成されない。したがって既に形成さ
れた時点で、ウェハをなすシリコンに対するテンシル、
コンプレッシブの程度が異なるために、既に反りが生じ
る。

〔発明が解決しようとする課題〕

第３図は従来例の説明図をＳｉ基板の径に比べて。

厚さ方向の反りの量の変化が、−目で判るように。

誇張して図示しである。

従来の方法によると、第３図（ａ）に示すように、完全
に平らな１反りのないＳｉ基板１１を使用した場合には
、トレンチ１５を形成する際のマスクとして、　ＰＳＧ
膜を１μｍ以上の厚さにＳｉ基板１１の片面に成長させ
ると、第２図及び第３図（ｂ）に模式的に誇張して示し
たように、　ＰＳＧ膜１４の応力のためにＳｉ基板１１
が凸状に７μｍ／インチ以上も反ってしまう。

そして、使用前のＳｉ基板１１の反りの方向に関わらず
、　ＰＳＧ膜Ｉ４を成長した方の面が凸状になる。

また、プロセスにより、その都度凹凸の反りを生ずると
、欠陥が発生しやすくなる。

このようなウェハの反りによって、様々な問題が発生し
てきている。例えば、ウェハの表面にレジストを塗布す
る際には、自動化され迅速確実にレジスト塗布処理を行
えるコータが用いられるが。

この装置にウェハがかからないという問題がある。

ほかにも、同様に縮小投影露光を行う際に用いるステッ
パでの自動搬送が不可能になるという同様の問題も発生
してきている。さらに、トレンチ１５形成用のパターニ
ングを正常に行うことも難しい。

最近では、微細なパターンを綺麗に描画するために、パ
ターニング時の焦点深度が次第に浅くなってきており１
反りがこの焦点深度のマージン内には到底収まりきれず
、パターンぼけ等が発生して正常なパターンが形成しえ
ないという問題が発生している。さらに別の問題として
は、ウェハが反ると、後にトレンチ溝を形成した際に、
この溝の底部に反りによって生じる力が集中することと
なって、工程途中のわずかのストレスをきっかけにして
、このトレンチ溝の底部付近からウェハ内に向けて結晶
欠陥が走りゃすい。結晶欠陥が走ると。

素子完成時に、電子がこの結晶欠陥に沿って走りやすく
なり、素子の所望の動作が行えなくなる。

例えば、　ＰＳＧ膜１４を両面に成長させたとすると。

トレンチ１５形成のためシリコンのエツチングを行った
後では裏面のみＰＳＧ膜１４が残るので、第３図（ｄ）
に示すように凹面となる。その時の反りの大きさは５μ
ｍ／インチ以上となり、凸面から凹面に変化する。

更に、トレンチ１５の形成前に素子分離用絶縁膜形成の
ための部分酸化（Ｌ［］Ｃ［ＩＳ）を行うと、第３図（
ｅ）に示すように、Ｓｉ基板１１が凸面になる傾向を助
長する。この時、Ｓｉ基板１１の裏面はＳＩ、Ｎ４膜１
３が表面を被覆しているので酸化されない。

また、前の工程で、ポリＳｉ膜１６を除去する時。

第３図（ｆ）に示すように９表面から先に行うと。

８１基板１１は凸に反り、逆に、裏面から先に行うと。

第３図（ｇ）に示すように、Ｓｉ基板１１は凹になる。

両面のポリＳｉ膜１６が除去された段階でＳｉ基板１１
は凸に反っているが、特に１片面のポリＳｉ膜１６を除
去した時には９反りの量は大きく、１６μｍ／インチ以
上となり、塑性変形を起こし易い。

このように、ドレンチエ程の進捗にともない。

Ｓｉ基板１１の反り量は第４図に示すように、下記の工
程毎に刻々と変化する。

即ち、各工程による反り■の変化は。

工程０：両面酸化し＋　３１３Ｎ４膜を両面に堆積した時・・反り量＝Ｏｐｍ工程１：表面に
ＰＳＧ膜を成長させた時・・・・・・・反り量＝１０μｍ工程２　：　
　ＰＳＧ膜、５１３Ｎ４膜、　Ｓｉｎ□膜をエツチング
した時・・反り量＝５μｍ工程３：Ｓｉをエツチングし
た時・反り量＝１０μｍ工程４ニドレンチ内を酸化した時・・・・・・・・・・・反り量＝６μｍ工程５：埋め込
み用のポリＳｉ膜を成長した時・・・・・反り量＝６μｍ工程６：トレン
チ以外のポリＳｉ膜が除去された時・・・・反り量＝５μｍ工程７二上記ポ
リＳｉ膜表面が酸化された時・・・・・反り量＝５μｍこのために、酸
化する時に両面を酸化するとか。

ＣＶＤ膜を両面に同時形成するとか、背面に膜を形成し
１強制的にＳｉ基板の反り量を少なくするとか。

途中工程で反りを強制的に減少する方法があるが。

背面に膜が存在すると、途中工程の前処理等で剥がれが
生じ、ごみの発生原因となり１歩留りを下げたり、逆に
９反りを大きくしたりする。　また。

最終工程では、Ｓｉ基板を研磨し、薄くするが、その時
に強制的に形成した膜がなくなり１反りが生じるため、
欠陥が発生し易くなる。

欠陥の発生は、Ｓｉ基板の反りの量と密接な関係があり
、第５図に示すようにトレンチ未形成のＳｉ基板の欠陥
量を１とすると、トレンチ形成前の反りが凸で６μｍ／
インチのＳｉ基板では約２倍、トレンチ形成前の反りが
凸で８μｍ／インチのＳｉ基板では約１００倍となる。

また、　Ｌ［］ＣＤＳを行う時には、裏面を酸化しよう
とすると、工程数が増加し、裏面の耐酸化膜除去時に、
素子形成Ｓｉ面をを傷付ける原因となる。

更に、ｓｏｒを用いたＳｉ基板では１反りが発生するだ
けでなく、ＳＯＩの初期の基板そのものが層構造の場合
には１反りの絶対値も通常のＳｉ基板の２倍近くなり１
問題発生も通常のＳｉ基板に比べると遥かに大きく、少
なくても、５μｍ／インチ程度もあり、Ｓｉ基板の塑性
変形を起こすことさえある。

本発明は、工程中の反りによって、Ｓｌ基板内が均一に
露光できなくなったり１種々の搬送系でのトラブルが発
生しないように、工程中の反りの絶対値を小さくシ、か
つ工程中の反りの方向を揃えることにより、Ｓｉ基板に
かかる応力起因の欠陥を小さくすることを目的として、
提供されるものである。

〔課題を解決するための手段〕上記した課題を解決するために１本発明では。

以下の方法を手段として有する。

初期の基板の素子形成面の反りが凹であるシリコン基板
を用い、該シリコン基板の素子形成面にトレンチを形成
し、該シリコン基板の両面に埋め込み材料を堆積して、
該トレンチ内に該埋め込み材料を埋め込み、該シリコン
基板両面に堆積した埋め込み材料を１等方性エツチング
により１表面と裏面を同時に除去するか、或いは、裏面
の埋め込み材料を除去した後に表面の埋め込み材料を除
去し、該トレンチ内皿のみに埋め込み材料を残すことを
特徴とする半導体装置の製造方法。

〔作用〕

第１図は本発明の原理説明図であり、また２本発明の一
実施例の工程順模式断面図である。

図において、１はＳｉ基板、２は第１の８１０２膜。

３は５ｉ３Ｌ膜、４はＰＳＧ膜、５はトレンチ、６はポ
リＳ１膜、７は第２の５ＩＯ２膜、８は第３のＳｉＯ□
膜である。

前述の問題点はＳｉ基板１の使用前の初期の反りを成る
程度付与して、工程中の反りを小さくコントロールする
ことにより、後工程での反りの絶対値を小さくシ、一定
方向の反り［７かプロセス中で発生しないようにする。

即ち、基板の反りが、凹で、かつ反りの絶対値が１イン
チ当たり１０μｍ以下であるシリコン基板１を用い、ト
レンチ形成時のポリＳｌ膜６等の埋め込み材料のＳｉ基
板１１の表面からの除去に際して。

表面と裏面の被膜を同時に除去するか９片面づつ交互に
反りの方向が一定になるように除去するようにして１反
りの絶対値を小さくすれば良い。

上記のように１本発明により、露光装置やエツチング装
置などでの搬送不良、レジストの塗布不良等の工程中の
反りによる装置上の問題がなくなる。

また、プロセス中では、幾つかの工程を経る間に、第１
図に示すように、最初の工程で凸方向に反ってしまえば
、後の工程では９反りが少なくなるか、凸側にやや反る
だけであり、大きな反りを生じないので欠陥の発生も減
少することになる。

〔実施例〕

本発明の一実施例について、第１図により、工程順に説
明する。

第１図（ａ）に示すような、上に凹に反ったＳｉ基板ｌ
を、第１図（ｂ）に示すように、熱酸化によりＳｉ基板
１の両面に約５００Ａの厚さに第１の８１０２膜２を形
成し、その上にＣＶ［ｌ法により、６００℃で２．０Ｏ
ＯＡの厚さにＳｉ、Ｎ、膜３を積層する。

更に、Ｓｉ基板ｌをエツチングする際のマスクとして、
　ＰＳＧＳｉＯ２ＶＤ法により６００℃で１μｍの厚さ
にＳｉ基板１のトレンチを形成する表側のみに成長させ
る。

ＰＳＧＳｉＯ２長の際には、膜の厚さを均一にするため
に、Ｓｉ基板１の間隔を離さなければならない。そのた
め、８１基板ｌの裏面を重ね合わせて石英バスケットに
セットして、成長させる。

次に、第１図（ｃ）にＳｉ基板１の表面のトレンチ５の
形成部を拡大して示すように、ホトレジストを用いて、
トレンチ形成用のパタニングを行って、三層の絶縁膜４
，３．２に開口部を形成し。

ＰＳＧ膜４をマスクとして、８１基板１を５μｍ程度の
深さにエツチングする。この時、マスクとして用いたＰ
ＳＧ膜４も徐々にエツチングされて、シリコンをエツチ
ングした後では、殆ど残らない。

第１図（ｄ）に示すように、残ったＰＳＧ膜４をエツチ
ング除去し、酸化して、第２の５Ｉ０２膜７を５００〜
３．０００人の厚さにトレンチ５の内壁に形成する。そ
の後にＳｉ、Ｎ、膜５００人を形成しても良い。

続いて、Ｓｌ基板１の両面にＣＶＤ法により、６００℃
でポリＳｉ膜６を２μｍの厚さに形成し、トレンチ５の
中をポリＳｉ膜６で完全に埋め込む。

更に、第１図（ｅ）に示すように、Ｓｌ基板１の両面の
ポリＳｉ膜６を同時に２等方的にエツチングし、トレン
チ５の内部のみにポリＳ１膜６を残す。

この後、トレンチ５の内部のポリＳ１膜６の表面を酸化
して、第３の５１０２膜８でポリＳｉ膜６を覆ってしま
う。

また、先のポリＳ１膜６のエツチングは１両面を）同時に等量エツチングする方法の他に、Ｓｌ基板傘の反
りが小さくなり、且つ、一定方向になるように、裏面よ
りエツチングし、その後２表面をエツチングしても良い
。

ＳＯＩ基板においては、前述のごと＜、Ｓｉ基板が１μ
ｍ／インチ程度の反りであるのに対し、５μｍ／インチ
程度と大きく、使用前からあらかじめ反対方向に反らし
た基板を使用するが１本発明の方法により、Ｓ○■基板
を用いたものにおいても、工程中の反りの絶対値は、従
来のものに比して、半分程度に抑えることができた。

〔発明の効果〕

以上説明した様に９本発明によれば、工程中のＳ】基板
の反りによる露光装置やエツチャー等の搬送時の不良、
並びに、レジスト等の塗布不良等。

装置上の問題が無くなるとともに、工程中の反りの方向
を揃えることにより９反りの絶対値を小さくり、Ｓｉ基
板が凸になったり、凹になったりするのを防止し、Ｓｌ
基板にかかる応力起因の欠陥を少なくする。

また１反りを強制的に少なくしていないので。

途中工程で、旧に反りが増加したすせず、更に、Ｓｉ基
板の裏面に不必要に膜をつける必要がないので、プロセ
ス中のごみの発生を気にせず１歩留りに影響しない効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の工程順模式断面図。第２図、第３図は従来例の説明図。第４図はドレンチエ程と反り量の変化。第５図はドレンチエ程でのＳｉ基板両面のポリＳｉ膜の
除去方法と反りの方向ならびに量。第６図はＳｉ基板の反りと欠陥量である。図において。１は８１基板、　　　　　２は第１の５ｉ０２膜。３はＳｉ、Ｎ、膜、　　　　４はＰＳＧ膜。５はトレンチ、　　　　６はポリＳｉ膜。７は第２の５ｉＯｚ膜、　　８は第３の５ｉ０２膜木変
四ｎ−寅記例／１１木１傾榎八時面図第　　１［Ｕ（α）５１１板イ是釆イク・］の説ｅ月図（砦の２９第図反りｆ）オ商なうケ（：量第タズＳｔ羞４反の反りと欠陥量第　６　　図

Claims

【特許請求の範囲】１）初期の基板の素子形成面の反りが凹であるシリコン
基板（１）を用い、該シリコン基板の素子形成面にトレンチ（５）を形成し
、該シリコン基板の両面に埋め込み材料（６）を堆積して
、該トレンチ内に該埋め込み材料を埋め込み、該シリコ
ン基板両面に堆積した埋め込み材料を、等方性エッチン
グにより、表面と裏面を同時に除去するか、或いは、裏
面の埋め込み材料を除去した後に表面の埋め込み材料を
除去し、該トレンチ内部のみに埋め込み材料を残すことを特徴と
する半導体装置の製造方法。２）請求項１記載のシリコン基板がＳＯＩ構造であるこ
とを特徴とする半導体装置の製造方法。