JPS6156433A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6156433A JPS6156433A JP17860984A JP17860984A JPS6156433A JP S6156433 A JPS6156433 A JP S6156433A JP 17860984 A JP17860984 A JP 17860984A JP 17860984 A JP17860984 A JP 17860984A JP S6156433 A JPS6156433 A JP S6156433A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxidation
- layers
- sio2
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、素子分離用のフ
ィールド酸化領域の形成方法に関する。
ィールド酸化領域の形成方法に関する。
半導体集積回路のバターニングは年々微細化の一途をた
どっているが、選択酸化を用いたフィールド酸化による
素子分離領域の形成時に生ずるバーズビーク（［１ｉｒ
ｄ″ｓ ［１ｅａｋ）が微細化を妨げる問題点として検
討されるようになった。
どっているが、選択酸化を用いたフィールド酸化による
素子分離領域の形成時に生ずるバーズビーク（［１ｉｒ
ｄ″ｓ ［１ｅａｋ）が微細化を妨げる問題点として検
討されるようになった。
第２図（ａｌと（ｂ）は従来例によるフィールド酸化領
域の形成方法を工程順に示した断面図である。
域の形成方法を工程順に示した断面図である。
第２図（ａ）において、半導体基板１の上に熱酸化によ
る厚さ３００〜５００人の二酸化珪素（Ｓｉ（ｈ）ＢＪ
２と、耐酸化層として気相成長（ＣＶＤ）法による厚
さ１ｏｏｏ人の窒化珪素（Ｓｉ３Ｎｔ） 層３を順次被
着する。
る厚さ３００〜５００人の二酸化珪素（Ｓｉ（ｈ）ＢＪ
２と、耐酸化層として気相成長（ＣＶＤ）法による厚
さ１ｏｏｏ人の窒化珪素（Ｓｉ３Ｎｔ） 層３を順次被
着する。
つぎに通常のりソゲラフイエ程を用いてＳｉＪ。
層３をパターニングして、素子形成領域を残し、素子分
離領域を除去する。
離領域を除去する。
第２図（ｂ）において、５ｉＪ４Ｐｉ３をマスクにして
熱酸化によりフィールド酸化領域４として厚さ６０００
人のＳｉＯ□層を形成する。
熱酸化によりフィールド酸化領域４として厚さ６０００
人のＳｉＯ□層を形成する。
ここで、耐酸化層としてのＳｉＪ４層３の下に、ＳｉＯ
□層２を敷（のは下記の理由による。
□層２を敷（のは下記の理由による。
ｉ 、ＣＶ Ｄ ５ｉＪＬ層３は一般に清浄度が比較的
低いため、半導体基板に界面準位ができたり、あるいは
後工程の熱処理で半導体基板に不純物が入り込むおそれ
がある。
低いため、半導体基板に界面準位ができたり、あるいは
後工程の熱処理で半導体基板に不純物が入り込むおそれ
がある。
ｉｉ、５ｉｓＮｎ層３は極めて硬く、これに密着して半
導体基板に、熱膨張係数の差による歪により結高転位を
発生し易い。
導体基板に、熱膨張係数の差による歪により結高転位を
発生し易い。
以上２つの欠点を防止するため、極めて薄いＳｉＯ□層
２を緩衝（パッド）眉として、ｓｔ＊ｓ＊Ｐｉ３の下に
敷いてこれらの影響を緩和するようにしている。
２を緩衝（パッド）眉として、ｓｔ＊ｓ＊Ｐｉ３の下に
敷いてこれらの影響を緩和するようにしている。
しかしながら、緩衝層を敷くことによりつぎのような欠
点を生ずる。
点を生ずる。
即ち前記第２図（ｂｌの厚い酸化膜を形成する工程で、
酸素（０□）が５ｉＯＪ２を経由して入り込み、ＳｉＪ
４層３の周辺直下にＳｉ０２層がａだけ入り込み、素子
形成領域が２ａだけ狭くなり、高集積化の点で問題とな
っている。
酸素（０□）が５ｉＯＪ２を経由して入り込み、ＳｉＪ
４層３の周辺直下にＳｉ０２層がａだけ入り込み、素子
形成領域が２ａだけ狭くなり、高集積化の点で問題とな
っている。
５ｉＯｚ層の断面が丁度鳥の嘴のような形状をしている
ため通常この入り込みはバーズビークと呼ばれている。
ため通常この入り込みはバーズビークと呼ばれている。
〔発明が５ｉ’ｉ決しようとする問題点〕前記の通常の
フィールド酸化領域の形成方法においては、耐酸化層の
周辺直下にＳｉＯ□層が入り込み、所謂バーズビークを
生じパターンの？ｊｔ ２ｍ化、半導体装置の高集積化
には不利となる。
フィールド酸化領域の形成方法においては、耐酸化層の
周辺直下にＳｉＯ□層が入り込み、所謂バーズビークを
生じパターンの？ｊｔ ２ｍ化、半導体装置の高集積化
には不利となる。
上記問題点の解決は、半勇体基板上に絶縁層と耐酸化層
を順次被着し、素子形成領域の該耐酸化層を除去して開
口した後、半導体基板全面に多結晶珪素層を被着し、該
多結晶珪素層および半導体基板の素子分離領域を酸化す
る本発明による半導体装置の製造方法により達成される
。
を順次被着し、素子形成領域の該耐酸化層を除去して開
口した後、半導体基板全面に多結晶珪素層を被着し、該
多結晶珪素層および半導体基板の素子分離領域を酸化す
る本発明による半導体装置の製造方法により達成される
。
フィールド酸化領域形成時のバーズビークの発生原因は
、緩衝層を通じてＳｉ：ＩＮ、層下への０□の拡散とと
もに、５ｉＯｚとなって堆積膨張してＳｉ３Ｎ。
、緩衝層を通じてＳｉ：ＩＮ、層下への０□の拡散とと
もに、５ｉＯｚとなって堆積膨張してＳｉ３Ｎ。
層が上側に曲り、ますまず０２の供給を容易にすること
による。
による。
そこで、素子分離領域の５ｉ３Ｎ４ｒＶＪをエツチング
除去後、多結晶珪素層を成長して被着し、その後
・にフィールド酸化する。５ｉＪＬ層上に多結晶珪素
層が酸化され、ＳｉＪ、層の上側への曲りを抑え、Ｓｉ
３ＮａワＴ ” （７） ０２ （Ｄ ｈＥｔａ ＠
ｎ １１： ｌ−１２、−ｘｅ−！りの発生を防止す
る。
除去後、多結晶珪素層を成長して被着し、その後
・にフィールド酸化する。５ｉＪＬ層上に多結晶珪素
層が酸化され、ＳｉＪ、層の上側への曲りを抑え、Ｓｉ
３ＮａワＴ ” （７） ０２ （Ｄ ｈＥｔａ ＠
ｎ １１： ｌ−１２、−ｘｅ−！りの発生を防止す
る。
第１図＋８）乃至（Ｃ）は本発明によるフィールド酸化
領域の形成方法を工程順に示した断面図である。
領域の形成方法を工程順に示した断面図である。
第１図（ａ）において、半導体基板１の上に熱酸化によ
る厚さ３００〜５００人の５ｉＯｚ 層２と、耐酸化層
としてＣＶＤ法により厚さ１０００人の窒化玩素５ｉＪ
Ｌ層３を順次被着する。
る厚さ３００〜５００人の５ｉＯｚ 層２と、耐酸化層
としてＣＶＤ法により厚さ１０００人の窒化玩素５ｉＪ
Ｌ層３を順次被着する。
つぎに通常のりソゲラフイエ程を用いてＳｉ：＋Ｎａ層
３をバターニングして、素子形成領域を残し、素子分離
領域を除去する。
３をバターニングして、素子形成領域を残し、素子分離
領域を除去する。
つぎに半導体基板全面にＣＶＤ法により厚さ１０００〜
２０００人の多結晶珪素層５を被着する。
２０００人の多結晶珪素層５を被着する。
第１図（ｂｌにおいて、熱酸化により多結晶珪素層５を
酸化したＳｉＯ□Ｎ５Ａと、また同時にＳｉＪ４層３を
マスクにして半町体基板内の素子分離領域にフィールド
酸化領域４として厚さ６０００人の５ｉＣｈ層を形成す
る。
酸化したＳｉＯ□Ｎ５Ａと、また同時にＳｉＪ４層３を
マスクにして半町体基板内の素子分離領域にフィールド
酸化領域４として厚さ６０００人の５ｉＣｈ層を形成す
る。
第１図ｉｃ）において、半４体基板を全面エツチングし
て多結晶珪素層を酸化した５ｉ０２層５Ａを除去する。
て多結晶珪素層を酸化した５ｉ０２層５Ａを除去する。
以上説明したように本発明によれば、フィールド酸化領
域の形成時に、耐酸化層の周辺直下にＳｉ０２層が入り
込む、所謂バーズビークの発生を防止し、パターンの微
細化、半導体装置の高集積化には有利となる。
域の形成時に、耐酸化層の周辺直下にＳｉ０２層が入り
込む、所謂バーズビークの発生を防止し、パターンの微
細化、半導体装置の高集積化には有利となる。
【図面の簡単な説明】
第１図（ａ）乃至（Ｃ）は本発明によるフィールド酸化
領域の形成方法を工程順に示した断面図、第２図（ａ）
と（ｂ）は従来例によるフィールド酸化領域の形成方法
を工程順に示した断面図である。 図において、 １は半導体基板、 ２は緩衝層（ＳｉＯｚ）、３
は耐酸化１ｉｉ（ＳｉＪ＊）、 ４はフィールド酸化領域（ＳｉＯ□）、５は多結晶珪素
層層、 ５Ａは多結晶珪素の酸化層（ＳｉＯ□）を示す。 ４１ 図 第２ｍ
領域の形成方法を工程順に示した断面図、第２図（ａ）
と（ｂ）は従来例によるフィールド酸化領域の形成方法
を工程順に示した断面図である。 図において、 １は半導体基板、 ２は緩衝層（ＳｉＯｚ）、３
は耐酸化１ｉｉ（ＳｉＪ＊）、 ４はフィールド酸化領域（ＳｉＯ□）、５は多結晶珪素
層層、 ５Ａは多結晶珪素の酸化層（ＳｉＯ□）を示す。 ４１ 図 第２ｍ
Claims (1)
- 半導体基板上に絶縁層と耐酸化層を順次被着し、素子分
離領域の該耐酸化層を除去して開口した後、半導体基板
全面に多結晶珪素層を被着し、該多結晶珪素層および半
導体基板の素子分離領域を酸化することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17860984A JPS6156433A (ja) | 1984-08-28 | 1984-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17860984A JPS6156433A (ja) | 1984-08-28 | 1984-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6156433A true JPS6156433A (ja) | 1986-03-22 |
Family
ID=16051442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17860984A Pending JPS6156433A (ja) | 1984-08-28 | 1984-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6156433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214242A (ja) * | 1989-02-15 | 1990-08-27 | Furukawa Electric Co Ltd:The | 故障診断装置 |
-
1984
- 1984-08-28 JP JP17860984A patent/JPS6156433A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214242A (ja) * | 1989-02-15 | 1990-08-27 | Furukawa Electric Co Ltd:The | 故障診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3539483B2 (ja) | 半導体装置の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| KR19990007078A (ko) | 절연 구조 제조 방법 및 반도체 구조 | |
| JPH01187950A (ja) | 半導体装置の製造方法 | |
| JPS6156433A (ja) | 半導体装置の製造方法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6359538B2 (ja) | ||
| JPH03236235A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0210836A (ja) | 半導体装置の製造方法 | |
| JPS6021541A (ja) | 半導体装置の製造方法 | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR100782789B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100419873B1 (ko) | 반도체소자의 격리방법 | |
| JPH01291430A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JPH02132830A (ja) | 選択酸化方法 | |
| JPH05218191A (ja) | 幅の異なる素子間分離領域を有する半導体装置の製造方法 | |
| JPS60109246A (ja) | 半導体装置の素子分離方法 | |
| JPH0427124A (ja) | 半導体装置の製造方法 | |
| JPH04105346A (ja) | 半導体装置の製造方法 |