DE19824207A1 - Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents
Halbleitersubstrat und Verfahren zum Herstellen einer HalbleitervorrichtungInfo
- Publication number
- DE19824207A1 DE19824207A1 DE19824207A DE19824207A DE19824207A1 DE 19824207 A1 DE19824207 A1 DE 19824207A1 DE 19824207 A DE19824207 A DE 19824207A DE 19824207 A DE19824207 A DE 19824207A DE 19824207 A1 DE19824207 A1 DE 19824207A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- layer
- soi
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 305
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 93
- 239000010703 silicon Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 71
- 230000003647 oxidation Effects 0.000 claims abstract description 51
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 230000001590 oxidative effect Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 33
- 239000010410 layer Substances 0.000 description 518
- 150000004767 nitrides Chemical class 0.000 description 65
- 239000002245 particle Substances 0.000 description 50
- 238000001039 wet etching Methods 0.000 description 25
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- 239000013078 crystal Substances 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000003754 machining Methods 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000009471 action Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical group [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiter
substrat und auf ein Verfahren zum Herstellen einer Halbleiter
vorrichtung. Insbesondere bezieht sie sich auf ein Halbleiter
substrat und ein Verfahren zum Herstellen einer Halbleitervor
richtung, welche verhindern, daß Staubteilchen an einem Rand (an
einer Kante) des Substrats erzeugt werden.
Eine SOI (Silicon on Insulator, auf einen Isolator aufgewachsenes
Silizium bzw. Silicium)-Vorrichtung, die ein auf einem
SOI-Substrat gebildetes Halbleiterelement aufweist, ist einer Volu
menvorrichtung (massiven Vorrichtung, d. h. einer Vorrichtung, in
der Silizium nicht auf einem Isolator aufgewachsen ist) in sei
ner verringerten Sperrschichtkapazität (Übergangskapazität) und
in seiner verbesserten Vorrichtungstrenn-Durchbruchsspannung
überlegen, hat aber eigene (inherente) Probleme, die im folgen
den beschrieben werden.
Fig. 40 ist eine Schnittansicht eines SOI-Substrats 10. Das
SOI-Substrat 10 hat eine Dreifachschichtstruktur mit einem Silizium
substrat 1, einer eingebetteten (vergrabenen) Oxidschicht 2, die
in einer oberen Hauptoberfläche des Siliziumsubstrats 1 gebildet
ist, und eine Einkristallsiliziumschicht (später bezeichnet als
eine SOI-Schicht) 3, die auf der eingebetteten Oxidschicht 2 ge
bildet ist. Eine Polysiliziumschicht 4 ist auf Rändern und auf
einer unteren Hauptoberfläche des Einkristallsiliziumsubstrats 1
gebildet. Die Polysiliziumschicht 4 ist vorgesehen, um Verunrei
nigungsstoffe, wie beispielsweise Schwermetall, die während der
Waferherstellungsschritte und einem Transistorwaferprozeß gebil
det werden, zu gettern (d. h. entstehende Gas- bzw. Staubteilchen
zu binden). Eine Struktur mit einer derartigen Polysilizium
schicht ist als eine Poly-Back-Coat-Struktur (PBC-Struktur, Po
ly-Rückseiten-Überzug-Struktur) bekannt.
Verfahren zum Herstellen des SOI-Substrats weisen ein
SIMOX (Separation by Implanted Oxygen, Trennung durch implantier
ten Sauerstoff)-Verfahren und ein Bondverfahren (Bindungs- bzw.
Kontaktierungsverfahren) auf. Das SOI-Substrat, das durch das
SIMOX-Verfahren hergestellt ist (SIMOX-Substrat) wird in der
folgenden Beschreibung als ein Beispiel verwendet.
In dem SIMOX-Verfahren werden Sauerstoffionen in ein Einkri
stallsiliziumsubstrat mit einer Dosis beispielsweise von
0,4 × 1018/cm2 bis 3 × 1018/cm2 implantiert, und danach wird das
Siliziumsubstrat auf eine Temperatur von ungefähr 1350°C getem
pert (geglüht), um die SOI-Struktur vorzusehen.
Fig. 41 ist eine detaillierte Teilansicht eines Randes des
SOI-Substrats 10. Zum Zwecke der Erklärung wird das Halbleiter
substrat in vier Abschnitte geteilt: einer oberen Hauptoberflä
che (auf der Halbleiterelemente gebildet werden sollen), einen
zentralen Abschnitt der oberen Hauptoberfläche (mit aktiven Be
reichen), einen Randabschnitt mit einem den zentralen Abschnitt
und Seitenoberflächen umgebenden Abschnitt und eine untere
Hauptoberfläche.
Fig. 41 zeigt eine Fläche (Bereich) X im Detail, in der die ein
gebettete Oxidschicht 2 und die SOI-Schicht 3 auf die Polysili
ziumschicht 4 treffen. Wie in Fig. 41 dargestellt, werden, da
der Randabschnitt eine gekrümmte Oberfläche mit einer großen
Krümmung aufweist, senkrecht gerichtete Sauerstoffionen in einer
schrägen Richtung in den Randabschnitt implantiert, wobei eine
effektive Implantationsenergie in dem Randabschnitt abnimmt. Die
Folge ist die Verringerung der Dicke der eingebetteten Oxid
schicht 2 und der SOI-Schicht 3 in dem Randabschnitt, wobei eine
Struktur erzeugt wird, in der die SOI-Schicht 3 dafür anfällig
ist abzublättern.
Zusätzlich fördert der Schritt des Dünnermachens der SOI-Schicht
3 während der Herstellung der SOI-Vorrichtung das Abblättern der
SOI-Schicht 3. Der Schritt des Dünnermachens der SOI-Schicht 3
wird unter Bezugnahme auf die Fig. 42 und 43 beschrieben.
Die SOI-Schicht 3 in dem SOI-Substrat 10 hat eine geeignete Dic
ke, wie es in Fig. 42 gezeigt ist, wenn das Substrat hergestellt
wird. Der Schritt des Dünnermachens der SOI-Schicht 3 dient da
zu, die Dicke der SOI-Schicht 3 gemäß der Spezifikationen einer
erwünschten Halbleitervorrichtung zu verringern, und weist das
Oxidieren der SOI-Schicht 3 und das Entfernen der sich ergeben
den Oxidschicht auf, um die Dicke der SOI-Schicht 3 anzupassen.
Fig. 43 zeigt eine Oxidschicht 5, die auf der SOI-Schicht 3 ge
bildet ist. Die Dicke der Oxidschicht 5 wird allgemein bestimmt,
basierend auf der Dicke der SOI-Schicht 3 in dem zentralen Ab
schnitt des SOI-Substrats 10, d. h. der Halbleiterelementbil
dungsbereiche (aktive Bereich). Die hierbei auftretenden Proble
me sind die verringerte Dicke der SOI-Schicht 3 in dem Randab
schnitt des SOI-Substrats 10 wie oben beschrieben, und das Bil
den der Polysiliziumschicht 4 in dem Randabschnitt des
SOI-Substrats 10. Ein in Fig. 42 gezeigter Bereich (Fläche) Y ist
detaillierter in Fig. 44 dargestellt, und ein in Fig. 43 gezeig
ter Bereich (Fläche) Z ist detaillierter in Fig. 45 dargestellt.
Fig. 46 zeigt den Randabschnitt nach dem Entfernen der Oxid
schicht 5.
Wie in Fig. 44 gezeigt ist, enthält die Polysiliziumschicht 4
eine Vielzahl von Einkristallkörnern GP. Wegen der individuell
verschiedenen Kristallorientierungen der Einkristallkörner GP,
werden die Sauerstoffionen in verschiedenen Tiefen aufgrund des
Channelings (d. h. wegen der verschiedenen Reichweiten der Ionen
abhängig von der kristallographischen Richtung, in die sie im
plantiert werden) implantiert, was verursacht, daß die eingebet
tete Oxidschicht 2 in verschiedenen Tiefen gebildet wird.
Ferner haben verschiedene Oxidationsraten der Polysilizium
schicht 4 abhängig von den Kristallorientierungen der Einkri
stallkörner GP verschiedene Dicken der Oxidschicht 5 zur Folge
gemäß der entsprechenden Einkristallkörner GP, wie es in Fig. 45
gezeigt ist, nach der Oxidation der Polysiliziumschicht 4.
Die verringerte Dicke der SOI-Schicht 3 in dem Randabschnitt des
SOI-Substrats 10 kann verursachen, daß die Oxidschicht 5 mit der
eingebetteten Oxidschicht 2 in Kontakt steht abhängig von den
Einkristallkörnern GP, und daß die SOI-Schicht 3 vollständig
oxidiert wird. In derartigen Fällen kann ein Teil der
SOI-Schicht 3 von der eingebetteten Oxidschicht 2 und der Oxid
schicht 5 umgeben sein. Beispielsweise ist eine in Fig. 45 ge
zeigte SOI-Schicht 30 von der Oxidschicht 5 und der eingebette
ten Oxidschicht 2 umgeben.
Wenn ein Naßätzen der Oxidschicht 5 ausgeführt wird unter Ver
wenden eines Ätzmittels wie beispielsweise Fluorwasserstoffsäure
zum Dünnermachen der SOI-Schicht 3 in dem SOI-Substrat 10 unter
den oben beschriebenen Bedingungen, wird die eingebettete Oxid
schicht 2 wie auch die Oxidschicht 5 wie in Fig. 46 gezeigt ist,
geätzt. Dann wird die SOI-Schicht 30 in ein (als ein) in dem
Ätzmittel suspendiertes Teilchen abgehoben (entfernt). In man
chen Fällen kann die SOI-Schicht 30 an dem zentralen Abschnitt
des SOI-Substrats 10 haften. Das Haften von Teilchen an den
Halbleiterelementbildungsbereichen verursacht die Bildungsfehler
von Halbleiterelementen und demgemäß die Abnahme der Herstel
lungsausbeute (Herstellungsgüte).
Wie oben beschrieben hat das der Anmelderin bekannte Halbleiter
substrat, insbesondere das SOI-Substrat den Nachteil, daß die
SOI-Schicht in dem Randabschnitt des Substrats in Teilchen ab
blättert, was die Abnahme der Herstellungsausbeute verursacht.
Die Erzeugung der Teilchen ist auch ein Problem für andere Halb
leitersubstrate als das SOI-Substrat.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein
Halbleitersubstrat und ein Verfahren zum Herstellen einer Halb
leitervorrichtung anzugeben, welche verhindern, daß Staubteil
chen an einem Rand des Substrats erzeugt werden.
Diese Aufgabe wird gelöst durch ein Verfahren zum Herstellen ei
ner Halbleitervorrichtung nach einem der Ansprüche 1, 7, 10 und
11 beziehungsweise durch ein Halbleitersubstrat nach einem der
Ansprüche 13, 14 und 15.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Es ist ein Verfahren zum Herstellen einer Halbleitervorrichtung
angegeben, welches ein Halbleitersubstrat verwendet mit einer
ersten Hauptoberfläche, einer zweiten Hauptoberfläche gegenüber
der ersten Hauptoberfläche und einer Seitenoberfläche, wobei die
erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive
Bereiche gebildet werden sollen, und einen peripheren Abschnitt
aufweist, wobei der periphere Abschnitt und die Seitenoberfläche
einen Randabschnitt definieren. Das Verfahren weist folgende
Schritte auf: [a] Bilden einer ersten Oxidschicht derart, daß
sie den zentralen Abschnitt und den Randabschnitt des Halblei
tersubstrats bedeckt; [b] selektives Bilden einer oxidationsbe
ständigen Schicht auf der ersten Oxidschicht in dem zentralen
Abschnitt; [c] weiter Oxidieren des Randabschnittes des Halblei
tersubstrats unter Verwenden der oxidationsbeständigen Schicht
als eine Maske zum Bilden einer zweiten Oxidschicht in dem
Randabschnitt, wobei die zweite Oxidschicht dicker ist als die
erste Oxidschicht; und [d] Bilden von Halbleiterelementen in den
aktiven Bereichen.
In dem Verfahren ist das Halbleitersubstrat ein SOI-Substrat,
das durch eine SIMOX-Technik gebildet ist; das Halbleiter
substrat weist eine eingebettete Oxidschicht und eine
SOI-Schicht auf, die in einer der Reihe nach gestapelten Beziehung
in der gesamten ersten Hauptoberfläche gebildet sind; und der
Schritt [c] weist den Schritt [c-1] auf: Bilden der zweiten
Oxidschicht derart, daß die SOI-Schicht, die sich in dem Randab
schnitt erstreckt, vollständig oxidiert wird und ein Teil des
Randabschnittes, der nicht oxidiert ist, oxidiert wird.
In dem Verfahren ist das Halbleitersubstrat ein SOI-Substrat,
das durch eine Bondtechnik gebildet ist; das Halbleitersubstrat
weist eine Oxidschicht auf dem Substrat und eine SOI-Schicht
auf, welche in einer der Reihe nach gestapelten Beziehung auf
der gesamten ersten Hauptoberfläche gebildet sind; und der
Schritt [c] weist den Schritt [c-1] auf: Bilden der zweiten
Oxidschicht derart, daß die SOI-Schicht, die sich in dem Randab
schnitt erstreckt, vollständig oxidiert wird, und ein Teil des
Randabschnittes, welcher nicht oxidiert ist, oxidiert wird.
In dem Verfahren ist das Halbleitersubstrat ein Volumensilizium
substrat (Substrat, in dem Silizium nicht auf einem Isolator
aufgewachsen ist); das Halbleitersubstrat weist eine Polysilizi
umschicht auf, welche auf dem Randabschnitt und der zweiten
Hauptoberfläche gebildet ist; und der Schritt [c] weist den
Schritt [c-1] auf: Bilden der zweiten Oxidschicht derart, daß
die Polysiliziumschicht nicht vollständig oxidiert wird.
In dem Verfahren weist der Schritt [a] den Schritt auf: Bilden
der ersten Oxidschicht derart, daß die Dicke der SOI-Schicht in
dem zentralen Abschnitt auf eine Dicke verringert wird, welche
dem Bilden von Halbleiterelementen entspricht (mit dem Bilden
von Halbleiterelementen übereinstimmt, bzw. zum Bilden von Halb
leiterelementen geeignet ist.)
In dem Verfahren weist der Schritt [b] den Schritt auf: Bilden
eines Musters der oxidationsbeständigen Schicht gemäß des Mu
sters einer Feldoxidschicht, welche die aktiven Bereiche in dem
zentralen Abschnitt definiert (abgrenzt); und der Schritt [c]
weist den Schritt auf: Bilden der zweiten Oxidschicht als die
Feldoxidschicht gemäß des Musters der oxidationsbeständigen
Schicht in dem zentralen Abschnitt.
Ein Verfahren zum Herstellen einer Halbleitervorrichtung ist an
gegeben, welches ein Halbleitersubstrat verwendet mit einer er
sten Hauptoberfläche, einer zweiten Hauptoberfläche gegenüber
der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei
die erste Hauptoberfläche einen zentralen Abschnitt, in dem ak
tive Bereiche werden sollen, und einen peripheren Abschnitt auf
weist, und der periphere Abschnitt und die Seitenoberfläche ei
nen Randabschnitt definieren. Das Verfahren weist die Schritte
auf: [a] Bilden einer Oxidschicht derart, daß sie den zentralen
Abschnitt und den Randabschnitt des Halbleitersubstrats bedeckt;
[b] Bilden einer Resistmaske (Photolackmaske) auf der Oxid
schicht mit Ausnahme in dem zentralen Abschnitt; [c] selektives
Entfernen der Oxidschicht in dem zentralen Abschnitt unter Ver
wenden der Resistmaske als eine Ätzmaske zum Freilegen des Halb
leitersubstrats, wobei die Oxidschicht in dem Randabschnitt be
lassen wird; und [d] Bilden von Halbleiterelementen in den akti
ven Bereichen.
Das Verfahren weist ferner den Schritt auf: [e] Bilden einer
oxidationsbeständigen Schicht auf der Oxidschicht in dem Randab
schnitt.
In dem Verfahren ist das Halbleitersubstrat ein SOI-Substrat,
das durch eine SIMOX-Technik gebildet ist; das Halbleiter
substrat weist eine eingebettete Oxidschicht und eine
SOI-Schicht auf, welche in einer der Reihe nach gestapelten Bezie
hung in der gesamten ersten Hauptoberfläche gebildet sind; und
der Schritt [a] weist den Schritt auf: Bilden der Oxidschicht
derart, daß die Dicke der SOI-Schicht in dem zentralen Abschnitt
auf eine Dicke verringert wird, welche der Bildung von Halblei
terelementen entspricht (mit dem Bilden von Halbleiterelementen
übereinstimmt, bzw. zum Bilden von Halbleiterelementen geeignet
ist.)
Ein Verfahren zum Herstellen einer Halbleitervorrichtung ist an
gegeben, welches ein Halbleitersubstrat verwendet mit einer er
sten Hauptoberfläche, einer zweiten Hauptoberfläche gegenüber
der ersten Hauptoberfläche und einer Seitenoberfläche, wobei die
erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive
Bereiche gebildet werden sollen und einen peripheren Abschnitt
aufweist, und der periphere Abschnitt und die Seitenoberfläche
einen Randabschnitt definieren, das Halbleitersubstrat ein durch
eine SIMOX-Technik gebildetes SOI-Substrat ist, und das Halblei
tersubstrat eine eingebettete Oxidschicht und eine SOI-Schicht
aufweist, welche in einer der Reihe nach gestapelten Beziehung
in der gesamten ersten Hauptoberfläche gebildet sind. Das Ver
fahren weist die Schritte auf: [a] Bilden einer ersten Oxid
schicht derart, daß sie den zentralen Abschnitt und den Randab
schnitt des Halbleitersubstrats bedeckt; [b] selektives Bilden
einer Resistmaske auf der ersten Oxidschicht in dem zentralen
Abschnitt; [c] selektives Entfernen der ersten Oxidschicht und
der SOI-Schicht in dem Randabschnitt des Halbleitersubstrats un
ter Verwenden der Resistmaske als eine Ätzmaske zum Freilegen
der eingebetteten Oxidschicht; [d] weiter Oxidieren der ersten
Oxidschicht unter der Resistmaske zum Bilden einer zweiten Oxid
schicht, die dicker ist als die erste Oxidschicht, und zum Ver
größern der Dicke der freigelegten eingebetteten Oxidschicht;
und [e] Bilden von Halbleiterelementen in den aktiven Bereichen.
Ein Verfahren zum Herstellen einer Halbleitervorrichtung ist an
gegeben, welches ein Halbleitersubstrat verwendet mit einer er
sten Hauptoberfläche, einer zweiten Hauptoberfläche gegenüber
der ersten Hauptoberfläche und einer Seitenoberfläche, wobei die
erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive
Bereiche gebildet werden sollen, und einen peripheren Abschnitt
aufweist, der periphere Abschnitt und die Seitenoberfläche einen
Randabschnitt definieren, das Halbleitersubstrat ein durch eine
SIMOX-Technik hergestelltes SOI-Substrat ist, und das Halblei
tersubstrat eine eingebettete Oxidschicht und eine SOI-Schicht
aufweist, welche in einer der Reihe nach gestapelten Beziehung
in der gesamten ersten Hauptoberfläche gebildet sind. Das Ver
fahren weist die Schritte auf: [a] Bilden einer ersten Oxid
schicht derart, daß der zentrale Abschnitt und der Randabschnitt
auf dem Halbleitersubstrat bedeckt sind; [b] selektives Bilden
einer Resistmaske auf der ersten Oxidschicht in dem zentralen
Abschnitt; [c] selektives Entfernen der ersten Oxidschicht, der
SOI-Schicht und der eingebetteten Oxidschicht in dem Randab
schnitt des Halbleitersubstrats durch Trockenätzen unter Verwen
den der Resistmaske als eine Ätzmaske zum Freilegen eines unter
halb liegenden Substrats unter der SOI-Schicht; [d] weiter Oxi
dieren der ersten Oxidschicht unter der Resistmaske zum Bilden
einer zweiten Oxidschicht, die dicker ist als die erste Oxid
schicht, und zum Bilden einer dritten Oxidschicht auf dem frei
gelegten unterhalb liegenden Substrat; und [e] Bilden von Halb
leiterelementen in den aktiven Bereichen.
In dem Verfahren weist der Schritt [d] den Schritt auf: Bilden
der zweiten Oxidschicht derart, daß die Dicke der SOI-Schicht in
dem zentralen Abschnitt auf eine Dicke verringert wird, welche
dem Bilden von Halbleiterelementen entspricht (mit dem Bilden
von Halbleiterelementen übereinstimmt bzw. zum Bilden von Halb
leiterelementen geeignet ist.)
Ein Halbleitersubstrat ist angegeben mit einer ersten Hauptober
fläche einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen, und einen peripheren Abschnitt auf
weist, wobei der periphere Abschnitt und die Seitenoberfläche
einen Randabschnitt definieren. Das Halbleitersubstrat weist
folgendes auf: eine eingebettete Oxidschicht und eine
SOI-Schicht, welche in einer der Reihe nach gestapelten Beziehung in
der gesamten ersten Hauptoberfläche gebildet sind; und eine
Oxidschicht, die in dem Randabschnitt gebildet ist und eine der
artige Dicke aufweist, daß sie die eingebettete Oxidschicht er
reicht (bzw. daß die Höhen der eingebetteten Oxidschicht und der
Oxidschicht einander entsprechen.
Ein Halbleitersubstrat ist angegeben mit einer ersten Hauptober
fläche, einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen und einen peripheren Abschnitt auf
weist, und der periphere Abschnitt und die Seitenoberfläche ei
nen Randabschnitt definieren. Das Halbleitersubstrat weist fol
gendes auf: eine eingebettete Oxidschicht und eine SOI-Schicht,
welche in einer der Reihe nach gestapelten Beziehung in der er
sten Hauptoberfläche gebildet sind, wobei die eingebettete Oxid
schicht Siliziuminseln enthält und die Dichte der Siliziuminseln
kleiner ist in der eingebetteten Oxidschicht, die sich in dem
Randabschnitt erstreckt, als in der eingebetteten Oxidschicht in
dem zentralen Abschnitt.
Ein Halbleitersubstrat ist angegeben mit einer ersten Hauptober
fläche, einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen, und einen peripheren Abschnitt auf
weist und der periphere Abschnitt und die Seitenoberfläche einen
Randabschnitt definieren. Das Halbleitersubstrat weist folgendes
auf: eine eingebettete Oxidschicht und eine SOI-Schicht, welche
in einer der Reihe nach gestapelten Beziehung in der ersten
Hauptoberfläche gebildet sind, wobei die eingebettete Oxid
schicht Siliziuminseln enthält und die eingebettete Oxidschicht
und die SOI-Schicht nicht in dem Randabschnitt gebildet sind.
Gemäß des Verfahrens wird die relativ dicke zweite Oxidschicht
auf dem Randabschnitt gebildet. Falls eine Schicht, die anfällig
dafür ist, aufgrund des Naßätzens abzublättern, auf dem Randab
schnitt der zweiten Hauptoberfläche vorhanden ist, dient die
zweite Oxidschicht als eine Schutzschicht zum Eliminieren des
Problems, daß ein Teil der Schicht, welche dafür anfällig ist
abzublättern, in in dem Ätzmittel suspendierten Teilchen abgeho
ben wird. Dies verhindert die Bildungsfehler der Halbleiterele
mente, die aus der Anwesenheit der Teilchen folgen, was die Her
stellungsausbeute (Herstellungsgüte) vergrößert.
Gemäß des Verfahrens wird die zweite Oxidschicht auf dem Randab
schnitt des SOI-Substrats, das durch SIMOX-Technik gebildet ist,
derart gebildet, daß die SOI-Schicht in dem Randabschnitt voll
ständig oxidiert wird und ein Teil des Randabschnittes, welcher
nicht oxidiert ist, oxidiert wird. Daher wird die SOI-Schicht,
die dafür anfällig ist, aufgrund des Naßätzens abzublättern, ge
schützt und das Problem wird eliminiert, daß ein Teil der
SOI-Schicht in in dem Ätzmittel suspendierten Teilchen lösen, abge
hoben wird. Dies verhindert die Bildungsfehler der Halbleitere
lemente, die aus der Anwesenheit der Teilchen folgen, was die
Herstellungsausbeute (Herstellungsgüte) vergrößert.
Gemäß des Verfahrens wird die zweite Oxidschicht auf dem Randab
schnitt des SOI-Substrats, das durch die Bondtechnik gebildet
ist, derart gebildet, daß die SOI-Schicht in dem Randabschnitt
vollständig oxidiert wird und der Teil des Randabschnittes, wel
cher nicht oxidiert ist, oxidiert wird. Falls der Randabschnitt
der Oxidschicht auf dem Substrat und der SOI-Schicht nicht voll
ständig abgerundet ist, um eine kontinuierlich unebene oder rau
he periphere Konfiguration in Draufsicht zu ergeben, wird ver
hindert, daß die unebene oder rauhe Peripherie in Teilchen ab
blättert und der Randabschnitt der Oxidschicht auf dem Substrat
teilweise während des Naßätzens entfernt wird.
Gemäß des Verfahrens weist das Volumensiliziumsubstrat die Poly
siliziumschicht auf, die auf dem Randabschnitt und der zweiten
Hauptoberfläche gebildet ist. In diesem Fall verhindert die An
wesenheit der zweiten Oxidschicht, die auf dem Randabschnitt
derart gebildet ist, daß die Polysiliziumschicht nicht vollstän
dig oxidiert wird, daß die Polysiliziumschicht während des Naß
ätzens aufgrund einer Struktur, die der Polysiliziumschicht ei
gen (inherent) ist, abblättert.
Gemäß des Verfahrens wird die Dicke der ersten Oxidschicht zum
Dünnermachen der SOI-Schicht geeignet gemacht. Dies eliminiert
die Notwendigkeit, die Dicke der SOI-Schicht in einem nachfol
genden Schritt zu verringern, was die Bearbeitungsschritte des
Halbleitersubstrats vereinfacht.
Das Verfahren ermöglicht, die zweite Oxidschicht und die Fel
doxidschicht zur selben Zeit zu bilden, was die Bearbeitungs
schritte des Halbleitersubstrats vereinfacht.
Das Verfahren ermöglicht es, auf leichte und bequeme Weise die
Oxidschicht auf dem Randabschnitt des Halbleitersubstrats zu
bilden, um die Bearbeitungsschritte des Halbleitersubstrats we
sentlich zu vereinfachen, was die Bearbeitungskosten verringert.
Gemäß des Verfahrens wird der Randabschnitt des Halbleiter
substrats durch die Oxidschicht und die erste oxidationsbestän
dige Schicht genau (strikt) geschützt.
Gemäß des Verfahrens wird die Dicke der Oxidschicht zum Dünner
machen der SOI-Schicht geeignet gemacht. Dies eliminiert die
Notwendigkeit, die Dicke der SOI-Schicht in einem nachfolgenden
Schritt zu verringern, was die Schritte des Bearbeitens des
Halbleitersubstrats vereinfacht.
Gemäß des Verfahrens wird die eingebettete Oxidschicht, die in
dem Randabschnitt des SOI-Substrats freigelegt ist, Sauerstoff
ausgesetzt, welches als ein Oxidationsmittel in dem Schritt [d]
dient. Daher reagiert, wenn der Sauerstoff in die eingebettete
Oxidschicht diffundiert zum Erreichen der Siliziuminseln, die
der eingebetteten Oxidschicht des durch die SIMOX-Technik gebil
deten SOI-Substrats eigen (inherent) sind, der Sauerstoff mit
Silizium zum Bilden einer Siliziumoxidschicht, was ein Ver
schwinden der Siliziuminseln zur Folge hat. Die Folge ist die
verringerte Anzahl von Siliziuminseln in der eingebetteten Oxid
schicht in dem Randabschnitt des SOI-Substrats. Falls die einge
bettete Oxidschicht durch Naßätzen entfernt wird, wird verhin
dert, daß die Siliziuminseln in Teilchen abgehoben werden.
Gemäß des Verfahrens wird ein Trockenätzen verwendet, um die er
ste Oxidschicht, die SOI-Schicht und die eingebettete Oxid
schicht in dem Randabschnitt des Halbleitersubstrats selektiv zu
entfernen. Dies ermöglicht es, daß die Siliziuminseln, die der
eingebetteten Oxidschicht des durch die SIMOX-Technik gebildeten
SOI-Substrats eigen (inherent) sind, in dem Randabschnitt des
Halbleitersubstrats verschwinden, was verhindert, daß die Sili
ziuminseln in Teilchen während des Naßätzens abgehoben werden.
Gemäß des Verfahrens wird die Dicke der zweiten Oxidschicht zum
Dünnermachen der SOI-Schicht geeignet gemacht. Dies eliminiert
die Notwendigkeit, die Dicke der SOI-Schicht in einem nachfol
genden Schritt zu verringern, was die Schritte des Bearbeitens
des Halbleitersubstrats vereinfacht.
Gemäß des Halbleitersubstrats kann die Anwesenheit der Oxid
schicht, die auf dem Randabschnitt des Halbleitersubstrats ge
bildet ist und die derartige Dicke aufweist, daß sie die einge
bettete Oxidschicht erreicht, die SOI-Schicht, welche anfällig
ist, aufgrund des Naßätzens abzublättern, schützen, um das Pro
blem zu eliminieren, daß ein Teil der SOI-Schicht in in dem Ätz
mittel suspendierten Teilchen abgehoben wird. Dies verhindert
die Bildungsfehler der Halbleiterelemente, die aus der Anwesen
heit der Teilchen folgen, was Halbleitersubstrate mit einer ver
größerten Herstellungsausbeute (Herstellungsgüte) vorsieht.
Gemäß des Halbleitersubstrats ist die Dichte der Siliziuminseln
in der eingebetteten Oxidschicht in dem Randabschnitt des Halb
leitersubstrats niedriger als in der eingebetteten Oxidschicht
in den zentralen Abschnitt der ersten Hauptoberfläche. Falls die
eingebettete Oxidschicht durch Naßätzen entfernt wird, wird das
Halbleitersubstrat, das verhindert, daß die Siliziuminseln in
Teilchen abgehoben werden, vervollständigt.
Gemäß des Halbleitersubstrats sind die eingebettete Oxidschicht
und die SOI-Schicht nicht in dem Randabschnitt des Halbleiter
substrats gebildet. Dies vervollständigt das Halbleitersubstrat,
welches verhindert, daß die Siliziuminseln während des Naßätzens
in Teilchen abgehoben werden.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol
genden Beschreibung von Ausführungsformen der vorliegenden Er
findung anhand der beiliegenden Figuren. Von diesen zeigen:
Fig. 1 eine Schnittansicht, die den Schritt des Bearbei
tens eines Halbleitersubstrats gemäß einer ersten
Ausführungsform der vorliegenden Erfindung dar
stellt;
Fig. 2 eine Draufsicht, die den Schritt des Bearbeitens
des Halbleitersubstrats gemäß der ersten Ausfüh
rungsform der vorliegenden Erfindung darstellt;
Fig. 3-6 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß der ersten Ausfüh
rungsform der vorliegenden Erfindung darstellen;
Fig. 7 eine Schnittansicht eines äußersten Randes des
Halbleitersubstrats;
Fig. 8-11 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer zweiten Aus
führungsform der vorliegenden Erfindung darstel
len;
Fig. 12-14 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer Modifikation
der zweiten Ausführungsform der vorliegenden Er
findung darstellen;
Fig. 15-18 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer dritten Aus
führungsform der vorliegenden Erfindung darstel
len;
Fig. 19-20 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer vierten Aus
führungsform der vorliegenden Erfindung darstel
len;
Fig. 21-23 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer fünften Aus
führungsform der vorliegenden Erfindung darstel
len;
Fig. 24-28 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer sechsten Aus
führungsform der vorliegenden Erfindung darstel
len;
Fig. 29-31 Schnittansichten, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß einer siebten Aus
führungsform der vorliegenden Erfindung darstel
len;
Fig. 32 eine Draufsicht, die die Schritte des Bearbeitens
des Halbleitersubstrats gemäß der siebten Ausfüh
rungsform der vorliegenden Erfindung darstellt;
Fig. 33-39 Schnittansichten, die die Schritte des Verarbei
tens des Halbleitersubstrats gemäß der siebten
Ausführungsform der vorliegenden Erfindung dar
stellen;
Fig. 40 eine Schnittansicht eines SOI-Substrats;
Fig. 41-43 Schnittansichten, die die der Anmelderin bekannten
Schritte des Verarbeitens des SOI-Substrats dar
stellen; und
Fig. 44-46 Schnittansichten, die die Probleme in den der An
melderin bekannten Schritten des Verarbeitens des
SOI-Substrats darstellen.
Ein Halbleitersubstrat und ein Verfahren zum Herstellen einer
Halbleitervorrichtung gemäß einer ersten Ausführungsform der
vorliegenden Erfindung wird nun unter Bezugnahme auf die Fig. 1
bis 6 beschrieben. Zum Zwecke der Erklärung wird das Halbleiter
substrat in vier Abschnitte geteilt: eine obere Hauptoberfläche
(auf der Halbleiterelemente gebildet werden sollen), einen zen
tralen Abschnitt der oberen Hauptoberfläche (mit aktiven Berei
chen), einen Randabschnitt mit einem den zentralen Abschnitt und
die Seitenoberflächen umgebenden Abschnitt und eine untere
Hauptoberfläche.
Es wird auf Fig. 1 Bezug genommen; eine Siliziumoxidschicht
(später als eine Oxidschicht bezeichnet) 11 mit einer Dicke von
100 bis 400 × 10-10 m wird derart gebildet, daß sie ein
SOI-Substrat 10 insgesamt bedeckt. Die Oxidschicht 11 (erste Oxid
schicht) kann durch thermisches Oxidieren des SOI-Substrats 10
bei einer Temperatur in der Größenordnung von 700 bis 1000°C
oder durch einen CVD-Prozeß bei einer Temperatur in der Größen
ordnung von 600 bis 850°C gebildet werden.
Das SOI-Substrat 10 hat eine Dreifachschichtstruktur mit einem
Einkristallsiliziumsubstrat (Volumensiliziumsubstrat, massiven
Siliziumsubstrat) 1, einer eingebetteten (vergrabenen) Oxid
schicht 2, die auf der oberen Hauptoberfläche des Einkristallsi
liziumsubstrats 1 gebildet ist, und einer Einkristallsilizium
schicht (später bezeichnet als eine SOI-Schicht) 3, die auf der
eingebetteten Oxidschicht 2 gebildet ist. Eine Polysilizium
schicht 4 ist auf dem Randabschnitt und auf der unteren Haupto
berfläche des Einkristallsiliziumsubstrats 1 gebildet. Die Poly
siliziumschicht 4 ist vorgesehen, um Verunreinigungsstoffe, wie
beispielsweise Schwermetall, welche während der Waferherstel
lungsschritte entstehen, zu gettern (d. h. entstehende Gas- bzw.
Staubteilchen zu binden). Eine Struktur mit einer derartigen Po
lysiliziumschicht ist als eine Poly-Back-Coat-Struktur
(PBC-Struktur, Poly-Rückseiten-Überzug-Struktur).
Das SOI-Substrat, das durch das SIMOX-Verfahren hergestellt ist
(SIMOX-Substrat), wird als ein Beispiel in der folgenden Be
schreibung verwendet.
Als erstes wird eine Siliziumnitridschicht (später bezeichnet
als eine Nitridschicht) 12, welche als eine oxidationsresistente
(oxidationsbeständige) Schicht dient und eine Dicke von
1000 bis 4000 × 10-10 m aufweist, durch den CVD-Prozeß bei einer
Temperatur in der Größenordnung von 600 bis 850°C derart gebil
det, daß sie die Oxidschicht 11 insgesamt bedeckt.
Eine Resistmaske R1 (Photolackmaske) wird selektiv derart gebil
det, daß sie den zentralen Bereich der oberen Hauptoberfläche
(auf dem die aktiven Bereiche gebildet werden sollen) des
SOI-Substrats 10 bedeckt. Fig. 2 ist eine Draufsicht des
SOI-Substrats 10, wie sie von oberhalb der zugehörigen Hauptoberflä
che zu sehen ist. Die Resistmaske R1 wird nicht in dem Randab
schnitt des SOI-Substrats 10 wie in Fig. 2 gezeigt gebildet. Die
Reichweite (Der Bereich) der zu bildenden Resistmaske R1 ist
derart gesetzt, daß sie (er) die aktiven Bereiche, in denen
Halbleiterelemente gebildet werden sollen, insgesamt bedeckt.
Ein Trockenätzen wird unter Verwenden der Resistmaske R1 als ei
ne Ätzmaske ausgeführt, um die Nitridschicht 12 selektiv zu ent
fernen, so daß die Nitridschicht 12 nur unter der Resistmaske R1
wie in Fig. 3 gezeigt verbleibt. Das heißt, die Nitridschicht 12
wird entfernt und die Oxidschicht 11 wird in dem Randabschnitt
des SOI-Substrats 10, welcher nicht mit der Resistmaske R1 be
deckt ist, freigelegt. Die Nitridschicht 12 wird überall von der
unteren Hauptoberfläche des SOI-Substrats 10 entfernt. Ein Naß
ätzen unter Verwenden beispielsweise einer thermischen
(erwärmten) Phosphorsäure kann zum Entfernen der Nitridschicht
12 verwendet werden.
In dem in Fig. 4 gezeigten Schritt, wird eine Oxidschicht 13
(zweite Oxidschicht) durch Oxidieren des Randabschnittes und der
unteren Hauptoberfläche des SOI-Substrats 10 gebildet. Dieser
Oxidationsschritt wird in einer Weise ausgeführt, die ähnlich
ist zu einer LOCOS (Local Oxidation of Silicon, Lokale Oxidation
von Silizium)-Oxidation, unter Verwenden der auf den Randab
schnitt und der unteren Hauptoberfläche des SOI-Substrats 10
freigelegten Oxidschicht 11 als eine unterhalb liegende Oxid
schicht. Die auszuwählenden Bedingungen dieses Oxidationsschrit
tes sind derart, daß die gesamte SOI-Schicht 3 mit Ausnahme un
terhalb der Nitridschicht 12 oxidiert wird. Zum Beispiel muß,
wenn die SOI-Schicht 3 unter der Nitridschicht 12 eine Dicke von
2000 × 10-10 m aufweist, die Oxidschicht 13 eine Dicke von nicht
weniger als 5000 × 10-10 m aufweisen.
Als nächstes wird in dem in Fig. 5 gezeigten Schritt die Nitrid
schicht 12 entfernt und die Dicke der SOI-Schicht 3, die sich
unterhalb der Nitridschicht 12 befindet, wird auf geeignete Wei
se gemäß der Spezifikationen einer erwünschten Halbleitervor
richtung verringert. Das heißt, die SOI-Schicht 3 wird durch
weiteres Oxidieren der Oxidschicht 11 zum Vergrößern der Dicke
der Oxidschicht 11 dünner gemacht. In diesem Schritt wird die
Dicke der Oxidschicht 13, die auf dem Randabschnitt und der un
teren Hauptoberfläche des SOI-Substrats 10 gebildet ist, eben
falls vergrößert. Zum Verringern der Dicke der SOI-Schicht 3 um
1000 × 10-10 m müssen die Oxidationsbedingungen derart gesetzt
sein, daß die Dicke der Oxidschicht 11 um 2000 × 10-10 m vergrö
ßert wird.
In dem in Fig. 6 gezeigten Schritt wird die dicker gemachte
Oxidschicht 11 durch Naßätzen entfernt.
In dem Schritt des Dünnermachens der SOI-Schicht 3, wie es oben
beschrieben ist, wird die Dicke der Oxidschicht 13, die auf dem
Randabschnitt und der unteren Hauptoberfläche des SOI-Substrats
10 gebildet ist, ebenfalls verringert. Jedoch wird, da die Dicke
der Oxidschicht 13 ursprünglich größer ist als diejenige der
Oxidschicht 11 und im Schritt des Dünnermachens der SOI-Schicht
3 vergrößert wird, die Oxidschicht 13 nicht vollständig entfernt
während des Ätzens der Oxidschicht 11. Ferner wird die Oxid
schicht 13 derart gebildet, daß die SOI-Schicht 3 nicht in dem
Randabschnitt und der unteren Hauptoberfläche des SOI-Substrats
10 verbleibt. Dies eliminiert (verhindert) den Nachteil, daß ein
Teil der SOI-Schicht 3 in Teilchen (als Teilchen) abgehoben
(entfernt) wird, welche in dem Ätzmittel suspendiert werden, um
die Bildungsfehler der Halbleiterelemente zu verhindern, die aus
der Anwesenheit der Teilchen folgen, wobei die Herstellungsaus
beute (Herstellungsgüte) vergrößert wird.
In nachfolgenden Schritten werden MOS-Transistoren und Bi
polar-Transistoren in der SOI-Schicht 3 auf der oberen Hauptoberfläche
des SOI-Substrats 10 mit der Oxidschicht 13, die auf dem Randab
schnitt und der zugehörigen unteren Hauptoberfläche gebildet
ist, vorgesehen, um ein DRAM, ein SRAM und eine logische Schal
tung zu konstruieren.
Obwohl das Verfahren auf das SOI-Substrat mit der PBC-Struktur
in der oben genannten Beschreibung verwendet wird, kann es auch
auf ein SOI-Substrat ohne PBC-Struktur angewendet werden, in dem
Teilchen produziert werden können.
Fig. 7 ist eine Schnittansicht eines äußersten Randes eines
SOI-Substrats 100 ohne PBC-Struktur. Wie in Fig. 7 gezeigt ist, kön
nen, wenn Oxidionen bzw. Sauerstoffionen in das Siliziumsubstrat
1 zum Bilden der begrabenen Oxidschicht 2 implantiert werden,
die Oxid- bzw. Sauerstoffionen in einen Abschnitt implantiert
werden, welcher eine SOI-Schicht sein soll an einem äußersten
Rand ME des SOI-Substrats 100 zum Bilden einer Oxidschicht dar
in. Dann wird der äußerste Rand ME nicht insgesamt oxidiert,
sondern körnige Einkristallsiliziumbereiche (später bezeichnet
als Siliziuminseln SI) werden teilweise belassen und können als
Teilchen in das Ätzmittel während des Naßätzens der Oxidschicht
fließen (bzw. wandern). Wie in der ersten Ausführungsform be
schrieben ist, verhindert jedoch die Oxidschicht 13, die auf dem
Randabschnitt und der unteren Hauptoberfläche gebildet ist, daß
die Siliziuminseln SI zu den Teilchen werden.
Die erste Ausführungsform der vorliegenden Erfindung beschreibt
die Struktur zum Verhindern, daß die SOI-Schicht 3 am Rand des
SOI-Substrats 10 teilweise in Teilchen abgehoben wird. In man
chen Fällen, können jedoch die in der eingebetteten Oxidschicht
2 enthaltenen Siliziuminseln eine Quelle von Teilchen sein.
Die Siliziuminseln werden im folgenden diskutiert. Eine Mehrzahl
von Siliziuminseln SI sind in der eingebetteten Oxidschicht 2
wie in Fig. 8 gezeigt vorhanden. Die Siliziuminseln SI werden
erzeugt, wenn die eingebettete Oxidschicht 2 durch Ionenimplan
tation gebildet wird, und sind dem SIMOX-Substrat eigen (bzw. in
dem SIMOX-Substrat vorhanden oder inherent). Insbesondere wer
den, während Sauerstoffionen in das Siliziumsubstrat zum Bilden
der eingebetteten Oxidschicht 2 implantiert werden, Siliziumato
me, die nicht mit den Sauerstoffionen reagieren, miteinander
kombiniert während des SIMOX-Temperschritts (Glühschritts, Er
wärmungsschritts) zum Bilden von Siliziummassen (Silizium
mengen), die die Siliziuminseln SI zur Folge haben.
Da viele der Siliziuminseln SI in einem relativ tiefen Teil der
eingebetteten Oxidschicht 2 vorhanden sind, erscheinen die Sili
ziuminseln SI im allgemeinen nicht auf der Oberfläche der einge
betteten Oxidschicht 2, falls die eingebettete Oxidschicht 2 et
was (in einigen Mengen) geätzt wird. Jedoch werden in dem
Randabschnitt des SOI-Substrats 10, in dem die SOI-Schicht 3 und
die eingebettete Oxidschicht 2 relativ dünn sind wie in Fig. 8
gezeigt, die Siliziuminseln SI durch Ätzen freigelegt und in ei
nigen Fällen in Teilchen (in Teilchenform, als Teilchen) abgeho
ben.
Eine Struktur zum Verringern (bzw. Verkleinern) der aus den Si
liziuminseln folgenden Teilchen wird im folgenden in einer zwei
ten Ausführungsform des Halbleitersubstrats und des Verfahrens
zum Herstellen der Halbleitervorrichtung unter Bezugnahme auf
die Fig. 8 bis 11 beschrieben.
Zuerst wird eine Oxidschicht 21 (erste Oxidschicht) mit einer
Dicke von 100 bis 400 × 10-10 m derart gebildet, daß sie das
SOI-Substrat 10 wie in Fig. 8 gezeigt insgesamt bedeckt. Die
Oxidschicht 21 kann durch thermisches Oxidieren des
SOI-Substrats 10 bei einer Temperatur in der Größenordnung von
700 bis 1100°C oder durch einen CVD-Prozeß bei einer Temperatur
in der Größenordnung von 600 bis 850°C gebildet werden.
Dann wird eine Resistmaske R2 (Photolackmaske) selektiv derart
gebildet, daß sie den zentralen Abschnitt der oberen Hauptober
fläche (auf der die aktiven Bereiche gebildet werden sollen) des
SOI-Substrats 10 bedeckt. Die Reichweite der zu bildenden Re
sistmaske R2 ist derart gesetzt, daß sie einen Bereich insgesamt
bedeckt, in dem die aktiven Bereiche gebildet werden sollen.
Ein Trockenätzen wird ausgeführt unter Verwenden der Resistmaske
R2 als eine Ätzmaske zum selektiven Entfernen von Teilen der
Oxidschicht 21 und der SOI-Schicht 3, welche nicht mit der Re
sistmaske R2 bedeckt sind, so daß die Oxidschicht 21 und die
SOI-Schicht 3 nur unter der Resistmaske R2 wie in Fig. 9 gezeigt
belassen werden. Das heißt, die Oxidschicht 21 und die
SOI-Schicht 3 werden entfernt und die eingebettete Oxidschicht 2
wird in dem Randabschnitt und der unteren Hauptoberfläche des
SOI-Substrats 10 freigelegt, welche nicht mit der Resistmaske R2
bedeckt sind.
Als nächstes wird die Resistmaske R2 entfernt, und dann wird die
Dicke der SOI-Schicht 3, die sich unter der Resistmaske R2 be
findet, auf geeignete Weise gemäß der Spezifikationen einer er
wünschten Halbleitervorrichtung wie in Fig. 10 gezeigt verrin
gert. Das heißt, die SOI-Schicht 3 wird durch weiteres Oxidieren
der Oxidschicht 21 zum Bilden einer Oxidschicht 23 (zweite Oxid
schicht) dünner gemacht. Für die Verringerung der Dicke der
SOI-Schicht 3 um 1000 × 10-10 m müssen die Oxidationsbedingungen
derart gesetzt sein, daß die Dicke der Oxidschicht 23 um
2000 × 10-10 m größer ist als die Oxidschicht 21. Zu diesem
Zeitpunkt wird die eingebettete Oxidschicht 2 in dem Randab
schnitt und die untere Hauptoberfläche des SOI-Substrats 10 Sau
erstoff ausgesetzt, welches als ein Oxidationsmittel dient. Wenn
der Sauerstoff in die eingebettete Oxidschicht 2 diffundiert ist
zum Erreichen der Siliziuminseln SI, reagiert der Sauerstoff mit
Silizium zum Bilden einer Siliziumoxidschicht, was das Ver
schwinden der Siliziuminseln SI zur Folge hat.
In dem Schritt des Dünnermachens der SOI-Schicht 3 wie oben be
schrieben werden die Siliziuminseln SI in dem Randbereich des
SOI-Substrats 10 verringert, falls die Oxidschicht 23, die zum
Dünnermachen der SOI-Schicht 3 gebildet ist, durch Naßätzen wie
in Fig. 11 gezeigt entfernt wird. Dies verhindert, daß die Sili
ziuminseln SI in Teilchen abgehoben werden.
Obwohl das Verschwinden der Siliziuminseln SI in Verbindung mit
der weiteren Oxidation und des Dickermachens der Oxidschicht 21
zum Dünnermachen der SOI-Schicht 3 beschrieben ist, können die
Siliziuminseln SI in anderen Oxidationsschritten beseitigt wer
den, welche nicht dem Schritt folgen, in dem der Randabschnitt
des SOI-Substrats 10 dem Naßätzen ausgesetzt wird.
Obwohl die Siliziuminseln SI beseitigt werden in Verbindung mit
der weiteren Oxidation und dem Dickermachen der Oxidschicht 21
zum Dünnermachen der SOI-Schicht 3 in der zweiten Ausführungs
form wie oben beschrieben, kann die eingebettete Oxidschicht 2
in dem Randabschnitt des SOI-Substrats 10 entfernt werden, um zu
verhindern, daß die Siliziuminseln SI die Teilchen werden.
Insbesondere wird die Oxidschicht 21 wie in Fig. 12 gezeigt der
art geformt, daß sie insgesamt das SOI-Substrat 10 bedeckt und
die Resistmaske R2 wird selektiv derart gebildet, daß sie den
zentralen Abschnitt der oberen Hauptoberfläche des SOI-Substrats
10 bedeckt.
Ein Trockenätzen wird unter Verwenden der Resistmaske R2 als ei
ne Ätzmaske ausgeführt zum selektiven Entfernen von Teilen der
Oxidschicht 21, der SOI-Schicht 3 und der eingebetteten Oxid
schicht 2, welche nicht mit der Resistmaske R2 bedeckt sind, in
sequentieller Reihenfolge (der Reihe nach), so daß die Oxid
schicht 21, die SOI-Schicht 3 und die eingebettete Oxidschicht 2
nur unter der Resistmaske R2 wie in Fig. 13 gezeigt belassen
werden. Ein derartiges Trockenätzen wird ebenfalls auf der unte
ren Hauptoberfläche des SOI-Substrats 10 ausgeführt, wobei das
Siliziumsubstrat 1 (unterhalb liegendes Substrat) in dem Randbe
reich und die untere Hauptoberfläche des SOI-Substrats 10, wel
che nicht mit der Resistmaske R2 bedeckt sind, freigelegt wer
den.
Als nächstes wird die Resistmaske R2 entfernt, und dann wird die
Dicke der SOI-Schicht 3, die sich unterhalb der Resistmaske R2
befindet, auf geeignete Weise gemäß der Spezifikationen einer
erwünschten Halbleitervorrichtung wie in Fig. 14 gezeigt verrin
gert. Das heißt, die SOI-Schicht 3 wird durch weiteres Oxidieren
der Oxidschicht 21 zum Bilden der Oxidschicht 23 dünner gemacht.
Zu diesem Zeitpunkt wird eine Oxidschicht 24 auf der freigeleg
ten Oberfläche des Siliziumsubstrats 1 gebildet.
Das Entfernen der eingebetteten Oxidschicht 2 in dem Randab
schnitt des SOI-Substrats 10 durch Trockenätzen ermöglicht es,
daß die Siliziuminseln SI in dem Randabschnitt des SOI-Substrats
10 verschwinden, was verhindert, daß die Siliziuminseln SI wäh
rend des Entfernens durch das Naßätzen der Oxidschicht 23, die
zum Dünnermachen der SOI-Schicht 3 gebildet ist, zu den Teilchen
werden.
Die erste und die zweite Ausführungsform der vorliegenden Erfin
dung beschreiben die Struktur zum Verhindern, daß die
SOI-Schicht 3 in dem Randabschnitt des SIMOX-Substrats die Teilchen
erzeugt, und die Struktur zum Verhindern, daß die Siliziuminseln
in der eingebetteten Oxidschicht des SIMOX-Substrats die Teil
chen erzeugen. In einigen Fällen können jedoch Teilchen in der
SOI-Struktur erzeugt werden, die durch das Bondverfahren
(Bindungs- bzw. Kontaktierungsverfahren) hergestellt ist
(gebondetes Substrat).
Das gebondete Substrat wird hergestellt durch Bilden einer Oxid
schicht auf einer oberen Hauptoberfläche (auf der Halbleiterele
mente gebildet werden sollen) eines ersten Siliziumsubstrats,
durch Bonden eines zweiten Siliziumsubstrats an eine obere Ober
fläche der Oxidschicht und durch Polieren des zweiten Silizium
substrats zu einer vorbestimmten Dicke, wobei eine SOI-Struktur
vorgesehen wird. Fig. 15 ist eine Schnittansicht des Randab
schnitts eines SOI-Substrats 200, das in dieser Weise gebildet
ist.
Es wird auf Fig. 15 Bezug genommen; das Siliziumsubstrat 1, eine
Oxidschicht 7 auf dem Substrat, welche auf der oberen Hauptober
fläche des Siliziumsubstrats 1 gebildet ist, und eine Silizium
schicht 8, die auf der Oxidschicht 7 gebildet ist, bilden eine
SOI-Struktur. Die Oxidschicht 7 auf dem Substrat entspricht der
eingebetteten Oxidschicht, und die Siliziumschicht 8 entspricht
der SOI-Schicht.
In dem SOI-Substrat 200 mit der oben angegebenen Struktur sind
die Oxidschicht 7 auf dem Substrat und die Siliziumschicht 8 in
dem Randabschnitt nicht vollständig abgerundet, sondern bilden
in einigen Fällen eine kontinuierlich unebene oder rauhe peri
phere Konfiguration in Draufsicht (d. h. von oben gesehen). Die
unebene oder rauhe Peripherie blättert manchmal in Teilchen wäh
rend des Transports des Substrats ab.
Ferner kann ein Ätzmittel dort in den Randabschnitt eindringen,
wo die Oxidschicht 7 auf dem Substrat während des Naßätzens zum
teilweisen Entfernen der Oxidschicht 7 auf dem Substrat freige
legt wird. Fig. 16 ist eine detaillierte Ansicht eines in Fig.
15 gezeigten Bereiches W.
Es wird auf Fig. 16 Bezug genommen; ein Teil der Oxidschicht 7
auf dem Substrat an dem Rand der SOI-Schicht 8 wird entfernt, um
zu verursachen, daß die SOI-Schicht 8 teilweise wackelt (d. h.
daß sich die SOI-Schicht 8 teilweise lockert). Unter diesen Be
dingungen neigt die SOI-Schicht 8 dazu, in Teilchen abzublät
tern.
Eine Struktur zum Verringern der Teilchen in dem gebondeten
Substrat wird im folgenden in einer dritten Ausführungsform des
Halbleitersubstrats und des Verfahrens zum Herstellen der Halb
leitervorrichtung unter Bezugnahme auf Fig. 17 und 18 beschrie
ben.
Es wird auf Fig. 17 Bezug genommen; eine Oxidschicht 31 (erste
Oxidschicht) mit einer Dicke von 100 bis 400 × 10-10 m ist der
art gebildet, daß sie das SOI-Substrat 200 insgesamt bedeckt.
Die Oxidschicht 31 kann durch thermisches Oxidieren des
SOI-Substrats 200 bei einer Temperatur in der Größenordnung von 700
bis 1100°C oder durch einen CVD-Prozeß bei einer Temperatur in
der Größenordnung von 600 bis 850°C gebildet werden.
Dann wird eine Nitridschicht 32 (oxidationsbeständige Schicht)
mit einer Dicke von 1000 bis 4000 × 10-10 m durch den CVD-Prozeß
bei einer Temperatur in der Größenordnung von 600 bis 850°C der
art gebildet, daß sie die Oxidschicht 31 insgesamt bedeckt.
Dann wird eine Resistmaske (Photolackmaske) R3 selektiv derart
gebildet, daß sie den zentralen Abschnitt der oberen Hauptober
fläche (auf der die aktiven Bereiche gebildet werden sollen) des
SOI-Substrats 200 bedeckt.
Ein Trockenätzen wird unter Verwenden der Resistmaske R3 als ei
ne Ätzmaske zum selektiven Entfernen der Nitridschicht 32 ausge
führt, und danach wird die Resistmaske R3 entfernt zum Belassen
der Nitridschicht 32 nur in dem zentralen Abschnitt der oberen
Hauptoberfläche. Das heißt, die Nitridschicht 32 wird entfernt
und die Oxidschicht 31 wird in einem Bereich freigelegt, der
sich von dem Randabschnitt der SOI-Schicht 8 bis zu dem Randab
schnitt und der unteren Hauptoberfläche des Siliziumsubstrats 1
erstreckt, welche nicht mit der Resistmaske R3 bedeckt sind. Die
Nitridschicht 32 wird überall auf der unteren Hauptoberfläche
des SOI-Substrats 200 entfernt. Ein Naßätzen unter Verwenden
beispielsweise einer thermischen (erwärmten) Phosphorsäure kann
zum Entfernen der Nitridschicht 32 verwendet werden.
In dem in Fig. 18 gezeigten Schritt wird eine Oxidschicht 33
(zweite Oxidschicht) durch Oxidieren des Bereiches gebildet, der
sich von dem Randabschnitt der SOI-Schicht 8 bis zu dem Randab
schnitt und der unteren Hauptoberfläche des Siliziumsubstrats 1
erstreckt. Dieser Oxidationsschritt wird in einer Weise ausge
führt, die ähnlich zu der LOCOS-Oxidation ist, unter Verwenden
der Oxidschicht 31, die in dem Bereich freigelegt ist, der sich
von dem Randabschnitt der SOI-Schicht 8 bis zum Randabschnitt
und der unteren Hauptoberfläche des Siliziumsubstrats 1 er
streckt, als eine unterhalb liegende Oxidschicht. Die auszuwäh
lenden Bedingungen dieses Oxidationsschrittes sind derart, daß
die gesamte SOI-Schicht 8 mit Ausnahme unterhalb der Nitrid
schicht 32 oxidiert wird.
Die Nitridschicht 32 wird entfernt, und dann wird die Dicke der
SOI-Schicht 8, die sich unterhalb der Nitridschicht 32 befindet,
auf geeignete Weise gemäß der Spezifikationen einer erwünschten
Halbleitervorrichtung verringert. Ein derartiger Schritt des
Dünnermachens einer Schicht in der dritten Ausführungsform ist
ähnlich zu demjenigen der ersten Ausführungsform, der unter Be
zugnahme auf die Fig. 5 und 6 beschrieben ist, und auf die zuge
hörige Beschreibung wird hier verzichtet.
In dem SOI-Substrat 200, welches das gebondete Substrat wie oben
beschrieben ist, wird die Oxidschicht 33 in dem Bereich gebil
det, der sich von dem Randabschnitt der SOI-Schicht 8 zu dem
Randabschnitt und der unteren Hauptoberfläche des Silizium
substrats 1 erstreckt. Dies verhindert, daß die Oxidschicht 7
auf dem Substrat und die Siliziumschicht 8 an ihren Rändern in
Teilchen abblättern während des Transports des SOI-Substrats 200
und aufgrund des Naßätzens während des Schritts des Dünnerma
chens der SOI-Schicht 8.
Die erste bis dritte Ausführungsform der vorliegenden Erfindung
beschreiben die Verringerung der Teilchen in dem SOI-Substrat.
In einigen Fällen, kann jedoch eine Polysiliziumschicht in einem
Volumensiliziumsubstrat mit der PBC-Struktur in Teilchen abblät
tern. Insbesondere enthält, wie unter Bezugnahme auf Fig. 44 an
gegeben ist, die Polysiliziumschicht eine Mehrzahl von Einkri
stallkörnern. Während der Oxidation der Polysiliziumschicht kann
als ein Oxidationsmittel dienender Sauerstoff in die Lücken zwi
schen den Einkristallkörnern eindringen, um Oxidschichten zu
bilden, die die Einkristallkörner umgeben. Unter derartigen Um
ständen gibt es, falls die Oxidschicht durch Naßätzen entfernt
wird, eine große Wahrscheinlichkeit, daß die Einkristallkörner
in Teilchen abgehoben werden.
Eine Struktur zum Verringern der Teilchen in dem Volumensilizi
umsubstrat wird im folgenden in einer vierten Ausführungsform
des Halbleitersubstrats und des Verfahrens zum Herstellen der
Halbleitervorrichtung unter Bezugnahme auf die Fig. 19 und 20
beschrieben.
Es wird auf Fig. 19 Bezug genommen; die Polysiliziumschicht 4
wird auf dem Randabschnitt und der unteren Hauptoberfläche des
Einkristallsiliziumsubstrats (Volumensiliziumsubstrat) 1 gebil
det. Ein Substrat, das das Siliziumsubstrat 1 und die Polysili
ziumschicht 4 enthält, wird im folgenden als ein Silizium
substrat 300 bezeichnet.
Wie in Fig. 19 dargestellt ist, wird eine Oxidschicht 41 (erste
Oxidschicht) mit einer Dicke von 100 bis 400 × 10-10 m derart
gebildet, daß sie das Siliziumsubstrat 300 insgesamt bedeckt.
Die Oxidschicht 41 kann durch thermisches Oxidieren des Silizi
umsubstrats 300 bei einer Temperatur in der Größenordnung von
700 bis 1100°C oder durch einen CVD-Prozeß bei einer Temperatur
in der Größenordnung von 600 bis 850°C gebildet werden.
Dann wird eine Nitridschicht 42 (oxidationsbeständige Schicht)
mit einer Dicke von 1000 bis 4000 × 10-10 m durch den CVD-Prozeß
bei einer Temperatur in der Größenordnung von 600 bis 850°C der
art gebildet, daß sie die Oxidschicht 41 insgesamt bedeckt.
Dann wird eine Resistmaske (Photolackmaske) R4 selektiv derart
gebildet, daß sie den zentralen Abschnitt der oberen Hauptober
fläche (auf der die aktiven Bereiche gebildet werden sollen) des
Siliziumsubstrats 300 bedeckt.
Ein Trockenätzen wird unter Verwenden der Resistmaske R4 als ei
ne Ätzmaske ausgeführt zum selektiven Entfernen der Nitrid
schicht 42, und danach wird die Resistmaske R4 entfernt, um die
Nitridschicht 42 nur in dem zentralen Abschnitt der oberen
Hauptoberfläche zu belassen. Das heißt, daß die Nitridschicht 42
entfernt wird und die Oxidschicht 41 in dem Randabschnitt des
Siliziumsubstrats 300, welcher nicht mit der Resistmaske R4 be
deckt ist, freigelegt wird. Die Nitridschicht 42 wird überall
auf der unteren Hauptoberfläche des Siliziumsubstrats 300 ent
fernt. Ein Naßätzen unter Verwenden beispielsweise von Phosphor
säure bei erhöhten Temperaturen kann zur Entfernung der Nitrid
schicht 42 verwendet werden.
In dem in Fig. 20 gezeigten Schritt, wird eine Oxidschicht 43
(zweite Oxidschicht) auf dem Randabschnitt und der unteren
Hauptoberfläche des Siliziumsubstrats 300 gebildet. Dieser Oxi
dationsschritt wird in einer Weise ausgeführt, der ähnlich zu
der LOCOS-Oxidation ist, unter Verwenden der Oxidschicht 41, die
in einem Bereich freigelegt ist, der sich von den Randabschnitt
bis zur unteren Hauptoberfläche des Siliziumsubstrats 300 er
streckt, als eine unterhalb liegende Oxidschicht. Die auszuwäh
lenden Bedingungen dieses Oxidationsschrittes sind derart, daß
die Oxidschicht 43 dick genug ist, um die gesamte Polysilizium
schicht 4 von der Oxidation auszuschließen, und um es schwierig
zu gestalten, daß durch den nachfolgenden Schritt des Naßätzens
beispielsweise 4000 bis 5000 × 10-10 m in einer Dicke entfernt
werden.
Wie oben beschrieben wird die Oxidschicht 43 derart gebildet,
daß sie sich von dem Randabschnitt bis zur unteren Hauptoberflä
che des Siliziumsubstrats 300 erstreckt, und eine derartige Dic
ke hat, daß sie nicht auf einfache Weise durch Naßätzen entfernt
wird. Daher wird, falls das Oxidationsmittel in die Lücken zwi
schen den Einkristallkörnern der Polysiliziumschicht 4 zum Bil
den der die Einkristallkörner umgebenden Oxidschicht eindringt,
verhindert, daß die Polysiliziumschicht 4 in Teilchen während
des Naßätzens abgehoben wird.
Eine fünfte Ausführungsform des Halbleitersubstrats und des Ver
fahrens zum Herstellen der Halbleitervorrichtung wird unter Be
zugnahme auf Fig. 21 bis 23, welche die Bearbeitungsschritte
zeigen, beschrieben.
Als erstes wird, wie in Fig. 21 gezeigt ist, eine Oxidschicht 51
derart gebildet, daß sie das SOI-Substrat 10 insgesamt bedeckt.
Die Oxidschicht 51 kann durch thermisches Oxidieren des
SOI-Substrats 10 bei einer Temperatur in der Größenordnung von
700 bis 1100°C oder durch einen CVD-Prozeß bei einer Temperatur
in der Größenordnung von 600 bis 850°C gebildet werden. Die Po
lysiliziumschicht 4 wird auf dem Randabschnitt und der unteren
Hauptoberfläche des Siliziumsubstrats 1 zum Ausbilden der
PBC-Struktur gebildet.
Wie in Fig. 22 dargestellt ist, wird eine Resistmaske R5
(Photolackmaske) selektiv derart gebildet, daß sie den Randab
schnitt und die untere Hauptoberfläche des SOI-Substrats 10 be
deckt. In dem zentralen Abschnitt der oberen Hauptoberfläche des
SOI-Substrats 10 wird die Resistmaske R5 nicht gebildet und die
Oxidschicht 51 wird freigelegt. Die freigelegte Oxidschicht 51
wird selektiv durch Naßätzen entfernt.
Danach wird die Resistmaske R5 entfernt zum Vorsehen einer wie
in Fig. 23 gezeigten Struktur, in der die Oxidschicht 51 den
Randabschnitt und die untere Hauptoberfläche des Silizium
substrats 1 bedeckt und die SOI-Schicht 3 in dem zentralen Ab
schnitt der oberen Hauptoberfläche des SOI-Substrats 10 freige
legt ist.
Der Schritt des Verringerns der Dicke der freigelegten
SOI-Schicht 3 auf geeignete Weise gemäß der Spezifikationen einer
erwünschten Halbleitervorrichtung ist ähnlich demjenigen der un
ter Bezugnahme auf Fig. 5 und 6 beschriebenen ersten Ausfüh
rungsform und auf die zugehörige Beschreibung wird hier verzich
tet. Die Oxidschicht 51 wird nicht vollständig entfernt in dem
Schritt des Verringerns der Dicke der SOI-Schicht 3. Die fünfte
Ausführungsform zeigt nicht das Problem, daß die SOI-Schicht 3
unter der Oxidschicht 51 in in dem Ätzmittel suspendierten Teil
chen abgehoben wird, um die Bildungsfehler des Halbleiterele
ments, die sich aus der Anwesenheit der Teilchen ergeben, zu
verhindern, wobei die Herstellungsausbeute (Herstellungsgüte)
verbessert wird.
Zudem eliminiert das Setzen der Dicke der Oxidschicht 51 auf ei
ne Dicke zum Dünnermachen der SOI-Schicht 3 die Notwendigkeit,
die Oxidschicht wieder für den Verdünnungsschritt zu bilden. Zu
diesem Zwecke muß die Dicke der Oxidschicht 51 derart gesetzt
sein, daß die Dicke der SOI-Schicht 3 mit den Spezifikationen
der erwünschten Halbleitervorrichtung übereinstimmt.
Eine sechste Ausführungsform des Halbleitersubstrats und des
Verfahrens zum Herstellen der Halbleitervorrichtung wird unter
Bezugnahme auf die Fig. 24 bis 28, welche die Bearbeitungs
schritte zeigen, beschrieben.
Als erstes wird, wie in Fig. 24 gezeigt ist, eine Oxidschicht 61
(erste Oxidschicht) mit einer Dicke von beispielsweise
1600 × 10-10 m derart gebildet, daß sie insgesamt das
SOI-Substrat 10 bedeckt. Die Dicke der Oxidschicht 61 ist auf die
Dicke zum Dünnermachen der SOI-Schicht 3 gesetzt. Das heißt, die
Dicke der Oxidschicht 61 ist derart gesetzt, daß die Dicke der
SOI-Schicht 3 mit den Spezifikationen einer erwünschten Halblei
tervorrichtung übereinstimmt. Fig. 25 zeigt die Details
(Einzelheiten) eines Bereiches (Fläche) Z, der in Fig. 24 ge
zeigt ist.
Die Oxidschicht 61 kann durch thermisches Oxidieren des
SOI-Substrats 10 bei einer Temperatur in der Größenordnung von
700 bis 1100°C oder durch einen CVD-Prozeß bei einer Temperatur
in der Größenordnung von 600 bis 850°C gebildet werden. Die Po
lysiliziumschicht 4 wird auf dem Randabschnitt und der unteren
Hauptoberfläche des Siliziumsubstrats 1 gebildet zum Ausbilden
der PBC-Struktur.
Dann wird, wie in Fig. 26 gezeigt ist, eine Nitridschicht 62
(oxidationsbeständige Schicht) mit einer Dicke von 1000 bis
4000 × 10-10 m derart gebildet, daß sie den zentralen Abschnitt
der oberen Hauptoberfläche (auf der die aktiven Bereiche gebil
det werden sollen) des SOI-Substrats 10 bedecken. Der Prozeß des
Bildens der Nitridschicht 62 weist die Schritte auf: Bilden der
Nitridschicht 62 durch den CVD-Prozeß derart, daß sie das
SOI-Substrat 10 insgesamt bedeckt; Bilden einer Resistmaske derart,
daß sie den zentralen Abschnitt der oberen Hauptoberfläche des
SOI-Substrats 10 bedeckt; und selektives Entfernen der Nitrid
schicht 62 durch Trockenätzen unter Verwenden der Resistmaske
als eine Ätzmaske.
In dem in Fig. 27 gezeigten Schritt wird eine Oxidschicht 63
(zweite Oxidschicht) durch Oxidieren des Randabschnittes und der
unteren Hauptoberfläche des SOI-Substrats 10 gebildet. Dieser
Oxidationsschritt wird in einer Weise ausgeführt, die ähnlich zu
der LOCOS-Oxidation ist, durch Verwenden der Oxidschicht 61, die
auf dem Randabschnitt und der unteren Hauptoberfläche des
SOI-Substrats 10 freigelegt ist, als eine tiefer (unterhalb) liegen
de Oxidschicht. Die auszuwählenden Bedingungen dieses Oxidati
onsschrittes sind derart, daß die gesamte SOI-Schicht 3 mit Aus
nahme unter der Nitridschicht 62 oxidiert wird. Zum Beispiel
muß, wenn die SOI-Schicht 3 unter der Nitridschicht 62 eine Dic
ke von 2000 × 10-10 m hat, die Oxidschicht 63 eine Dicke von
nicht weniger als 5000 × 10-10 m haben.
Wie in Fig. 28 dargestellt ist, wird die Nitridschicht 62 ent
fernt und danach wird die Oxidschicht 61 entfernt, welche sich
unterhalb der Nitridschicht 62 befindet. Dies sieht die
SOI-Schicht 3 mit einer Dicke vor, welche mit den Spezifikationen
der erwünschten Halbleitervorrichtung übereinstimmen.
Wie oben diskutiert, kann das Setzen der unterhalb liegenden
Oxidschicht auf die Dicke, die zum Dünnermachen der SOI-Schicht
geeignet ist, die Häufigkeit des Bildens der Oxidschicht verrin
gern. Es ist unnötig darauf hinzuweisen, daß dieser Prozeß
(Vorgang) auf die oben beschriebene zweite, dritte und fünfte
Ausführungsform der vorliegenden Erfindung angewendet werden
kann.
In dem Schritt des Dünnermachens der SOI-Schicht 3, wie er oben
beschrieben ist, wird auch die Dicke der Oxidschicht 63, die auf
dem Randabschnitt und der unteren Hauptoberfläche des
SOI-Substrats 10 gebildet wird, verringert. Jedoch wird, da die Dic
ke der Oxidschicht 63 ursprünglich größer ist als diejenige der
Oxidschicht 61, die Oxidschicht 63 nicht vollständig während des
Ätzens der Oxidschicht 61 entfernt. Ferner wird die Oxidschicht
63 derart gebildet, daß die SOI-Schicht 3 nicht auf dem Randab
schnitt und der unteren Hauptoberfläche des SOI-Substrats 10 be
lassen wird. Dies eliminiert den Nachteil, daß ein Teil der
SOI-Schicht 3 in in dem Ätzmittel suspendierten Teilchen abgehoben
werden zum Verhindern der Bildungsfehler der Halbleiterelemente,
die aus der Anwesenheit der Teilchen folgen, wobei die Herstel
lungsausbeute erhöht wird.
Zusätzlich erfordert die sechste Ausführungsform zwei Schritte
des Bildens der Oxidschicht, wodurch die Verringerung der Anzahl
der Schritte erreicht wird. Die sechste Ausführungsform erfor
dert nur einen Schritt der Oxidation, die mit dem Dünnermachen
der SOI-Schicht verbunden ist, was eine bessere Steuerbarkeit
der Dicke der SOI-Schicht vorsieht.
In der oben beschriebenen ersten bis sechsten Ausführungsform
wird nur das Bearbeiten des Randabschnittes des SOI-Substrats
oder des Volumensiliziumsubstrats ausgeführt. Es ist jedoch un
nötig darauf hinzuweisen, daß die Schritte des Herstellens von
Halbleiterelementen in dem zentralen Abschnitt der oberen
Hauptoberfläche (auf der die aktiven Bereiche gebildet werden
sollen) des SOI-Substrats oder des Volumensiliziumsubstrats zur
gleichen Zeit ausgeführt können, in der die Schritte des Verar
beitens des Randabschnittes ausgeführt werden.
Ein Prozeß (Vorgang) zum Ausführen der Schritte des Herstellens
von Halbleiterelementen in dem zentralen Abschnitt zu derselben
Zeit, in der die Schritte des Bearbeitens des SOI-Substrats der
sechsten Ausführungsform ausgeführt werden, wird unter Bezugnah
me auf die Fig. 29 bis 32 beschrieben. Ein Prozeß des Ausführens
der Schritte des Herstellens von Halbleiterelementen in dem zen
tralen Abschnitt zu derselben Zeit, in der die Schritte des Be
arbeitens des SOI-Substrats einer Kombination der fünften und
sechsten Ausführungsform ausgeführt werden, wird unter Bezugnah
me auf Fig. 33 bis 39 beschrieben.
Gleiche Bezugszeichen werden zum Anzeigen von Teilen benutzt,
die identisch mit denjenigen der fünften und sechsten Ausfüh
rungsform sind, und auf eine doppelte Beschreibung wird verzich
tet.
Als erstes wird, wie in Fig. 29 gezeigt ist, die Oxidschicht 61
mit einer Dicke von zum Beispiel 1600 × 10-10 m derart gebildet,
daß sie insgesamt das SOI-Substrat 10 bedeckt. Die Polysilizium
schicht 4 wird auf dem Randabschnitt und der unteren Hauptober
fläche des Siliziumsubstrats 1 zum Ausbilden der PBC-Struktur
gebildet. Die Nitridschicht 62 mit einer Dicke von 1000 bis
4000 × 10-10 m wird derart gebildet, daß sie die Oxidschicht 61
insgesamt bedeckt.
Eine Resistmaske (Photolackmaske) R6 wird selektiv auf dem zen
tralen Abschnitt der oberen Hauptoberfläche des SOI-Substrats 10
gebildet.
Dann wird ein Trockenätzen unter Verwenden der Resistmaske R6
als eine Ätzmaske verwendet, um die Nitridschicht 62 selektiv
derart zu entfernen, daß die Nitridschicht 62 nur unter der Re
sistmaske R6 verbleibt.
In dem in Fig. 30 gezeigten Schritt wird die Oxidschicht 63
durch Oxidieren des Randabschnittes und der unteren Hauptober
fläche des SOI-Substrats 10 gebildet. Dieser Oxidationsschritt
wird in einer Weise ausgeführt, der ähnlich der LOCOS-Oxidation
ist, unter Verwenden der Oxidschicht 61, die auf dem zentralen
Abschnitt der oberen Hauptoberfläche, dem Randabschnitt und der
unteren Hauptoberfläche des SOI-Substrats 10 freigelegt ist, als
eine tiefer liegende Oxidschicht. Die auszuwählenden Bedingungen
dieses Oxidationsschrittes sind derart, daß die gesamte
SOI-Schicht 3 mit Ausnahme unterhalb der Nitridschicht 62 oxidiert
wird. Zum Beispiel muß, wenn die SOI-Schicht 3 unter der Nitrid
schicht 62 eine Dicke von 2000 × 10-10 m hat, die Oxidschicht 63
eine Dicke von nicht weniger als 5000 × 10-10 m haben. Ein Teil
der Oxidschicht 63, die sich auf dem zentralen Abschnitt der
oberen Hauptoberfläche des SOI-Substrats 10 befindet, dient als
eine Feldoxidschicht (LOCOS-Oxidschicht).
In dem in Fig. 31 gezeigten Schritt, wird die Nitridschicht 62
entfernt und danach wird die Oxidschicht 61, die sich unterhalb
der Nitridschicht 62 befindet entfernt. Dies sieht die
SOI-Schicht 3 mit der Dicke vor, die mit den Spezifikationen der er
wünschten Halbleitervorrichtung übereinstimmt. Zu diesem Zeit
punkt wird die Dicke der Oxidschicht 63, die auf dem Randab
schnitt und der unteren Hauptoberfläche des SOI-Substrats 10 ge
bildet ist, ebenfalls verringert. Jedoch wird, da die Dicke der
Oxidschicht 36 ursprünglich größer ist als diejenige der Oxid
schicht 61, die Oxidschicht 63 nicht vollständig während des Ät
zens der Oxidschicht 61 entfernt.
Fig. 32 ist eine Draufsicht auf das SOI-Substrat 10, wie es von
oberhalb der oberen Hauptoberfläche zu sehen ist. Die Oxid
schicht 36 wird auf dem Randabschnitt des SOI-Substrats 10 ge
bildet, und aktive Bereiche AR werden in dem zugehörigen zentra
len Abschnitt wie in Fig. 32 gezeigt gebildet.
Nachfolgend werden Halbleiterelemente in die entsprechenden ak
tiven Bereiche AR, die durch die Feldoxidschicht abgegrenzt
(definiert) sind, hergestellt. Während der Herstellung bedeckt
die Oxidschicht 63 den Randabschnitt und die untere Hauptober
fläche des SOI-Substrats 10 und die Oxidschicht 63 werden derart
gebildet, daß die SOI-Schicht 3 nicht in dem Randabschnitt und
der unteren Hauptoberfläche des SOI-Substrats 10 belassen wird.
Dies eliminiert den Nachteil, daß ein Teil der SOI-Schicht 3 in
Teilchen abgehoben wird, welche in dem Ätzmittel suspendiert
werden, zum Verhindern von Bildungsfehlern der Halbleiterelemen
te, die aus der Anwesenheit der Teilchen folgen, was die Her
stellungsausbeute erhöht.
Als erstes wird, wie in Fig. 33 gezeigt ist, die Oxidschicht 61
mit einer Dicke von beispielsweise 1600 × 10-10 m derart gebil
det, daß sie das SOI-Substrat 10 insgesamt bedeckt. Die Polysi
liziumschicht 4 wird auf dem Randabschnitt und der unteren
Hauptoberfläche des Siliziumsubstrats 1 zum Ausbilden der
PBC-Struktur gebildet. Die Nitridschicht 62 mit einer Dicke von 1000
bis 4000 × 10-10 m wird derart gebildet, daß sie die Oxidschicht
61 insgesamt bedeckt.
Eine Resistmaske R7 wird selektiv derart gebildet, daß sie den
Randabschnitt und die untere Hauptoberfläche der Nitridschicht
62 wie in Fig. 34 gezeigt bedeckt. In dem zentralen Abschnitt
der oberen Hauptoberfläche des SOI-Substrats 10 wird die Re
sistmaske R7 nicht gebildet und die Nitridschicht 62 wird frei
gelegt. Die freigelegte Nitridschicht 62 wird durch Trockenätzen
entfernt und die Oxidschicht 61 darunter wird durch Naßätzen
entfernt. Dann wird die SOI-Schicht 3 freigelegt.
Wie in Fig. 35 gezeigt ist, wird eine Oxidschicht 71 mit einer
Dicke von beispielsweise 300 × 10-10 m auf dem zentralen Ab
schnitt der oberen Hauptoberfläche gebildet. Die Oxidschicht 71
kann durch thermisches Oxidieren des SOI-Substrats 10 bei einer
Temperatur in der Größenordnung von 700 bis 1100°C oder durch
einen CVD-Prozeß bei einer Temperatur in der Größenordnung von
600 bis 850°C gebildet werden. Nachfolgend wird eine Nitrid
schicht 72 (oxidationsbeständige Schicht) mit einer Dicke von
beispielsweise 1500 × 10-10 m derart gebildet, daß sie das
SOI-Substrat 10 insgesamt bedeckt. Eine Resistmaske R8
(Photolackmaske) wird selektiv auf dem zentralen Abschnitt der
oberen Hauptoberfläche des SOI-Substrats 10 gebildet.
Ein Trockenätzen wird ausgeführt unter Verwenden der Resistmaske
R8 als eine Ätzmaske zum selektiven Entfernen der Nitridschicht
72 derart, daß die Nitridschicht 72 nur unter der Resistmaske R8
wie in Fig. 36 gezeigt belassen wird. In dem Randabschnitt des
SOI-Substrats 10 wird die Nitridschicht 72 entfernt, aber die
Nitridschicht 62, die sich unterhalb der Nitridschicht 72 befin
det, wird belassen.
In dem in Fig. 37 gezeigten Schritt wird eine Oxidschicht 73
durch Oxidieren des Randabschnittes und der unteren Hauptober
fläche des SOI-Substrats 10 gebildet. Dieser Oxidationsschritt
wird in einer Weise ausgeführt, der ähnlich der LOCOS-Oxidation
ist, durch Verwenden der Oxidschicht 71, welche in dem zentralen
Abschnitt der oberen Hauptoberfläche, dem Randabschnitt und der
unteren Hauptoberfläche des SOI-Substrats 10 freigelegt ist, als
eine tiefer (unterhalb) liegende Oxidschicht. Die auszuwählenden
Bedingungen dieses Oxidationsschrittes sind derart, daß die ge
samte SOI-Schicht 3 mit Ausnahme unterhalb der Nitridschicht 72
oxidiert wird. Zum Beispiel muß, wenn die SOI-Schicht 3 unter
halb der Nitridschicht 72 eine Dicke von 2000 × 10-10 m hat, die
Oxidschicht 63 eine Dicke von nicht weniger als 5000 × 10-10 m
haben. Ein Teil der Oxidschicht 73, die sich auf dem zentralen
Abschnitt der oberen Hauptoberfläche des SOI-Substrats 10 befin
det, dient als eine Feldoxidschicht (LOCOS-Oxidschicht). Ein
Teil der Oxidschicht 73, welche sich unterhalb des Randabschnit
tes befindet, wird an die Oxidschicht 61 angefügt.
In dem in Fig. 38 gezeigten Schritt wird die Nitridschicht 72
durch Trockenätzen entfernt. Zu diesem Zeitpunkt wird die Ni
tridschicht 62 ebenfalls auf dem Randabschnitt des SOI-Substrats
10 geätzt. Jedoch wird, da die Dicke der Nitridschicht 62 größer
ist als diejenige der Nitridschicht 72, die Nitridschicht 62
nicht vollständig entfernt.
In Fig. 39 sind MOS-Transistoren MT gezeigt, die in den aktiven
Bereichen des SOI-Substrats 10 gebildet sind. Es wird auf Fig.
39 Bezug genommen; nach dem Bilden der MOS-Transistoren MT in
den aktiven Bereichen wird die obere Hauptoberfläche des
SOI-Substrats 10 mit einer Zwischenschicht-Isolierschicht IL be
deckt, und eine Resistmaske R9 wird auf der Zwischen
schicht-Isolierschicht IL selektiv gebildet. Die Zwischen
schicht-Isolierschicht IL wird selektiv unter Verwenden der Resistmaske
R9 als eine Ätzmaske entfernt. Dann eliminiert die Nitridschicht
62, welche den Randabschnitt und die untere Hauptoberfläche be
deckt, den Nachteil, daß ein Teil der SOI-Schicht 3 in in dem
Ätzmittel suspendierten Teilchen abgehoben wird.
In der oben gegebenen Beschreibung wird eine Doppelschichtstruk
tur aus der Oxidschicht und der Nitridschicht in dem Randab
schnitt des SOI-Substrats 10 benutzt. Jedoch kann eine Dreifach
schichtstruktur aus einer Oxidschicht, einer Nitridschicht und
einer Oxidschicht anstelle der Doppelschichtstruktur benutzt
werden. Das Benutzen der Dreifachschichtstruktur ermöglicht es,
daß die oberste Oxidschicht als eine Maske gegen das Ätzen der
Nitridschicht während des Entfernens der Nitridschicht nach der
LOCOS-Oxidation dient, was verhindert, daß die Nitridschicht in
dem Randabschnitt geätzt wird.
Obwohl die Nitridschicht in einer Position gebildet wird zum
Verhindern einer Oxidation in der ersten bis siebten Ausfüh
rungsform der vorliegenden Erfindung wie oben beschrieben, ist
die Schicht, die als eine Maske gegen die Oxidation wirkt, nicht
auf die Nitridschicht beschränkt. Eine beliebige oxidationsbe
ständige Schicht kann benutzt werden, welche undurchlässig für
einen als Oxidationsmittel dienenden Sauerstoff ist und welche
selbst nicht oxidiert wird.
Claims (15)
1. Verfahren zum Herstellen einer Halbleitervorrichtung unter
Verwenden eines Halbleitersubstrats (1) mit einer ersten Haupto
berfläche, einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen, und einen peripheren Abschnitt auf
weist, und der periphere Abschnitt und die Seitenoberfläche ei
nen Randabschnitt definieren,
mit den Schritten:
mit den Schritten:
- [a] Bilden einer ersten Oxidschicht (11, 31, 61) derart, daß sie den zentralen Abschnitt und den Randabschnitt des Halbleiter substrats (1) bedeckt,
- [b] selektives Bilden einer oxidationsbeständigen Schicht (12, 32, 62) auf der ersten Oxidschicht (11, 31, 61) in dem zentralen Abschnitt,
- [c] weiter Oxidieren des Randabschnitts des Halbleitersubstrats (1) unter Verwenden der oxidationsbeständigen Schicht als eine Maske zum Bilden einer zweiten Oxidschicht (13, 33, 43, 63) in dem Randabschnitt, wobei die zweite Oxidschicht (13, 33, 43, 63) dicker ist als die erste Oxidschicht (11, 31, 61), und
- [d] Bilden von Halbleiterelementen in den aktiven Bereichen.
2. Verfahren nach Anspruch 1, in dem
das Halbleitersubstrat (1) ein SOI-Substrat (10) ist, das durch
eine SIMOX-Technik gebildet ist, wobei das Halbleitersubstrat
(1) eine eingebettete Oxidschicht (2) und eine SOI-Schicht (3)
aufweist, die in einer der Reihe nach gestapelten Beziehung in
der gesamten ersten Hauptoberfläche gebildet sind, und
der Schritt [c] den Schritt aufweist:
- [c-1] Bilden einer zweiten Oxidschicht (13) derart, daß die SOI-Schicht (3), die sich in dem Randabschnitt erstreckt, vollstän dig oxidiert wird und ein Teil des Randabschnittes, der nicht oxidiert ist, oxidiert wird.
3. Verfahren nach Anspruch 1, in dem
das Halbleitersubstrat (1) ein SOI-Substrat (10) ist, das durch
eine Bondtechnik gebildet ist, wobei das Halbleitersubstrat (1)
eine Oxidschicht (7) auf dem Substrat und eine SOI-Schicht (8)
aufweist, welche in einer der Reihe nach gestapelten Beziehung
auf der gesamten ersten Hauptoberfläche gebildet sind, und
der Schritt [c] den Schritt aufweist:
- [c-1] Bilden der zweiten Oxidschicht (33) derart, daß die SOI-Schicht (8), die sich in dem Randabschnitt erstreckt, vollstän dig oxidiert wird und ein Teil des Randabschnittes, der nicht oxidiert ist, oxidiert wird.
4. Verfahren nach Anspruch 1,
in dem das Halbleitersubstrat (1) ein Volumensiliziumsubstrat
ist, wobei das Halbleitersubstrat (1) eine Polysiliziumschicht
(4) aufweist, die auf dem Randabschnitt und der zweiten Haupto
berfläche gebildet ist, und
der Schritt [c] den Schritt aufweist:
- [c-1] Bilden der zweiten Oxidschicht (43) derart, daß die Poly siliziumschicht (4) nicht vollständig oxidiert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, in dem
der Schritt [a] den Schritt aufweist:
Bilden der ersten Oxidschicht (11, 31, 61) derart, daß die Dicke der SOI-Schicht (3, 8) in dem zentralen Abschnitt auf eine Dicke verringert wird, welche dem Bilden von Halbleiterelementen ent spricht.
Bilden der ersten Oxidschicht (11, 31, 61) derart, daß die Dicke der SOI-Schicht (3, 8) in dem zentralen Abschnitt auf eine Dicke verringert wird, welche dem Bilden von Halbleiterelementen ent spricht.
6. Verfahren nach einem der Ansprüche 1 bis 5, in dem
der Schritt [b] den Schritt aufweist:
Bilden eines Musters der oxidationsbeständigen Schicht (12, 32, 62) gemäß des Musters einer Feldoxidschicht, welche die aktiven Bereiche in dem zentralen Abschnitt definiert; und
der Schritt [c] den Schritt aufweist:
Bilden der zweiten Oxidschicht (13, 33, 43, 63) als die Feld oxidschicht gemäß des Musters der oxidationsbeständigen Schicht (12, 32, 62) in dem zentralen Abschnitt.
Bilden eines Musters der oxidationsbeständigen Schicht (12, 32, 62) gemäß des Musters einer Feldoxidschicht, welche die aktiven Bereiche in dem zentralen Abschnitt definiert; und
der Schritt [c] den Schritt aufweist:
Bilden der zweiten Oxidschicht (13, 33, 43, 63) als die Feld oxidschicht gemäß des Musters der oxidationsbeständigen Schicht (12, 32, 62) in dem zentralen Abschnitt.
7. Verfahren zum Herstellen einer Halbleitervorrichtung unter
Verwenden eines Halbleitersubstrats (1) mit einer ersten Haupto
berfläche, einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen, und einen peripheren Abschnitt auf
weist, und der periphere Abschnitt und die Seitenoberfläche ei
nen Randabschnitt definieren,
mit den Schritten:
mit den Schritten:
- [a] Bilden einer Oxidschicht (51) derart, daß sie den zentralen Abschnitt und den Randabschnitt des Halbleitersubstrats (1) be deckt,
- [b] Bilden einer Resistmaske (R5) auf der Oxidschicht (51) mit Ausnahme des zentralen Abschnitts,
- [c] selektives Entfernen der Oxidschicht (51) in dem zentralen Abschnitt unter Verwenden der Resistmaske (R5) als eine Ätzmaske zum Freilegen des Halbleitersubstrats (1), wobei die Oxidschicht (51) in dem Randabschnitt verbleibt, und
- [d] Bilden von Halbleiterelementen in den aktiven Bereichen.
8. Verfahren nach Anspruch 7 mit dem Schritt
[e] Bilden einer oxidationsbeständigen Schicht (62) auf der
Oxidschicht (51) in dem Randabschnitt.
9. Verfahren nach Anspruch 7 oder 8, in dem
das Halbleitersubstrat (1) ein SOI-Substrat (10) ist, das durch
eine SIMOX-Technik gebildet ist, wobei das Halbleitersubstrat
(1) eine eingebettete Oxidschicht (2) und eine SOI-Schicht (3)
aufweist, welche in einer der Reihe nach gestapelten Beziehung
in der gesamten ersten Hauptoberfläche gebildet sind, und
der Schritt [a] den Schritt aufweist:
Bilden der Oxidschicht (51) derart, daß die Dicke der SOI-Schicht (10) in dem zentralen Abschnitt auf eine Dicke verrin gert wird, welche dem Bilden von Halbleiterelementen entspricht.
Bilden der Oxidschicht (51) derart, daß die Dicke der SOI-Schicht (10) in dem zentralen Abschnitt auf eine Dicke verrin gert wird, welche dem Bilden von Halbleiterelementen entspricht.
10. Verfahren zum Herstellen einer Halbleitervorrichtung unter
Verwenden eines Halbleitersubstrats (1) mit einer ersten Haupt
oberfläche, einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen, und einen peripheren Abschnitt auf
weist, der periphere Abschnitt und die Seitenoberfläche einen
Randabschnitt definieren, das Halbleitersubstrat (1) ein
SOI-Substrat (10) ist, das durch eine SIMOX-Technik gebildet ist,
und das Halbleitersubstrat (1) eine eingebettete Oxidschicht (2)
und eine SOI-Schicht (3) aufweist, welche in einer der Reihe
nach gestapelten Beziehung in der ersten Hauptoberfläche gebil
det sind,
mit den Schritten:
mit den Schritten:
- [a] Bilden einer ersten Oxidschicht (21) derart, daß sie den zentralen Abschnitt und den Randabschnitt des Halbleiter substrats (1) bedeckt,
- [b] selektives Bilden einer Resistmaske (R2) auf der ersten Oxidschicht (21) in dem zentralen Abschnitt,
- [c] selektives Entfernen der ersten Oxidschicht (21) und der SOI-Schicht (10) in dem Randabschnitt des Halbleitersubstrats (1) unter Verwenden der Resistmaske als eine Ätzmaske zum Frei legen der eingebetteten Oxidschicht (2),
- [d] weiter Oxidieren der ersten Oxidschicht (21) unter der Re sistmaske zum Bilden einer zweiten Oxidschicht (23), die dicker ist als die erste Oxidschicht (21), und zum Vergrößern der Dicke der freigelegten eingebetteten Oxidschicht (2), und
- [e] Bilden von Halbleiterelementen in den aktiven Bereichen.
11. Verfahren zum Herstellen einer Halbleitervorrichtung unter
Verwenden eines Halbleitersubstrats (1) mit einer ersten Haupto
berfläche, einer zweiten Hauptoberfläche gegenüber der ersten
Hauptoberfläche und einer Seitenoberfläche, wobei die erste
Hauptoberfläche einen zentralen Abschnitt, in dem aktive Berei
che gebildet werden sollen, und einen peripheren Abschnitt auf
weist, der periphere Abschnitt und die Seitenoberfläche einen
Randabschnitt definieren, das Halbleitersubstrat (1) ein
SOI-Substrat (10) ist, das durch eine SIMOX-Technik gebildet ist,
und das Halbleitersubstrat (1) eine eingebettete Oxidschicht (2)
und eine SOI-Schicht (3) aufweist, welche in einer der Reihe
nach gestapelten Beziehung in der ersten Hauptoberfläche gebil
det sind,
mit den Schritten:
mit den Schritten:
- [a] Bilden einer ersten Oxidschicht (21) derart, daß sie den zentralen Abschnitt und den Randabschnitt des Halbleiter substrats (1) bedeckt,
- [b] selektives Bilden einer Resistmaske (R2) auf der ersten Oxidschicht (21) in dem zentralen Abschnitt,
- [c] selektives Entfernen der ersten Oxidschicht (21), der SOI-Schicht (3) und der eingebetteten Oxidschicht (2) in dem Randab schnitt des Halbleitersubstrats (1) durch Trockenätzen unter Verwenden der Resistmaske als eine Ätzmaske zum Freilegen eines unterhalb liegenden Substrats unter der SOI-Schicht (3),
- [d] weiter Oxidieren der ersten Oxidschicht (21) unter der Re sistmaske zum Bilden einer zweiten Oxidschicht (23), die dicker ist als die erste Oxidschicht (21), und zum Bilden einer dritten Oxidschicht (24) auf dem freigelegten unterhalb liegenden Substrat, und
- [e] Bilden von Halbleiterelementen in den aktiven Bereichen.
12. Verfahren nach Anspruch 10 oder 11, in dem der Schritt [d]
den Schritt aufweist:
Bilden der zweiten Oxidschicht (23) derart, daß die Dicke der SOI-Schicht (3) in dem zentralen Abschnitt auf eine Dicke ver ringert wird, die dem Bilden von Halbleiterelementen entspricht.
Bilden der zweiten Oxidschicht (23) derart, daß die Dicke der SOI-Schicht (3) in dem zentralen Abschnitt auf eine Dicke ver ringert wird, die dem Bilden von Halbleiterelementen entspricht.
13. Halbleitersubstrat (1) mit
einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche ge genüber der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei die erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive Bereiche gebildet werden sollen, und einen peripheren Abschnitt aufweist, und der periphere Abschnitt und die Sei tenoberfläche einen Randabschnitt definieren,
einer eingebetteten Oxidschicht (2) und einer SOI-Schicht (3), die in einer der Reihe nach gestapelten Beziehung in der ersten Hauptoberfläche gebildet sind, und
einer Oxidschicht (13), die in dem Randabschnitt gebildet ist und eine Dicke aufweist, die die eingebettete Oxidschicht er reicht.
einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche ge genüber der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei die erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive Bereiche gebildet werden sollen, und einen peripheren Abschnitt aufweist, und der periphere Abschnitt und die Sei tenoberfläche einen Randabschnitt definieren,
einer eingebetteten Oxidschicht (2) und einer SOI-Schicht (3), die in einer der Reihe nach gestapelten Beziehung in der ersten Hauptoberfläche gebildet sind, und
einer Oxidschicht (13), die in dem Randabschnitt gebildet ist und eine Dicke aufweist, die die eingebettete Oxidschicht er reicht.
14. Halbleitersubstrat (1) mit
einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche ge genüber der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei die erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive Bereiche gebildet werden sollen, und einen peripheren Abschnitt aufweist, und der periphere Abschnitt und die Sei tenoberfläche einen Randabschnitt definieren,
einer eingebetteten Oxidschicht (2) und einer SOI-Schicht (3), die in einer der Reihe nach gestapelten Beziehung in der ersten Hauptoberfläche gebildet sind, wobei
die eingebettete Oxidschicht (2) Siliziuminseln (SI) enthält, und
die Dichte der Siliziuminseln (SI) niedriger ist in der einge betteten Oxidschicht (2), welche sich im Randabschnitt er streckt, als in der eingebetteten Oxidschicht (2) in dem zentra len Abschnitt.
einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche ge genüber der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei die erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive Bereiche gebildet werden sollen, und einen peripheren Abschnitt aufweist, und der periphere Abschnitt und die Sei tenoberfläche einen Randabschnitt definieren,
einer eingebetteten Oxidschicht (2) und einer SOI-Schicht (3), die in einer der Reihe nach gestapelten Beziehung in der ersten Hauptoberfläche gebildet sind, wobei
die eingebettete Oxidschicht (2) Siliziuminseln (SI) enthält, und
die Dichte der Siliziuminseln (SI) niedriger ist in der einge betteten Oxidschicht (2), welche sich im Randabschnitt er streckt, als in der eingebetteten Oxidschicht (2) in dem zentra len Abschnitt.
15. Halbleitersubstrat (1) mit
einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche ge genüber der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei die erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive Bereiche gebildet werden sollen, und einen peripheren Abschnitt aufweist, und der periphere Abschnitt und die Sei tenoberfläche einen Randabschnitt definieren,
einer eingebetteten Oxidschicht (2) und einer SOI-Schicht (3), die in einer der Reihe nach gestapelten Beziehung in der ersten Hauptoberfläche gebildet sind, wobei
die eingebettete Oxidschicht (2) Siliziuminseln (SI) enthält, und
die eingebettete Oxidschicht (2) und die SOI-Schicht (3) nicht in dem Randabschnitt gebildet sind.
einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche ge genüber der ersten Hauptoberfläche, und einer Seitenoberfläche, wobei die erste Hauptoberfläche einen zentralen Abschnitt, in dem aktive Bereiche gebildet werden sollen, und einen peripheren Abschnitt aufweist, und der periphere Abschnitt und die Sei tenoberfläche einen Randabschnitt definieren,
einer eingebetteten Oxidschicht (2) und einer SOI-Schicht (3), die in einer der Reihe nach gestapelten Beziehung in der ersten Hauptoberfläche gebildet sind, wobei
die eingebettete Oxidschicht (2) Siliziuminseln (SI) enthält, und
die eingebettete Oxidschicht (2) und die SOI-Schicht (3) nicht in dem Randabschnitt gebildet sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27254197A JP3875375B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体装置の製造方法および半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19824207A1 true DE19824207A1 (de) | 1999-04-15 |
Family
ID=17515344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19824207A Ceased DE19824207A1 (de) | 1997-10-06 | 1998-05-29 | Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6150696A (de) |
| JP (1) | JP3875375B2 (de) |
| KR (1) | KR100269667B1 (de) |
| CN (1) | CN1115716C (de) |
| DE (1) | DE19824207A1 (de) |
| FR (1) | FR2769406B1 (de) |
| TW (1) | TW393680B (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594779B2 (ja) | 1997-06-24 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JPH11204452A (ja) | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
| US6482749B1 (en) * | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
| JP2002313757A (ja) * | 2001-04-17 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US20030183915A1 (en) * | 2002-04-02 | 2003-10-02 | Motorola, Inc. | Encapsulated organic semiconductor device and method |
| FR2852143B1 (fr) * | 2003-03-04 | 2005-10-14 | Soitec Silicon On Insulator | Procede de traitement preventif de la couronne d'une tranche multicouche |
| DE10326273B4 (de) | 2003-06-11 | 2008-06-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand |
| JP4004448B2 (ja) * | 2003-09-24 | 2007-11-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP2005129676A (ja) * | 2003-10-23 | 2005-05-19 | Sumitomo Mitsubishi Silicon Corp | Ｓｏｉ基板用シリコン基板、ｓｏｉ基板、及びそのｓｏｉ基板の製造方法 |
| US7838387B2 (en) * | 2006-01-13 | 2010-11-23 | Sumco Corporation | Method for manufacturing SOI wafer |
| KR100870602B1 (ko) * | 2007-08-24 | 2008-11-25 | 주식회사 동부하이텍 | 반도체 다이의 제조 방법 |
| KR20130128227A (ko) * | 2012-05-16 | 2013-11-26 | 삼성전자주식회사 | 전자소자 탑재용 기판의 제조방법 |
| FR3003395B1 (fr) * | 2013-03-15 | 2015-05-29 | Commissariat Energie Atomique | Procede et realisation d'un substrat muni d'une protection de bord |
| US10245393B2 (en) | 2014-08-13 | 2019-04-02 | Elwha Llc | Methods, systems, and devices related to a supplemental inhaler |
| US10987048B2 (en) | 2014-08-13 | 2021-04-27 | Elwha Llc | Systems, methods, and devices to incentivize inhaler use |
| US10765817B2 (en) | 2014-08-13 | 2020-09-08 | Elwha, Llc | Methods, systems, and devices related to delivery of alcohol with an inhaler |
| WO2016147529A1 (ja) * | 2015-03-16 | 2016-09-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6676365B2 (ja) * | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
| KR102625567B1 (ko) | 2018-08-20 | 2024-01-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN111640798B (zh) * | 2019-03-01 | 2023-04-07 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| US10840328B1 (en) * | 2019-05-16 | 2020-11-17 | Vanguard International Semiconductor Corporation | Semiconductor devices having charge-absorbing structure disposed over substrate and methods for forming the semiconductor devices |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700461A (en) * | 1986-09-29 | 1987-10-20 | Massachusetts Institute Of Technology | Process for making junction field-effect transistors |
| US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
| JPH04163907A (ja) * | 1990-10-29 | 1992-06-09 | Fujitsu Ltd | 半導体基板 |
| EP0706203A1 (de) * | 1994-09-14 | 1996-04-10 | Nippon Telegraph And Telephone Corporation | Verfahren zur Herstellung eines SOI-Substrates |
| US5597410A (en) * | 1994-09-15 | 1997-01-28 | Yen; Yung C. | Method to make a SOI wafer for IC manufacturing |
| JP3078720B2 (ja) | 1994-11-02 | 2000-08-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3249892B2 (ja) * | 1994-11-28 | 2002-01-21 | 三菱電機株式会社 | Ｓｏｉ構造を有する半導体装置の製造方法 |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| JPH08330553A (ja) * | 1995-05-29 | 1996-12-13 | Hitachi Ltd | Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法 |
| JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせｓｏｉ基板の製造方法 |
| JP3368726B2 (ja) * | 1995-08-07 | 2003-01-20 | ヤマハ株式会社 | 半導体記憶装置とその製造方法 |
| JPH1010A (ja) | 1996-06-13 | 1998-01-06 | Shizuoka Prefecture | 農事用台車等用のレール等挾持装置 |
| US6287900B1 (en) * | 1996-08-13 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with catalyst addition and removal |
| US6046477A (en) * | 1998-03-17 | 2000-04-04 | Micron Technology, Inc. | Dense SOI programmable logic array structure |
-
1997
- 1997-10-06 JP JP27254197A patent/JP3875375B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-07 US US09/055,903 patent/US6150696A/en not_active Expired - Fee Related
- 1998-04-14 TW TW087105599A patent/TW393680B/zh not_active IP Right Cessation
- 1998-05-14 KR KR1019980017357A patent/KR100269667B1/ko not_active IP Right Cessation
- 1998-05-14 FR FR9806097A patent/FR2769406B1/fr not_active Expired - Fee Related
- 1998-05-29 DE DE19824207A patent/DE19824207A1/de not_active Ceased
- 1998-07-15 CN CN98115981A patent/CN1115716C/zh not_active Expired - Fee Related
-
2000
- 2000-09-22 US US09/667,498 patent/US6335267B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2769406B1 (fr) | 2004-10-22 |
| US6150696A (en) | 2000-11-21 |
| KR19990036492A (ko) | 1999-05-25 |
| FR2769406A1 (fr) | 1999-04-09 |
| KR100269667B1 (ko) | 2000-10-16 |
| JPH11111581A (ja) | 1999-04-23 |
| CN1115716C (zh) | 2003-07-23 |
| US6335267B1 (en) | 2002-01-01 |
| TW393680B (en) | 2000-06-11 |
| CN1213843A (zh) | 1999-04-14 |
| JP3875375B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19824207A1 (de) | Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
| DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
| DE1514818C3 (de) | ||
| DE69728259T2 (de) | Siliciumkarbid-cmos und herstellungsverfahren | |
| DE19501556C2 (de) | Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur | |
| DE19837646B4 (de) | Verfahren zum Bearbeiten eines Halbleitersubstrats | |
| DE3110477C2 (de) | ||
| DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
| DE4310954A1 (de) | Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat | |
| DE69634675T2 (de) | Verfahren zur Isolierung einer Halbleiteranordnung | |
| DE3511229A1 (de) | Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen | |
| DE3037744A1 (de) | Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik | |
| DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
| DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
| DE10025210A1 (de) | Halbleitervorrichtung mit Isolationsstruktur und Herstellungsverfahren dafür | |
| DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
| DE60034265T2 (de) | Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren | |
| DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
| DE3424181A1 (de) | Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen | |
| DE2640981A1 (de) | Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid | |
| DE2932928A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
| DE19719272A1 (de) | Verfahren zum Bilden von Feldisolationsregionen | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| DE2703618C2 (de) | Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |