DE19837646B4 - Verfahren zum Bearbeiten eines Halbleitersubstrats - Google Patents

Verfahren zum Bearbeiten eines Halbleitersubstrats Download PDF

Info

Publication number
DE19837646B4
DE19837646B4 DE19837646A DE19837646A DE19837646B4 DE 19837646 B4 DE19837646 B4 DE 19837646B4 DE 19837646 A DE19837646 A DE 19837646A DE 19837646 A DE19837646 A DE 19837646A DE 19837646 B4 DE19837646 B4 DE 19837646B4
Authority
DE
Germany
Prior art keywords
main surface
layer
semiconductor substrate
soi
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19837646A
Other languages
English (en)
Other versions
DE19837646A1 (de
Inventor
Yoshiko Yoshida
Hideki Naruoka
Yasuhiro Kimura
Yasuo Yamaguchi
Toshiaki Iwamatsu
Yuuichi Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19837646A1 publication Critical patent/DE19837646A1/de
Application granted granted Critical
Publication of DE19837646B4 publication Critical patent/DE19837646B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren zum Bearbeiten eines Halbleitersubstrates, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist,
bei dem das Halbleitersubstrat ein SOI-Substrat (10) ist, das durch ein SIMOX-Verfahren ausgebildet ist, und
das Halbleitersubstrat eine vergrabene Oxidschicht (2) und eine SOI-Schicht (1) aufweist, die in der ersten Hauptoberfläche in einer aufeinanderfolgend gestapelten Form ausgebildet sind,
wobei das Verfahren einen Silizium-Implantationsschritt aufweist, bei dem Ionenimplantatuion von Silizium in den Randteil durchgeführt wird, zum Eliminieren der vergrabenen Oxidschicht, die in dem Randteil ausgebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bearbeiten eines Halbleitersubstrates.
  • Sie ist insbesondere anwendbar auf ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat, bei denen die Ausbildung von Staubpartikeln aus dem Randteil des Substrates verhindert wird.
  • Während SOI-Vorrichtungen (SOI = Silicon On Insulator = Silizium auf Isolator), in denen Halbleiterelemente auf SOI-Substraten ausgebildet sind, Substratvorrichtungen, d.h. Vorrichtungen, die auf Balk-Substraten ausgebildet sind, in ihrer reduzierten Übergangskapazität und ihren verbesserten Elementtrennungsdurchbruchsspannungen überlegen sind, weisen die SOI-Vorrichtungen spezifische Probleme auf, die unten beschrieben werden.
  • 32 zeigt einen teilweisen Querschnitt eines SOI-Substrats 10. Das SOI-Substrat 10 enthält eine vergrabene Oxidschicht 2 und eine Einkristall-Siliziumschicht (im folgenden als eine SOI-Schicht bezeichnet) 1, die aufeinanderfolgend in bzw. auf der oberen Hauptoberfläche eines Einkristall-Siliziumsubstrates 3 gestapelt sind.
  • Herstellungsverfahren für SOI-Substrate umfassen ein SIMOX-Verfahren (SIMOX = Separation by Implanted Oxygen = Trennung durch implantierten Sauerstoff) und ein Verbindungs- bzw. Bondierungsverfahren, als Beispiele. Das SOI-Substrat 10, das in 32 gezeigt ist, ist durch das SIMOX-Verfahren hergestellt.
  • Bei dem SIMOX-Verfahren wird eine SOI-Struktur erhalten durch Implantieren von Sauerstoffionen in ein Einkristall-Siliziumsubstrat mit Dosen von 1×1018 bis 2×1018/cm2 bei 150 bis 200 KeV und dann durch Wärmebehandeln bzw. Glühen bei ungefähr 1300 bis 1440°C, als Beispiel.
  • Wie in 32 gezeigt, ist der Randteil mit einem großen Krümmungsradius gekrümmt. Demzufolge werden, wenn Sauerstoffionen hier aus der senkrechten Richtung implantiert werden, die Sauerstoffionen schräg implantiert, so daß die wirksame Implantationsenergie reduziert wird. Als ein Ergebnis sind die vergrabene Oxidschicht 2 und die SOI-Schicht 1 in dem Randteil dünner. Desweiteren ist die Oberfläche des Randteils nicht glatt sondern rauh mit Unregelmäßigkeiten. Dieses Phänomen ist allgemein bei Siliziumsubstraten, die durch das CZ-Verfahren (Czochralski-Verfahren) ausgebildet sind, anzutreffen. In dem unregelmäßigen Teil kann die SOI-Schicht 1 so dünn sein, daß die vergrabene Oxidschicht 2 freigelegt wird. In diesem Zustand blättert die SOI-Schicht 1 leicht ab.
  • Zusätzlich erleichtert der Schichtabdünnungsprozeß für die SOI-Schicht 1, der bei dem Herstellungsverfahren für die SOI-Vorrichtung ausgeführt wird, das Abblättern der SOI-Schicht 1. Der Schichtabdünnungsprozeß für die SOI-Schicht 1 wird nun beschrieben.
  • Die SOI-Schicht 1 in dem SOI-Substrat 10 wird zur Zeit der Herstellung des Substrates mit einer ungefähren Dicke ausgebildet. Der Schichtabdünnungsprozeß für die SOI-Schicht 1 wird ausgeführt, um die Dicke der SOI-Schicht 1 entsprechend den Spezifikationen der gewünschten Halbleitervorrichtungen geeignet zu reduzieren. Bei diesem Prozeß wird die Dicke der SOI-Schicht 1 durch Oxidieren der SOI-Schicht 1 eingestellt.
  • Die Dicke einer Oxidschicht, die auf der SOI-Schicht 1 ausgebildet wird, wird im allgemeinen auf der Basis der Dicke der SOI-Schicht 1 in dem zentralen Teil des SOI-Substrates 10 oder in dem Halbleiterelementausbildungsbereich (aktiver Bereich) bestimmt. Bei diesem Prozeß stellt die dünne SOI-Schicht 1 in Randteil des SOI-Substrates 10 das oben geschilderte Problem dar. Die vergrabene Oxidschicht 2 kann in einigen Teilen freigelegt sein.
  • 33 ist eine schematische Darstellung, die den Bereich X aus 32 zeigt. Wie in 33 gezeigt, ist die vergrabene Oxidschicht 2 in dem Randteil des SOI-Substrates 10 auch unregelmäßig, was die Gestalt des unregelmäßigen Teils DP der SOI-Schicht 1 widerspiegelt. Da Sauerstoffionen aus der senkrechten Richtung implantiert werden, werden die Unregelmäßigkeiten der SOI-Schicht 1 und die Unregelmäßigkeiten der vergrabenen Oxidschicht 2 in verschobenen Positionen ausgebildet, was verursachen kann, daß die vergrabene Oxidschicht 2 freigelegt wird.
  • Als nächstes zeigt 34 die SOI-Schicht 1 und eine Oxidschicht OX, die darauf zum Abdünnen der SOI-Schicht 1 ausgebildet ist. Da die Ausbildung der Oxidschicht OX die SOI-Schicht 1 abdünnt, kann die SOI-Schicht 1 in dem Randteil vollständig oxidiert werden. In einem solchen Fall kann die SOI-Schicht 1 an manchen Randstellen vollständig von der vergrabenen Oxidschicht 2 und der Oxidschicht OX umgeben werden. Zum Beispiel ist der Teil 1A der SOI-Schicht, der in 34 gezeigt ist, durch die Oxidschicht OX und die vergrabene Oxidschicht 2 vollständig umgeben.
  • Wenn das SOI-Substrat 10 in diesem Zustand mit einer Ätzlösung, wie Flußsäure (HF) naß geätzt wird, um die Oxidschicht OX zu entfernen, wird die vergrabene Oxidschicht 2 zusammen mit der Oxidschicht OX weggeätzt, wie es in 35 gezeigt ist. Dann wird die SOI-Schicht 1A als ein Partikel abgehoben, der in der Ätzlösung in Suspension geht ist und an dem zentralen Teil des SOI-Substrates 10 anhaften kann. Falls Partikel an dem Halbleiterelementausbildungsbereich anhaften werden sie eine Ausbildung der defekten bzw. fehlerhaften Halbleiterelemente verursachen, was die Produktionsausbeute reduziert.
  • In einigen Fällen kann an dem Randteil und auf der unteren Hauptoberfläche des Siliziumsubstrates 3 eine Polysiliziumschicht zum Gettern von Verunreinigungen wie Schwermetallen, die in dem Wafer-Herstellungsprozeß oder in dem Waferprozeß für Transistoren aufgenommen worden sind, ausgebildet werden. In diesem Fall werden die SOI-Schicht 1 und die vergrabene Oxidschicht 2 aufgrund der Polykristallinität der Polysiliziumschicht uneben und die SOI-Schicht 1 wird sich dann teilweise als Partikel lösen, vergleichbar zu der oben beschriebenen Erscheinung.
  • Gleiches gilt auch für SOI-Substraten, die durch ein Bondverfahren hergestellt worden sind.
  • Bei einem gebondeten Substrat wird die SOI-Struktur durch Ausbilden einer Oxidschicht auf der oberen Hauptoberfläche (auf der Hauptoberfläche, auf der Halbleiterelemente ausgebildet werden) eines Siliziumsubstrates 3, Verbinden eines anderen Siliziumsubstrates auf dieser, und Polieren dieses Siliziumsubstrates auf eine gewünschte Dicke erhalten. 36 zeigt einen Querschnitt des Randteils eines SOI-Substrates 20, das auf diesem Weg hergestellt worden ist.
  • In 36 sind eine Auf-Substrat-Oxidschicht 6 und eine Siliziumschicht 7 übereinander auf der oberen Hauptoberfläche des Siliziumsubstrates 3 zur Ausbildung einer SOI-Struktur angeordnet. Die Auf-Substrat-Oxidschicht 6 entspricht der vergrabenen Oxidschicht und die Siliziumschicht 7 der SOI-Schicht.
  • Wenn das SOI-Substrat 20 diese Struktur aufweist, ist die Auf-Substrat-Oxidschicht 6 in dem Randteil freigelegt. Daher kann die Ätzlösung, die bei einem Naßätzen verwendet wird, in den freigelegten Teil eindringen um so die Auf-Substrat-Schicht 6 teilweise zu entfernen, was dazu führt, daß die Siliziumschicht 7 teilweise überhängt, wie es in 37 gezeigt ist. In diesem Zustand kann sich die Siliziumschicht 7 bzw. dieser Teil der Siliziumschicht 7 leicht ablösen.
  • Aus dem US-Patent 5 494 849 ist ein Verfahren zum Bearbeiten eines Halbleitersubstrates zu entnehmen, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist. Ein aktiver Bereich in der ersten Hauptoberfläche ist als zentraler Teil definiert. Ein umfangsseitiger Bereich um den zentralen Teil ist als ein Randteil definiert. Das Halbleitersubstrat weist eine vergrabene Oxidschicht und eine SOI-Schicht auf. Die Randbereiche, die die vergrabene Oxidschicht und die SOI-Schicht enthalten, werden entfernt.
  • Aus dem US-Patent 5 233 218 ist ein Verfahren zum Bearbeiten eines SOI-Substrates zu entnehmen. Das Substrat weist eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil auf. Ein aktiver Bereich ist als zentraler Teil definiert. Ein umfangsseitiger Bereich ist als Randteil definiert. Das Substrat wird durch ein SIMOX-Verfahren gebildet, bei dem Sauerstoff in das Substrat implantiert wird, wobei Masken den Randteil abdecken, so daß in dem Randteil keine vergrabene Oxidschicht gebildet wird.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bearbeiten eines Halbleitersubstrates anzugeben, durch welches die Ausbildung von Partikeln aus dem Randteil des Substrates verhindert werden.
  • Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 oder 4 oder 7.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Ein erster Aspekt der vorliegenden Erfindung ist auf ein Verfahren zum Bearbeiten eines Halbleitersubstrates, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet wird, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist, gerichtet. Entsprechend der vorliegenden Erfindung ist das Halbleitersubstrat ein SOI-Substrat, das durch ein SIMOX-Verfahren ausgebildet ist, und das Halbleitersubstrat weist eine vergrabene Oxidschicht und eine SOI-Schicht, die in der ersten Hauptoberfläche in einer aufeinanderfolgend gestapelten Form ausgebildet sind, auf, wobei das Verfahren einen Silizium-Implantationsschritt aufweist, bei dem Siliziumionen in den Randteil implantiert werden, um die vergrabene Oxidschicht, die in dem Randteil ausgebildet ist, zu eliminieren.
  • Bevorzugterweise weist entsprechend eines zweiten Aspektes der vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungsverfahren der Silizium-Implantationsschritt den Schritt des Implantierens der Siliziumionen von der Seite des Randteils in einer radialen Richtung des SOI-Substrates auf.
  • Bevorzugterweise weist entsprechend eines dritten Aspektes der vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungsverfahren der Siliziumionen-Implantierungsschritt den Schritt des Ausbildens einer Implantierungsmaske in dem zentralen Teil der ersten Hauptoberfläche und dann des Implantierens der Siliziumionen von der Seite des Randteils und senkrecht zur ersten Hauptoberfläche des SOI-Substrates auf.
  • Ein vierter Aspekt der vorliegenden Erfindung ist auf ein Verfahren zur Bearbeitung eines Halbleitersubstrates gerichtet, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet wird, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist. Entsprechend des vierten Aspektes weist das Halbleitersubstratbearbeitungsverfahren die Schritte des (a) Ausbildens einer Isolierschicht zum Bedecken des Randteiles des Halbleitersubstrates, (b) Implantierens von Sauerstoffionen senkrecht zu der ersten Hauptoberfläche des Halbleitersubstrates, das die Isolierschicht aufweist, zur Ausbildung einer vergrabenen Oxidschicht und einer SOI-Schicht in einer aufeinanderfolgend gestapelten Form in der ersten Hauptoberfläche durch ein SIMOX-Verfahren, und (c) Entfernens der Isolierschicht auf, wodurch ein SOI-Substrat, das die vergrabene Oxidschicht aufweist, die sich parallel zu der Hauptoberfläche zu dem äußersten Ende des Randteils erstreckt, ausgebildet wird.
  • Bevorzugterweise wird entsprechend eines fünften Aspektes der vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungsverfahren die Isolierschicht bis zu einer Dicke ausgebildet, die in ihrem dicksten Teil gleich oder größer als eine Gesamtdicke der vergrabenen Oxidschicht und der SOI-Schicht ist, und der Schritt (a) den Schritt des Ausbildens einer thermischen Oxidschicht durch ein thermisches Oxidationsverfahren als die Isolierschicht aufweist.
  • Bevorzugterweise wird entsprechend eines sechsten Aspektes der vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungsverfahren die Isolierschicht bis zu einer Dicke ausgebildet, die in ihren dicksten Teil gleich oder größer als eine Gesamtdicke der vergrabenen Oxidschicht und der SOI-Schicht ist, und der Schritt (a) den Schritt des Ausbildens einer TEOS-Schicht durch ein Niederdruck-CVD-Verfahren als die Isolierschicht aufweist.
  • Ein siebter Aspekt der vorliegenden Erfindung ist auf ein Verfahren zum Bearbeiten eines Halbleitersubstrates gerichtet, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet wird, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist. Entsprechend des siebten Aspektes der vorliegenden Erfindung weist das Halbleitersubstratbearbeitungsverfahren die Schritte des (a) Anwendens einer ersten Sauerstoffionen-Implantation senkrecht zu der ersten Hauptoberfläche des Halbleitersubstrates über die ganze Oberfläche, (b) selektiven Anwendens einer zweiten Sauerstoffionen-Implantation in den Randteil von der Seite der ersten Hauptoberfläche des Halbleitersubstrates, und (c) Anwendens einer Wärmebehandlung zum Diffundieren derimplantierten Sauerstoffionen, zur Ausbildung einer vergrabenen Oxidschicht bzw. einer schützenden Oxidschicht entsprechend in dem zentralen Teil und dem Randteil und außerdem zur Ausbildung einer SOI-Schicht auf der vergrabenen Oxidschicht, auf, wobei für die zweite Sauerstoffionen-Implantation ihre Implantierungsspitze auf eine flachere Position als diejenige der ersten Sauerstoffionen-Implantation eingestellt ist, und die schützende Oxidschicht in dem Randteil auf mindestens der Seite der ersten Hauptoberfläche von der Oberfläche zu der Innenseite ausgebildet ist.
  • Bevorzugterweise weist entsprechend eines achten Aspektes der vorliegenden Erfindung das Halbleitersubstratbearbeitungsverfahren in dem Schritt (c) die Schritte des Anwendens einer ersten Wärmebehandlung vor dem Schritt (b) zur Ausbildung der vergrabenen Oxidschicht und der SOI-Schicht und des Anwen dens einer zweiten Wärmebehandlung nach dem Schritt (b) zur Ausbildung der schützenden Oxidschicht auf.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des ersten Aspektes der vorliegenden Erfindung verschwindet die vergrabene Oxidschicht in dem Randteil. Bei dem Prozeß des Abdünnens der SOI-Schicht verhindert dies zum Beispiel das Problem, daß die SOI-Schicht in dem Randteil teilweise durch die vergrabene Oxidschicht umgeben wird und eine Oxidschicht, die für den Abdünnungsprozeß ausgebildet ist, teilweise beim Entfernen der Oxidschicht derart abgehoben wird, daß sie Partikel bildet, die in der Ätzlösung suspensiert werden. Dieses verhindert die Ausbildung von defekten Halbleiterelementen aufgrund der Anwesenheit von Partikeln, was zu einer verbesserten Produktionsausbeute führt.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des zweiten Aspektes der vorliegenden Erfindung ist es möglich, die vergrabene Oxidschicht, die in dem Randteil ausgebildet ist, nur durch eine Ionenimplantation aus einer einzelnen Richtung zu eliminieren.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des dritten Aspektes der vorliegenden Erfindung ist es möglich, die vergrabene Oxidschicht nicht nur in dem Randteil sondern auch in einem gewünschten Bereich in dem zentralen Teil zu eliminieren. Dieses erlaubt es, daß die vergrabene Oxidschicht in einem großen Bereich abwesend ist.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des vierten Aspektes der vorliegenden Erfindung erstreckt sich die vergrabene Oxidschicht zu dem äußersten Ende des Randes parallel zu der Hauptoberfläche. Daher ist eine dünne SOI-Schicht nicht auf der vergrabenen Oxidschicht in dem Randteil ausgebildet. Bei dem Prozeß des Abdünnens der SOI-Schicht verhindert dies zum Beispiel das Problem, das eine dünne SOI-Schicht teilweise durch die vergrabene Oxidschicht und eine Oxidschicht, die für den Abdünnungsprozeß ausgebildet ist, umgeben ist, teilweise beim Entfernen der Oxidschicht derart abgehoben bzw. abgelöst wird, daß Partikel gebildet und in der Ätzlösung suspendiert werden. Dieses verhindert die Ausbildung defekter Halbleiterelemente aufgrund der Anwesenheit der Partikel, was zu einer verbesserten Produktionsausbeute führt.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des fünften Aspektes der vorliegenden Erfindung ist die Dicke des dicksten Teils der Isolierschicht darauf eingestellt, daß sie gleich oder größer als die Gesamtdicke der vergrabenen Oxidschicht und der SOI-Schicht ist, so daß ein gekrümmter Teil der vergrabenen Oxidschicht innerhalb der Isolierschicht ausgebildet wird. Dieses verhindert die Ausbildung des gekrümmten Teils der vergrabenen Oxidschicht in dem Randteil des Halbleitersubstrates. Desweiteren kann, da die Isolierschicht als eine thermische Oxidschicht ausgebildet wird, diese Oxidschicht leicht erhalten werden.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des sechsten Aspektes der vorliegenden Erfindung ist die Dicke des dicksten Teils der Isolierschicht so eingestellt, daß sie gleich oder größer als die Gesamtdicke der vergrabenen Oxidschicht und der SOI-Schicht ist, so daß der gekrümmte Teil der vergrabenen Oxidschicht innerhalb der Isolierschicht ausgebildet ist. Dieses verhindert die Ausbildung des gekrümmten Teil der vergrabenen Oxidschicht in dem Randteil des Halbleitersubstrates. Desweiteren ist die Isolierschicht, die als eine TEOS-Schicht ausgebildet ist, eine gute Isolierschicht, die wenig Nadellöcher aufweist.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des siebten Aspektes der vorliegenden Erfindung wird eine schützende Oxidschicht in dem Randteil auf, mindestens, der ersten Hauptoberflächenseite von der Oberfläche zu der Innenseite ausgebildet. Dieses verhindert die Ausbildung einer dünnen SOI-Schicht auf der vergrabenen Oxidschicht in dem Randteil. Bei dem Prozeß des Abdünnens der SOI-Schicht verhindert dies zum Beispiel das Problem, daß eine dünne SOI-Schicht teilweise durch die vergrabene Oxidschicht und eine Oxidschicht, die für den Abdünnungsprozeß ausgebildet ist, umgeben wird, teilweise beim Entfernen der Oxidschicht derart angehoben bzw. abgelöst wird, daß sie Partikel bildet, die in der Ätzlösung suspensiert werden. Dieses verhindert wiederum die Ausbildung von defekten Halbleiterelementen aufgrund der Anwesenheit der Partikel, was zur einer verbesserten Produktionsausbeute führt. Desweiteren wird die schützende Oxidschicht durch Verwenden eines Ionenimplantationsverfahrens ausgebildet und durch Wärmebehandlung aufgewachsen, ebenso wie die vergrabene Oxidschicht. Deswegen werden für die Ausbildung der schützenden Oxidschicht weder zusätzliche Vorrichtungen noch zusätzliche Prozeßschritte erforderlich.
  • Entsprechend des Halbleitersubstratbearbeitungsverfahrens des achten Aspektes der vorliegenden Erfindung werden die Ausbildung der vergrabenen Oxidschicht und die Ausbildung der schützenden Oxidschicht durch getrennte Wärmebehandlungsprozesse verwirklicht, welches eine gute Steuerbarkeit für die Dicke der beiden Oxidschichten liefert.
    •
  • Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Schnittansicht, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens ent sprechend einer ersten Ausführungsform der vorliegenden Erfindung verwendet wird;
  • 2 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der ersten Ausführungsform verwendet wird;
  • 3 eine Schnittansicht, die zum Beschreiben des Halbleitersubstratbearbeitungsverfahrens entsprechend der ersten Ausführungsform verwendet wird;
  • 4 eine Schnittansicht, die zum Beschreiben einer Modifikation des Halbleitersubstratbearbeitungsverfahrens entsprechend der ersten Ausführungsform verwendet wird;
  • 5 u. 6 Schnittansichten, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung verwendet werden;
  • 7 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der zweiten Ausführungsform verwendet wird;
  • 8 eine Schnittansicht, die zum Beschreiben einer Struktur eines Halbleitersubstrates entsprechend der zweiten Ausführungsform verwendet wird;
  • 9 eine Schnittansicht, die zum Beschreiben der Struktur einer Modifikation des Halbleitersubstrates entsprechend der zweiten Ausführungsform verwendet wird;
  • 10 eine Schnittansicht, die zum Beschreiben einer Modifikation des Halbleitersubstratbearbeitungsverfahrens entsprechend der zweiten Ausführungsform verwendet wird;
  • 11 u. 12 Schnittansichten, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer dritten Ausführungsform der vorliegenden Erfindung verwendet werden;
  • 13 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der dritten Ausführungsform verwendet wird;
  • 14 eine Schnittansicht, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer vierten Ausführungsform der vorliegenden Erfindung verwendet wird;
  • 15 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der vierten Ausführungsform verwendet wird;
  • 16 eine Schnittansicht, die zum Beschreiben einer Struktur eines Halbleitersubstrates entsprechend der vierten Ausführungsform verwendet wird;
  • 17 eine Schnittansicht, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer fünften Ausführungsform der vorliegenden Erfindung verwendet wird;
  • 18 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der fünften Ausführungsform verwendet wird;
  • 19 eine Draufsicht, die zum Beschreiben des Halbleitersubstratbearbeitungsverfahrens entsprechend der fünften Ausführungsform verwendet wird;
  • 20 eine Schnittansicht, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer sechsten Ausführungsform der vorliegenden Erfindung verwendet wird;
  • 21 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der sechsten Ausführungsform verwendet wird;
  • 22 eine Schnittansicht, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer siebten Ausführungsform der vorliegenden Erfindung verwendet wird;
  • 23 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der siebten Ausführungsform verwendet wird;
  • 24 bis 26 Schnittansichten, die zum Beschreiben eines Halbleitersubstratbearbeitungsverfahrens entsprechend einer achten Ausführungsform der vorliegenden Erfindung verwendet werden;
  • 27 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der achten Ausführungsform verwendet wird;
  • 28 eine Schnittansicht, die zum Beschreiben eines Halbleitersubstratverarbeitungsverfahrens entsprechend einer neunten Ausführungsform der vorliegenden Erfindung verwendet wird;
  • 29 eine Schnittansicht, die zum Beschreiben der Struktur des Halbleitersubstrates entsprechend der neunten Ausführungsform verwendet wird;
  • 30 eine Schnittansicht, die zum Beschreiben einer Modifikation des Halbleitersubstratbearbeitungsverfahrens entsprechend der neunten Ausführungsform verwendet wird;
  • 31 eine Schnittansicht, die zum Beschreiben der Struktur der Modifikation des Halbleitersubstrates entsprechend der neunten Ausführungsform verwendet wird;
  • 32 eine Schnittansicht, die zum Beschreiben der Struktur einer SOI-Schicht, die auf einem Halbleitersubstrat ausgebildet ist, das durch ein CZ-Verfahren ausgebildet ist, verwendet wird;
  • 33 eine Schnittansicht, die zum Beschreiben der Struktur des Randteils des SOI-Substrates verwendet wird;
  • 34 u. 35 Schnittansichten, die zum Beschreiben eines Problemes in einem herkömmlichen SOI-Substratbearbeitungsverfahren verwendet werden; und
  • 36 u. 37 Schnittansichten, die zum Beschreiben eines Problems eines SOI-Substrates, das durch ein Bondierungsverfahren ausgebildet ist, verwendet werden.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer ersten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 1 bis 4 beschrieben. In der folgenden Beschreibung wird auf ein Halbleitersubstrat getrennt bezüglich seiner oberen Hauptoberfläche (der Seite, auf der Halbleiterelemente bzw. -bauteile ausgebildet werden), des zentralen Teils desselben (inklusive des aktiven Bereiches, in dem die Halbleiterelemente tatsächlich ausgebildet werden), des Randteils inklusive des Umfangsteils um den zentralen Teil und der Seite, und der unteren Hauptoberfläche Bezug genommen.
  • 1 ist eine Darstellung, die einen Teilschnitt eines SOI-Substrates 10 zeigt, das durch ein SIMOX-Verfahren (SIMOX = Separation by Implanted Oxygen = Trennung durch implantierten Sauerstoff) hergestellt worden ist. Bei dem SIMOX-Verfahren wird eine SOI-Struktur erhalten durch Implantieren von Sauerstoffionen in ein Halbleitersubstrat mit einer Implantationsdosis von 1×1018 bis 2×1018/cm2 bei 150 bis 200 KeV und dann durch Wärmebehandeln bzw. Glühen desselben bei ungefähr 1300 bis 1400°C. Das SOI-Substrat 10 enthält eine vergrabene Oxidschicht 2 und eine Einkristall-Siliziumschicht (im folgenden als eine SOI-Schicht bezeichnet) 1, die aufeinanderfolgend in bzw. auf der oberen Hauptoberfläche eines Einkristall-Siliziumsubstrates 3 gestapelt sind. Die Dicke der vergrabenen Oxidschicht 2 beträgt ungefähr 50 bis 500 nm und die Dicke der SOI-Schicht 1 beträgt ungefähr 50 bis 300 nm.
  • Wie in 1 gezeigt ist bildet der Randteil eine gekrümmte Oberfläche mit großem Krümmungsradius. Dementsprechend werden, wenn Sauerstoffionen aus der zu der Hauptoberfläche senkrechten Rich tung zur Ausbildung der vergrabenen Oxidschicht 2 implantiert werden, die Sauerstoffionen in den Randteil schräg implantiert, so daß die wirksame Implantationsenergie reduziert wird. Als ein Ergebnis sind die vergrabene Oxidschicht 2 und die SOI-Schicht 1 in dem Randteil dünner als in dem zentralen Teil. Die Oberfläche des Randteils ist nicht glatt sondern rauh mit Unregelmäßigkeiten.
  • Silizium wird in den Randteil des SOI-Substrates implantiert. Die Siliziumionen werden in der Richtung der Radien des SOI-Substrates 10 mit einer Implantationsdosis von 1×1015 bis 5×1015/cm2 und Implantations-Energien von 300 bis 400 KeV bis zu einer Tiefe von ungefähr 100 nm von der Substratoberfläche implantiert.
  • Wenn Silizium nur in den Randteil zu implantieren sind, können Implantationsmasken auf der oberen und unteren Hauptoberfläche des SOI-Substrates 10 ausgebildet werden. Das Implantieren von Ionen während das SOI-Substrat 10 um sein Zentrum gedreht wird, erlaubt daß die Ionen in die Gesamtheit des Umfangs des SOI-Substrates 10 implantiert werden.
  • Als Ergebnis wird die vergrabene Oxidschicht 2 in dem Randteil des SOI-Substrates 10 mit Sili zium angereichert, wodurch die vergrabene Oxidschicht 2 im wesentlichen, wie es in 2 gezeigt ist, eliminiert wird.
  • Die oben beschriebene erste Ausführungsform löst das Problem, daß zum Beispiel bei einem Prozeß zum Abdünnen der SOI-Schicht 1 die SOI-Schicht 1, die in dem Randteil teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die für den Abdünnsprozeß ausgebildet ist, umgeben ist, beim Entfernen der Oxidschicht sich teilweise so löst, daß Partikel gebildet und in der Ätzlösung suspensiert werden. Dieses verhindert die Ausbildung von defeketn Halbleiterelementen aufgrund der Anwesenheit von Partikeln, was zu einer verbesserten Ausbeute bei der Herstellung führt.
  • Diese Ausführungsform ist auch bei einer Struktur wirksam, bei der eine Polysiliziumschicht auf dem Randteil und der unteren Hauptoberfläche des Siliziumsubstrates 3 zum Gettern von Kontaminationen wie Schwermetallen ausgebildet ist.
  • Wie in 3 gezeigt ist, kann auch eine Mehrzahl der SOI-Substrate 10 aufeinanderfolgend aufeinander gelegt werden und Siliziumionen von der Randseite implantiert werden, wo Implantierungsmasken MS in den zentralen Teilen der Hauptoberflächen der SOI-Substrate 10, die oben und unten befindlich sind, ausgebildet sind.
  • Dieses Verfahren verbessert die Herstellungseffizienz der SOI-Substrate 100 und senkt die Produktionskosten, denn dieses Verfahren benötigt die Ausbildung von Implantierungsmasken MS lediglich auf den SOI-Substraten 10, die ganz oben und unten angeordnet sind.
  • Darüber hinaus hat ein Ionenstrahl im allgemeinen eine Abmessung, die wesentlich größer als die Dicke des SOI-Substrates 10 ist. Dementsprechend ist das Verwenden des Ionenstrahls bei einer Mehrzahl von SOI-Substraten 10 wesentlich effizienter als das Anwenden bei einem einzelnen SOI-Substrat 10.
  • Obwohl die obige Beschreibung ein Beispiel gezeigt hat, bei dem ein Ionenstrahl aus radialen Richtung des SOI-Substrates 10 implantiert wird, kann er nicht nur aus der radialen Richtung sondern auch aus der Richtung der oberen Hauptoberfläche auf das Substrat gerichtet werden.
  • Das bedeutet, wie in 4 gezeigt ist, daß Siliziumionen aus der radialen Richtung und aus der Richtung der oberen Hauptoberfläche implantiert werden, wobei Implantationsmasken auf dem Teil der oberen Hauptoberfläche des SOI-Substrates 10 ausgebildet sind, in den kein Silizium zu implantieren ist.
  • Dieses Verfahren eliminiert die vergrabene Oxidschicht 2 nicht nur in dem Randteil des SOI-Substrates 10 sondern auch in einem gewünschten Bereich in dem zentralen Teil. Zum Beispiel ist es möglich, die vergrabene Oxidschicht 2 in einem Bereich, der ungefähr 1 mm innerhalb des äußersten Teils des Randes liegt, zu entfernen.
  • Die vergrabene Oxidschicht 2 kann eliminiert werden, wenn die Implantationstiefe der Siliziumionen tiefer als die Gesamtheit der Dicke der vergrabenen Oxidschicht 2 (ungefähr 50 bis 500 nm) und der Dicke der SOI-Schicht 1 (ungefähr 50 bis 300 nm) ist.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer zweiten Ausführungsform werden nun unter Bezugnahme auf die 5 bis 10 beschrieben.
  • Zuerst wird, wie in 5 gezeigt ist, eine Oxidschicht 8 in dem Randteil eines Siliziumsubstrates 3 ausgebildet, das durch ein CZ-Verfahren (Czochralski-Verfahren) hergestellt ist. In 5 ist die Oxidschicht 8 zum Bedecken des Randteils des Siliziumsubstrates 3 ausgebildet. In dem zentralen Teil der oberen und der unteren Hauptoberfläche des Siliziumsubstrates 3 sind Oxidationsverhinderungsmasken MS1 ausgebildet, wo die Oxidschicht 8 nicht ausgebildet werden soll.
  • Die Oxidationsschicht 8 ist so ausgebildet, daß ihre größte Dicke gleich oder größer als die Gesamtdicke der vergrabenen Oxidschicht und der SOI-Schicht ist, die später in dem Siliziumsubstrat 3 ausgebildet werden. Da die vergrabene Oxidschicht ungefähr 5 bis 500 nm dick und die SOI-Schicht 1 ungefähr 50 bis 300 nm dick ist, ist die Dicke des dicksten Teils der Oxid schicht 8 ungefähr 100 bis 800 nm. Die Oxidschicht 8 wird durch ein thermisches Oxidationsverfahren bei einer Temperatur von ungefähr 900 bis 1200°C ausgebildet.
  • Als nächstes werden nach dem Entfernen der Oxidationsverhinderungsmasken MS1 Sauerstoffionen senkrecht zur Oberfläche des Siliziumsubstrates 3 implantiert, wie es in 6 gezeigt ist, um eine vergrabene Oxidschicht 2 innerhalb des Siliziumsubstrates 3 und innerhalb der Oxidschicht 8 durch das SIMOX-Verfahren auszubilden. Die Sauerstoffionenimplantation und die folgende Wärmebehandlung werden unter denselben Bedingungen wie bei der ersten Ausführungsform ausgeführt.
  • Die vergrabene Oxidschicht 2 und die Oxidschicht 8 können nicht eindeutig unterschieden werden. Die vergrabene Oxidschicht 2 ist lediglich als ein in gewissem Maß an Sauerstoff reicherer Bereich durch die Sauerstoffimplantation ausgebildet. Jedoch ist die vergrabene Oxidschicht 2 in 6 durch gestrichelte Linien gezeigt, um die Struktur zu verdeutlichen.
  • Letztendlich wird die Oxidschicht 8 durch Naßätzen unter Verwendung einer Ätzlösung, wie z.B. einer HF-Lösung, entfernt, um ein SOI-Substrat 200 zu erhalten, das die vergrabene Oxidschicht 2 aufweist, die sich zu dem äußersten Rand parallel zu der Hauptoberfläche erstreckt, wie es in 7 gezeigt ist.
  • Entsprechend der oben beschriebenen zweiten Ausführungsform ist die vergrabene Oxidschicht 2 bis zu dem äußersten Teil des Randes parallel zu der Hauptoberfläche ohne eine dünne SOI-Schicht 1, die auf der vergrabenen Oxidschicht 2 ausgebildet ist, ausgebildet. Dieses löst das Problem, das bei dem Prozeß des Abdünnens der SOI-Schicht 1, als Beispiel, eine dünne SOI-Schicht 1 teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die für den Abdünnungsprozeß ausgebildet wird, umgeben wird, teilweise beim Entfernen der Oxidschicht abgehoben bzw. abgelöst wird, so daß sie Partikel bildet, und in der Ätzlösung in Suspension geht. Dieses verhindert die Ausbildung von defekten Halbleiterelementen aufgrund der Anwesenheit von Partikeln, was zu einer verbesserten Produktionsausbeute führt.
  • Desweiteren wird in dem Randteil des SOI-Substrates 200, das in 7 gezeigt ist, der Oberflächenzustand verbessert. Der letztendliche Zustand der Randoberfläche des SOI-Substrates 200 ist glatt, da die Oberfläche des Siliziumsubstrates 3 bei der Ausbildung der Oxidschicht 8 in dem Randteil oxidiert und anschließend entfernt wird.
  • Diese Ausführungsform ist auch bei einer Struktur wirksam, bei der eine Polysiliziumschicht auf dem Randteil und der unteren Hauptoberfläche des Siliziumsubstrates zum Gettern von Kontaminationen wie Schwermetallen ausgebildet ist. 8 zeigt ein SOI-Substrat 200A, das eine Polysiliziumschicht 4 zum Gettern aufweist.
  • Die obige Beschreibung hat ein Beispiel gezeigt, bei dem die Oxidschicht 8 durch ein thermisches Oxidationsverfahren in dem Randteil des Siliziumsubstrates ausgebildet wird. Jedoch kann eine Oxidschicht 9 auch mit TEOS (Tetraethylorthosilicat) ausgebildet werden, wie es in 9 gezeigt ist (im folgenden als eine TEOS-Schicht bezeichnet).
  • 9 entspricht 6. Die Darstellung zeigt den Prozeß des Ausbildens der TEOS-Schicht 9 in dem Randteil des Siliziumsubstrates 3 und das nachfolgende Implantieren von Sauerstoffionen senkrecht zur Hauptoberfläche des Siliziumsubstrates 3, um die vergrabene Oxidschicht 2 innerhalb des Siliziumsubstrates 3 und innerhalb der TEOS-Schicht 9 durch SIMOX auszubilden.
  • Obwohl die vergrabene Oxidschicht 2 in der TEOS-Schicht 9 gekrümmt ist, erstreckt sie sich in dem Siliziumsubstrat 3 parallel zu der Hauptoberfläche. Dementsprechend wird, wenn die TEOS-Schicht 9 entfernt wird, dieselbe Struktur wie diejenige des SOI-Substrates 200A, die in 7 gezeigt ist, erhalten.
  • Die TEOS-Schicht 9 ist eine Oxidschicht, die durch ein Niederdruck-CVD-Verfahren unter Verwendung von TEOS bei einer Temperatur von 650 bis 750°C ausgebildet wird, die eine gute Oxidschicht mit wenigen Nadellöchern ist.
  • Bei der Ausbildung der TEOS-Schicht 9, müssen, wenn eine Mehrzahl von Siliziumsubstraten 3 in die Niederdruck-CVD-Ausrüstung in einer gestapelten Form, wie sie in 10 gezeigt ist, angebracht werden, die Oxidationsverhinderungsmasken MS1 nur auf den Hauptoberflächen des obersten und untersten Siliziumsubstrates 3 ausgebildet werden. Verglichen mit dem Fall, in dem die Oxidationsverhinderungsmasken MS1 auf jedem einzelnen Stück auszubilden sind, verbessert dieses die Herstellungseffizienz.
  • Dieselben Funktionen und Wirkungen können durch Ausbilden einer Nitridschicht anstelle der TEOS-Schicht 9 erhalten werden. Das bedeutet, jedwede Isolierungsschicht kann verwendet werden, falls sie sich zu dem Rand des Siliziumsubstrates 3 so erstrecken kann, daß der gekrümmte Abschnitt der vergrabenen Oxid schicht 2 im wesentlichen in dieser enthalten sein kann, wodurch die Ausbildung des gekrümmten Abschnittes der vergrabenen Oxidschicht 2 in dem Randteil des Siliziumsubstrates 3 verhindert wird.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat nach einer dritten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 11 bis 13 beschrieben.
  • Zuerst wird, wie in 11 gezeigt ist, eine dotierte Polysiliziumschicht 11 auf dem Randteil und der unteren Hauptoberfläche eines Siliziumsubstrates 3 ausgebildet, das durch das CZ-Verfahren ausgebildet ist. In 11 ist eine Maske MS2 zum Verhindern der Ausbildung von Polysilizium auf dem zentralen Teil der oberen Hauptoberfläche des Siliziumsubstrates 3 ausgebildet. Die dotierte Polysiliziumschicht 11 ist so ausgebildet, daß ihre größte Dicke gleich oder größer als die Gesamtdicke der vergrabenen Oxidschicht und der SOI-Schicht ist, die später in dem Siliziumsubstrat 3 ausgebildet werden. Die vergrabene Oxidschicht ist ungefähr 50 bis 500 nm dick und die SOI-Schicht 1 ist ungefähr 50 bis 300 nm dick, so daß die Dicke des dicksten Teils der dotierten Polysiliziumschicht 11 ungefähr 100 bis 800 nm ist.
  • Die dotierte Polysiliziumschicht 11 kann durch in-situ Dotieren unter Verwendung eines Gases, das Dotierstoff, z.B. Phosphor oder Bor, zusammen mit einem Materialgas für die Polysiliziumschicht enthält, ausgebildet werden, um den Dotierstoff gleichzeitig mit der Ausbildung der Polysiliziumschicht durch ein CVD-Verfahren einzubringen.
  • Als nächstes wird nach der Entfernung der Polysiliziumausbildungsverhinderungsmaske MS2 eine Sauerstoffionenimplantation senkrecht zu der oberen Hauptoberfläche des Siliziumsubstrates 3, wie es in 12 gezeigt ist, angewendet, um einen Bereich 2A mit implantiertem Sauerstoff innerhalb des Siliziumsubstrates 3 und innerhalb der dotierten Polysiliziumschicht 11 durch ein SIMOX-Verfahren auszubilden. 12 zeigt die Struktur vor der Wärmebehandlung.
  • Als nächstes wird das Siliziumsubstrat 3, das den mit Sauerstoff implantierten Bereich 2A enthält, wärmebehandelt zum Diffundieren von Sauerstoff in dem mit Sauerstoff implantierten Bereich 2A zum Erweitern des oxidierten Bereiches zur Ausbildung der vergrabenen Oxidschicht 2 und zum Erholen bzw. Wiederherstellen der Kristallinität des Siliziumsubstrates 3 zur Ausbildung SOI-Schicht 1. Zu diesem Zeitpunkt schreitet die Oxidation in der dotierten Polysiliziumschicht 11 schnell aufgrund des Unterschiedes zwischen der Oxidationsrate der dotierten Polysiliziumschicht und der Oxidationsrate des Siliziumsubstrates 3 voran, so daß ein SOI-Substrat 300. geliefert wird, das eine dicke Oxidschicht 12 aufweist, die die Oberfläche des Randteils der dotierten Polysiliziumschicht 11 erreicht, wie es in 13 gezeigt ist. Die Oxidationsraten des dotierten Polysiliziums und des einkristallinen Silizium stehen in einem Verhältnis von ungefähr 2 zu 1. Die Sauerstoffionenimplantation und die Wärmebehandlung nach der Implantation werden unter denselben Bedingungen wie denjenigen, bei der ersten Ausführungsform beschrieben worden sind, angewandt.
  • Entsprechend der oben beschriebenen dritten Ausführungsform, die in 13 gezeigt ist, ist die dotierte Polysiliziumschicht 11 mindestens in dem Randteil an der Seite der oberen Hauptoberfläche aus der Oxidschicht 12, ohne eine dünne SOI-Schicht 1, die auf der vergrabenen Oxidschicht 2 ausgebildet ist, zusammengesetzt. Dieses verhindert das Problem, daß bei dem Prozeß des Abdünnens der SOI-Schicht 1 zum Beispiel eine dünne SOI-Schicht 1, die teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die für den Abdünnprozeß ausgebildet ist, umgeben ist, bei der Entfernung der Oxidschicht teilweise so abgelöst wird, daß sie Partikel bildet und in der Ätzlösung suspensiert wird, was die Ausbildung von defekten Halbleiterelementen verdünnt und zu einer Verbesserung der Produktionsausbeute führt.
  • In dem Randteil des SOI-Substrates 300, das in 13 gezeigt ist, ist der Oberflächenzustand des Siliziumsubstrates 3, verbessert. Dieses ist so, da die Oberfläche des Siliziumsubstrates 3 bei der Oxidation der dotierten Polysiliziumschicht 11 so oxidiert wird, daß es zu einem Teil der Oxidationsschicht 12 wird.
  • Die dotierte Polysiliziumschicht 11 kann in dem Randteil und auf der unteren Oberfläche des Siliziumsubstrates 3 verbleiben, damit sie als eine Getterschicht zum Gettern von Kontaminationen wie Schwermetallen in dem Siliziumsubstrat 3 verwendet wird.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer vierten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 14 bis 16 beschrieben.
  • Zuerst wird eine erste Sauerstoffionenimplantation senkrecht zur Hauptoberfläche eines Siliziumsubstrates 3, das durch ein CZ-Verfahren ausgebildet ist, durchgeführt, um einen ersten mit Sauerstoff implantierten Bereich auszubilden. Dann wird eine Wärmebehandlung zur Ausbildung einer vergrabenen Oxidschicht 2 innerhalb des Siliziumsubstrates 3 ausgeführt. Die Sauerstoffionenimplantation und die folgende Wärmebehandlung werden unter denselben Bedingungen wie bei der ersten Ausführungsform ausgeführt.
  • Danach wird, wie in 14 gezeigt ist, eine Implantationsmaske MS auf dem zentralen Teil der oberen Hauptoberfläche des Siliziumsubstrates 3 ausgebildet und eine zweite Sauerstoffionenimplantation wird von senkrecht zur Hauptoberfläche des Siliziumsubstrates 3 ausgeführt, um einen mit Sauerstoff implantierten Bereich auf der vergrabenen Oxidschicht 2 in dem Randteil auszubilden. Die zweite Sauerstoffionenimplantation wird bei einer Implantations-Energie von ungefähr 50 KeV und einen Implantationsdosis von 1×10 bis 2×10/cm2 ausgeführt.
  • Danach wird eine Wärmebehandlung ausgeführt, um eine Oxidschicht 13 zu erzeugen, die die Oberfläche des Siliziumsubstrates 3 oberhalb der vergrabenen Oxidschicht 2 in dem Randteil erreicht. Das SOI-Substrat 400, das in 15 gezeigt ist, wird derart erhalten.
  • Die Wärmebehandlungsprozesse für die Ausbildung der vergrabenen Oxidschicht 2 und für die Ausbildung der Oxidschicht 13 werden unter nahezu denselben Bedingungen ausgeführt. Darum können die vergrabene Oxidschicht 2 und die Oxidschicht 13 gleichzeitig durch Anwenden eines Wärmebehandlungsprozesses nach dem ersten und dem zweiten Sauerstoffionenimplantationsprozeß ausgebildet werden.
  • Entsprechend der oben beschriebenen vierten Ausführungsform, die in 15 gezeigt ist, wird der Randteil an der Seite der oberen Hauptoberfläche des SOI-Substrates 400 durch die Oxidschicht 13 ohne eine dünne SOI-Schicht 1, die auf der vergrabenen Oxidschicht 2 ausgebildet ist, gebildet. Dementsprechend verhindert dieses zum Beispiel in dem Abdünnprozeß der SOI-Schicht 1 das Problem, daß eine dünne SOI-Schicht 1, die teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die zur Abdünnung ausgebildet ist, umgeben ist, teilweise beim Entfernen der Oxidschicht so abgehoben wird, daß sie Partikel bildet und in der Ätzlösung suspensiert wird. Dieses verhin dert die Ausbildung defekten Halbleiterelemente aufgrund der Anwesenheit der Partikel, was zu einer verbesserten Produktionausbeute führt.
  • Ähnlich zu der vergrabenen Oxidschicht 2 kann die Oxidschicht 13 durch Verwenden eines Ionenimplantationsverfahrens und durch eine Wärmebehandlung ausgebildet werden. Es ist daher nicht notwendig, zusätzliche Vorrichtungen zu verwenden oder zusätzliche Prozeßschritte für die Ausbildung der Oxidschicht 13 hinzufügen.
  • Wenn die vergrabene Oxidschicht 2 und die Oxidschicht 13 in getrennten Prozeßschritten wärmebehandelt werden, können diese Oxidschichten mit einer guten Steuerbarkeit hinsichtlich ihrer Dicke ausgebildet werden.
  • Diese Ausführungsform ist auch bei einer Struktur wirksam, in der eine Polysiliziumschicht auf dem Randteil und der unteren Hauptoberfläche des Siliziumsubstrates 3 zum Gettern von Kontaminationen wie Schwermetallen ausgebildet ist. 16 zeigt ein SOI-Substrat 400A, das eine Polysiliziumschicht zum Gettern aufweist.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer fünften Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 17 bis 19 beschrieben.
  • Zuerst werden Sauerstoffionen in ein Siliziumsubstrat 3, das durch das CZ-Verfahren ausgebildet ist, von senkrecht zur Hauptoberfläche implantiert, um eine vergrabene Oxidschicht 2 innerhalb des Siliziumsubstrates 3 durch das SIMOX-Verfahren auszubilden. Die Sauerstoffimplantation und eine Wärmebehandlung nach der Implantation werden unter denselben Bedingungen wie denjenigen bei der ersten Ausführungsform ausgeführt.
  • Danach wird, wie in 17 gezeigt ist, ein Laserstrahl LB von oben auf den Randteil des Siliziumsubstrates 3 in einem Vakuum gestrahlt. Ein Nd-YAG-Laser (mit einer Wellenlänge von 1,06 μm) wird als die Laserquelle verwendet, wobei die Laserausgangsleistung zum Beispiel 3 bis 5 W (Watt) ist. Die Punktgröße des La serstrahls LB ist ungefähr 2 bis 3 μm.
  • Der Laserstahls LB schmilzt bei den oben beschriebenen Bedingungen den bestrahlten Teil, so daß die SOI-Schicht 1 und die vergrabene Oxidschicht 2 miteinander gemischt werden, so daß, wie in 18 gezeigt ist, ein SOI-Substrat 500, das eine geschmolzene Schicht 14 in dem Randteil mindestens auf der Seite der oberen Hauptoberfläche des Substrates aufweist, erhalten wird.
  • Zur gleichförmigen Laserbestrahlung des Randteils des Siliziumsubstrates 3 wird das Siliziumsubstrat 3 in der Richtung gedreht, die durch den Pfeil A angezeigt ist, wobei der Laserstrahl LB in einer Position auf dem Randteil fixiert ist, wie es in 19 als Beispiel gezeigt ist. Nachdem das Siliziumsubstrat 3 einmal gedreht worden ist, wird der Laserstrahl LB wiederholt in Richtung, der Pfeil B oder C bewegt und dort fixiert, und das Siliziumsubstrat 3 wird erneut gedreht.
  • Obwohl die Anzahl der Drehungen des Siliziumsubstrates 3 und die Bestrahlungszeit für jeden Punkt von der Intensität und der Punktgröße des Laserstrahls LB abhängen, ist es bekannt, daß das Siliziumsubstrat 3 nahezu augenblicklich mit der oben beschriebenen Spezifikation des Laserstrahl LB geschmolzen werden kann.
  • Entsprechend der oben beschriebenen fünften Ausführungsform, die in 18 gezeigt ist, ist der Randteil des SOI-Substrates 500 auf der Seite der oberen Hauptoberfläche aus der geschmolzenen Schicht 14 zusammengesetzt. Die Unregelmäßigkeiten auf dem Randteil des Siliziumsubstrates 3 und die Anwesenheit einer dünnen SOI-Schicht auf der vergrabenen Oxidschicht 2 sind so eliminiert. Dieses löst das Problem, daß bei dem Abdünnungsprozeß der SOI-Schicht 1 eine dünne SOI-Schicht 1, die teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die zum Abdünnen ausgebildet ist, umgeben ist, teilweise beim Entfernen der Oxidschicht so abgelöst wird, daß sie Partikel bildet und in der Ätzlösung suspensiert wird, was die Ausbildung defekten Halbleiterelemente verhindert und zu einer Verbesserung der Produktionsausbeute führt.
  • Obwohl diese Ausführungsform als ein Beispiel gezeigt worden ist, in dem ein Laserstrahl auf ein SOI-Substrat zum Schmelzen der vergrabenen Oxidschicht 2 und der SOI-Schicht 1 angewandt bzw. gestrahlt wird, kann eine siliziumreichere Oxidschicht durch Schmelzen irgendeiner Zwei-Schicht-Struktur aus einer Siliziumschicht und einer Siliziumoxidschicht mit einer Anwendung eines Laserstrahls erhalten werden. Es ist zum Beispiel unnötig zu sagen, daß eine siliziumreichere Oxidschicht auch mit einer Struktur erhalten werden kann, bei der eine Siliziumoxischicht auf einer Siliziumschicht ausgebildet ist.
  • Die oben beschriebenen ersten bis fünften Ausführungsformen haben die Erfindung in Begriffen der Verhinderung von Partikelbildung bei SOI-Substraten, die durch das SIMOX-Verfahren ausgebildet sind, gezeigt. In den folgenden sechsten bis achten Ausführungsformen der vorliegenden Erfindung wird die Erfindung bezüglich der Verhinderung der Ausbildung von Partikeln bei SOI-Substraten, die durch ein Waferbondverfahren ausgebildet sind, beschrieben.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer sechsten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 20 und 21 beschrieben.
  • Zuerst wird, wie in 20 gezeigt ist, ein wafergebondetes SOI-Substrat 20 hergestellt, daß eine Auf-Substrat-Oxidschicht 6 und eine Siliziumschicht 7, die aufeinanderfolgend auf der oberen Hauptoberfläche eines Siliziumsubstrates 3 zur Ausbildung einer SOI-Struktur gestapelt sind, aufweist bzw. enthält. Die SOI-Struktur des verbundenen SOI-Substrates 20 wird erhalten durch Ausbilden einer Oxidschicht auf der oberen Hauptoberfläche des Siliziumsubstrates 3, bonde eines anderen Siliziumsubstrates auf diese, und dann Polieren des erhaltenen Siliziumsubstrates zu einer gewünschten. Dicke. Die Dicke der Auf-Substrat-Oxidschicht 6 ist ungefähr 100 bis 1000 nm und die Dicke der Siliziumschicht 7 ist ungefähr 100 bis 300 nm. Die Auf-Substrat-Oxidschicht entspricht der vergrabenen Oxidschicht und die Siliziumschicht 7 entspricht der SOI-Schicht.
  • Nachfolgend wird eine Epitaxieschicht 15 zum Bedecken des Randteiles der oberen Hauptoberfläche des SOI-Substrates 20, der Auf-Substrat-Oxidschicht 6 und der, Siliziumschicht 7 ausgebildet. Die Epitaxieschicht 15 wird beispielsweise durch Aussetzen des SOI-Substrates 20 in eine Gasatmosphäre aus Trichlorsilan (SiHCl3) bei einer Temperatur von 1150 bis 1200°C ausgebildet. Eine Maske ist auf der unteren Hauptoberfläche und dem Randteil der unteren Hauptoberflächenseite des Substrates, wo die Ausbildung der Epitaxieschicht 15 unerwünscht ist, ausgebildet.
  • Da die Wachstumsrate der Epitaxieschicht 15 gleich 500 bis 3000 nm/min ist, dauert es ungefähr eine Minute, bis sie dick genug ist, um die Auf-Substrat-Oxidschicht 6 und die Siliziumschicht 7 zu bedecken.
  • Als nächstes wird, wie in 21 gezeigt ist, die Epitaxieschicht 15 zur Ausbildung einer flachen Oberfläche oberhalb der Siliziumschicht 7 poliert, um ein SOI-Substrat 600 zu erhalten, das die Epitaxieschicht 15 aufweist, die den Randteil der Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 bedeckt.
  • Entsprechend der oben beschriebenen sechsten Ausführungsform, die in 21 gezeigt ist, ist der Randteil der Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 mit der Epitaxieschicht 15 bedeckt. Dieses verhindert das Problem daß, beim Naßätzen zum Abdünnen der SOI-Schicht (Siliziumschicht 7) die Auf-Substrat-Oxidschicht 6 teilweise entfernt wird, was verursacht, daß die darauf befindliche Siliziumschicht 7 auf dieser teilweise überhängt. Dieses verhindert, daß sich die Siliziumschicht 7 löst und Partikel bildet.
  • Selbst falls der Randteil der Auf-Substrat-Schicht 6 und der Siliziumschicht 7 nicht perfekt abgeschrägt sind und ihr Umfang aufeinanderfolgende Unregelmäßigkeiten in einer Draufsicht aufweist, sind diese Unregelmäßigkeiten durch die Epitaxieschicht 15 bedeckt. Daher werden die Auf-Substrat-Oxidschicht 6 und die Siliziumschicht 7 nicht zur Ausbildung von Partikeln bei dem Transport des Substrates abgelöst.
  • Die obige Beschreibung hat ein Beispiel gezeigt, in dem die Epitaxieschicht 15, die eine gute Kristallinität aufweist, auf der Siliziumschicht 7 verbleibt und als eine SOI-Schicht verwendet wird. Jedoch kann sie, solange die Auf-Substrat-Oxidschicht 6 und die Siliziumschicht 7 bedeckt sind, aus dem Bereich oberhalb der Siliziumschicht 7 entfernt werden.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer siebten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 22 und 23 beschrieben.
  • Zuerst wird ein Wafer gebondetes SOI-Substrat 20 vorbereitet, daß eine Auf-Substrat-Oxidschicht 6 und eine Siliziumschicht 7 aufweist, die aufeinanderfolgend auf der oberen Hauptoberfläche eines Siliziumsubstrates 3 gestapelt sind, um eine SOI-Struktur zu bilden.
  • Nachfolgend wird, wie in 22 gezeigt ist, mit einem Laserstrahl LB auf den Randteil der Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 gestrahlt. Ein Nd-YAG-Laser (der eine Wellenlänge von 1,06 mm aufweist) wird mit einer Laserausgangsleistung von ungefähr 3 bis 5 W (Watt) als Beispiel verwendet. Die Punktgröße des Laserstrahls LB ist ungefähr 2 bis 3 μm.
  • Die Anwendung des Laserstrahls LB unter den oben beschriebenen Bedingungen verursacht, daß der bestrahlte Teil so schmilzt, daß die Siliziumschicht 7 und die Auf-Substrat-Oxidschicht 6 miteinander gemischt werden, so daß, wie in 23 gezeigt ist, ein SOI-Substrat 700 mit einem Randteil der Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 erhalten und, der mit einer geschmolzenen Schicht 16 bedeckt ist.
  • Das Phänomen, daß die Auf-Substrat-Oxidschicht 6 und die Siliziumschicht 7 geschmolzen werden, ist dasselbe wie das Phänomen, daß eine Siliziumschicht und eine Siliziumoxidschicht geschmolzen werden, wie es bei der fünften Ausführungsform beschrieben worden ist, was hier nicht noch einmal vollständig beschrieben wird.
  • Entsprechend dieser Ausführungsform, wie sie in 23 gezeigt ist, ist der Randteil der Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 in dem SOI-Substrat 700 durch die geschmolzene Schicht 16 bedeckt . Bei dem Naßätzen zum Abdünnen der SOI-Schicht (Siliziumschicht 7) verhindert, dies zum Beispiel, daß die Auf-Substrat-Oxidschicht 6 so entfernt wird, daß die Siliziumschicht 7 teilweise übernimmt. Dieses verhindert, Siliziumschicht 7 so abgelöst wird, daß sich Partikel bilden.
  • Selbst falls der Randteil der Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 nicht perfekt abgeschrägt ist, so daß er fortlaufend Unregelmäßigkeiten entlang des Umfangs in einer Draufsicht bildet, sind die Unregelmäßigkeiten mit der geschmolzenen Schicht bedeckt. Dieses verhindert, daß die Auf-Substrat-Oxidschicht 6 und die Siliziumschicht 7 bei einem Transport des Sub strates derart abgelöst werden, daß sich Partikel bilden.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer achten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 24 bis 27 beschrieben.
  • Zuerst wird, wie in 24 gezeigt ist, eine Auf-Substrat-Oxidschicht 61 auf der oberen Hauptoberfläche eines Siliziumsubstrates 3 ausgebildet, und dann wird ein Siliziumsubstrat 31 auf dieses gebondet. Zu diesem Zeitpunkt ist die Abmessung des Siliziumsubstrates 31 in Richtung der Verbindungsebene größer als diejenige der Auf-Substrat-Oxidschicht 61, so daß Rand des Siliziumsubstrates 31 übersteht. Die Struktur, die in 24 gezeigt ist, kann erhalten werden durch Bonden einer Auf-Substrat-Oxidschicht 61 und eines Siliziumsubstrates 31, die dieselbe Abmessung in der Richtung der Verbindungsebene aufweisen, und anschließendem Naßätzen des Randteils der Auf-Substrat-Oxidschicht 61 mit HF oder ähnlichem.
  • Als nächstes wird, wie in 25 durch die Pfeile angezeigt ist, Druck auf das Siliziumsubstrat 31 von oberhalb ausgeübt, um den Randteil des Siliziumsubstrates 31 so zu biegen, daß dieser Teil in Kontakt mit der Oberfläche des Siliziumsubstrates 3 kommt. Dann werden das Siliziumsubstrat 31 und das Siliziumsubstrat 3 miteinander zum Ausbilden der Struktur, wie sie in 26 gezeigt ist, verbunden, wobei die Auf-Substrat-Oxidschicht 61 mit dem Siliziumsubstrat 31 bedeckt ist.
  • Letztendlich wird das Siliziumsubstrat 31 auf eine gewisse Dicke poliert, um eine Siliziumschicht 7 auszubilden, wodurch ein SOI-Substrat 800 ausgebildet wird, bei dem die Auf-Substrat-Oxidschicht 61 mit der Siliziumschicht 7 bedeckt ist, wie es in 27 gezeigt ist.
  • Entsprechend der oben beschriebenen achten Ausführungsform, die in 27 gezeigt ist, ist die Auf-Substrat-Oxidschicht 61 mit der Siliziumschicht 7 bedeckt. Dieses verhindert das Problem, daß die Auf-Substrat-Oxidschicht 61 teilweise entfernt wird, so daß die Siliziumschicht 7, die sich auf dieser Schicht, bei dem Naßätzen zum Abdünnen der SOI-Schicht (Siliziumschicht 7) teilweise überhängent. Dieses verhindert, daß die Siliziumschicht 7 sich löst, so daß Partikelbildung vermieden wird.
  • Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleitersubstrat entsprechend einer neunten Ausführungsform der vorliegenden Erfindung werden nun unter Bezugnahme auf die 28 bis 31 beschrieben.
  • Die Oberfläche des Randteils eines Siliziumsubstrates 3, das durch ein CZ-Verfahren ausgebildet ist und Unregelmäßigkeiten auf dem Randteil aufweist, wird durch ein Rollenpolieren poliert, wie es in 28 gezeigt ist. Bei dem Rollenpolieren wird eine sich drehende Rolle, die ein Scheifmittel auf ihren zylindrischen Oberflächen aufweist, in Kontakt mit einem Objekt gebracht, um das Objekt zu polieren. Bei dieser Ausführungsform wird eine Rolle RO in Kontakt mit dem Randteil des Siliziumsubstrates 3 gebracht, um diesen Teil zu polieren.
  • Es ist wünschenswert, diesen Teil in einen obenen Zustand, in demselben Ausmaß wie die obere Hauptoberfläche des Siliziumsubstrates 3, mit einer Oberflächenrauheit von ungefähr 0,5 bis 1 nm zu polieren.
  • Als nächstes werden, wie in 29 gezeigt ist, Sauerstoffionen senkrecht zur Hauptoberfläche des Siliziumsubstrates 3 her zur Ausbildung einer vergrabenen Oxidschicht 2 innerhalb des Siliziumsubstrates 3 durch das SIMOX-Verfahren implantiert, um ein SOI-Substrat 900 mit einem glatten Rand zu liefern. Die Sauerstoffionenimplantation und die Wärmebehandlung nach der Implantation werden unter denselben Bedingungen wie denjenigen bei der ersten Ausführungsform beschriebenen Bedingungen ausgeführt.
  • Entsprechend der oben beschriebenen neunten Ausführungsform wird der Randteil des Siliziumsubstrates 3 in einen obenen Zustand gebracht und dann wird die vergrabene Oxidschicht innerhalb des Siliziumsubstrates 3 durch das SIMOX-Verfahren ausgebildet. Dementsprechend ist, obwohl eine dünne SOI-Schicht 1 auf der vergrabenen Oxidschicht 2 ausgebildet ist, der Oberflächenzustand der SOI-Schicht 1 in diesem Teil glatt. Bei dem Prozeß des Abdünnens der SOI-Schicht 1 verhindert dieses zum Beispiel das Problem, daß eine dünne SOI-Schicht 1, die teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die zum Abdünnen ausgebildet ist, so umgeben wird, daß sie bei einer Entfernung der Oxidschicht teilweise abgehoben wird und Partikel bildet, die in der Ätzlösung suspensiert sind. Dieses verhindert die Ausbildung von defekten Halbleiterelementen aufgrund der Anwesenheit der Partikel, was zu einer Verbesserung der Produktionsausbeute führt.
  • Obwohl die obige Beschreibung ein Beispiel gezeigt hat, bei dem der Randteil des Siliziumsubstrates vor der Ausbildung der vergrabenen Oxidschicht 2 poliert wird, kann der Randteil des Siliziumsubstrates 3 auch poliert werden, nachdem die vergrabene Oxidschicht 2 ausgebildet worden ist, was dieselben Wirkungen liefert.
  • Genauer gesagt wird, wie in 30 gezeigt ist, eine vergrabene Oxidschicht 2 wird in einem Siliziumsubstrat 3, das Unregelmäßigkeiten in dem Randteil aufweist, ausgebildet, und dann wird der Randteil des Siliziumsubstrates 3 durch ein Rollenpolieren entfernt. Dann kann, wie in 31 gezeigt ist, ein SOI-Substrat 900A erhalten werden, das eine vergrabene Oxidschicht 2 aufweist, die sich parallel zu der Hauptoberfläche zu dem äußersten Teil des Randes erstreckt. Dementsprechend ist eine dünne SOI-Schicht 1 in Randbereich nicht auf der vergrabenen Oxidschicht 2 ausgebildet. Dieses verhindert das Problem, daß eine dünne SOI-Schicht 1 teilweise durch die vergrabene Oxidschicht 2 und eine Oxidschicht, die zum Abdünnen ausgebildet ist, umgeben ist und bei der Entfernung der Oxidschicht teilweise abgehoben, so daß Partikel gebildet werden, die in der Ätzlösung suspensiert sind. Dieses verhindert die Ausbildung defekten Halbleiterelemente aufgrund der Anwesenheit der Partikel, was zu der Verbesserung der Produktionsausbeute führt.
  • Die oben beschriebenen Ausführungsformen haben Beispiele gezeigt, bei denen die SOI-Substrate Unregelmäßigkeiten im Randteil aufweisen, und Beispiele, bei denen sie Polysiliziumschichten zum Gettern aufweisen. Jedoch ist die Anwendung der vorliegenden Erfindung nicht auf SOI-Substrate begrenzt. Wenn Bulk-Siliziumsubstrate, die Unregelmäßigkeiten im Randteil oder eine Polysiliziumschicht zum Gettern aufweisen, an dem Problem der Partikel aus dem Randteil leiden, kann die vorliegende Erfindung zur Verhinderung der Ausbildung der Partikel angewandt werden. Desweiteren ist die vorliegende Erfindung auch wirksam, wenn ein SOI-Substrat, das keine Unregelmäßigkeiten in dem Randteil. aufweist, an dem Problem der Ausbildung der Partikel aufgrund der Anwesenheit einer dünnen Oxidschicht oder einer vergrabenen Oxidschicht in dem Randteil leidet.
  • In den SOI-Schichten, die ent sprechend der Erfindung erhalten werden, werden verschiedene Halbleiterelemente wie MOS-Transistoren und bipolare Transistoren ein gebaut, um verschiedene Halbleitervorrichtungen wie DRAMs, SRAMs, Logikschaltungen, etc. zu produzieren.

Claims (16)

  1. Verfahren zum Bearbeiten eines Halbleitersubstrates, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist, bei dem das Halbleitersubstrat ein SOI-Substrat (10) ist, das durch ein SIMOX-Verfahren ausgebildet ist, und das Halbleitersubstrat eine vergrabene Oxidschicht (2) und eine SOI-Schicht (1) aufweist, die in der ersten Hauptoberfläche in einer aufeinanderfolgend gestapelten Form ausgebildet sind, wobei das Verfahren einen Silizium-Implantationsschritt aufweist, bei dem Ionenimplantatuion von Silizium in den Randteil durchgeführt wird, zum Eliminieren der vergrabenen Oxidschicht, die in dem Randteil ausgebildet ist.
  2. Verfahren nach Anspruch 1, bei dem der Silizium-Implantationsschritt den Schritt des Implantierens der Siliziumionen von der Seite des Randteiles in einer radialen Richtung des SOI-Substrats (10) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem der Silizium-Implantationsschritt den Schritt des Ausbildens einer Implantierungsmaske (MS) in dem zentralen Teil der ersten Hauptoberfläche und dann des Implantierens der Siliziumionen von der Seite des Randteils und senkrecht zu der ersten Hauptoberfläche des SOI-Substrates (10) aufweist.
  4. Verfahren zum Bearbeiten eines Halbleitersubstrates, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist, wobei das Verfahren die Schritte des (a) Ausbildens einer Isolierschicht (8, 9) zum Bedecken des Randteils des Halbleitersubstrats (3), (b) Implantierens von Sauerstoffionen senkrecht zu der ersten Hauptoberfläche des Halbleitersubstrates (3), das die Isolierschicht aufweist, zur Ausbildung einer vergrabenen Oxidschicht (2) und einer SOI-Schicht (1) in einer aufeinanderfolgend gestapelten Form in der ersten Hauptoberfläche durch ein SIMOX-Verfahren, und (c) Entfernen der Isolierschicht (8, 9) aufweist, um dadurch ein SOI-Substrat (200, 200A), das die vergrabene Oxidschicht (2) aufweist, die sich parallel zu der Hauptoberfläche zu dem äußersten Ende des Randteiles erstreckt, auszubilden.
  5. Verfahren nach Anspruch 4, bei dem die Isolierschicht mit einer Dicke ausgebildet wird, die in ihrem dicksten Teil gleich oder größer als eine Gesamtdicke der vergrabenen Oxidschicht (2) und der SOI-Schicht (1) ist, und bei dem der Schritt (a) den Schritt des Ausbildens der Isolierschicht (8) durch ein thermisches Oxidationsverfahren aufweist.
  6. Verfahren nach Anspruch 4, bei dem die Isolierschicht mit einer Dicke ausgebildet wird, die in ihrem dicksten Teil gleich oder größer als eine Gesamtdicke der vergrabenen Oxidschicht (2) und der SOI-Schicht (1) ist, und bei dem der Schritt (a) den Schritt des Ausbildens der Isolierschicht (9) durch ein TEOS-Niederdruck-CVD-Verfahren aufweist.
  7. Verfahren zum Bearbeiten eines Halbleitersubstrates, das eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberfläche ausgebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der ersten Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist, wobei das Verfahren die Schritte des (a) Durchführens einer ersten Sauerstoffionen-Implantation senkrecht zu der ersten Hauptoberfläche des Halbleitersubstrates (3) über die ganze Oberfläche, (b) selektiven Anwendens einer zweiten Sauerstoffionen-Implantation in den Randteil senkrecht zu der ersten Hauptoberfläche des Halbleitersubstrates (3), und (c) Anwendens einer Wärmebehandlung zum Diffundieren der implantierten Sauerstoffionen, zur Ausbildung einer vergrabenen Oxidschicht (2) und einer schützenden Oxidschicht (13) entsprechend in den zentralen Teil und in dem Randteil und außerdem zur Ausbildung einer SOI-Schicht (1) auf der vergrabenen Oxidschicht, aufweist, wobei bei der zweiten Sauerstoffionen-Implantation der projizierte Bereich in einer flacheren Position als der jenige der ersten Sauerstoffionen-Implantation eingestellt ist, und die schützende Oxidschicht (13) in dem Randteil auf mindestens der Seite der ersten Hauptoberfläche von der Oberfläche zu der Innenseite ausgebildet ist.
  8. Verfahren nach Anspruch 7, bei dem der Schritt (c) die Schritte des Anwendens einer ersten Wärmebehandlung vor dem Schritt (b) zur Ausbildung der vergrabenen Oxidschicht (2) und der SOI-Schicht (1), und Anwendens einer zweiten Wärmebehandlung nach dem Schritt (b) zur Ausbildung der schützenden Oxidschicht (13) aufweist.
  9. Verfahren zum Bearbeiten eines Halbleitersubstrates (3), das eine Hauptoberfläche, eine andere Hauptoberfläche auf der gegenüberliegenden Seite und ein Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich, der in der einen Hauptoberfläche gebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Bereich in der einen Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist, wobei das Verfahren die Schritte aufweist: (a) Bilden einer dotierten Polysiliziumschicht (11) zum Bedecken des Randteiles des Halbleitersubstrates (3) und (b) Ionen-Implantieren von Sauerstoff senkrecht zu der einen Hauptoberfläche des Halbleitersubstrates (3), die die dotierte Polysiliziumschicht (11) aufweist, zum Bilden eines vergrabenen Oxydfilmes (2A) und einer SOI-Schicht (1) in einer aufeinanderfolgend gestapelten Form in der einen Hauptoberfläche durch ein SIMOX-Verfahren und Bilden eines Schutzoxydfilmes (12) in der dotierten Polysiliziumschicht (11) auf mindestens der Seite der einen Hauptoberfläche von der Oberfläche zu der Innenseite.
  10. Verfahren nach Anspruch 9, bei dem die dotierte Polysiliziumschicht (11) zu einer Dicke, die in ihrem dicksten Teil in dem Randbereich gleich oder größer als die Gesamtdicke des vergrabenen Oxydfilmes (2A) und der SOI-Schicht (1) ist, gebildet wird, und bei dem der Schritt (a) den Schritt des Bildens der dotierten Polysiliziumschicht (11) auch auf der anderen Hauptoberfläche des Halbleitersubstrates (3) aufweist.
  11. Verfahren zum Bearbeiten eines Halbleitersubstrates (3), das eine Hauptoberfläche, eine andere Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich in der einen Hauptoberfläche gebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsseitigen Bereich um den zentralen Teil in der einen Hauptoberfläche und dem Seitenteil enthält, als ein Randbereich definiert ist, worin das Halbleitersubstrat ein SOI-Substrat (10) ist, das durch ein SIMOX-Verfahren gebildet wird, und das Halbleitersubstrat (3) einen vergrabenen Oxydfilm (2) und eine SOI-Schicht (1) aufweist, die aufeinanderfolgend in der einen Hauptoberfläche gestapelt sind, und worin ein Laserstrahl (LB) auf den Randbereich von oben in einem Vakuum zum Mischen der SOI-Schicht (1) und des vergrabenen Oxydfilmes (2) zum Bilden einer geschmolzenen Schicht (14) in dem Randbereich auf der Seite mindestens der einen Hauptoberfläche angewendet wird.
  12. Verfahren zum Bearbeiten eines Halbleitersubstrates (3), das einen Auf-Substrat-Oxydfilm (6) und eine SOI-Schicht (7) aufweist, die aufeinanderfolgend auf einer Hauptoberfläche des Halbleitersubstrates (3) gestapelt sind, mit dem Schritt des Anwendens eines Laserstrahles (LB) von oben auf einen Randbereich des Auf-Substrat-Oxydfilmes (6) und der SOI-Schicht (7) in einem Vakuum zum Mischen der SOI-Schicht (7) und des Auf-Substrat-Oxydfilmes (6) zum Bilden einer geschmolzenen Schicht (16) in dem Randbereich. ( 22, 23).
  13. Halbleitersubstrat (3), das eine Hauptoberfläche, eine andere Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, worin ein Teil, in dem ein aktiver Bereich in der einen Hauptoberfläche gebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsmäßigen Bereich um den zentralen Teil in der einen Hauptoberfläche und den Seitenteil umgibt, als ein Randteil definiert ist, wobei das Halbleitersubstrat (3) aufweist: einen vergrabenen Oxydfilm (2) und eine SOI-Schicht (1), die auf der einen Hauptoberfläche in einer aufeinanderfolgenden gestapelten Form gebildet sind, und einen schützenden Oxydfilm (13), der in dem Randteil auf mindestens der einen Seite der einen Hauptoberfläche von der Oberfläche zu der Innenseite gebildet ist.
  14. Halbleitersubstrat (3), das eine Hauptoberfläche, eine andere Hauptoberfläche auf der gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich auf der einen Hauptoberfläche gebildet ist, als ein zentraler Teil definiert ist, und ein Teil, der einen umfangsmäßigen Bereich um den zentralen Bereich in der einen Hauptoberfläche und den Seitenteil enthält, als ein Randteil definiert ist, wobei das Halbleitersubstrat (3) aufweist: einen vergrabenen Oxydfilm (2) und eine SOI-Schicht (1), die auf der einen Hauptoberfläche in einer aufeinanderfolgenden gestapelten Form gebildet sind, und eine geschmolzene Schicht (14), die durch Mischen der SOI-Schicht (1) und des vergrabenen Oxydfilmes (2) in dem Randteil auf der Seite der einen Hauptoberfläche mindestens gebildet ist.
  15. Halbleitersubtrat (3) mit einem Auf-Substrat-Oxydfilm (6) und einer SOI-Schicht (7), die aufeinanderfolgend auf einer Hauptoberfläche des Halbleitersubstrates (3) gestapelt sind, das eine geschmolzene Schicht (16) aufweist, die durch Mischen der SOI-Schicht (7) und des Auf-Substrat-Oxydfilmes (6) an mindestens einem Randteil des Auf-Substrat-Oxydfilmes (6) und der SOI-Schicht (7) zum Bedecken des Randteiles gebildet ist.
  16. Halbleitersubstrat (3) mit einem Auf-Substrat-Oxydfilm (6) und einer SOI-Schicht (7), die aufeinanderfolgend auf einer Hauptoberfläche des Halbleitersubstrates (3) gestapelt sind, das eine Epitaxialschicht (15) aufweist, die auf mindestens einem Randteil des Auf-Substrat-Oxydfilmes (6) und der SOI-Schicht (7) gebildet ist zum Bedecken des Randteiles.
DE19837646A 1998-01-13 1998-08-19 Verfahren zum Bearbeiten eines Halbleitersubstrats Expired - Fee Related DE19837646B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10004980A JPH11204452A (ja) 1998-01-13 1998-01-13 半導体基板の処理方法および半導体基板
JPP10-4980 1998-01-13

Publications (2)

Publication Number Publication Date
DE19837646A1 DE19837646A1 (de) 1999-07-15
DE19837646B4 true DE19837646B4 (de) 2004-05-06

Family

ID=11598760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19837646A Expired - Fee Related DE19837646B4 (de) 1998-01-13 1998-08-19 Verfahren zum Bearbeiten eines Halbleitersubstrats

Country Status (6)

Country Link
US (3) US6232201B1 (de)
JP (1) JPH11204452A (de)
KR (1) KR100279194B1 (de)
CN (1) CN1153257C (de)
DE (1) DE19837646B4 (de)
TW (1) TW392349B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
DE60041863D1 (de) 1999-07-02 2009-05-07 Mitsubishi Material Silicon Herstellungsverfahren eines soi substrats
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US7294561B2 (en) 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP2005129676A (ja) 2003-10-23 2005-05-19 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板用シリコン基板、ｓｏｉ基板、及びそのｓｏｉ基板の製造方法
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2005321758A (ja) * 2004-04-09 2005-11-17 Sii Nanotechnology Inc 走査型プローブ装置および走査型プローブ加工方法
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7838387B2 (en) 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer
DE102007011513B3 (de) * 2007-03-09 2008-10-23 Peter Wolters Gmbh Verfahren zum Profilieren des Umfangsrands einer Halbleiterscheibe
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
JPWO2012111616A1 (ja) * 2011-02-15 2014-07-07 住友電気工業株式会社 保護膜付複合基板、および半導体デバイスの製造方法
JP5548173B2 (ja) * 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
CN104810259B (zh) * 2014-01-28 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶圆及其处理方法和半导体结构的形成方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
TWI626340B (zh) * 2016-07-13 2018-06-11 環球晶圓股份有限公司 半導體基板及其加工方法
CN107623028B (zh) 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN111739793A (zh) * 2020-08-06 2020-10-02 中芯集成电路制造(绍兴)有限公司 晶圆的键合方法及键合结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233218A (en) * 1990-09-20 1993-08-03 Fujitsu Limited Semiconductor wafer and process for producing same
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
DE69513469T2 (de) 1994-06-16 2000-07-06 Nec Corp., Tokio/Tokyo Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
JPH08195483A (ja) 1995-01-19 1996-07-30 Hitachi Ltd Ｓｏｉ基板及びその製造方法
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
KR970052022A (ko) 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
JP3529220B2 (ja) * 1996-04-26 2004-05-24 株式会社ルネサステクノロジ 半導体装置及びその製造方法
FR2750535B1 (fr) * 1996-06-27 1998-08-07 Commissariat Energie Atomique Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos
JP3216583B2 (ja) * 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
JP3875375B2 (ja) * 1997-10-06 2007-01-31 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体基板
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233218A (en) * 1990-09-20 1993-08-03 Fujitsu Limited Semiconductor wafer and process for producing same
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates

Also Published As

Publication number Publication date
US6563172B2 (en) 2003-05-13
US6232201B1 (en) 2001-05-15
JPH11204452A (ja) 1999-07-30
US6872979B2 (en) 2005-03-29
US20010012649A1 (en) 2001-08-09
CN1223458A (zh) 1999-07-21
KR100279194B1 (ko) 2001-02-01
US20030148595A1 (en) 2003-08-07
DE19837646A1 (de) 1999-07-15
CN1153257C (zh) 2004-06-09
KR19990066757A (ko) 1999-08-16
TW392349B (en) 2000-06-01

Similar Documents

Publication Publication Date Title
DE19837646B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69930583T2 (de) Verbundbauteil, Verfahren zu seiner Trennung, und Herstellungsverfahren eines Halbleitersubstrates unter Verwendung desselben
DE69931221T2 (de) SOI-Substrat und Herstellungsverfahren dafür
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE69917819T2 (de) SOI Substrat
DE4304849C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE69126076T2 (de) Verbundswafer und Verfahren zu dessen Herstellung
DE4310954A1 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
EP1604390A1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE4235534A1 (de) Verfahren zum isolieren von fets
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE102006062829B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee