DE19837646A1 - Verfahren zum Bearbeiten eines Halbleitersubstrats - Google Patents
Verfahren zum Bearbeiten eines HalbleitersubstratsInfo
- Publication number
- DE19837646A1 DE19837646A1 DE19837646A DE19837646A DE19837646A1 DE 19837646 A1 DE19837646 A1 DE 19837646A1 DE 19837646 A DE19837646 A DE 19837646A DE 19837646 A DE19837646 A DE 19837646A DE 19837646 A1 DE19837646 A1 DE 19837646A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxide layer
- main surface
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 371
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 161
- 239000010703 silicon Substances 0.000 claims abstract description 159
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 145
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 51
- 239000001301 oxygen Substances 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 45
- -1 oxygen ions Chemical class 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 238000002513 implantation Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 16
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 14
- 239000007943 implant Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000003672 processing method Methods 0.000 abstract description 38
- 238000000926 separation method Methods 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 45
- 239000002245 particle Substances 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 40
- 229920005591 polysilicon Polymers 0.000 description 40
- 238000005530 etching Methods 0.000 description 16
- 239000000243 solution Substances 0.000 description 16
- 238000003754 machining Methods 0.000 description 13
- 230000002950 deficient Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000005247 gettering Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 238000012549 training Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000003113 dilution method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000002231 Czochralski process Methods 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- NQLVQOSNDJXLKG-UHFFFAOYSA-N prosulfocarb Chemical compound CCCN(CCC)C(=O)SCC1=CC=CC=C1 NQLVQOSNDJXLKG-UHFFFAOYSA-N 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Be
arbeiten eines Halbleitersubstrates.
Sie ist insbesondere anwendbar auf ein Halbleitersubstratbear
beitungsverfahren und ein Halbleitersubstrat, bei denen die Aus
bildung von Staubpartikeln aus dem Randteil des Substrates ver
hindert wird.
Während SOI-Vorrichtungen (SOI = Silicon On Insulator = Silizium
auf Isolator), in denen Halbleiterelemente SOI-Substraten ausge
bildet sind, Substratvorrichtungen, d. h. Vorrichtungen, die auf
Substraten mit entsprechendem Volumen ausgebildet sind, in ihrer
reduzierten Übergangskapazität und ihren verbesserten Ele
menttrennungsdurchbruchsspannungen überlegen sind, weisen die
SOI-Vorrichtungen ihre einzigartigen bzw. spezifischen Probleme
auf, die unten beschrieben werden.
Fig. 32 zeigt einen teilweisen Querschnitt eines SOI-Substrats
10. Das SOI-Substrat 10 enthält eine begrabene Oxidschicht 2 und
eine Einkristall-Siliziumschicht (im folgenden als eine
SOI-Schicht bezeichnet) 1, die aufeinanderfolgend in bzw. auf der
oberen Hauptoberfläche eines Einkristall-Siliziumsubstrates 3
gestapelt sind.
Herstellungsverfahren für SOI-Substrate umfassen ein
SIMOX-Verfahren (SIMOX = Separation by Implanted Oxygen = Trennung
durch implantierten Sauerstoff) und ein Verbindungs- bzw. Bon
dierungsverfahren, als Beispiele. Das SOI-Substrat 10, das in
Fig. 32 gezeigt ist, ist durch das SIMOX-Verfahren hergestellt.
Bei dem SIMOX-Verfahren wird eine SOI-Struktur erhalten durch
Implantieren von Sauerstoffionen in ein Einkristall-Silizium
substrat mit Dosen von 1×1018 bis 2×1018/cm2 bei 150 bis
200 KeV und dann durch Wärmebehandeln bzw. Glühen bei ungefähr
1300 bis 1440°C, als Beispiel.
Fig. 32 zeigt den Randteil des SOI-Substrates 10 im Detail. In
der folgenden Beschreibung wird auf ein Halbleitersubstrat ge
trennt bezüglich seiner oberen Hauptoberfläche (die Seite, auf
der Halbleiterelemente bzw. -bauteile ausgebildet werden), des
zentralen Teils desselben (des Teils, der den aktiven Bereich
enthält), des Randteils inklusive des Umfangsteils um den zen
tralen Teil und des Seitenteils, und der unteren Hauptoberfläche
Bezug genommen.
Wie in Fig. 32 gezeigt ist, der Randteil ist mit einem großen
Krümmungsradius gekrümmt. Demzufolge werden, wenn Sauerstoffio
nen hier aus der senkrechten Richtung implantiert werden, die
Sauerstoffionen schräg implantiert, so daß die wirksame Implan
tationsenergie reduziert wird. Als ein Ergebnis sind die begra
bene Oxidschicht 3 und die SOI-Schicht 1 in dem Randteil dünner.
Desweiteren ist die Oberfläche des Randteils nicht glatt sondern
rauh mit Unregelmäßigkeiten. Dieses Phänomen ist allgemein bei
Siliziumsubstraten, die durch das CZ-Verfahren (Czochralski-Ver
fahren) ausgebildet sind, anzutreffen. In dem unregelmäßigen
Teil kann die SOI-Schicht 1 so dünn sein, daß die begrabene
Oxidschicht 2 freigelegt wird. In diesem Zustand blättert die
SOI-Schicht 1 leicht ab.
Zusätzlich erleichtert der Schichtverdünnungsprozeß für die
SOI-Schicht 1, der bei dem Herstellungsverfahren für die
SOI-Vorrichtung ausgeführt wird, das Abblättern der SIO-Schicht 1.
Der Filmverdünnungsprozeß für die SIO-Schicht 1 wird nun be
schrieben.
Die SIO-Schicht 1 in dem SIO-Substrat 10 wird zur Zeit der Her
stellung des Substrates mit einer ungefähren Dicke ausgebildet.
Der Schichtverdünnungsprozeß für die SIO-Schicht 1 wird ausge
führt, um die Dicke der SIO-Schicht 1 entsprechend den Spezifi
kationen der gewünschten Halbleitervorrichtungen geeignet zu re
duzieren. Bei diesem Prozeß wird die Dicke der SIO-Schicht 1
durch Oxidieren der SIO-Schicht 1 eingestellt.
Die Dicke einer Oxidschicht, die auf der SIO-Schicht 1 ausgebil
det wird, wird im allgemeinen auf der Basis der Dicke der
SOI-Schicht 1 in dem zentralen Teil des SIO-Substrates 10 oder in
dem Halbleiterelementausbildungsbereich (aktiver Bereich) be
stimmt. Bei diesem Prozeß stellt die dünne SIO-Schicht 1 in den
Randteil des SIO-Substrates 10 das Problem dar, wie oben ge
schildert wurde. Die begrabene Oxidschicht 2 kann in einigen
Teilen freigelegt sein.
Fig. 33 ist eine schematische Darstellung, die den Bereich X aus
Fig. 32 zeigt. Wie in Fig. 33 gezeigt ist, die begrabene Oxid
schicht 2 ist in dem Randteil des SIO-Substrates 10 auch unre
gelmäßig, was die Gestalt des unregelmäßigen Teils DP der
SOI-Schicht 1 widerspiegelt. Da Sauerstoffionen aus der senkrechten
Richtung implantiert werden, werden die Unregelmäßigkeiten der
SIO-Schicht 1 und die Unregelmäßigkeiten der begrabenen Oxid
schicht 2 in verschobenen Positionen ausgebildet, was verursa
chen kann, daß die begrabene Oxidschicht 2 freigelegt wird.
Als nächstes zeigt Fig. 34 die SIO-Schicht 1 und eine Oxid
schicht OX, die darauf zum Verdünnen der SIO-Schicht 1 ausgebil
det ist. Da die Ausbildung der Oxidschicht OX die SIO-Schicht 1
verdünnt, kann die Oxidschicht OX mit der begrabenen Oxidschicht
2 verbunden bzw. gekoppelt werden, oder die SIO-Schicht 1 kann
in dem Randteil vollständig oxidiert werden. In einem solchen
Fall kann die SIO-Schicht 1 vollständig von der begrabenen Oxid
schicht 2 und der Oxidschicht OX umgeben werden. Zum Beispiel
ist der Teil IA der SIO-Schicht, der in Fig. 34 gezeigt ist,
durch die Oxidschicht OX und die begrabene Oxidschicht 2 umge
ben.
Wenn das SIO-Substrat 10 in diesem Zustand mit einer Ätzlösung
wie Fluorwasserstoffsäure (HF) naß geätzt wird, um die Oxid
schicht OX zu entfernen, wird die begrabene Oxidschicht 2 zusam
men mit der Oxidschicht OX weggeätzt, wie es in Fig. 35 gezeigt
ist. Dann wird die SIO-Schicht IA als ein Partikel abgehoben,
der in der Ätzlösung in Suspension geht bzw. als Schwebeteilchen
vorhanden ist und an dem zentralen Teil des SIO-Substrates 10
anhaften kann. Falls Partikel an dem Halbleiterelementausbil
dungsbereich anhaften, werden sie eine defekte bzw. fehlerhafte
Ausbildung der Halbleiterelemente verursachen, was die Produkti
onsausbeute reduziert.
In einigen Fällen kann an dem Randteil und auf der unteren
Hauptoberfläche des Siliziumsubstrates 3 eine Polysilizium
schicht zum Gettern von Kontamination bzw. Verunreinigungen wie
Schwermetallen, die in dem Wafer-Herstellungsprozeß oder in dem
Waferprozeß für Transistoren aufgenommen worden sind, ausgebil
det werden. In diesem Fall werden die SIO-Schicht 1 und die be
grabene Oxidschicht 2 aufgrund der Polykristallinität der Poly
siliziumschicht uneben und die SIO-Schicht 1 wird sich dann
teilweise als Partikel lösen, vergleichbar zu der oben beschrie
benen Erscheinung.
Partikel können auch bei SIO-Substraten produziert werden, die
durch ein Bondierungsverfahren (bondierte bzw. verbundene
Substrate) hergestellt worden sind.
Bei einem bondierten Substrat wird die SIO-Struktur erhalten
durch Ausbilden einer Oxidschicht auf der oberen Hauptoberfläche
(auf der Hauptoberfläche, auf der Halbleiterelemente ausgebildet
werden) eines Siliziumsubstrates 3, Verbinden eines anderen Si
liziumsubstrates auf dieser, und Polieren dieses Silizium
substrates auf eine gewünschte Dicke. Fig. 36 zeigt einen Quer
schnitt des Randteils eines SIO-Substrates 20, das auf diesem
Weg hergestellt worden ist.
In Fig. 36 sind eine Auf-Substrat-Oxidschicht 6 und eine Silizi
umschicht 7 übereinander auf der oberen Hauptoberfläche des Si
liziumsubstrates 3 zur Ausbildung einer SIO-Struktur angeordnet.
Die Auf-Substrat-Oxidschicht 6 entspricht der begrabenen Oxid
schicht und die Siliziumschicht 7 der SIO-Schicht.
Wenn das SIO-Substrat 20 diese Struktur aufweist, ist die Auf-
Substrat-Oxidschicht 6 in dem Randteil freigelegt. Daher kann
die Ätzlösung, die bei einem Naßätzen verwendet wird, in den
freigelegten Teil eindringen, um so die Auf-Substrat-Schicht 6
teilweise zu entfernen, was verursacht, daß die Siliziumschicht
7 teilweise überhängt, wie es in Fig. 37 gezeigt ist. In diesem
Zustand kann sich die Siliziumschicht 7 bzw. dieser Teil der Si
liziumschicht 7 leicht ablösen und zu einem Partikel werden.
Wenn der Randteil der Auf-Substrat-Oxidschicht 6 und der Silizi
umschicht 7 nicht perfekt abgeschrägt ist, wird der Umfang fort
laufend Unregelmäßigkeiten in einer Draufsicht zeigen. Der unre
gelmäßige Teil kann sich beim Transport des Substrates lösen und
Partikel erzeugen.
Wie oben beschrieben worden ist weisen herkömmliche Halbleiter
substrate, insbesondere SIO-Substrate, die durch das
SIMOX-Verfahren hergestellt sind, das Problem auf, daß die
SIO-Schichten in dem Randteil der Substrate sich als Partikel lösen
können, was die Produktionsausbeute vermindert. Partikel können
auch bei SIO-Substraten erzeugt werden, die durch das Bondie
rungsverfahren hergestellt sind.
Die vorliegende Erfindung wurde zur Lösung der oben beschriebe
nen Probleme gemacht, und es ist eine Aufgabe der vorliegenden
Erfindung, ein Verfahren zum Bearbeiten eines Halbleitersubstra
tes und ein Halbleitersubstrat anzugeben, die die Ausbildung von
Partikeln aus dem Randteil des Substrates verhindern können.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1
oder 4 oder 7.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Ein erster Aspekt der vorliegenden Erfindung ist auf ein Verfah
ren zum Bearbeiten eines Halbleitersubstrates, das eine erste
Hauptoberfläche, eine zweite Hauptoberfläche auf der gegenüber
liegenden Seite und einen Seitenteil aufweist, bei dem ein Teil,
in dem ein aktiver Bereich in der ersten Hauptoberfläche ausge
bildet wird, als ein zentraler Teil definiert ist, und ein Teil,
der einen umfangsseitigen Bereich um den zentralen Teil in der
ersten Hauptoberfläche und den Seitenteil enthält, als ein Rand
teil definiert ist, gerichtet. Entsprechend der vorliegenden Er
findung ist das Halbleitersubstrat ein SIO-Substrat, das durch
ein SIMOX-Verfahren ausgebildet ist, und das Halbleitersubstrat
weist eine begrabene Oxidschicht und eine SIO-Schicht, die in
der ersten Hauptoberfläche in einer aufeinanderfolgend gestapel
ten Form ausgebildet sind, auf, wobei das Verfahren einen Sili
ziumionen-Implantierungsschritt aufweist, bei dem Siliziumionen
in den Randteil implantiert werden, um die begrabene Oxid
schicht, die in dem Randteil ausgebildet ist, zu eliminieren.
Bevorzugterweise weist entsprechend eines zweiten Aspektes der
vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungs
verfahren der Siliziumionen-Implantierungsschritt den Schritt
des Implantierens der Siliziumionen von der Seite des Randteils
in einer Richtung eines Radius des SIO-Substrates auf.
Bevorzugterweise weist entsprechend eines dritten Aspektes der
vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungs
verfahren der Siliziumionen-Implantierungsschritt den Schritt
des Ausbildens einer Implantierungsmaske in dem zentralen Teil
der ersten Hauptoberfläche und dann des Implantierens der Sili
ziumionen von der Seite des Randteils und von der Seite der er
sten Hauptoberfläche des SIO-Substrates auf.
Ein vierter Aspekt der vorliegenden Erfindung ist gerichtet auf
ein Verfahren zur Bearbeitung eines Halbleitersubstrates, das
eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der
gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem
ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberflä
che ausgebildet wird, als ein zentraler Teil definiert ist, und
ein Teil, der einen umfangsseitigen Bereich um den zentralen
Teil in der ersten Hauptoberfläche und den Seitenteil enthält,
als ein Randteil definiert ist. Entsprechend des vierten Aspek
tes weist das Halbleitersubstratbearbeitungsverfahren die
Schritte des (a) Ausbildens einer Isolierschicht zum Bedecken
des Randteiles des Halbleitersubstrates, (b) Implantierens von
Sauerstoffionen von der Seite der ersten Hauptoberfläche des
Halbleitersubstrates, das die Isolierschicht aufweist, zur Aus
bildung einer begrabenen Oxidschicht und einer SIO-Schicht in
einer aufeinanderfolgend gestapelten Form in der ersten Haupto
berfläche durch ein SIMOX-Verfahren, und (c) Entfernens der Iso
lierschicht auf, wodurch ein SIO-Substrat, das die begrabene
Oxidschicht aufweist, die sich parallel zu der Hauptoberfläche
zu dem äußersten Ende des Randteils erstreckt, ausgebildet wird.
Bevorzugterweise wird entsprechend eines fünften Aspektes der
vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungs
verfahren die Isolierschicht bis zu einer Dicke ausgebildet, die
in ihrem dicksten Teil gleich zu oder größer als eine Gesamtdic
ke der begrabenen Oxidschicht und der SIO-Schicht ist, und der
Schritt (a) weist den Schritt des Ausbildens einer thermischen
Oxidschicht durch ein thermisches Oxidationsverfahren als die
Isolierschicht auf.
Bevorzugterweise wird entsprechend eines sechsten Aspektes der
vorliegenden Erfindung bei dem Halbleitersubstratbearbeitungs
verfahren die Isolierschicht bis zu einer Dicke ausgebildet, die
in ihren dicksten Teil gleich zu oder größer als eine Gesamtdic
ke der begrabenen Oxidschicht und der SIO-Schicht ist, und der
Schritt (a) weist den Schritt des Ausbildens einer TEOS-Schicht
durch ein Niederdruck-CVD-Verfahren als die Isolierschicht auf.
Ein siebter Aspekt der vorliegenden Erfindung ist gerichtet auf
ein Verfahren zum Bearbeiten eines Halbleitersubstrates, das ei
ne erste Hauptoberfläche, eine zweite Hauptoberfläche auf der
gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem
ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberflä
che ausgebildet wird, als ein zentraler Teil definiert ist, und
ein Teil, der einen umfangsseitigen um den zentralen Teil in der
ersten Hauptoberfläche und den Seitenteil enthält, als ein Rand
teil definiert ist. Entsprechend des siebten Aspektes der vor
liegenden Erfindung weist das Halbleitersubstratbearbeitungsver
fahren die Schritte des (a) Anwendens einer ersten Sauerstoff
ionen-Implantierung von der Seite der ersten Hauptoberfläche des
Halbleitersubstrates über die ganze Oberfläche, (b) selektiven
Anwendens einer zweiten Sauerstoffionen-Implantierung in den
Randteil von der Seite der ersten Hauptoberfläche des Halblei
tersubstrates, und (c) Anwendens einer Wärmebehandlungsbearbei
tung zum Diffundieren der Sauerstoffionen, die durch die erste
und die zweite Sauerstoffionen-Implantierung implantiert sind,
zur Ausbildung einer begrabenen Oxidschicht bzw. einer schützen
den Oxidschicht entsprechend in dem zentralen Teil und dem Rand
teil und außerdem zur Ausbildung einer SIO-Schicht auf der be
grabenen Oxidschicht, auf, wobei für die zweite Sauerstoff
ionen-Implantierung ihre Implantierungsspitze auf eine flachere Posi
tion als diejenige der ersten Sauerstoffionen-Implantierung ein
gestellt ist, und die schützende Oxidschicht in dem Randteil auf
mindestens der Seite der ersten Hauptoberfläche von der Oberflä
che zu der Innenseite ausgebildet ist.
Bevorzugterweise weist entsprechend eines achten Aspektes der
vorliegenden Erfindung das Halbleitersubstratbearbeitungsverfah
ren in dem Schritt (c) die Schritte des Anwendens einer ersten
Wärmebehandlungsbearbeitung vor dem Schritt (b) zur Ausbildung
der begrabenen Oxidschicht und der SIO-Schicht und des Anwendens
einer zweiten Wärmebehandlungsbearbeitung nach dem Schritt (b)
zur Ausbildung der schützenden Oxidschicht auf.
Entsprechend eines neunten Aspektes der vorliegenden Erfindung
weist ein Halbleitersubstratbearbeitungsverfahren die Schritte
auf: (a) Ausbilden einer gestapelten Struktur durch ein Bondie
rungsverfahren, die ein erstes Halbleitersubstrat, eine Auf-
Substrat-Oxidschicht und ein zweites Halbleitersubstrat mit ei
ner außenseitigen Abmessung, die größer als diejenige der Auf-
Substrat-Oxidschicht ist, aufweist, wobei die Auf-Substrat-Oxid
schicht und das zweite Halbleitersubstrat aufeinanderfolgend
auf einer Hauptoberfläche des ersten Halbleitersubstrats gesta
pelt sind, (b) Herunterdrücken des zweiten Halbleitersubstrates
von oben, um eine Hauptoberfläche des zweiten Halbleitersubstra
tes, die über die Hauptoberfläche des ersten Halbleitersubstra
tes vorsteht, in Kontakt mit der Hauptoberfläche des ersten
Halbleitersubstrates zu bringen und das erste und das zweite
Halbleitersubstrat durch ein Bondierungsverfahren zu verbinden,
und (c) Polieren des zweiten Halbleitersubstrates auf eine vor
bestimmte Dicke zur Ausbildung einer SIO-Schicht.
Ein zehnter Aspekt der vorliegenden Erfindung ist gerichtet auf
ein Halbleitersubstrat, das eine erste Hauptoberfläche, eine
zweite Hauptoberfläche auf der gegenüberliegenden Seite und ei
nen Seitenteil aufweist, bei dem ein Teil, in dem ein aktiver
Bereich in der ersten Hauptoberfläche ausgebildet ist, als ein
zentraler Teil definiert ist, und ein Teil, der einen umfangs
seitigen Bereich um den zentralen Teil in der ersten Hauptober
fläche und den Seitenteil enthält, als ein Randteil definiert
ist. Entsprechend des zehnten Aspektes weist das Halbleiter
substrat eine begrabene Oxidschicht und eine SIO-Schicht, die in
der ersten Hauptoberfläche in einer aufeinanderfolgend gestapel
ten Form ausgebildet sind, eine dotierte Polysiliziumschicht,
die in dem Randteil zum Bedecken des Randteiles ausgebildet ist,
und eine schützende Oxidschicht, die in der dotierten Polysili
ziumschicht auf mindestens der Seite der ersten Hauptoberfläche
von der Oberfläche zu der Innenseite ausgebildet ist, auf.
Bevorzugterweise ist entsprechend eines elften Aspektes der vor
liegenden Erfindung bei dem Halbleitersubstrat eine Dicke der
dotierten Polysiliziumschicht in ihrem dicksten Teil in dem
Randteil gleich zu oder größer als eine Gesamtdicke der begrabe
nen Oxidschicht und der SIO-Schicht, und die dotierte Polysili
ziumschicht ist außerdem auf der zweiten Hauptoberfläche ausge
bildet.
Die vorliegende Erfindung enthält ein Verfahren zum Bearbeiten
eines Halbleitersubstrates, das eine Hauptoberfläche, die andere
Hauptoberfläche auf der gegenüberliegenden Seite, und einen Sei
tenteil aufweist, bei dem ein Teil, in dem ein aktiver Bereich
in der einen Hauptoberfläche ausgebildet wird, als ein zentraler
Teil definiert ist, und ein Teil, der einen umfangsseitigen Be
reich um den zentralen Teil in der einen Hauptoberfläche und den
Seitenteil enthält, als ein Randteil definiert ist, wobei das
Halbleitersubstratbearbeitungsverfahren die Schritte auf
weist: (a) Ausbilden einer dotierten Polysiliziumschicht zum Bedecken
des Randteils des Halbleitersubstrates; und (b) Implantieren von
Sauerstoffionen von der Seite der einen Hauptoberfläche des
Halbleitersubstrates, die die dotierte Polysiliziumschicht auf
weist, zur Ausbildung einer begrabenen Oxidschicht und einer
SIO-Schicht in einer aufeinanderfolgend gestapelten Form in der
einen Hauptoberfläche durch ein SIMOX-Verfahren und außerdem zur
Ausbildung einer schützenden Oxidschicht in der dotierten Poly
siliziumschicht auf mindestens der Seite der einen Hauptoberflä
che von der Oberfläche zu der Innenseite.
Die vorliegende Erfindung ist gerichtet auf das Halbleiter
substratbearbeitungsverfahren, bei dem die dotierte Polysilizi
umschicht mit einer Dicke ausgebildet wird, die in ihrem dick
sten Teil in dem Randteil gleich zu oder größer als eine Gesamt
dicke der begrabenen Oxidschicht und der SIO-Schicht ist, und
bei dem der Schritt (a) den Schritt des Ausbildens der dotierten
Polysiliziumschicht auch auf der anderen Hauptoberfläche des
Halbleitersubstrates aufweist.
Die vorliegende Erfindung enthält ein Verfahren zum Bearbeiten
eines Halbleitersubstrates, das eine Hauptoberfläche, die andere
Hauptoberfläche auf der anderen Seite und einen Seitenteil auf
weist, bei dem ein Teil, in dem ein aktiver Bereich in der einen
Hauptoberfläche ausgebildet wird, als ein zentraler Teil defi
niert ist, und ein Teil, der einen umfangsseitigen Bereich um
den zentralen Teil in der einen Hauptoberfläche und den Seiten
teil enthält, als ein Randteil definiert ist, bei dem das Halb
leitersubstrat ein SIO-Substrat ist, das durch ein SIMOX-Ver
fahren ausgebildet ist, und das Halbleitersubstrat eine be
grabene Oxidschicht und eine SIO-Schicht, die aufeinanderfolgend
in der einen Hauptoberfläche gestapelt sind, aufweist, und bei
dem ein Laserstrahl auf den Randteil von oberhalb in einem Vaku
um aufgebracht wird, um die SIO-Schicht und die begrabene Oxid
schicht zu mischen, um eine geschmolzene Schicht in dem Randteil
mindestens auf der Seite der einen Hauptoberfläche auszubilden.
Die vorliegende Erfindung enthält ein Verfahren zum Bearbeiten
eines Halbleitersubstrates, das eine Auf-Substrat-Oxidschicht
und eine SIO-Schicht, die aufeinanderfolgend auf einer Haupto
berfläche des Halbleitersubstrates gestapelt sind, aufweist, das
den Schritt des Anwendens eines Laserstrahl von oberhalb auf ei
nen Randteil der Auf-Substrat-Oxidschicht und der SIO-Schicht in
einem Vakuum aufweist, um die SIO-Schicht und die Auf-Substrat-Oxid
schicht zu mischen, um eine geschmolzene Schicht in dem
Randteil auszubilden.
Die vorliegende Erfindung enthält ein Halbleitersubstrat, das
eine Hauptoberfläche, die andere Hauptoberfläche auf der anderen
Seite, und einen Seitenteil aufweist, bei dem ein Teil, in dem
ein aktiver Bereich in der einen Hauptoberfläche ausgebildet
ist, als ein zentraler Teil definiert ist, und ein Teil, der ei
nen umfangsseitigen Bereich um den zentralen Teil in der einen
Hauptoberfläche und den Seitenteil enthält, als ein Randteil de
finiert ist, wobei das Halbleitersubstrat eine begrabene Oxid
schicht und eine SIO-Schicht, die in der einen Hauptoberfläche
in einer aufeinanderfolgend gestapelten Form ausgebildet sind,
und eine schützende Oxidschicht, die in dem Randteil auf minde
stens der Seite der einen Hauptoberfläche von der Oberfläche zu
der Innenseite ausgebildet ist, aufweist.
Die vorliegende Erfindung enthält ein Halbleitersubstrat, das
eine Hauptoberfläche, die andere Hauptoberfläche auf der gegen
überliegenden Seite, und einen Seitenteil aufweist, bei dem ein
Teil, in dem ein aktiver Bereich in der einen Hauptoberfläche
ausgebildet ist, als ein zentraler Teil definiert ist, und ein
Teil, der einen umfangsseitigen Bereich um den zentralen Teil in
der einen Hauptoberfläche und den Seitenteil enthält, als ein
Randteil definiert ist, wobei das Halbleitersubstrat eine begra
bene Oxidschicht und eine SIO-Schicht, die in der einen Haupto
berfläche in einer aufeinanderfolgend gestapelten Form ausgebil
det sind, und eine geschmolzene Schicht, die durch Mischen der
SIO-Schicht und der begrabenen Oxidschicht mindestens in dem
Randteil auf der Seite der einen Hauptoberfläche ausgebildet
ist, aufweist.
Die vorliegende Erfindung enthält ein Halbleitersubstrat, das
eine Auf-Substrat-Oxidschicht und eine SIO-Schicht, die aufein
anderfolgend auf einer Hauptoberfläche des Halbleitersubstrates
gestapelt sind, aufweist, das eine geschmolzene Schicht auf
weist, die durch Mischen der SIO-Schicht und der Auf-Substrat-Oxid
schicht in mindestens einem Randteil der Auf-Substrat-Oxid
schicht und der SIO-Schicht zum Bedecken des Randteiles aus
gebildet ist.
Die vorliegende Erfindung enthält ein Halbleitersubstrat, das
eine Auf-Substrat-Oxidschicht und eine SIO-Schicht aufweist, die
aufeinanderfolgend auf einer Hauptoberfläche des Halbleiter
substrates gestapelt sind, das eine Epitaxieschicht aufweist,
die auf mindestens einem Randteil der Auf-Substrat-Oxidschicht
und der SIO-Schicht zum Bedecken des Randteiles ausgebildet ist.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
ersten Aspektes der vorliegenden Erfindung verschwindet die be
grabene Oxidschicht in dem Randteil. Bei dem Prozeß des Verdün
nens der SIO-Schicht verhindert dies zum Beispiel das Problem,
daß die SIO-Schicht in dem Randteil teilweise durch die begrabe
ne Oxidschicht umgeben wird und eine Oxidschicht, die für den
Verdünnungsprozeß ausgebildet ist, teilweise beim Entfernen der
Oxidschicht derart abgehoben wird, daß sie Partikel bildet, die
in der Ätzlösung suspendiert werden. Dieses verhindert die de
fekte Ausbildung von Halbleiterelementen aufgrund der Anwesen
heit von Partikeln, was zu einer verbesserten Produktionsausbeu
te führt.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
zweiten Aspektes der vorliegenden Erfindung ist es möglich, die
begrabene Oxidschicht, die in dem Randteil ausgebildet ist, nur
durch eine Ionenimplantation aus einer einzelnen Richtung zu
eliminieren. Dieses Verfahren ist wirksam und unterdrückt einen
Anstieg der Produktionskosten aufgrund der Anwendung der Erfin
dung.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
dritten Aspektes der vorliegenden Erfindung ist es möglich, die
begrabene Oxidschicht nicht nur in dem Randteil sondern auch in
einem gewünschten Bereich in dem zentralen Teil zu eliminieren.
Dieses erlaubt es, daß die begrabene Oxidschicht in einem großen
Bereich abwesend ist.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
vierten Aspektes der vorliegenden Erfindung erstreckt sich die
begrabene Oxidschicht zu dem äußersten Ende des Randes parallel
zu der Hauptoberfläche. Daher ist eine dünne SIO-Schicht nicht
auf der begrabenen Oxidschicht in dem Randteil ausgebildet. Bei
dem Prozeß des Verdünnens der SIO-Schicht verhindert dies zum
Beispiel das Problem, das eine dünne SIO-Schicht 1 teilweise
durch die begrabene Oxidschicht und eine Oxidschicht, die für
den Verdünnungsprozeß ausgebildet ist, umgeben ist, teilweise
beim Entfernen der Oxidschicht derart abgehoben bzw. abgelöst
wird, daß die Partikel bildet und in der Ätzlösung suspendiert
wird. Dieses verhindert die defekte Ausbildung der Halbleitere
lemente aufgrund der Anwesenheit der Partikel, was zu einer ver
besserten Produktionsausbeute führt.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
fünften Aspektes der vorliegenden Erfindung ist die Dicke des
dicksten Teils der Isolierschicht darauf eingestellt, daß sie
gleich zu oder größer als die Gesamtdicke der begrabenen Oxid
schicht und der SIO-Schicht ist, so daß gekrümmte Teil der be
grabenen Oxidschicht innerhalb der Isolierschicht ausgebildet
wird. Dieses verhindert die Ausbildung des gekrümmten Teils der
begrabenen Oxidschicht in dem Randteil des Halbleitersubstrates.
Desweiteren kann, da die Isolierschicht als eine thermische
Oxidschicht ausgebildet wird, diese Oxidschicht leicht erhalten
werden, wobei ein Anstieg in den Produktionskosten aufgrund der
Anwendung der Erfindung unterdrückt wird.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
sechsten Aspektes der vorliegenden Erfindung ist die Dicke des
dicksten Teils der Isolierschicht so eingestellt, daß sie gleich
zu oder größer als die Gesamtdicke der begrabenen Oxidschicht
und der SIO-Schicht ist, so daß der gekrümmte Teil der begrabe
nen Oxidschicht innerhalb der Isolierschicht ausgebildet ist.
Dieses verhindert die Ausbildung des gekrümmten Teil der begra
benen Oxidschicht in dem Randteil des Halbleitersubstrates. Des
weiteren ist die Isolierschicht, die als eine TEOS-Schicht aus
gebildet ist, eine gute Isolierschicht, die wenig Nadellöcher
aufweist.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
siebten Aspektes der vorliegenden Erfindung wird eine schützende
Oxidschicht in dem Randteil auf, mindestens, der ersten Haupt
oberflächenseite von der Oberfläche zu der Innenseite ausgebil
det. Dieses verhindert die Ausbildung einer dünnen SIO-Schicht
auf der begrabenen Oxidschicht in dem Randteil. Bei dem Prozeß
des Verdünnens der SIO-Schicht verhindert dies zum Beispiel das
Problem, daß eine dünne SIO-Schicht teilweise durch die begrabe
ne Oxidschicht und eine Oxidschicht, die für den Verdünnungspro
zeß ausgebildet ist, umgeben wird, teilweise beim Entfernen der
Oxidschicht derart angehoben bzw. abgelöst wird, daß sie Parti
kel bildet, die in der Ätzlösung suspendiert werden. Dieses ver
hindert wiederum die defekte Ausbildung von Halbleiterelementen
aufgrund der Anwesenheit der Partikel, was zur einer verbesser
ten Produktionsausbeute führt. Desweiteren wird die schützende
Oxidschicht durch Verwenden eines Ionenimplantierungsverfahrens
ausgebildet und durch Wärmebehandlung aufgewachsen, ebenso wie
die begrabene Oxidschicht. Deswegen werden weder zusätzliche
Vorrichtungen noch zusätzliche Prozeßschritte erforderlich für
die Ausbildung der schützenden Oxidschicht, was einen Anstieg
der Produktionskosten aufgrund der Anwendung der vorliegenden
Erfindung unterdrückt.
Entsprechend des Halbleitersubstratbearbeitungsverfahrens des
achten Aspektes der vorliegenden Erfindung werden die Ausbildung
der begrabenen Oxidschicht und die Ausbildung der schützenden
Oxidschicht durch getrennte Wärmebehandlungsprozesse verwirk
licht, welches eine gute Steuerbarkeit für die Dicke der indivi
duellen bzw. einzelnen Oxidschichten liefert.
Das Halbleitersubstratbearbeitungsverfahren des neunten Aspektes
der vorliegenden Erfindung liefert ein Halbleitersubstrat, das
durch ein Bondierungsverfahren ausgebildet ist, welches eine
Auf-Substrat-Oxidschicht aufweist, die durch eine SIO-Schicht
bedeckt ist. Beim Naßätzen zum Verdünnen der SIO-Schicht verhin
dert dieses zum Beispiel das Problem, das die Auf-Substrat-Oxid
schicht teilweise entfernt wird und die SIO-Schicht auf die
ser in einen teilweise überhängenden Zustand versetzt wird, wo
durch ein Abblättern der SIO-Schicht und demzufolge eine Ausbil
dung von Partikeln verhindert wird.
Entsprechend des Halbleitersubstrates des zehnten Aspektes der
Erfindung ist die dotierte Polysiliziumschicht zusammengesetzt
aus mindestens einer schützenden Oxidschicht in dem Randteil auf
der ersten Hauptoberflächenseite, so daß eine dünne SIO-Schicht
nicht auf der begrabenen Oxidschicht in dem Randteil ausgebildet
ist. Bei dem Prozeß des Verdünnens der SIO-Schicht verhindert
dies zum Beispiel das Problem, daß eine dünne SIO-Schicht teil
weise durch die begrabene Oxidschicht und eine Oxidschicht, die
für den Verdünnungsprozeß ausgebildet ist, umgeben wird, beim
Entfernen der Oxidschicht teilweise abgehoben bzw. abgelöst
wird, so daß sie Partikel bildet, und die Partikel in der Ätzlö
sung suspendiert werden.
Das Halbleitersubstrat des elften Aspektes der vorliegenden Er
findung liefert eine spezifische Struktur zum Ausbilden der do
tierten Polysiliziumschicht mit einer schützenden Oxidschicht in
den Randteil mindestens auf der Seite der ersten Hauptoberflä
che. Desweiteren ist die dotierte Polysiliziumschicht auch auf
der zweiten Hauptoberfläche ausgebildet, was als eine Getter
schicht genutzt werden kann.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol
genden Beschreibung von Ausführungsbeispielen anhand der Figu
ren. Von den Figuren zeigen:
Fig. 1 eine Schnittansicht, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer ersten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wird;
Fig. 2 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der ersten bevorzugten Ausführungsform verwendet
wird;
Fig. 3 eine Schnittansicht, die zum Beschreiben des
Halbleitersubstratbearbeitungsverfahrens ent
sprechend der ersten bevorzugten Ausführungsform
verwendet wird;
Fig. 4 eine Schnittansicht, die zum Beschreiben einer
Modifikation des Halbleitersubstratbearbeitungs
verfahrens entsprechend der ersten bevorzugten
Ausführungsform verwendet wird;
Fig. 5 u. 6 Schnittansichten, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer zweiten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wer
den;
Fig. 7 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der zweiten bevorzugten Ausführungsform verwen
det wird;
Fig. 8 eine Schnittansicht, die zum Beschreiben einer
Struktur eines Halbleitersubstrates entsprechend
der zweiten bevorzugten Ausführungsform verwen
det wird;
Fig. 9 eine Schnittansicht, die zum Beschreiben der
Struktur einer Modifikation des Halbleiter
substrates entsprechend der zweiten bevorzugten
Ausführungsform verwendet wird;
Fig. 10 eine Schnittansicht, die zum Beschreiben einer
Modifikation des Halbleitersubstratbearbeitungs
verfahrens entsprechend der zweiten bevorzugten
Ausführungsform verwendet wird;
Fig. 11 u. 12 Schnittansichten, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer dritten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wer
den;
Fig. 13 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der dritten bevorzugten Ausführungsform verwen
det wird;
Fig. 14 eine Schnittansicht, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer vierten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wird;
Fig. 15 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der vierten bevorzugten Ausführungsform verwen
det wird;
Fig. 16 eine Schnittansicht, die zum Beschreiben einer
Struktur eines Halbleitersubstrates entsprechend
der vierten bevorzugten Ausführungsform verwen
det wird;
Fig. 17 eine Schnittansicht, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer fünften bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wird;
Fig. 18 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der fünften bevorzugten Ausführungsform verwen
det wird;
Fig. 19 eine Draufsicht, die zum Beschreiben des Halb
leitersubstratbearbeitungsverfahrens entspre
chend der fünften bevorzugten Ausführungsform
verwendet wird;
Fig. 20 eine Schnittansicht, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer sechsten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung verwendet
wird;
Fig. 21 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der sechsten bevorzugten Ausführungsform verwen
det wird;
Fig. 22 eine Schnittansicht, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer siebten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wird;
Fig. 23 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der siebten bevorzugten Ausführungsform verwen
det wird;
Fig. 24 bis 26 Schnittansichten, die zum Beschreiben eines
Halbleitersubstratbearbeitungsverfahrens ent
sprechend einer achten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wer
den;
Fig. 27 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der achten bevorzugten Ausführungsform verwendet
wird;
Fig. 28 eine Schnittansicht, die zum Beschreiben eines
Halbleitersubstratverarbeitungsverfahrens ent
sprechend einer neunten bevorzugten Ausführungs
form der vorliegenden Erfindung verwendet wird;
Fig. 29 eine Schnittansicht, die zum Beschreiben der
Struktur des Halbleitersubstrates entsprechend
der neunten bevorzugten Ausführungsform verwen
det wird;
Fig. 30 eine Schnittansicht, die zum Beschreiben einer
Modifikation des Halbleitersubstratbearbeitungs
verfahrens entsprechend der neunten bevorzugten
Ausführungsform verwendet wird;
Fig. 31 eine Schnittansicht, die zum Beschreiben der
Struktur der Modifikation des Halbleitersubstra
tes entsprechend der neunten bevorzugten Ausfüh
rungsform verwendet wird;
Fig. 32 eine Schnittansicht, die zum Beschreiben der
Struktur einer SIO-Schicht, die auf einem Halb
leitersubstrat ausgebildet ist, das durch ein
CZ-Verfahren ausgebildet ist, verwendet wird;
Fig. 33 eine Schnittansicht, die zum Beschreiben der
Struktur des Randteils des SIO-Substrates ver
wendet wird;
Fig. 34 u. 35 Schnittansichten, die zum Beschreiben eines Pro
blemes in einem herkömmlichen SOI-Substrat
bearbeitungsverfahren verwendet werden;
und
Fig. 36 u. 37 Schnittansichten, die zum Beschreiben eines Pro
blems eines SIO-Substrates, das durch ein Bon
dierungsverfahren ausgebildet ist, verwendet
werden.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer ersten bevorzugten Ausführungsform
der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Fig. 1 bis 4 beschrieben. In der folgenden Beschreibung wird auf
ein Halbleitersubstrat getrennt bezüglich seiner oberen Haupto
berfläche (der Seite, auf der Halbleiterelemente bzw. -bauteile
ausgebildet werden), des zentralen Teils desselben (inklusive
des aktiven Bereiches, in dem die Halbleiterelemente tatsächlich
ausgebildet werden), des Randteils inklusive des Umfangsteils um
den zentralen Teil und der Seite, und der unteren Hauptoberflä
che Bezug genommen.
Fig. 1 ist eine Darstellung, die einen Teilschnitt eines
SOI-Substrates 10 zeigt, das durch ein SIMOX-Verfahren (SIMOX = Se
paration by Implanted Oxygen = Trennung durch implantierten Sau
erstoff) hergestellt worden ist. Bei dem SIMOX-Verfahren wird
eine SIO-Struktur erhalten durch Implantieren von Sauerstoffio
nen mit Dosen von 1×1018 bis 2×1018/cm2 bei 150 bis 200 KeV und
dann durch Wärmebehandeln bzw. Glühen desselben bei ungefähr
1300 bis 1400°C. Das SIO-Substrat 10 enthält eine begrabene
Oxidschicht 2 und eine Einkristall-Siliziumschicht (im folgenden
als eine SIO-Schicht bezeichnet) 1, die aufeinanderfolgend in
bzw. auf der oberen Hauptoberfläche eines Einkristall-Silizium
substrates 3 gestapelt sind. Die Dicke der begrabenen
Oxidschicht 2 beträgt ungefähr 0,05 bis 0,5 µm und die Dicke der
SIO-Schicht 1 beträgt ungefähr 0,05 bis 0,3 µm.
Wie in Fig. 1 gezeigt ist bildet der Randteil eine gekrümmte
Oberfläche mit großer Krümmung bzw. großem Krümmungsradius. Dem
entsprechend werden, wenn Sauerstoffionen aus der senkrechten
Richtung (d. h. aus der zu der Hauptoberfläche senkrechten Rich
tung) in die Hauptoberfläche zur Ausbildung der begrabenen Oxid
schicht 2 implantiert werden, die Sauerstoffionen in den Rand
teil schräg implantiert, so daß die wirksame Implantierungsener
gie reduziert wird. Als ein Ergebnis sind die begrabene Oxid
schicht 2 und die SIO-Schicht 1 in dem Randteil dünner (als in
dem zentralen Teil). Die Oberfläche des Randteils ist nicht
glatt sondern rauh mit Unregelmäßigkeiten.
Siliziumionen (Si) werden in den Randteil des SIO-Substrates im
plantiert. Die Siliziumionen werden in der Richtung der Radien
des SIO-Substrates 10 bei Implantierungsbedingungen mit Dosen
von 1×1015 bis 5×1015/cm2 und Energien von 300 bis 400 KeV bis zu
einer Tiefe von ungefähr 1 µm von der Substratoberfläche implan
tiert.
Wenn die Siliziumionen nur in den Randteil zu implantieren sind,
können Implantierungsmasken auf der oberen und unteren Haupt
oberfläche des SIO-Substrates 10 ausgebildet werden. Bei der Io
nenimplantation erlaubt das Implantieren von Ionen während das
SIO-Substrat 10 um das bzw. sein Zentrum gedreht wird, daß die
Ionen in die Gesamtheit des Umfangs des SIO-Substrates 10 im
plantiert werden.
Als ein Ergebnis wird die begrabene Oxidschicht 2 in dem Rand
teil des SIO-Substrates 10 reich an bzw. angereichert mit Sili
zium, und dann verschwindet die begrabene Oxidschicht 2 im we
sentlichen in dem SIO-Substrat 100, wie es in Fig. 2 gezeigt
ist.
Die begrabene Oxidschicht 2 ist in dem Bereich, der ungefähr 1 µm
tief von der Randoberfläche des SIO-Substrates 10 ist, elimi
niert, was in der Abwesenheit der begrabenen Oxidschicht 2, die
in dem SIO-Substrat 2 freigelegt ist, resultiert.
Die oben beschriebene erste bevorzugte Ausführungsform löst das
Problem, daß zum Beispiel bei einem Prozeß zum Verdünnen der
SIO-Schicht 1 die SIO-Schicht 1, die in dem Randteil teilweise
durch die begrabene Oxidschicht 2 und eine Oxidschicht, die für
den Verdünnungsprozeß ausgebildet ist, umgeben ist, beim Entfer
nen der Oxidschicht teilweise so abgehoben wird bzw. sich löst,
daß sie Partikel bildet und in der Ätzlösung suspendiert, das
heißt in Schwebe gehalten, wird. Dieses verhindert die defekte
Ausbildung von Halbleiterelementen aufgrund der Anwesenheit von
Partikeln, was zu einer verbesserten Ausbeute bei der Herstel
lung führt.
Es ist überflüssig zu sagen, daß diese bevorzugte Ausführungs
form auch bei einer Struktur wirksam ist, bei der eine Polysili
ziumschicht auf dem Randteil und der unteren Hauptoberfläche des
Siliziumsubstrates 3 zum Gettern von Kontaminationen wie Schwer
metallen ausgebildet ist.
Obwohl die obige Beschreibung ein Beispiel gezeigt hat, bei dem
eine Ionenimplantierung bei einem einzelnen SIO-Substrat 10 an
gewendet wird, kann eine Mehrzahl der SIO-Substrate 10 gestapelt
und in einem einzigen Ionenimplantierungsprozeß bearbeitet wer
den.
Das heißt, wie in Fig. 3 gezeigt ist, daß eine Mehrzahl der
SOI-Substrate 10 aufeinanderfolgend aufeinander gelegt werden und
Siliziumionen von der Randseite implantiert werden, wo Implan
tierungsmasken MS in den zentralen Teilen der Hauptoberflächen
der SIO-Substrate 10, die oben und unten befindlich sind, ausge
bildet sind.
Dieses Verfahren verbessert die Herstellungseffizienz der
SOI-Substrate 100. Desweiteren benötigt dieses Verfahren nicht die
Ausbildung von Implantierungsmasken MS auf den SIO-Substraten
10, die nicht ganz oben oder unten bei den SIO-Substraten 10 an
geordnet sind, was die Produktionskosten reduziert.
Darüber hinaus hat ein Ionenstrahl im allgemeinen eine Abmes
sung, die wesentlich größer als die Dicke des SIO-Substrates 10
ist. Dementsprechend ist das Verwenden des Ionenstrahls bei ei
ner Mehrzahl von SIO-Substraten 10 wesentlich effizienter als
das Anwenden bei einem einzelnen SIO-Substrat 10.
Obwohl die obige Beschreibung ein Beispiel gezeigt hat, bei dem
ein Ionenstrahl aus der Richtung der Radien des SIO-Substrates
10 implantiert wird, kann er nicht nur aus der radialen Richtung
sondern auch aus der Richtung der oberen Hauptoberfläche implan
tiert, bzw. aus dieser Richtung auf das Substrat gerichtet wer
den.
Das bedeutet, wie in Fig. 4 gezeigt ist, daß Siliziumionen aus
der radialen Richtung und aus der Richtung der oberen Hauptober
fläche implantiert werden, wobei Implantierungsmasken auf dem
Teil der oberen Hauptoberfläche des SIO-Substrates 10 ausgebil
det sind, in den die Siliziumionen nicht zu implantieren sind.
Dieses Verfahren eliminiert die begrabene Oxidschicht 2 nicht
nur in dem Randteil des SIO-Substrates 10 sondern auch über ei
nen gewünschten Bereich in dem zentralen Teil. Zum Beispiel ist
es möglich, die begrabene Oxidschicht 2 in einem Bereich, der
ungefähr 1 mm innerhalb des äußersten Teils des Randes liegt, zu
entfernen.
Die begrabene Oxidschicht 2 kann eliminiert werden, wenn die Im
plantierungstiefe der Siliziumionen tiefer als die Gesamtheit
der Dicke der begrabenen Oxidschicht 2 (ungefähr 0,05 bis 0,5 µm)
und der Dicke der SIO-Schicht 1 (ungefähr 0,05 bis 0,3 um) ist.
Dementsprechend ist dieses Verfahren wirksam, wenn die begrabene
Oxidschicht 2 nicht über einen gewünschten Bereich nur durch Im
plantieren von Siliziumionen aus der radialen Richtung des
SOI-Substrates 10 eliminiert werden kann.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer zweiten bevorzugten Ausführungsform
werden nun unter Bezugnahme auf die Fig. 5 bis 10 beschrieben.
Zuerst wird, wie in Fig. 5 gezeigt ist, eine Oxidschicht 8 in
dem Randteil eines Siliziumsubstrates 3 ausgebildet, das durch
ein CZ-Verfahren (Czochralski-Verfahren) hergestellt ist. In
Fig. 5 ist die Oxidschicht 8 zum Bedecken des Randteils des Si
liziumsubstrates 3 ausgebildet. In dem zentralen Teil der oberen
und der unteren Hauptoberfläche des Siliziumsubstrates 3 sind
Oxidationsverhinderungsmasken MS1 ausgebildet, wo die Oxid
schicht 8 nicht ausgebildet wird bzw. nicht ausgebildet werden
soll.
Die Oxidationsschicht 8 ist so ausgebildet, daß ihre größte Dic
ke gleich zu oder größer als die Gesamtdicke der begrabenen
Oxidschicht und der SIO-Schicht ist, die später in dem Silizium
substrat 3 ausgebildet werden. Da die begrabene Oxidschicht un
gefähr 0,05 bis 0,5 µm dick und die SIO-Schicht 1 ungefähr 0,05
bis 0,3 µm dick ist, ist die Dicke des dicksten Teils der Oxid
schicht 8 ungefähr 0,1 bis 0,8 µm. Die Oxidschicht 8 wird durch
ein thermisches Oxidationsverfahren bei einer Temperatur von un
gefähr 900 bis 1200°C ausgebildet.
Als nächstes werden nach dem Entfernen der Oxidationsverhinde
rungsmasken MS1 Sauerstoffionen von der Seite der oberen Haupto
berfläche des Siliziumsubstrates 3 her implantiert, wie es in
Fig. 6 gezeigt ist, um eine begrabene Oxidschicht 2 innerhalb
des Siliziumsubstrates 3 und innerhalb der Oxidschicht 8 durch
das SIMOX-Verfahren auszubilden. Die Sauerstoffionenimplantation
und die folgende Wärmebehandlung bzw. das folgende Glühen werden
unter denselben Bedingungen wie denjenigen ausgeführt, die bei
der ersten Ausführungsform verwendet wurden, die hier nicht noch
einmal beschrieben werden.
Die begrabene Oxidschicht 2 und die Oxidschicht 8 können in der
Oxidschicht 8 nicht klar unterschieden werden. Die begrabene
Oxidschicht 2 ist lediglich als ein in gewissem Maß an Sauer
stoff reicherer Bereich durch die Sauerstoffimplantation ausge
bildet. Jedoch ist die begrabene Oxidschicht 2 in Fig. 6 durch
gestrichelte Linien gezeigt, um die Struktur klar zu zeigen.
Letztendlich wird die Oxidschicht 8 durch Naßätzen unter Verwen
dung einer Ätzlösung, wie z. B. einer HF-Lösung, entfernt, um ein
SIO-Substrat 200 zu erhalten, das die begrabene Oxidschicht 2
aufweist, die sich zu dem äußersten Rand parallel zu der Haupto
berfläche erstreckt, wie es in Fig. 7 gezeigt ist.
Entsprechend der oben beschriebenen zweiten bevorzugten Ausfüh
rungsform ist die begrabene Oxidschicht 2 bis zu dem äußersten
Teil des Randes parallel zu der Hauptoberfläche ohne eine dünne
SIO-Schicht 1, die auf der begrabenen Oxidschicht 2 ausgebildet
ist, ausgebildet. Dieses löst das Problem, das bei dem Prozeß
des Verdünnens der SIO-Schicht 1, als Beispiel, eine dünne
SIO-Schicht 1 teilweise durch die begrabene Oxidschicht 2 und eine
Oxidschicht, die für den Verdünnungsprozeß ausgebildet wird, um
geben wird, teilweise beim Entfernen der Oxidschicht abgehoben
bzw. abgelöst wird, so daß sie Partikel bildet, und in der Ätz
lösung in Suspension geht. Dieses verhindert die defekte Ausbil
dung von Halbleiterelementen aufgrund der Anwesenheit von Parti
keln, was zu einer verbesserten Produktionsausbeute führt.
Desweiteren wird in dem Randteil des SIO-Substrates 200, das in
Fig. 7 gezeigt ist, der Oberflächenzustand ohne Unregelmäßigkei
ten verbessert. Der letztendliche Zustand der Randoberfläche des
SIO-Substrates 200 ist glatt, da die Oberfläche des Silizium
substrates 3 bei der Ausbildung der Oxidschicht 8 in dem Rand
teil des Siliziumsubstrates 3 oxidiert und so zu der Oxidschicht
8 wird, und dann die Oxidschicht 8 entfernt wird.
Es ist nicht notwendig, zu sagen, daß diese bevorzugte Ausfüh
rungsform auch bei einer Struktur wirksam ist, bei der eine Po
lysiliziumschicht auf dem Randteil und der unteren Hauptoberflä
che des Siliziumsubstrates zum Gettern von Kontaminationen wie
Schwermetallen ausgebildet ist. Fig. 8 zeigt ein SIO-Substrat
200A, das eine Polysiliziumschicht 4 zum Gettern aufweist.
Die Polysiliziumschicht 4 wird auf dem Randteil und der unteren
Hauptoberfläche des Siliziumsubstrates 3 vor der Ausbildung der
SIO-Struktur ausgebildet, und die Oxidschicht 8 wird oberhalb
der Polysiliziumschicht 4 ausgebildet. Dementsprechend, obwohl
die Dicke der Polysiliziumschicht 4 in einem gewissen Maß bei
der Ausbildung der Oxidschicht 8 reduziert wird, verbleibt die
Polysiliziumschicht 4, nachdem die Oxidschicht 8 entfernt worden
ist, nach der Ausbildung der SIO-Struktur. Das SIO-Substrat
200A, das in Fig. 8 gezeigt ist, wird derart erhalten.
Die obige Beschreibung hat ein Beispiel gezeigt, bei dem die
Oxidschicht 8 durch ein thermisches Oxidationsverfahren in dem
Randteil des Siliziumsubstrates ausgebildet wird. Jedoch kann
eine Oxidschicht 9 mit TEOS (Tetraethylorthosilicat) ausgebildet
werden, wie es in Fig. 9 gezeigt ist (im folgenden als eine
TEOS-Schicht bezeichnet).
Fig. 9 entspricht Fig. 6. Die Darstellung zeigt den Prozeß des
Ausbildens der TEOS-Schicht 9 in dem Randteil des Silizium
substrates 3 und das nachfolgende Implantieren von Sauerstoffio
nen von der Seite der oberen Hauptoberfläche des Silizium
substrates 3 her, um die begrabene Oxidschicht 2 innerhalb des
Siliziumsubstrates 3 und innerhalb der TEOS-Schicht 9 durch
SIMOX auszubilden.
Wie in Fig. 9 gezeigt ist, obwohl die begrabene Oxidschicht 2 in
der TEOS-Schicht 9 gekrümmt ist, erstreckt sie sich in dem Sili
ziumsubstrat 3 parallel zu der Hauptoberfläche. Dementsprechend
wird, wenn die TEOS-Schicht 9 entfernt wird, dieselbe Struktur
wie diejenige des SIO-Substrates 200A, die in Fig. 7 gezeigt
ist, erhalten.
Die TEOS-Schicht 9 ist eine Oxidschicht, die durch ein Nieder
druck-CVD-Verfahren unter Verwendung von TEOS bei einer Tempera
tur von 650 bis 750°C ausgebildet wird, die eine gute Oxid
schicht mit wenigen Nadellöchern (kleines Loch in der Isolati
onsschicht) ist.
Bei der Ausbildung der TEOS-Schicht 9, können, wenn eine Mehr
zahl von Siliziumsubstraten 3 in die Niederdruck-CVD-Ausrüstung
in einer gestapelten Form, wie sie in Fig. 10 gezeigt ist, ge
setzt werden, die Oxidationsverhinderungsmasken MS1 nur auf den
Hauptoberflächen des obersten und untersten Siliziumsubstrates 3
ausgebildet werden. Verglichen mit dem Fall, in dem die Oxidati
onsverhinderungsmasken MS1 auf jedem einzelnen Stück auszubilden
sind, verbessert dieses die Herstellungseffizienz.
Dieselben Funktionen und Wirkungen können durch Ausbilden einer
Nitridschicht anstelle der TEOS-Schicht 9 erhalten werden. Das
bedeutet, jedwede Isolierungsschicht kann verwendet werden,
falls sie sich zu dem Rand des Siliziumsubstrates 3 so erstrec
ken kann, daß der gekrümmte Abschnitt der begrabenen Oxidschicht
2 im wesentlichen in dieser enthalten sein kann, was die Ausbil
dung des gekrümmten Abschnittes der begrabenen Oxidschicht 2 in
dem Randteil des Siliziumsubstrates 3 verhindert.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat nach einer dritten bevorzugten Ausführungsform der vor
liegenden Erfindung werden nun unter Bezugnahme auf die Fig. 11
bis 13 beschrieben.
Zuerst wird, wie in Fig. 11 gezeigt ist, eine dotierte Polysili
ziumschicht 11 auf dem Randteil und der unteren Hauptoberfläche
eines Siliziumsubstrates 3 ausgebildet, das durch das CZ-Ver
fahren ausgebildet ist. In Fig. 11 ist eine Maske MS2 zum
Verhindern der Ausbildung von Polysilizium auf dem zentralen
Teil der oberen Hauptoberfläche des Siliziumsubstrates 3 ausge
bildet, wo die dotierte Polysiliziumschicht 11 nicht ausgebildet
wird bzw. werden soll. Die dotierte Polysiliziumschicht 11 ist
so ausgebildet, daß ihre größte Dicke gleich zu oder größer als
die Gesamtdicke der begrabenen Oxidschicht und der SIO-Schicht
ist, die später in dem Siliziumsubstrat 3 ausgebildet werden.
Die begrabene Oxidschicht ist ungefähr 0,05 bis 0,5 µm dick und
die SIO-Schicht 1 ist ungefähr 0,05 bis 0,3 µm dick, so daß die
Dicke des dicksten Teils der dotierten Polysiliziumschicht 11
ungefähr 0,1 bis 0,8 µm ist.
Die dotierte Polysiliziumschicht 11 kann durch in-situ Dotieren
unter Verwendung eines Gases, das Dotierstoff, z. B. Phosphor
oder Bor, zusammen mit einem Materialgas für die Polysilizium
schicht enthält, ausgebildet werden, um den Dotierstoff gleich
zeitig mit der Ausbildung der Polysiliziumschicht durch ein
CVD-Verfahren einzubringen.
Als nächstes wird nach der Entfernung der Polysiliziumausbil
dungsverhinderungsmaske MS2 eine Sauerstoffionenimplantation von
der Seite der oberen Hauptoberfläche des Siliziumsubstrates 3
her, wie es in Fig. 12 gezeigt ist, angewendet, um einen Bereich
2A mit implantiertem Sauerstoff innerhalb des Siliziumsubstrates
3 und innerhalb der dotierten Polysiliziumschicht 11 durch ein
SIMOX-Verfahren auszubilden. Fig. 12 zeigt die Struktur vor der
Wärmebehandlung.
Als nächstes wird das Siliziumsubstrat 3, das den mit Sauerstoff
implantierten Bereich 2A enthält, wärmebehandelt bzw. geglüht
zum Diffundieren von Sauerstoff in dem mit Sauerstoff implan
tierten Bereich 2A zum Erweitern des oxidierten Bereiches zur
Ausbildung der begrabenen Oxidschicht 2 und zum Erholen bzw.
Wiederherstellen der Kristallinität des Siliziumsubstrates 3 zur
Ausbildung SIO-Schicht 1. Zu diesem Zeitpunkt schreitet die Oxi
dation in der dotierten Polysiliziumschicht 11 schnell aufgrund
des Unterschiedes zwischen der Oxidationsrate der dotierten Po
lysiliziumschicht und der Oxidationsrate des Siliziumsubstrates
3 voran, so daß ein SIO-Substrat 300 geliefert wird, das eine
dicke Oxidschicht 12 (schützende Oxidschicht) aufweist, die die
Oberfläche des Randteils der dotierten Polysiliziumschicht 11
erreicht, wie es in Fig. 13 gezeigt ist. Die Oxidationsraten des
dotierten Polysiliziums und des einkristallinen Silizium stehen
in einem Verhältnis von ungefähr 2 zu 1. Die Sauerstoffionenim
plantation und die Wärmebehandlung nach der Implantation werden
bei denselben Bedingungen wie denjenigen, bei der ersten bevor
zugten Ausführungsform beschrieben worden sind, angewandt, und
daher werden sie hier nicht erneut beschrieben.
Entsprechend der oben beschriebenen dritten bevorzugten Ausfüh
rungsform, die in Fig. 13 gezeigt ist, ist die dotierte Polysi
liziumschicht 11 mindestens in dem Randteil an der Seite der
oberen Hauptoberfläche aus der Oxidschicht 12 zusammengesetzt,
ohne eine dünne SIO-Schicht 1, die auf der begrabenen Oxid
schicht 2 ausgebildet ist. Dieses verhindert das Problem, daß
bei dem Prozeß des Verdünnens der SIO-Schicht 1 zum Beispiel ei
ne dünne SIO-Schicht 1, die teilweise durch die begrabene Oxid
schicht 2 und eine Oxidschicht, die für den Verdünnungsprozeß
ausgebildet ist, umgeben ist, bei der Entfernung der Oxidschicht
teilweise so abgehoben bzw. abgelöst wird, daß sie Partikel bil
det und in der Ätzlösung suspendiert wird. Dieses verhindert die
defekte Ausbildung von Halbleiterelementen aufgrund der Anwesen
heit der Partikel, was zu einer Verbesserung der Produktionsaus
beute führt.
In dem Randteil des SIO-Substrates 300, das in Fig. 13 gezeigt
ist, ist der Oberflächenzustand des Siliziumsubstrates 3, der
keine Unregelmäßigkeiten aufweist, verbessert. Dieses ist so, da
die Oberfläche des Siliziumsubstrates 3 bei der Oxidation der
dotierten Polysiliziumschicht 11 so oxidiert wird, daß es zu
(einem Teil) der Oxidationsschicht 12 wird.
Die dotierte Polysiliziumschicht 11 kann in dem Randteil und auf
der unteren Oberfläche des Siliziumsubstrates 3 verbleiben, da
mit sie als eine Getterschicht zum Gettern von Kontaminationen
wie Schwermetallen in dem Siliziumsubstrat 3 verwendet wird.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer vierten bevorzugten Ausführungsform
der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Fig. 14 bis 16 beschrieben.
Zuerst wird eine Sauerstoffionenimplantation (eine erste Implan
tation) von der Seite der oberen Hauptoberfläche eines Silizium
substrates 3, das durch ein CZ-Verfahren ausgebildet ist, her
angewandt, um einen ersten mit Sauerstoff implantierten Bereich
auszubilden. Dann wird eine Wärmebehandlung zur Ausbildung einer
begrabenen Oxidschicht 2 innerhalb des Siliziumsubstrates 3 aus
geführt. Die Sauerstoffionenimplantation und die folgende Wärme
behandlung werden unter denselben Bedingungen wie bei der ersten
bevorzugten Ausführungsform ausgeführt, die hier nicht erneut
beschrieben werden.
Danach wird, wie in Fig. 14 gezeigt ist, eine Implantierungsmas
ke MS in den zentralen Teil der oberen Hauptoberfläche des Sili
ziumsubstrates 3 ausgebildet und eine Sauerstoffionenimplantati
on (eine zweite Implantation) wird von der Seite der oberen
Hauptoberfläche des Siliziumsubstrates 3 her ausgeführt, um ei
nen mit Sauerstoff implantierten Bereich auf der begrabenen
Oxidschicht 2 in dem Randteil auszubilden. Die Sauerstoffio
nenimplantation wird bei den Bedingungen einer Energie von unge
fähr 50 KeV und Dosen von 1×1018bis 2×1018/cm2 ausgeführt.
Danach wird eine Wärmebehandlung ausgeführt, um die Oxidation
zur Ausbildung einer Oxidschicht 13 (schützende Oxidschicht) zu
erleichtern, die die Oberfläche des Siliziumsubstrates 3 ober
halb der begrabenen Oxidschicht 2 in dem Randteil erreicht. Das
SIO-Substrat 400, das in Fig. 15 gezeigt ist, wird derart erhal
ten.
Die Wärmebehandlungsprozesse für die Ausbildung der begrabenen
Oxidschicht 2 und für die Ausbildung der Oxidschicht 13 werden
unter nahezu denselben Bedingungen ausgeführt. Darum können die
begrabene Oxidschicht 2 und die Oxidschicht 13 zur selben Zeit
durch Anwenden eines Wärmebehandlungsprozesses nach dem ersten
und dem zweiten Sauerstoffionenimplantationsprozeß ausgebildet
werden.
Entsprechend der oben beschriebenen vierten bevorzugten Ausfüh
rungsform, die in Fig. 15 gezeigt ist, wird der Randteil an der
Seite der oberen Hauptoberfläche des SIO-Substrates 400 durch
die Oxidschicht 13 ohne eine dünne SIO-Schicht 1, die auf der
begrabenen Oxidschicht 2 ausgebildet ist, gebildet. Dementspre
chend verhindert dieses zum Beispiel in dem Verdünnungsprozeß
der SIO-Schicht 1 das Problem, daß eine dünne SIO-Schicht 1, die
teilweise durch die begrabene Oxidschicht 2 und eine Oxid
schicht, die zur Verdünnung ausgebildet ist, umgeben ist, teil
weise beim Entfernen der Oxidschicht so abgehoben bzw. entfernt
wird, daß sie Partikel bildet und in der Ätzlösung suspendiert
wird. Dieses verhindert die defekte Ausbildung der Halbleitere
lemente aufgrund der Anwesenheit der Partikel, was zu einer ver
besserten Produktionsausbeute führt.
Ähnlich zu der begrabenen Oxidschicht 2 kann die Oxidschicht 13
durch Verwenden eines Ionenimplantationsverfahrens ausgebildet
und durch eine Wärmebehandlung gewachsen werden. Es ist daher
nicht notwendig, zusätzliche Vorrichtungen zu verwenden oder zu
sätzliche Prozeßschritte für die Ausbildung der Oxidschicht 13
hinzuzufügen, was einen Anstieg der Produktionskosten unter
drückt.
Wenn die begrabene Oxidschicht 2 und die Oxidschicht 13 in ge
trennten Prozeßschritten wärmebehandelt werden, können diese
Oxidschichten mit einer guten Steuerbarkeit hinsichtlich der
Dicke behandelt bzw. ausgebildet werden.
Es ist nicht notwendig zu sagen, daß diese bevorzugte Ausfüh
rungsform auch bei einer Struktur wirksam ist, in der eine Poly
siliziumschicht auf dem Randteil und der unteren Hauptoberfläche
des Siliziumsubstrates 3 zum Gettern von Kontaminationen wie
Schwermetallen ausgebildet ist. Fig. 16 zeigt ein SIO-Substrat
400A, das eine Polysiliziumschicht zum Gettern aufweist.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer fünften bevorzugten Ausführungsform
der vorliegenden Erfindung wird nun unter Bezugnahme auf die
Fig. 17 bis 19 beschrieben.
Zuerst werden Sauerstoffionen in ein Siliziumsubstrat 3, das
durch das CZ-Verfahren ausgebildet ist, von der Seite der oberen
Hauptoberfläche her implantiert (eine erste Implantation), um
eine begrabene Oxidschicht 2 innerhalb des Siliziumsubstrates 3
durch das SIMOX-Verfahren auszubilden. Die Sauerstoffionenim
plantation und eine Wärmebehandlung nach der Implantation werden
unter denselben Bedingungen wie denjenigen bei der ersten bevor
zugten Ausführungsform ausgeführt, die hier nicht erneut be
schrieben werden.
Danach wird, wie in Fig. 17 gezeigt ist, ein Laserstrahl LB von
oben auf den Randteil des Siliziumsubstrates 3 in einem Vakuum
gestrahlt. Ein Nd-YAG-Laser (mit einer Wellenlänge von 1,06 µm)
wird als die Laserquelle verwendet, wobei die Laserausgangslei
stung zum Beispiel 3 bis 5 W (Watt) ist. Die Punktgröße des La
serstrahls LB (die durch den Laserstrahl beleuchtete Fläche) ist
ungefähr 2 bis 3 µm.
Das Anwenden des Laserstahls LB bei den oben beschriebenen Be
dingungen schmilzt den beleuchteten bzw. bestrahlten Teil, so
daß die SIO-Schicht 1 und die begrabene Oxidschicht 2 miteinan
der gemischt werden. Dann wird, wie in Fig. 18 gezeigt ist, ein
SIO-Substrat 500, das eine geschmolzene Schicht 14 in dem Rand
teil mindestens auf der Seite der oberen Hauptoberfläche des
Substrates aufweist, erhalten.
Bezüglich der Zusammensetzung der geschmolzenen Schicht 14 ist
bekannt, daß die Oxidschicht zumindestens reicher an Silizium
als SiO2 ist. Jedoch fällt das Phänomen, daß Silizium und eine
Siliziumoxidschicht mit einem Laserstrahl geschmolzen werden in
ein unbekanntes Feld. Da weder die Erfinder noch andere die Zu
sammensetzung der geschmolzenen Schicht 14 bei Untersuchungen
herausgefunden haben, wird angenommen, daß die Zusammensetzung
der geschmolzenen Schicht 14 SiOx ist.
Zum Anwenden des Laserstrahls LB gleichförmig überall über den
Randteil des Siliziumsubstrates 3 wird das Siliziumsubstrat 3 in
der Richtung gedreht, die durch den Pfeil A angezeigt ist, wobei
der Laserstrahl LB in einer Position in bzw. auf dem Randteil
fixiert ist, wie es in Fig. 19 als Beispiel gezeigt ist. Nachdem
das Siliziumsubstrat 3 einmal gedreht worden ist, wird der La
serstrahl LB in der Richtung, die durch den Pfeil B oder C ange
zeigt ist, bewegt und dort fixiert, und das Siliziumsubstrat 3
wird erneut gedreht. Das Wiederholen dieses Betriebes erlaubt
es, daß der Laserstrahl LB gleichförmig überall in dem Randteil
des Siliziumsubstrates 3 angewandt bzw. gleichförmig auf diesen
gestrahlt wird.
Obwohl die Anzahl der Drehungen des Siliziumsubstrates 3 und die
Bestrahlungszeit für jeden Punkt von der Intensität und der
Punktgröße des Laserstrahls LB abhängen, ist es bekannt, daß das
Siliziumsubstrat 3 nahezu augenblicklich mit der oben beschrie
benen Spezifikation des Laserstrahl LB geschmolzen werden kann.
Entsprechend der oben beschriebenen fünften bevorzugten Ausfüh
rungsform, die in Fig. 18 gezeigt ist, ist der Randteil des
SOI-Substrates 500 auf der Seite der oberen Hauptoberfläche aus der
geschmolzenen Schicht 14 zusammengesetzt, die die Unregelmäßig
keiten auf dem Randteil des Siliziumsubstrates 3 und außerdem
die Anwesenheit einer dünnen SIO-Schicht auf der begrabenen
Oxidschicht 2 eliminiert. Dieses löst das Problem, daß bei dem
Verdünnungsvorgang der SIO-Schicht 1 zum Beispiel eine dünne
SIO-Schicht 1, die teilweise durch die begrabene Oxidschicht 2
und eine Oxidschicht, die zum Verdünnen ausgebildet ist, umgeben
ist, teilweise beim Entfernen der Oxidschicht so abgehoben bzw.
abgelöst wird, daß sie Partikel bildet und in der Ätzlösung sus
pendiert wird. Dieses verhindert die defekte Ausbildung der
Halbleiterelemente aufgrund der Anwesenheit der Partikel, was zu
einer Verbesserung der Produktionsausbeute führt.
Obwohl das Markieren mit einem Laserstrahl auf einem Silizium
substrat (Markieren zur Unterscheidung von Siliziumsubstraten)
allgemein bekannt ist, ist es lediglich als ein Markierungsver
fahren bekannt. Im allgemeinen ist die Zusammensetzung des mar
kierten Teils nicht ausreichend untersucht worden. Tatsächlich
hat es niemals die technische Idee des Verhinderns der Ausbil
dung von Partikeln aus SIO-Substraten durch Verwenden eines La
serstrahls gegeben.
Die Erfinder und andere haben dem Phänomen Aufmerksamkeit ge
schenkt, daß Silizium in dem Siliziumsubstratmarkierungsprozeß
mit einem Laserstrahl verdampft und schmilzt, und herausgefun
den, daß die Anwendung eines Laserstrahls auf eine Zwei-Schicht-Struktur
aus einer Siliziumschicht und einer Siliziumoxidschicht
verursacht, daß die Siliziumschicht und die Siliziumoxidschicht
miteinander zur Ausbildung einer Oxidschicht, die reicher an Si
lizium als eine gewöhnliche Siliziumoxidschicht ist, gemischt
werden. Auf der Basis dieser Erkenntnis haben sie die technische
Idee des Verhinderns der Ausbildung von Partikeln bei
SOI-Substraten durch Verwenden einer siliziumreichen Oxidschicht,
die durch Schmelzen erhalten worden ist, erzielt.
Obwohl diese bevorzugte Ausführungsform als ein Beispiel gezeigt
worden ist, in dem ein Laserstrahl auf ein SIO-Substrat zum
Schmelzen der begrabenen Oxidschicht 2 und der SIO-Schicht 1 an
gewandt bzw. gestrahlt wird, kann eine siliziumreichere Oxid
schicht durch Schmelzen irgendeiner Zwei-Schicht-Struktur aus
einer Siliziumschicht und einer Siliziumoxidschicht mit einer
Anwendung eines Laserstrahls erhalten werden. Es ist zum Bei
spiel unnötig zu sagen, daß eine siliziumreichere Oxidschicht
auch mit einer Struktur erhalten werden kann, bei der eine Sili
ziumoxidschicht auf einer Siliziumschicht ausgebildet ist.
Die oben beschriebenen ersten bis fünften bevorzugten Ausfüh
rungsformen haben die Erfindung in Begriffen der Verhinderung
der Ausbildung von Partikeln bei SIO-Substraten, die durch das
SIMOX-Verfahren ausgebildet sind, gezeigt. In den folgenden
sechsten bis achten bevorzugten Ausführungsformen der vorliegen
den Erfindung wird die Erfindung bezüglich der Verhinderung der
Ausbildung von Partikeln bei SIO-Substraten, die durch ein Bon
dierungsverfahren (miteinander verbundene bzw. bondierte
SIO-Substrate) ausgebildet sind, beschrieben.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer sechsten bevorzugten Ausführungsform
der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Fig. 20 und 21 beschrieben.
Zuerst wird, wie in Fig. 20 gezeigt ist, ein verbundenes
(bondiertes) SIO-Substrat 20 vorbereitet bzw. hergestellt, daß
eine Auf-Substrat-Oxidschicht 6 und eine Siliziumschicht 7, die
aufeinanderfolgend auf der oberen Hauptoberfläche eines Silizi
umsubstrates 3 zur Ausbildung einer SIO-Struktur gestapelt sind,
aufweist bzw. enthält. Die SIO-Struktur des verbundenen
SOI-Substrates 20 wird erhalten durch Ausbilden einer Oxidschicht
auf der oberen Hauptoberfläche des Siliziumsubstrates 3, Verbin
den (Bonden) eines anderen Siliziumsubstrates auf diese, und
dann Polieren dieses Siliziumsubstrates zu einer gewünschten
Dicke. Die Dicke der Auf-Substrat-Oxidschicht 6 ist ungefähr 0,1
bis 1,0 µm und die Dicke der Siliziumschicht 7 ist ungefähr 0,1
bis 0,3 µm. Die Auf-Substrat-Oxidschicht entspricht der begrabe
nen Oxidschicht und die Siliziumschicht 7 entspricht der
SOI-Schicht.
Nachfolgend wird eine Epitaxieschicht 15 zum Bedecken des Rand
teiles der oberen Hauptoberfläche des SIO-Substrates 20, der
Auf-Substrat-Oxidschicht 6 und der Siliziumschicht 7 ausgebil
det. Die Epitaxieschicht 15 wird durch Aussetzen des
SOI-Substrates 20 an eine Gasatmosphäre aus Trichlorsilan (SiHCl3)
bei einer Temperatur von 1150 bis 1200°C ausgebildet, als Bei
spiel. Eine Maske ist auf der unteren Hauptoberfläche und dem
Randteil der unteren Hauptoberflächenseite des Substrates, wo
die Ausbildung der Epitaxieschicht 15 unerwünscht ist, ausgebil
det.
Da die Wachstumsrate der Epitaxieschicht 15 gleich 0,5 bis
3,0 µm/min ist, dauert es ungefähr eine Minute, bis sie dick ge
nug ist, um die Auf-Substrat-Oxidschicht 6 und die Silizium
schicht 7 zu bedecken.
Als nächstes wird, wie in Fig. 21 gezeigt ist, die Epitaxie
schicht 15 zur Ausbildung einer flachen Oberfläche oberhalb der
Siliziumschicht 7 poliert, um ein SIO-Substrat 600 zu erhalten,
das die Epitaxieschicht 15 aufweist, die den Randteil der Auf-
Substrat-Oxidschicht 6 und der Siliziumschicht 7 bedeckt.
Entsprechend der oben beschriebenen sechsten bevorzugten Ausfüh
rungsform, die in Fig. 21 gezeigt ist, ist der Randteil der Auf-
Substrat-Oxidschicht 6 und der Siliziumschicht 7 mit der Epita
xieschicht 15 bedeckt. Dieses verhindert das Problem daß, beim
Naßätzen zum Verdünnen der SOI-Schicht (Siliziumschicht 7) zum
Beispiel die Auf-Substrat-Oxidschicht 6 teilweise entfernt wird,
was verursacht, daß die darauf befindliche Siliziumschicht 7 auf
dieser teilweise überhängt. Dieses verhindert, daß sich die Si
liziumschicht 7 löst und Partikel bildet.
Selbst falls der Randteil der Auf-Substrat-Schicht 6 und der Si
liziumschicht 7 nicht perfekt abgeschrägt sind und ihr Umfang
aufeinanderfolgende Unregelmäßigkeiten in einer Draufsicht auf
weist, sind diese Unregelmäßigkeiten durch die Epitaxieschicht
15 bedeckt. Daher werden die Auf-Substrat-Oxidschicht 6 und die
Siliziumschicht 7 nicht zur Ausbildung von Partikeln bei dem
Transport des Substrates abgeschält bzw. abgelöst.
Die obige Beschreibung hat ein Beispiel gezeigt, in dem die Epi
taxieschicht 15, die gute Kristallinität aufweist, auf der Sili
ziumschicht 7 verbleibt und als eine SOI-Schicht verwendet wird.
Jedoch kann sie, solange die Auf-Substrat-Oxidschicht 6 und die
Siliziumschicht 7 bedeckt sind, aus dem Bereich oberhalb der Si
liziumschicht 7 entfernt werden.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer siebten bevorzugten Ausführungsform
der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Fig. 22 und 23 beschrieben.
Zuerst wird ein verbundenes (bondiertes) SOI-Substrat 20 vorbe
reitet, daß eine Auf-Substrat-Oxidschicht 6 und eine Silizium
schicht 7 aufweist, die aufeinanderfolgend auf der oberen
Hauptoberfläche eines Siliziumsubstrates 3 gestapelt sind, um
eine SOI-Struktur zu bilden.
Nachfolgend wird, wie in Fig. 22 gezeigt ist, ein Laserstrahl LB
auf den Randteil der Auf-Substrat-Oxidschicht 6 und der Silizi
umschicht 7 von oben angewandt bzw. von dort auf diese ge
strahlt. Ein Nd-YAG-Laser (der eine Wellenlänge von 1,06 mm auf
weist) wird mit einer Laserausgangsleistung von ungefähr 3 bis
5 W (Watt) als Beispiel verwendet. Die Punktgröße
(Beleuchtungsfläche) des Laserstrahls LB ist ungefähr 2 bis 3 µm.
Die Anwendung des Laserstrahls LB unter den oben beschriebenen
Bedingungen verursacht, daß der bestrahlte Teil so schmilzt, daß
die Siliziumschicht 7 und die Auf-Substrat-Oxidschicht 6 mitein
ander gemischt werden. Dann wird, wie in Fig. 23 gezeigt ist,
ein SOI-Substrat 700 mit einem Randteil der Auf-Substrat-Oxid
schicht 6 und der Siliziumschicht 7 erhalten, der mit einer
geschmolzenen Schicht 16 bedeckt ist.
Das Phänomen, daß die Auf-Substrat-Oxidschicht 6 und die Silizi
umschicht 7 geschmolzen werden, ist dasselbe wie das Phänomen,
daß eine Siliziumschicht und eine Siliziumoxidschicht geschmol
zen werden, wie es bei der fünften bevorzugten Ausführungsform
beschrieben worden ist, was hier nicht noch einmal vollständig
beschrieben wird.
Entsprechend dieser bevorzugten Ausführungsform, wie sie in Fig.
23 gezeigt ist, ist der Randteil der Auf-Substrat-Oxidschicht 6
und der Siliziumschicht 7 in dem SOI-Substrat 700 durch die ge
schmolzene Schicht 16 bedeckt. Bei dem Naßätzen zum Verdünnen
bzw. Dünnermachen der SOI-Schicht (Siliziumschicht 7) verhindert
dies zum Beispiel, daß die Auf-Substrat-Oxidschicht 6 teilweise
so entfernt wird, daß dieses die Siliziumschicht 7 in einen hän
genden bzw. überhängenden Zustand bringt. Dieses verhindert, daß
die Siliziumschicht 7 so abgelöst wird, daß sie Partikel bildet.
Selbst falls der Randteil der Auf-Substrat-Oxidschicht 6 und der
Siliziumschicht 7 nicht perfekt abgeschrägt ist, so daß er fort
laufend Unregelmäßigkeiten entlang des Umfangs in einer Drauf
sicht bildet, sind die Unregelmäßigkeiten mit der geschmolzenen
Schicht bedeckt. Dieses verhindert, daß die Auf-Substrat-Oxid
schicht 6 und die Siliziumschicht 7 bei einem Transport des
Substrates derart abgelöst werden, daß sie Partikel bilden.
Ein Halbleitersubstratverarbeitungsverfahren und ein Halbleiter
substrat entsprechend einer achten bevorzugten Ausführungsform
der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Fig. 24 bis 27 beschrieben.
Zuerst wird, wie in Fig. 24 gezeigt ist, eine Auf-Substrat-Oxid
schicht 61 auf der oberen Hauptoberfläche eines Silizium
substrates 3 ausgebildet, und dann wird ein Siliziumsubstrat 31
auf dieses gebondet bzw. mit dieser verbunden. Zu diesem Zeit
punkt ist die Abmessung des Siliziumsubstrates 31 in der Rich
tung der Ebene (Verbindungsebene) größer als diejenige der Auf-
Substrat-Oxidschicht 61. Dementsprechend steht bei dieser Struk
tur der Rand des Siliziumsubstrates 31 für einen Beobachter wie
ein Schirm gegenüber dem Rand der Auf-Substrat-Oxidschicht 61
vor. Die Struktur, die in Fig. 24 gezeigt ist, kann erhalten
werden durch Verbinden (Bonden) einer Auf-Substrat-Oxidschicht
61 und eines Siliziumsubstrates 31, die dieselbe Abmessung in
der Richtung der Ebene aufweisen, und dann durch Atzen des Rand
teils der Auf-Substrat-Oxidschicht 61 durch ein Naßätzen mit HF
oder ähnlichem.
Als nächstes wird, wie in Fig. 25 durch die Pfeile angezeigt
ist, Druck auf das Siliziumsubstrat 31 von oberhalb ausgeübt, um
den Randteil des Siliziumsubstrates 31 so zu biegen, daß dieser
Teil in Kontakt mit der Oberfläche des Siliziumsubstrates 3
kommt. Dann werden das Siliziumsubstrat 31 und das Silizium
substrat 3 miteinander zum Liefern der Struktur, wie sie in Fig.
26 gezeigt ist, verbunden, wobei die Auf-Substrat-Oxidschicht 61
mit dem Siliziumsubstrat 31 bedeckt ist. Dieses Verbinden wird
ausgeführt durch Verwenden einer allgemeinen Technik wie einem
Heizverfahren, das hier nicht im Detail beschrieben wird.
Letztendlich wird das Siliziumsubstrat 31 zu einer gewissen Dic
ke poliert, um eine Siliziumschicht 7 auszubilden, wodurch ein
SOI-Substrat 800 geliefert wird, bei dem die Auf-Substrat-Oxid
schicht 61 mit der Siliziumschicht 7 bedeckt ist, wie es in
Fig. 27 gezeigt ist.
Entsprechend der oben beschriebenen achten Ausführungsform, die
in Fig. 27 gezeigt ist, ist die Auf-Substrat-Oxidschicht 61 mit
der Siliziumschicht 7 bedeckt. Dieses verhindert das Problem,
daß die Auf-Substrat-Oxidschicht 61 teilweise entfernt wird, so
daß die Siliziumschicht 7, die auf dieser befindlich ist, bei
dem Naßätzen zum Verdünnen der SOI-Schicht (Siliziumschicht 7)
in einen teilweise hängenden bzw. überhängenden Zustand gesetzt
wird, als Beispiel. Dieses verhindert, daß die Siliziumschicht 7
sich löst bzw. abgelöst wird, so daß Partikel gebildet werden.
Ein Halbleitersubstratbearbeitungsverfahren und ein Halbleiter
substrat entsprechend einer neunten bevorzugten Ausführungsform
der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Fig. 28 bis 31 beschrieben.
Die Oberfläche des Randteils eines Siliziumsubstrates 3, das
durch ein CZ-Verfahren ausgebildet ist und Unregelmäßigkeiten
auf dem Randteil aufweist, wird durch ein Rollenpolieren po
liert, wie es in Fig. 28 gezeigt ist. Bei dem Rollenpolieren
wird eine sich drehende Rolle, die ein Reibmittel auf ihren zy
lindrischen Oberflächen aufweist, in Kontakt mit einem Objekt
gebracht, um das Objekt zu polieren. Bei dieser bevorzugten Aus
führungsform wird eine Rolle RO in Kontakt mit dem Randteil des
Siliziumsubstrates 3 gebracht, um diesen Teil zu polieren.
Es ist wünschenswert, diesen Teil in einen spiegelartigen Zu
stand, in demselben Ausmaß wie die obere Hauptoberfläche des Si
liziumsubstrates 3, mit einer Oberflächenrauheit von ungefähr 5
bis 10 Angström (1 Angström = 1×10-10m) zu polieren.
Als nächstes werden, wie in Fig. 29 gezeigt ist, Sauerstoffionen
von der Seite der oberen Hauptoberfläche des Siliziumsubstrates
3 her zur Ausbildung einer begrabenen Oxidschicht 2 innerhalb
des Siliziumsubstrates 3 durch das SIMOX-Verfahren implantiert,
um ein SOI-Substrat 900 mit einem glatten Rand zu liefern. Die
Sauerstoffionenimplantation und die Wärmebehandlung nach der Im
plantation werden unter denselben Bedingungen wie denjenigen bei
der ersten bevorzugten Ausführungsform beschriebenen Bedingungen
ausgeführt, die hier nicht erneut beschrieben werden.
Entsprechend der oben beschriebenen neunten bevorzugten Ausfüh
rungsform wird der Randteil des Siliziumsubstrates 3 in einen
spiegelähnlichen bzw. spiegelartigen Zustand gebracht und dann
wird die begrabene Oxidschicht innerhalb des Siliziumsubstrates
3 durch das SIMOX-Verfahren ausgebildet. Dementsprechend ist,
obwohl eine dünne SOI-Schicht 1 auf der begrabenen Oxidschicht 2
ausgebildet ist, der Oberflächenzustand der SOI-Schicht 1 in
diesem Teil glatt. Bei dem Prozeß des Verdünnens der SOI-Schicht
1 verhindert dieses zum Beispiel das Problem, daß eine dünne
SOI-Schicht 1, die teilweise durch die begrabene Oxidschicht 2
und eine Oxidschicht, die zum Verdünnen ausgebildet ist, so um
geben wird, daß sie bei einer Entfernung der Oxidschicht teil
weise abgehoben bzw. entfernt wird und Partikel bildet, die in
der Ätzlösung suspendiert sind. Dieses verhindert die defekte
Ausbildung von Halbleiterelementen aufgrund der Anwesenheit der
Partikel, was zu einer Verbesserung der Produktionsausbeute
führt.
Obwohl die obige Beschreibung ein Beispiel gezeigt hat, bei dem
der Randteil des Siliziumsubstrates vor der Ausbildung der be
grabenen Oxidschicht 2 poliert wird, kann der Randteil des Sili
ziumsubstrates 3 poliert werden, nachdem die begrabene Oxid
schicht 2 ausgebildet worden ist, was dieselben Wirkungen lie
fert.
Genauer gesagt wird, wie in Fig. 30 gezeigt ist, eine begrabene
Oxidschicht 2 wird in einem Siliziumsubstrat 3, das Unregelmä
ßigkeiten in dem Randteil aufweist, ausgebildet, und dann wird
der Randteil des Siliziumsubstrates 3 durch ein Rollenpolieren
(Rollenschleifen) entfernt. Dann kann, wie in Fig. 31 gezeigt
ist, ein SOI-Substrat 900A erhalten werden, das eine begrabene
Oxidschicht 2 aufweist, die sich parallel zu der Hauptoberfläche
zu dem äußersten Teil des Randes erstreckt. Dementsprechend ist
eine dünne SOI-Schicht 1 nicht auf der begrabenen Oxidschicht 2
ausgebildet. Dieses verhindert das Problem, daß eine dünne
SOI-Schicht 1 teilweise durch die begrabene Oxidschicht 2 und eine
Oxidschicht, die zum Verdünnen ausgebildet ist, umgeben ist und
bei der Entfernung der Oxidschicht teilweise abgehoben bzw. ent
fernt wird, so daß Partikel gebildet werden, die in der Ätzlö
sung suspendiert sind. Dieses verhindert die defekte Ausbildung
der Halbleiterelemente aufgrund der Anwesenheit der Partikel,
was zu der Verbesserung der Produktionsausbeute führt.
Die oben beschriebenen ersten bis neunten bevorzugten Ausfüh
rungsformen haben Beispiele gezeigt, bei denen die SOI-Substrate
Unregelmäßigkeiten in dem Randteil aufweisen, und Beispiele, bei
denen sie Polysiliziumschichten zum Gettern aufweisen. Jedoch
ist die Anwendung der vorliegenden Erfindung nicht auf
SOI-Substrate begrenzt. Wenn Siliziumsubstrate mit Volumen
(Bulk-Siliziumsubstrate), die Unregelmäßigkeiten in dem Rand oder eine
Polysiliziumschicht zum Gettern aufweisen, an dem Problem der
Partikel aus dem Randteil leiden, kann die vorliegende Erfindung
zur Verhinderung der Ausbildung der Partikel angewandt werden.
Desweiteren ist die vorliegende Erfindung auch wirksam, wenn ein
SOI-Substrat, das keine Unregelmäßigkeiten in dem Randteil auf
weist, an dem Problem der Ausbildung der Partikel aufgrund der
Anwesenheit einer dünnen Oxidschicht oder einer begrabenen Oxid
schicht in dem Randteil leidet.
Obwohl es in den obigen ersten bis neunten bevorzugten Ausfüh
rungsformen nicht beschrieben worden ist, werden die
SOI-Substrate, die entsprechend der Erfindung erhalten werden, nicht
nur zur Herstellung von bestimmten Halbleitervorrichtungen ver
wendet. Es ist unnötig zu sagen, daß verschiedene Halbleiterele
mente wie MOS-Transistoren und bipolare Transistoren in die
SOI-Schichten eingebaut werden können, um verschiedene Halbleiter
vorrichtungen wie DRAMs, SRAMs, Logikschaltungen, etc. zu produ
zieren.
Obwohl Ausführungsformen der Erfindung im Detail beschrieben
worden sind, ist die vorhergehende Beschreibung in all ihren
Aspekten als Illustration und nicht als Begrenzung zu verstehen.
Claims (8)
1. Verfahren zum Bearbeiten eines Halbleitersubstrates, das
eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der
gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem
ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberflä
che ausgebildet ist, als ein zentraler Teil definiert ist, und
ein Teil, der einen umfangsseitigen Bereich um den zentralen
Teil in der ersten Hauptoberfläche und den Seitenteil enthält,
als ein Randteil definiert ist,
bei dem das Halbleitersubstrat ein SOI-Substrat (10) ist, das durch ein SIMOX-Verfahren ausgebildet ist, und
das Halbleitersubstrat eine begrabene Oxidschicht (2) und eine SOI-Schicht (1) aufweist, die in der ersten Hauptoberfläche in einer aufeinanderfolgend gestapelten Form ausgebildet sind, wobei das Verfahren einen Siliziumionen-Implantierungsschritt aufweist, bei dem Siliziumionen in den Randteil implantiert wer den, zum Eliminieren der begrabenen Oxidschicht, die in dem Randteil ausgebildet ist.
bei dem das Halbleitersubstrat ein SOI-Substrat (10) ist, das durch ein SIMOX-Verfahren ausgebildet ist, und
das Halbleitersubstrat eine begrabene Oxidschicht (2) und eine SOI-Schicht (1) aufweist, die in der ersten Hauptoberfläche in einer aufeinanderfolgend gestapelten Form ausgebildet sind, wobei das Verfahren einen Siliziumionen-Implantierungsschritt aufweist, bei dem Siliziumionen in den Randteil implantiert wer den, zum Eliminieren der begrabenen Oxidschicht, die in dem Randteil ausgebildet ist.
2. Verfahren nach Anspruch 1, bei dem
der Siliziumionen-Implantierungsschritt den Schritt des Implan
tierens der Siliziumionen von der Seite des Randteiles in einer
Richtung eines Radius des SOI-Substrats (10) aufweist.
3. Verfahren nach Anspruch 1 oder 2, bei dem
der Siliziumionen-Implantierungsschritt den Schritt des Ausbil
dens einer Implantierungsmaske (MS) in dem zentralen Teil der
ersten Hauptoberfläche und dann des Implantierens der Siliziu
mionen von der Seite des Randteils und von der Seite der ersten
Hauptoberfläche des SOI-Substrates (10) aufweist.
4. Verfahren zum Bearbeiten eines Halbleitersubstrates, das
eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der
gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem
ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberflä
che ausgebildet ist, als ein zentraler Teil definiert ist, und
ein Teil, der einen umfangsseitigen Bereich um den zentralen
Teil in der ersten Hauptoberfläche und den Seitenteil enthält,
als ein Randteil definiert ist, wobei das Verfahren die Schritte
des
- (a) Ausbildens einer Isolierschicht (8, 9) zum Bedecken des Randteils des Halbleitersubstrats (3),
- (b) Implantierens von Sauerstoffionen von der Seite der ersten Hauptoberfläche des Halbleitersubstrates (3), das die Isolier schicht aufweist, zur Ausbildung einer begrabenen Oxidschicht (2) und einer SOI-Schicht (1) in einer aufeinanderfolgend gesta pelten Form in der ersten Hauptoberfläche durch ein SIMOX-Verfahren, und
- (c) Entfernen der Isolierschicht (8, 9) aufweist, um dadurch ein SOI-Substrat (200, 200A), das die be grabene Oxidschicht (2) aufweist, die sich parallel zu der Hauptoberfläche zu dem äußersten Ende des Randteiles erstreckt, auszubilden.
5. Verfahren nach Anspruch 4, bei dem
die Isolierschicht mit einer Dicke ausgebildet wird, die in ih
rem dicksten Teil gleich zu oder größer als eine Gesamtdicke der
begrabenen Oxidschicht (2) und der SOI-Schicht (1) ist, und
bei dem der Schritt (a) den Schritt des Ausbildens einer thermi
schen Oxidschicht (8) durch ein thermisches Oxidationsverfahren
als die Isolierschicht aufweist.
6. Verfahren nach Anspruch 4, bei dem
die Isolierschicht mit einer Dicke ausgebildet wird, die in ih
rem dicksten Teil gleich zu oder größer als eine Gesamtdicke der
begrabenen Oxidschicht (2) und der SOI-Schicht (1) ist, und
bei dem der Schritt (a) den Schritt des Ausbildens einer
TEOS-Schicht (9) durch ein Niederdruck-CVD-Verfahren als die Isolier
schicht aufweist.
7. Verfahren zum Bearbeiten eines Halbleitersubstrates, das
eine erste Hauptoberfläche, eine zweite Hauptoberfläche auf der
gegenüberliegenden Seite und einen Seitenteil aufweist, bei dem
ein Teil, in dem ein aktiver Bereich in der ersten Hauptoberflä
che ausgebildet ist, als ein zentraler Teil definiert ist, und
ein Teil, der einen umfangsseitigen Bereich um den zentralen
Teil in der ersten Hauptoberfläche und den Seitenteil enthält,
als ein Randteil definiert ist, wobei das Verfahren die Schritte
des
- (a) Anwendens einer ersten Sauerstoffionen-Implantation von der Seite der ersten Hauptoberfläche des Halbleitersubstrates (3) über die ganze Oberfläche,
- (b) selektiven Anwendens einer zweiten Sauerstoff ionen-Implantation in den Randteil von der Seite der ersten Hauptober fläche des Halbleitersubstrates (3), und
- (c) Anwendens einer Wärmebehandlungsbearbeitung zum Diffundieren
der Sauerstoffionen, die durch die erste und die zweite Sauer
stoffionen-Implantation implantiert sind, zur Ausbildung einer
begrabenen Oxidschicht (2) und einer schützenden Oxidschicht
(13) entsprechend in den zentralen Teil und in dem Randteil und
außerdem zur Ausbildung einer SOI-Schicht (1) auf der begrabenen
Oxidschicht,
aufweist, wobei bei der zweiten Sauerstoffionen-Implantation ih re Implantierungsspitze in einer flacheren Position als diejeni ge der ersten Sauerstoffionen-Implantation eingestellt ist, und die schützende Oxidschicht (13) in dem Randteil auf mindestens der Seite der ersten Hauptoberfläche von der Oberfläche zu der Innenseite ausgebildet ist.
8. Verfahren nach Anspruch 7, bei dem
der Schritt (c) die Schritte des
Anwendens einer ersten Wärmebehandlungsbearbeitung vor dem
Schritt (b) zur Ausbildung der begrabenen Oxidschicht (2) und
der SOI-Schicht (1), und
Anwendens einer zweiten Wärmebehandlungsbearbeitung nach dem
Schritt (b) zur Ausbildung der schützenden Oxidschicht (13)
aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPP10-4980 | 1998-01-13 | ||
JP10004980A JPH11204452A (ja) | 1998-01-13 | 1998-01-13 | 半導体基板の処理方法および半導体基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19837646A1 true DE19837646A1 (de) | 1999-07-15 |
DE19837646B4 DE19837646B4 (de) | 2004-05-06 |
Family
ID=11598760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19837646A Expired - Fee Related DE19837646B4 (de) | 1998-01-13 | 1998-08-19 | Verfahren zum Bearbeiten eines Halbleitersubstrats |
Country Status (6)
Country | Link |
---|---|
US (3) | US6232201B1 (de) |
JP (1) | JPH11204452A (de) |
KR (1) | KR100279194B1 (de) |
CN (1) | CN1153257C (de) |
DE (1) | DE19837646B4 (de) |
TW (1) | TW392349B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599829B2 (en) * | 1998-11-25 | 2003-07-29 | Texas Instruments Incorporated | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization |
DE60041863D1 (de) * | 1999-07-02 | 2009-05-07 | Mitsubishi Material Silicon | Herstellungsverfahren eines soi substrats |
FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
US6261874B1 (en) * | 2000-06-14 | 2001-07-17 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
KR100366923B1 (ko) * | 2001-02-19 | 2003-01-06 | 삼성전자 주식회사 | 에스오아이 기판 및 이의 제조방법 |
JP2002313757A (ja) * | 2001-04-17 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US20030211711A1 (en) * | 2002-03-28 | 2003-11-13 | Hirofumi Seki | Wafer processing method and ion implantation apparatus |
EP1598452B1 (de) * | 2003-02-25 | 2015-10-14 | SUMCO Corporation | Verfahren zum ziehen eines siliziumeinkristalls, verfahren zur herstellung eines silizium-wafers, und verfahren zur herstellung eines soi-substrats |
FR2852143B1 (fr) * | 2003-03-04 | 2005-10-14 | Soitec Silicon On Insulator | Procede de traitement preventif de la couronne d'une tranche multicouche |
US6946358B2 (en) * | 2003-05-30 | 2005-09-20 | International Business Machines Corporation | Method of fabricating shallow trench isolation by ultra-thin SIMOX processing |
US7294561B2 (en) | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
JP4581349B2 (ja) * | 2003-08-29 | 2010-11-17 | 株式会社Sumco | 貼合せsoiウェーハの製造方法 |
JP2005129676A (ja) | 2003-10-23 | 2005-05-19 | Sumitomo Mitsubishi Silicon Corp | Soi基板用シリコン基板、soi基板、及びそのsoi基板の製造方法 |
WO2005071735A1 (ja) * | 2004-01-22 | 2005-08-04 | Bondtech Inc. | 接合方法及びこの方法により作成されるデバイス並びに接合装置 |
JP4943636B2 (ja) * | 2004-03-25 | 2012-05-30 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
JP2005321758A (ja) * | 2004-04-09 | 2005-11-17 | Sii Nanotechnology Inc | 走査型プローブ装置および走査型プローブ加工方法 |
FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
US7838387B2 (en) | 2006-01-13 | 2010-11-23 | Sumco Corporation | Method for manufacturing SOI wafer |
DE102007011513B3 (de) * | 2007-03-09 | 2008-10-23 | Peter Wolters Gmbh | Verfahren zum Profilieren des Umfangsrands einer Halbleiterscheibe |
US8128749B2 (en) * | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
FR2941324B1 (fr) | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
FR2957716B1 (fr) * | 2010-03-18 | 2012-10-05 | Soitec Silicon On Insulator | Procede de finition d'un substrat de type semi-conducteur sur isolant |
US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
FR2969373B1 (fr) * | 2010-12-20 | 2013-07-19 | St Microelectronics Crolles 2 | Procede d'assemblage de deux plaques et dispositif correspondant |
CN103155102A (zh) * | 2011-02-15 | 2013-06-12 | 住友电气工业株式会社 | 具有保护膜的复合衬底和制造半导体器件的方法 |
JP5548173B2 (ja) * | 2011-08-31 | 2014-07-16 | 株式会社東芝 | 半導体基板及びその製造方法 |
JP6130995B2 (ja) * | 2012-02-20 | 2017-05-17 | サンケン電気株式会社 | エピタキシャル基板及び半導体装置 |
KR20130128227A (ko) * | 2012-05-16 | 2013-11-26 | 삼성전자주식회사 | 전자소자 탑재용 기판의 제조방법 |
FR3003395B1 (fr) * | 2013-03-15 | 2015-05-29 | Commissariat Energie Atomique | Procede et realisation d'un substrat muni d'une protection de bord |
CN104810259B (zh) * | 2014-01-28 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆及其处理方法和半导体结构的形成方法 |
JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6676365B2 (ja) * | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
CN107623028B (zh) | 2016-07-13 | 2021-02-19 | 环球晶圆股份有限公司 | 半导体基板及其加工方法 |
TWI626340B (zh) * | 2016-07-13 | 2018-06-11 | 環球晶圓股份有限公司 | 半導體基板及其加工方法 |
KR102524962B1 (ko) * | 2016-11-14 | 2023-04-21 | 삼성전자주식회사 | 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체 |
CN111739793A (zh) * | 2020-08-06 | 2020-10-02 | 中芯集成电路制造(绍兴)有限公司 | 晶圆的键合方法及键合结构 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL188550C (nl) * | 1981-07-02 | 1992-07-16 | Suwa Seikosha Kk | Werkwijze voor het vervaardigen van een halfgeleidersubstraat. |
FR2571544B1 (fr) * | 1984-10-05 | 1987-07-31 | Haond Michel | Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres |
US4963505A (en) * | 1987-10-27 | 1990-10-16 | Nippondenso Co., Ltd. | Semiconductor device and method of manufacturing same |
JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | S01基板の製造方法 |
JPH04129267A (ja) | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体基板およびその製造方法 |
US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
US5489792A (en) * | 1994-04-07 | 1996-02-06 | Regents Of The University Of California | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility |
EP0701286B1 (de) | 1994-06-16 | 1999-11-24 | Nec Corporation | Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren |
JPH08195483A (ja) | 1995-01-19 | 1996-07-30 | Hitachi Ltd | Soi基板及びその製造方法 |
US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
US6627511B1 (en) * | 1995-07-28 | 2003-09-30 | Motorola, Inc. | Reduced stress isolation for SOI devices and a method for fabricating |
KR970052022A (ko) | 1995-12-30 | 1997-07-29 | 김주용 | 에스 오 아이 기판 제조방법 |
JP3529220B2 (ja) * | 1996-04-26 | 2004-05-24 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
FR2750535B1 (fr) * | 1996-06-27 | 1998-08-07 | Commissariat Energie Atomique | Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos |
JP3216583B2 (ja) * | 1997-08-22 | 2001-10-09 | 住友金属工業株式会社 | 貼り合わせsoi基板の製造方法 |
JP3875375B2 (ja) * | 1997-10-06 | 2007-01-31 | 株式会社ルネサステクノロジ | 半導体装置の製造方法および半導体基板 |
JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-01-13 JP JP10004980A patent/JPH11204452A/ja active Pending
- 1998-07-10 US US09/113,155 patent/US6232201B1/en not_active Expired - Fee Related
- 1998-07-15 TW TW087111479A patent/TW392349B/zh active
- 1998-08-19 DE DE19837646A patent/DE19837646B4/de not_active Expired - Fee Related
- 1998-09-12 KR KR1019980037696A patent/KR100279194B1/ko not_active IP Right Cessation
- 1998-09-14 CN CNB981192548A patent/CN1153257C/zh not_active Expired - Fee Related
-
2001
- 2001-01-29 US US09/770,388 patent/US6563172B2/en not_active Expired - Fee Related
-
2003
- 2003-02-04 US US10/357,392 patent/US6872979B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11204452A (ja) | 1999-07-30 |
US6232201B1 (en) | 2001-05-15 |
KR19990066757A (ko) | 1999-08-16 |
US20010012649A1 (en) | 2001-08-09 |
US6872979B2 (en) | 2005-03-29 |
CN1223458A (zh) | 1999-07-21 |
TW392349B (en) | 2000-06-01 |
CN1153257C (zh) | 2004-06-09 |
US6563172B2 (en) | 2003-05-13 |
KR100279194B1 (ko) | 2001-02-01 |
US20030148595A1 (en) | 2003-08-07 |
DE19837646B4 (de) | 2004-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19837646A1 (de) | Verfahren zum Bearbeiten eines Halbleitersubstrats | |
DE69333619T2 (de) | Herstellungsverfahren für Halbleitersubstrate | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE69728355T2 (de) | Verfahren zur Herstellung eines Halbleitergegenstands | |
DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
DE69233314T2 (de) | Verfahren zur Herstellung von Halbleiter-Produkten | |
DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
DE3618000A1 (de) | Verfahren zur herstellung von transistoren auf einem siliziumsubstrat | |
DE10051579A1 (de) | Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
DE10134484A1 (de) | Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung | |
DE4310954A1 (de) | Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat | |
DE2808257A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE69826053T2 (de) | Halbleitersubstrat und Verfahren zu dessen Herstellung | |
DE10127622A1 (de) | Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens | |
US6486037B2 (en) | Control of buried oxide quality in low dose SIMOX | |
DE19824207A1 (de) | Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102006062829B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE19722112A1 (de) | Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement | |
DE2640981A1 (de) | Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid | |
DE19717880C2 (de) | Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung | |
DE19654301B4 (de) | Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator | |
DE19719272A1 (de) | Verfahren zum Bilden von Feldisolationsregionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |