TWI626340B - 半導體基板及其加工方法 - Google Patents

Abstract

一種半導體基板及其加工方法，半導體基板包含一磊晶區、一邊緣區與一損傷層。磊晶區位於半導體基板之主平面中央，邊緣區圍繞磊晶區，且損傷層分佈於邊緣區內。

Description

半導體基板及其加工方法

本發明是有關於一種基板及其加工方法，且特別是有關於一種半導體基板及其加工方法。

在異質基板上進行的磊晶製程會因材料性質差異而產生缺陷，例如，以矽基板進行III族氮化物半導體材料之磊晶過程中，由於晶格常數不匹配、熱膨脹係數差異造成較大的應力(Stress)，導致磊晶層出現諸如差排(dislocation)、裂縫(Crack)等磊晶缺陷，影響磊晶品質並且不利於元件性能，而熱膨脹係數的差異則會導致當磊晶成長結束並降溫時，由於基板與磊晶層之間的收縮差異較大，使得應力累積而造成磊晶薄膜產生裂縫。

當結構累積較大的應力時，應力所導致的缺陷可向上影響磊晶層的平整度，或向下延伸而造成基板的塑性變形，由於受應力影響的位置不同而導致缺陷(Defects)會在不同位置處形成，例如，由於應力影響磊晶層表面故在磊晶層上產生裂縫；滑移線(Slip line)則係發生於基板之缺陷，因為應力使得基板變形造成晶體平面產生剪(位)移的滑動狀態。

目前習知作法，多藉由在磊晶層與基板之間穿插不同材料層以舒緩應力的累積，例如日本專利JP 2007-258230A，即是在矽單晶基板(111)上插入由氮化鋁鎵銦(AlGaInN)所構成之多重緩衝層，藉此調整異質磊晶時晶格不匹配等應力問題並降低磊晶層表面缺陷的發生；此外如日本專利JP 2012-151402A，透過在矽基板磊晶面上額外增加一表面具不規則高低起伏的粗糙層之後進行GaN磊晶，以抑制磊晶製程中翹曲(warpage)、裂縫等缺陷產生，並提高其磊晶品質。

但是，上述習知作法僅能解決發生在磊晶層的缺陷，而無法有效抑制發生在基板處的缺陷，並且習知技術所揭示之方法，皆係透過在基板面上額外設計緩衝層，或緩衝層搭配一特殊加工層以形成一應力舒緩結構區。實際上由於累積的應力所影響位置不同而導致缺陷發生處的不同，缺陷可能產生於磊晶層表面或發生在基板處並由基板延伸而影響至磊晶層。一般如前述習知技術作法，多藉由緩衝層補償係數差異，或配合緩衝層在基板表面設置特殊結構用以構成應力舒緩區，然而此類作法僅能抑制發生於磊晶層表面之缺陷，而無法抑制從基板發生並延伸至磊晶層或磊晶主平面處之基板缺陷問題。因此，由於從基板處發生的缺陷無法被有效抑制，缺陷會朝著磊晶主平面延伸進而影響磊晶層之晶體排列，導致磊晶層品質下降並不利於元件之功能。

為解決上述問題，本發明提供一種半導體基板及其加工方法。

根據其中之一的實施例，本發明提供的半導體基板包含一磊晶區、一圍繞於磊晶區的邊緣區與一分佈於邊緣區內的損傷層。磊晶區位於半導體基板之主平面中央。

根據本發明所提供之半導體基板，包含一磊晶區與圍繞於磊晶區之邊緣區，所述之磊晶區係該基板之中央並且其表面被施以鏡面拋光處理程序(mirror surface finishing)；邊緣區圍繞於該磊晶區之外圍，所述之邊緣區可被施以但不限於以研磨方法製成，用以在邊緣區內形成損傷層。

所述損傷層為形成於基板內部的晶格應變區，所謂晶格應變區是指晶格排列發生扭曲之區域，其係由具有多種扭曲方向的晶格排列所構成之特殊區域，故損傷層實為一微小且肉眼難以察覺之晶格應變區，並且由於晶格扭曲產生的形變發生於基板內部故不會在基板表面產生特殊結構，例如，粗糙結構(Roughness)。本發明之損傷層結構為透過晶格扭曲方向彼此拉扯，促使應力集中在此區並釋放故能有效抑制缺陷的延伸。在本發明的一實施例中，半導體基板之主平面周圍具有經變形加工的斜邊部，斜邊部位於邊緣區。

在本發明的一實施例中，藉由特定化學蝕刻法對所述損傷層進行蝕刻，藉以量測損傷層之深度，所述之深度係至少大於3微米。

本發明的半導體基板的加工方法包含下列步驟:提供一半導體基板，形成一損傷層於半導體基板的一邊緣區內。

根據本發明的另一實施例，所述之半導體基板可以為任何之基板，包含但不侷限於:藍寶石基板、碳化矽基板、氮化鎵基板或矽基板等。

本發明藉由在基板邊緣區的基板面內製造損傷層用以抑制基板缺陷的產生，特別但不侷限於滑移線的生成，藉此提高III族氮化物半導體材料之磊晶品質。

圖1是依照本發明一實施例的半導體基板的局部剖面示意圖。請參照圖1，本實施例的半導體基板100包含一磊晶區102、一邊緣區104與一損傷層140。所述之磊晶區102位於半導體基板100之主平面110的中央，邊緣區104圍繞磊晶區102，損傷層140分佈於邊緣區104內。從另一方面來說，半導體基板100具有主平面110、背面120與斜邊部130，主平面110與背面120相對，斜邊部130連接於主平面110與背面120之間，且斜邊部130不平行於主平面110。以圖1中的方位為例，主平面110是朝向正X方向的平面，而背面120與主平面110相對，故背面120朝向負X方向，斜邊部130連接於主平面110與背面120之間，也就是說不屬於主平面110與背面120的半導體基板100的其他表面都是斜邊部130，基本上，斜邊部130是位於半導體基板100的邊緣的環狀側表面。

本發明所稱之損傷層140為一由肉眼無法觀察之晶格應變區。正常的晶格排列方式如圖2A所示，為具有單一週期性排列的晶格堆疊而成，而損傷層140的晶格排列則如圖2B所示，為各種不同晶格排列方向。本發明透過在基板外部加工處理使得晶格產生扭曲，從而構成一群具有複數種晶格排列方向之區域，由於此處係由排列方向彼此不同的晶格成形於基板內部之內傷結構，不僅未在基板外部形成可視之外傷結構，且藉由在基板內部構成之此內傷結構，將應力有效集中在此區從而達到抑制缺陷的效果。如前所述，本發明所稱之損傷層結構為一不可視的晶格扭曲區，為了定位並量測損傷層的深度，須先將基板的損傷層區剖開並進行拋光，用以平滑該剖面處，再利用選擇性的蝕刻法進行蝕刻，例如但不限於賴特蝕刻法(Wright etch)，藉此放大出該損傷層並可據此量測其深度，如圖3是蝕刻後所形成的示意圖，圖4則為損傷層經蝕刻後的剖面照片。

本發明之一實施例為，提供一種具有損傷層結構的半導體基板100，藉由成形於基板內部之損傷層結構，使發生於基板處之應力能更有效的集中於此區釋放，用以避免發生於基板處之滑移缺陷向中心延伸至磊晶區。當然，損傷層140對於其他形式的缺陷也都有引導及侷限的作用。本案損傷層係以其在基板內部的深度分布範圍D10（標示於圖3）作為界定，在特定區間內所形成的損傷層深度與抑制滑移線效果具正向關係。換一種說法，損傷層140的深度分布範圍D10從半導體基板100的表面（即主平面110）向下延伸至大於3微米處。請參照下表1，其是以6吋、晶向(111)、厚度1000±10 μm的基板為例進行實驗所得，損傷層的形成方式是以進行研磨製程為例，可選用砂輪號數例如為#800、#3000的砂輪。從表1可看出：損傷層的深度分布範圍為0 μm時，磊晶層的滑移線的長度約為2.6 mm；損傷層的深度分布範圍為3~5 μm時，磊晶層的滑移線的長度約為2.5 mm；損傷層的深度分布範圍為15~20 μm時，磊晶層的滑移線的長度約為1.5 mm；損傷層的深度分布範圍為23~30 μm時，磊晶層的滑移線的長度約為1.3 mm；損傷層的深度分布範圍為35~45 μm時，磊晶層的滑移線的長度約為1.2 mm。在基板邊緣區形成之損傷層的深度分布範圍D10至少為大於3μm即有抑制滑移線之功效存在，損傷層的深度分布範圍D10也可以是15-45μm，又或是15-30μm。此外，本發明所形成之損傷層深度範圍以15~20 μm與23~30 μm這兩組之間為佳，也就是損傷層平均深度較佳為17.5-26.5 μm (計算方式:(15+20)/2=17.5μm與(23+30)/2=26.5μm)。 表1

本實施例的半導體基板100的斜邊部130與主平面110的材質相同。本實施例的主平面110例如是平行於背面120。本實施例的半導體基板100之主平面110的周圍具有經變形加工的斜邊部130。斜邊部130也可稱為倒角區。斜邊部130位於邊緣區104。本實施例的斜邊部130例如可分為靠近主平面110的一上側表面132與靠近背面120的一下側表面134。從主平面110上方沿X方向觀看半導體基板100時，可看到上側表面132，而下側表面134則是由背面120的下方延X方向觀看時能看到。本實施例的損傷層140位於上側表面132，也就是損傷層140位於斜邊部130之上半部內。

圖5是依照本發明另一實施例的半導體基板的損傷層局部放大示意圖。請參照圖5，在本實施例中，如圖1所示的邊緣區104內，還可包含一粗糙區106，粗糙區106與損傷層140兩者不同，但分布的區域可能是部分或完全重疊的，粗糙區106指的是該區的表面呈現高低起伏的粗糙狀，也就是形成有規則或不規則之外傷結構。

請參照圖6為本發明之另一實施例，本實施例的半導體基板300與圖1的半導體基板100基本上相同，其中該損傷層可分佈於斜邊部130以外的邊緣區104。另外，請參照圖7，本實施例的半導體基板400與圖1的半導體基板100基本上也相同，差異於半導體基板400的損傷層440不僅位於斜邊部130的上側表面132，更位於斜邊部130的下側表面134。

圖8是依照本發明另一實施例的半導體基板的局部剖面示意圖。請參照圖8，本實施例的半導體基板500與圖1的半導體基板100基本上相同，相同處於此不再贅述。兩者不同之處在於，損傷層540可分佈於半導體基板500內相對遠離半導體基板500的表面的地方。例如，損傷層540與半導體基板500的表面的距離為X11，而距離X11例如大於2微米。換一種說法，損傷層540的深度分布範圍從距離半導體基板500的表面（即主平面110）大於2微米處起向下延伸。此外，損傷層540位於半導體基板500內相對遠離半導體基板500的外緣的地方。例如，損傷層540與半導體基板500的外緣之間具有一距離Y11。因此，損傷層540為位於半導體基板500內部並且由肉眼無法觀察之內傷結構，而半導體基板500的外觀不會有缺陷。在本發明的一實施例中，半導體基板500具有一厚度X10，2微米(μm)＜損傷層540與半導體基板500的表面的距離X11＜X10。在本發明的另一實施例中，損傷層540與半導體基板500的表面的距離X11＞3μm。在本發明的又一實施例中，損傷層540與半導體基板500的外緣的距離Y11≦3釐米(mm)。若從半導體基板500的上方觀看，本實施例的損傷層540可呈條狀，且條狀的損傷層540具有一寬度Y12，寬度Y12＜100μm。

圖9至圖11是依照本發明另三實施例的半導體基板的局部上視示意圖。圖9至圖11中，雖然可見到損傷層的位置，但實際上損傷層可能隱藏於半導體基板的基板下方，只是為了便於說明而將其位置顯示於圖中。請參考圖9，在本實施例中，半導體基板600的外緣具有一平口650，損傷層640至少鄰近於平口650的兩個角落。本實施例中，損傷層640包括分別鄰近於平口650的兩個角落且彼此分離的兩個部分。損傷層640彼此分離的兩個部分的長度D60例如分別至少大於2公分(cm)。損傷層640彼此分離的兩個部分可相互對稱，但本發明不侷限於此。在其他實施例中，損傷層也可以是單一連續的條狀分佈，且同時涵蓋鄰近於平口的兩個角落的部分，本發明不對此設限。以6吋、晶向 (111)、厚度1000±10 μm的基板為例進行實驗，參考圖8與圖9，損傷層640與半導體基板600的表面的距離（類似圖8的距離X11）為2~20 μm，損傷層640的寬度（類似圖8的寬度Y12）為65~85 μm，損傷層640與半導體基板600的外緣的距離（類似圖8的距離Y11）為0.3~0.7 mm，損傷層640彼此分離的兩個部分的長度D60為50~70 mm，此時磊晶層的滑移線的長度大約會被限制在1.5 mm。

請參考圖10，本實施例的半導體基板700與圖9的半導體基板600基本上相同，差異在於損傷層740呈環狀。舉例而言，損傷層740可以是封閉的單一環狀。一般而言，半導體基板700在磊晶並切割成片之後以及進行後續的製程之前，整體呈現單晶狀態，而本實施例的損傷層740可以是非單晶狀態。因此，本實施例的損傷層740可將半導體基板700分為內單晶區752、非單晶區754與外單晶區756，其中損傷層740也就構成非單晶區754。以6吋、晶向 (111)、厚度1000±10 μm的基板為例進行實驗，參考圖8與圖10，損傷層740與半導體基板700的表面的距離（類似圖8的距離X11）為180~200 μm，損傷層740的寬度（類似圖8的寬度Y12）為65~85 μm，損傷層740與半導體基板700的外緣的距離（類似圖8的距離Y11）為0.3~0.7 mm，此時磊晶層的滑移線的長度大約會被限制在1.5 mm。

請參考圖11，本實施例的半導體基板800與圖10的半導體基板700基本上相同，不同之處在於非單晶區854為多環狀。損傷層840也就構成非單晶區854，故損傷層840也呈多環狀。損傷層840的各環可為相同或不同深淺，且相鄰各環之間的間距可以相同或不同。藉由這些設計，可進一步增加抑制缺陷產生的效果。以6吋、晶向(111)、厚度1000±10 μm的基板為例進行實驗，參考圖8與圖11，損傷層840採用兩環的設計，損傷層840的兩環與半導體基板800的表面的距離（類似圖8的距離X11）為180~200 μm，損傷層840的各環的寬度（類似圖8的寬度Y12）為65~85 μm，損傷層840的兩環與半導體基板800的外緣的距離（類似圖8的距離Y11）分別小於等於0.7 mm與1 mm，此時磊晶層的滑移線的長度大約會被限制在1.4 mm。

圖12是依照本發明一實施例的半導體基板的加工方法的流程圖。請參照圖1與圖12，本實施例的半導體基板的加工方法包括下列步驟:首先，提供一半導體基板100，此為步驟S110，所述之半導體基板100與圖1的半導體基板100基本上相同。接著，在半導體基板100的邊緣區104形成損傷層140，此為步驟S120。

步驟S120為在邊緣區104形成損傷層140，可包含但不限於在斜邊部130上進行噴砂、離子植入、研磨、照射雷射或是其他適於形成晶格應變的內傷結構製程。以噴砂為例但不侷限於此，可對主平面110與斜邊部130同時進行噴砂，但後續另外對主平面110進行拋光，而不對斜邊部130進行拋光，以在斜邊部130上保留噴砂所形成的損傷層140。根據申請人的實驗結果發現，當損傷層深度較深的時候，後續長成的滑移線的長度會較短，也就是往主平面110的中央區域延伸的量為較少，以研磨製程為例，可選用砂輪號數例如為#800、#3000的砂輪，以號數為#3000號的砂輪設定為例，所形成的損傷層深度約為3μm~5μm。以號數為#800號的砂輪為例，所形成的損傷層深度約為15μm~20μm。

在本發明的另一實施例中，步驟S120為在邊緣區104形成損傷層540，可包含但不限於在半導體基板500上進行隱形雷射加工、離子佈植或是其他適於形成晶格應變的內傷結構製程，其製程簡單，且可降低成本。本實施例以隱形雷射加工為例但不侷限於此，隱形雷射加工可聚焦半導體基板500內部而使該處產生質變。半導體基板500內部受到隱形雷射加工部位將由單晶質變成為非單晶，此非單晶可為非晶、多晶或微晶，但不以此為限。

在本發明的另一實施例中，當形成損傷層540的步驟S120是進行離子佈植時，可在離子佈植後加熱半導體基板500。此外，在形成損傷層540後，就可以在半導體基板500上後續的製程以形成各種材料層，進而形成各類元件。換言之，本實施例的損傷層540是在半導體基板500被用於製造各類元件之前先形成的，目的就是避免在後續製程中產生各類缺陷。

綜上所述，在本發明的半導體基板及其加工方法中，因為邊緣區有損傷層，所以後續在半導體基板上製造元件時，磊晶應力、熱應力或其他破壞應力都可以被引導至邊緣區並且釋放，且滑移線或其他形式的缺陷也會被引導往邊緣區的方向成長。如此，可避免在主平面上形成的最終產品存在缺陷，進而提高後續例如磊晶成長或其他製程的良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、300、400、500、600、700、800‧‧‧半導體基板

102‧‧‧磊晶區

104‧‧‧邊緣區

106‧‧‧粗糙區

110‧‧‧主平面

120‧‧‧背面

130‧‧‧斜邊部

132‧‧‧上側表面

134‧‧‧下側表面

140、240、340、440、540、640、740、840‧‧‧損傷層

650‧‧‧平口

752‧‧‧內單晶區

754、854‧‧‧非單晶區

756‧‧‧外單晶區

D10‧‧‧損傷層的深度分布範圍

X10‧‧‧半導體基板的厚度

X11‧‧‧損傷層與半導體基板的表面的距離

Y11‧‧‧損傷層相對半導體基板的外緣的距離

Y12‧‧‧損傷層的寬度

D60‧‧‧損傷層的長度

S110~S120‧‧‧步驟

圖1是依照本發明一實施例的半導體基板的局部剖面示意圖。 圖2A與圖2B分別是半導體基板的正常區域與損傷層的晶格排列的示意圖。 圖3是圖1的半導體基板的損傷層蝕刻後的局部放大示意圖。 圖4是損傷層經蝕刻後的剖面照片。 圖5是依照本發明另一實施例的半導體基板的損傷層蝕刻後的局部放大示意圖。 圖6與圖7是依照本發明另二實施例的半導體基板的局部剖面示意圖。 圖8是依照本發明另一實施例的半導體基板的局部剖面示意圖。 圖9至圖11是依照本發明另三實施例的半導體基板的上視示意圖。 圖12是依照本發明一實施例的半導體基板的加工方法的流程圖。

Claims (13)

1. 一種半導體基板，包含：一磊晶區，位於該半導體基板之主平面中央；一邊緣區，圍繞該磊晶區；及一損傷層，分佈於該邊緣區內，其中該損傷層位於該半導體基板內相對遠離該半導體基板的表面，且該損傷層相對遠離該半導體基板的外緣。
2. 如申請專利範圍第1項所述的半導體基板，其中該半導體基板之主平面周圍具有經變形加工的斜邊部，該斜邊部位於該邊緣區。
3. 如申請專利範圍第1項至第2項中任一項所述的半導體基板，其中該損傷層的深度分布範圍從該半導體基板的表面向下延伸至大於3微米處。
4. 如申請專利範圍第1項至第2項中任一項所述的半導體基板，其中該邊緣區包含一粗糙區。
5. 如申請專利範圍第1項所述的半導體基板，其中該損傷層的深度分布範圍從距離該半導體基板的表面大於2微米處起向下延伸。
6. 如申請專利範圍第1項所述的半導體基板，其中該損傷層相對該半導體基板的外緣的距離小於等於3釐米。
7. 如申請專利範圍第1項所述的半導體基板，其中該損傷層呈條狀，且寬度小於100微米。
8. 如申請專利範圍第1項所述的半導體基板，其中該半導體基板的外緣具有一平口，該損傷層鄰近於該平口的兩個角落。
9. 如申請專利範圍第8項所述的半導體基板，其中該損傷層呈環狀。
10. 如申請專利範圍第1項所述的半導體基板，其中該損傷層為非晶層、多晶層或微晶層。
11. 一種半導體基板的加工方法，包含：提供一半導體基板；及形成一損傷層於該半導體基板的一邊緣區內，其中該損傷層位於該半導體基板內相對遠離該半導體基板的表面，且該損傷層相對遠離該半導體基板的外緣。
12. 如申請專利範圍第11項之半導體基板的加工方法，其中形成該損傷層的步驟包含：進行噴砂程序、隱形雷射加工或離子佈植以形成該損傷層於該邊緣區內。
13. 如申請專利範圍第11項之半導體基板的加工方法，其中形成該損傷層的步驟更包含：在進行離子佈植後，加熱該半導體基板。