CN1153257C - 半导体衬底的处理方法和半导体衬底 - Google Patents

半导体衬底的处理方法和半导体衬底 Download PDF

Info

Publication number
CN1153257C
CN1153257C CNB981192548A CN98119254A CN1153257C CN 1153257 C CN1153257 C CN 1153257C CN B981192548 A CNB981192548 A CN B981192548A CN 98119254 A CN98119254 A CN 98119254A CN 1153257 C CN1153257 C CN 1153257C
Authority
CN
China
Prior art keywords
film
interarea
oxide
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981192548A
Other languages
English (en)
Other versions
CN1223458A (zh
Inventor
吉田佳子
山口泰男
成冈英树
岩松俊明
木村泰広
����һ
平野有一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1223458A publication Critical patent/CN1223458A/zh
Application granted granted Critical
Publication of CN1153257C publication Critical patent/CN1153257C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体衬底的处理方法和半导体衬底，提供了防止从衬底边缘部产生颗粒。通过在SOI衬底10的边缘部处相对于SOI衬底10的直径方向注入硅离子，SOI衬底10的边缘部的埋入氧化膜2成为富硅的状态，作成在边缘部处埋入氧化膜2实际上已消失的SOI衬底100。

Description

半导体衬底的处理方法和半导体衬底
技术领域
本发明涉及半导体衬底的处理方法和半导体衬底。
背景技术
在SOI(绝缘体上的硅silicon on insulator)衬底上形成了半导体元件的SOI器件具有结电容减少、元件间分离耐压提高等的与体(bulk)器件相比的优点，但也有以下说明的那种SOI器件固有的问题。
图32示出SOI衬底10的局部剖面图。SOI衬底10在单晶硅衬底3的上主面内具有按顺序层叠了埋入氧化膜2和单晶硅层(以后称为SOI层)1的结构。
在SOI衬底的制造方法中，有SIMOX(注入氧分离separation byimplanted oxygen)法及键合(bonding)法等，图32中示出的SOI衬底10是用SIMOX法制造的。
SIMOX法是在单晶硅衬底中例如以150～200KeV的能量、1×1018/cm2～2×1018/cm2的剂量注入了氧离子后，通过在约1300～1400℃的温度下进行退火来得到SOI结构。
图32中示出了SOI衬底10的边缘部附近的局部详细图。再有，在以后的说明中，将半导体衬底区分为上主面(形成半导体元件的一侧)、其中央部(包含有源区的部分)、把中央部的周边部和侧面部合在一起的边缘部以及下主面来称呼。
如图32所示，由于在边缘部处成为曲率大的曲面，故在从垂直方向进行的氧离子的注入时，氧离子变为倾斜地注入，有效的注入能量降低。结果，在边缘部处埋入氧化膜2和SOI层1的厚度变薄。此外，边缘部表面不是平滑的表面，而是成为有凹凸的粗糙的表面。这一点一般在用CZ(Czochralski)法形成的硅衬底中能看到，在凹凸部中，也有SOI层1变薄以致露出埋入氧化膜2的部分。因而，可以说SOI层1成为容易剥离的状态。
除此以外，在SOI器件的制造过程中进行的SOI层1的薄膜化工序助长了SOI层1的剥离。以下，就SOI层1的薄膜化工序进行说明。
在衬底制造时以适当的厚度形成了SOI衬底10中的SOI层1的厚度。将SOI层1的厚度适当地减薄以符合所希望的半导体器件的规格的工序是SOI层1的薄膜化工序，通过对SOI层1进行氧化来调整SOI层1的厚度。
在SOI层上形成的氧化膜的厚度一般根据SOI衬底10的中央部、即半导体元件形成区(有源区)的SOI层1的厚度来决定。这里，成为问题的是如前面所说明的那样，在SOI衬底10的边缘部处SOI层1的厚度薄，也有在某些部位露出埋入氧化膜2的情况。
这里，在图33中示出说明图32中示出的区域X的状态的典型图。如图33所示，在SOI衬底10的边缘部处成为反映SOI层1的的凹凸部DP的形状、埋入氧化膜2也有凹凸的结构。而且，由于从垂直方向注入氧离子，故有SOI层1的凹凸与埋入氧化膜2的凹凸在形成位置方面产生偏移而露出埋入氧化膜2的情况。
其次，在图34中示出为了进行SOI层1的薄膜化而在SOI层1上形成了氧化膜OX的状态。由于通过氧化膜OX的形成使SOI层1变薄，故在边缘部处有氧化膜OX与埋入氧化膜2连在一起，或SOI层1完全被氧化的情况。在这种情况下，有时产生SOI层1在局部被埋入氧化膜2和氧化膜OX包围的现象。例如，图34中所示的SOI层1A在其周围被氧化膜OX及埋入氧化膜2包围。
相对于处于这样的状态的SOI衬底10，如果为了除去氧化膜OX而使用氢氟酸等的刻蚀液进行湿法刻蚀，则如图35所示，存在下述可能性：不仅氧化膜OX被刻蚀，而且埋入氧化膜2也被刻蚀，SOI层1A被剥离(lift off)而成为颗粒，漂浮在刻蚀液中，根据情况SOI层1A再次附着于SOI衬底10的中央部。如果颗粒附着于半导体元件形成区，则成为半导体元件的形成不良的原因，成为制造成品率下降的主要原因。
此外，也有在硅衬底3的边缘部和下主面上形成多晶硅层来进行在晶片的制造过程或晶体管的晶片工艺中进入的重金属等的污染物质的吸取(gettering)的情况，但在这种情况下由于多晶硅层的多结晶性之故，SOI层1和埋入氧化膜2变得不均匀，与以上所述相同，存在SOI层1在局部剥离而成为颗粒的问题。
此外，在用键合法制造的SOI衬底(键合衬底)中也有产生颗粒的情况。
键合衬底是通过在硅衬底3的上主面(形成半导体元件的主面)上形成氧化膜，在其上键合另外的硅衬底，对该另外的硅衬底进行研磨，以达到规定的厚度，来得到SOI结构的。在图36中示出这样形成的SOI衬底20的边缘部的剖面图。
在图36中，构成了在硅衬底3的上主面上按顺序层叠了衬底上氧化膜6和硅层7的SOI结构。再有，衬底上氧化膜6相当于埋入氧化膜，硅层7相当于SOI层。
在这样的结构的SOI衬底20中，由于在边缘部处露出了衬底上氧化膜6，故在湿法刻蚀时刻蚀液侵入，衬底上氧化膜6部分地被除去，如图37所示存在硅层7在局部变成漂浮状态的情况。而且，在这种状态下，硅层7容易剥离，变成颗粒的可能性很大。
此外，存在衬底上氧化膜6和硅层7的边缘部的斜切(bevelling)处理不完全、凹凸部沿周缘成为连续的那样的平面视图形状的情况，有时该凹凸部在衬底的运送中剥离而成为颗粒。
如以上所说明的那样，在现有的半导体衬底、特别是用SIMSX法制造的SOI衬底中，存在衬底边缘部的SOI层发生剥离而成为颗粒，成为制造成品率下降的主要原因的问题。此外，在用键合法制造的SOI衬底中，也有产生颗粒的情况。
发明内容
本发明是为了解决上述那样的问题而完成的，它提供防止从衬底边缘部产生颗粒的半导体衬底的处理方法和半导体衬底。
本发明的第1方面所述的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层，通过在所述边缘部中注入硅离子，使所述埋入氧化膜中在所述边缘部内形成的部分消失。
本发明的第2方面所述的半导体衬底的处理方法中，所述硅离子的注入包含从所述边缘部一侧向所述SOI衬底的直径方向注入所述硅离子的工序。
本发明的第3方面所述的半导体衬底的处理方法中，所述硅离子的注入包含在所述一个主面的中央部中形成注入掩模，从所述SOI衬底的所述边缘部一侧和所述一个主面一侧注入所述硅离子的工序。
本发明的第4方面所述的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，该处理方法具备：形成绝缘膜以便覆盖所述半导体衬底的所述边缘部的工序(a)；从形成了所述绝缘膜的所述半导体衬底的所述一个主面一侧进行氧离子注入，用SIMOX法在所述一个主面的表面内按顺序层叠形成埋入氧化膜和SOI层的工序(b)；以及除去所述绝缘膜的工序(c)，形成所述埋入氧化膜直到所述边缘部的最端部都与主面平行地存在的SOI衬底。
本发明的第5方面所述的半导体衬底的处理方法中，这样来形成所述绝缘膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，所述工序(a)具有用热氧化法形成热氧化膜作为所述绝缘膜的工序。
本发明的第6方面所述的半导体衬底的处理方法中，这样来形成所述绝缘膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，所述工序(a)具有用减压CVD法形成TEOS膜作为所述绝缘膜的工序。
本发明的第7方面所述的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，该处理方法具备：形成掺杂多晶硅层以便覆盖所述半导体衬底的所述边缘部的工序(a)；以及从形成了所述掺杂多晶硅层的所述半导体衬底的所述一个主面一侧进行氧离子注入，用SIMOX法在所述一个主面的表面内按顺序层叠形成埋入氧化膜和SOI层，同时在所述掺杂多晶硅层的所述一个主面侧的边缘部，从表面到内部形成保护氧化膜的工序(b)。
本发明的第8方面所述的半导体衬底的处理方法中，这样来形成所述掺杂多晶硅层，使其在所述边缘部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，所述工序(a)具有在所述半导体衬底的所述另一个主面上也形成所述掺杂多晶硅层的工序。
本发明的第9方面所述的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，该处理方法具备：从所述半导体衬底的所述一个主面一侧进行全面的第1氧离子注入的工序(a)；从所述半导体衬底的所述一个主面一侧对所述边缘部有选择地进行第2氧离子注入的工序(b)；以及通过退火处理，使利用所述第1和第2氧离子注入而被注入的氧离子扩散从而在所述中央部和所述边缘部分别形成埋入氧化膜和保护氧化膜，同时在所述埋入氧化膜的上部形成SOI层的工序(c)，在所述第2氧离子注入中将注入峰设定在比所述第1氧离子注入浅的位置上，在所述边缘部的至少所述一个主面一侧，从其表面到内部形成所述保护氧化膜。
本发明的第10方面所述的半导体衬底的处理方法中，所述工序(c)具有通过在所述工序(b)之前进行的第1退火处理形成所述埋入氧化膜和所述SOI层的工序以及通过在所述工序(b)之后进行的第2退火处理形成所述保护氧化膜的工序。
本发明的第11方面所述的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层，通过在真空中从上部对所述边缘部照射激光，在所述边缘部的至少所述一个主面一侧形成所述SOI层和埋入氧化膜混合在一起的熔融层。
本发明的第12方面所述的半导体衬底的处理方法是在一个主面上具备按顺序层叠形成的衬底上氧化膜和SOI层的半导体衬底的处理方法，通过在真空中在从上部对所述衬底上氧化膜和所述SOI层的边缘部照射激光，在所述边缘部处形成所述SOI层和衬底上氧化膜混合在一起的熔融层。
本发明的第13方面所述的半导体衬底的处理方法具备：在第1半导体衬底的主面上利用键合法形成按顺序层叠了衬底上氧化膜和外形尺寸比该衬底上氧化膜大的第2半导体衬底的层叠体的工序(a)；从上部将所述第2半导体衬底压下，使在所述第1半导体衬底的主面的上部伸出的所述所述第2半导体衬底的主面密接在所述第1半导体衬底的主面上，利用键合法来接合所述第1和第2半导体衬底的工序(b)；以及将所述第2半导体衬底研磨到规定的厚度以形成SOI层的工序(c)。
本发明的第14方面所述的半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，具备在所述一个主面内按顺序层叠形成的埋入氧化膜和SOI层，具备在所述边缘部处为覆盖所述边缘部而形成的掺杂多晶硅层，具备在所述掺杂多晶硅层的所述一个主面侧的边缘部，从表面到内部形成的保护氧化膜。
本发明的第15方面所述的半导体衬底中，这样来形成所述掺杂多晶硅层，使其在所述边缘部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，也在所述另一个主面上形成所述掺杂多晶硅层。
本发明第16方面所述的半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其中，具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层；在所述边缘部中至少所述一个主面侧配备有保护氧化膜，从该表面向内敷设。
本发明的第17方面所述的半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其中，具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层；在所述边缘部中至少所述一个主面侧配备有由所述SOI层和埋入氧化膜混合形成的熔融层。
本发明第18方面所述的半导体衬底，具备在一个主面上按顺序层叠形成的衬底上氧化膜和SOI层，其中，在至少所述衬底上氧化膜和所述SOI层的边缘部配备有所述SOI层和所述衬底上氧化膜混合形成的熔融层，以覆盖住该边缘部。
本发明第19方面所述的半导体衬底，具备在一个主面上按顺序层叠形成的衬底上氧化膜和SOI层，其中，在至少所述衬底上氧化膜和SOI层的边缘部配备有外延层，以覆盖住该边缘部。
本发明的优点在于克服了现有技术中在半导体衬底制造过程中衬底边缘部的SOI层发生剥离而成为颗粒，从而提高了制造成品率。
附图说明
图1是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图2是说明与本发明有关的实施例1的半导体衬底结构的平面图。
图3是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图4是说明与本发明有关的实施例1的半导体衬底的处理工序的变形例的剖面图。
图5是说明与本发明有关的实施例2的半导体衬底的处理工序的剖面图。
图6是说明与本发明有关的实施例2的半导体衬底的处理工序的剖面图。
图7是说明与本发明有关的实施例2的半导体衬底结构的剖面图。
图8是说明与本发明有关的实施例2的半导体衬底结构的剖面图。
图9是说明与本发明有关的实施例2的半导体衬底的变形例的结构的剖面图。
图10是说明与本发明有关的实施例2的半导体衬底的处理工序的变形例的剖面图。
图11是说明与本发明有关的实施例3的半导体衬底的处理工序的剖面图。
图12是说明与本发明有关的实施例3的半导体衬底的处理工序的剖面图。
图13是说明与本发明有关的实施例3的半导体衬底结构的剖面图。
图14是说明与本发明有关的实施例4的半导体衬底的处理工序的剖面图。
图15是说明与本发明有关的实施例4的半导体衬底结构的剖面图。
图16是说明与本发明有关的实施例4的半导体衬底结构的剖面图。
图17是说明与本发明有关的实施例5的半导体衬底的处理工序的剖面图。
图18是说明与本发明有关的实施例5的半导体衬底结构的剖面图。
图19是说明与本发明有关的实施例5的半导体衬底的处理工序的剖面图。
图20是说明与本发明有关的实施例6的半导体衬底的处理工序的剖面图。
图21是说明与本发明有关的实施例6的半导体衬底结构的剖面图。
图22是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图23是说明与本发明有关的实施例7的半导体衬底结构的剖面图。
图24是说明与本发明有关的实施例8的半导体衬底的处理工序的剖面图。
图25是说明与本发明有关的实施例8的半导体衬底的处理工序的剖面图。
图26是说明与本发明有关的实施例8的半导体衬底的处理工序的剖面图。
图27是说明与本发明有关的实施例8的半导体衬底结构的剖面图。
图28是说明与本发明有关的实施例9的半导体衬底的处理工序的剖面图。
图29是说明与本发明有关的实施例9的半导体衬底结构的剖面图。
图30是说明与本发明有关的实施例9的半导体衬底的处理工序的变形例的剖面图。
图31是说明与本发明有关的实施例9的半导体衬底的变形例的结构的剖面图。
图32是说明在用CZ法形成的半导体衬底中形成了SOI结构时的结构的剖面图。
图33是说明SOI衬底的边缘部的结构的剖面图。
图34是说明SOI衬底的现有的处理工序的问题的剖面图。
图35是说明SOI衬底的现有的处理工序的问题的剖面图。
图36是说明利用键合法形成的SOI衬底的问题的剖面图。
图37是说明利用键合法形成的SOI衬底的问题的剖面图。
具体实施方式
<A.实施例1>
使用图1～图4说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例1。再有，在以后的说明中，将半导体衬底区分为上主面(形成半导体元件的一侧)、其中央部(包含实际上形成半导体元件的有源区的部分)、把中央部的周边部和侧面部合在一起的边缘部以及下主面来称呼。
<A-1.处理方法>
图1是表示用SIMOX(注入氧分离separation by implantedoxygen)法形成的SOI衬底10的局部剖面的图。再有，SIMOX法是以150～200KeV的能量、1×1018/cm2～2×1018/cm2的剂量注入了氧离子后，通过在约1300～1400℃的温度下进行退火来得到SOI结构的方法，SOI衬底10具有在单晶硅衬底3的上主面内按顺序层叠了埋入氧化膜2和单晶硅层(以后称为SOI层)1的结构。在此，埋入氧化膜2的厚度是0.05～0.5μm左右，SOI层1的厚度是0.05～0.3μm左右。
如图1所示，由于在边缘部处成为曲率大的曲面，故在为了形成埋入氧化膜2相对于主面从垂直方向进行的氧离子的注入时，氧离子变为倾斜地注入，有效的注入能量降低。其结果，在边缘部处埋入氧化膜2和SOI层1的厚度变薄。此外，边缘部表面不是平滑的表面，而是成为有凹凸的粗糙的表面。
在这样的SOI衬底10的边缘部注入硅(Si)离子。相对于SOI衬底10的直径方向，在以300～400KeV的能量、1×1015/cm2～5×1015/cm2的剂量的条件下注入硅离子，从衬底表面到1μm左右的深度进行注入。
在此，在限定于只对边缘部进行硅离子的注入的情况下，在SOI衬底10的上下主面上形成注入掩模即可。此外，在离子注入时，如果一边使SOI衬底10围绕中心旋转一边进行注入，则能在SOI衬底10的整个周边上进行注入。
其结果，SOI衬底10的边缘部的埋入氧化膜2成为富硅(siliconrich)的状态，如图2所述，可得到埋入氧化膜2实际上已消失的SOI衬底100。
再有，埋入氧化膜2在从SOI衬底10的边缘部表面起的1μm左右的区域内消失，其结果，就不存在从SOI衬底10露出的埋入氧化膜2。
<A-2.特征的作用和效果>
如按照以上已说明的本发明的实施例1，则不发生下述问题：例如伴随SOI层1的薄膜化工序，边缘部的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
再有，本实施例对于为了吸取(getting)重金属等的污染物质而在硅衬底3的边缘部和下主面上形成多晶硅层的结构当然也是有效的。
<A-3.变形例1>
再有，在以上的说明中，以对一片SOI衬底10进行离子注入的例子进行了说明，但也可将多个SOI衬底10重叠起来，用一次离子注入工序来处理多个SOI衬底10。
即，如图3所示，将多个SOI衬底10重叠起来，在最上部和最下部的SOI衬底10的主面上的中央部分上分别形成注入掩模MS，从边缘部一侧注入硅离子即可。
通过采用这样的方法，可提高SOI衬底100的制造效率，同时在除最上部和最下部的SOI衬底10以外的SOI衬底10上没有必要形成注入掩模MS，故可降低制造成本。
此外，由于通常离子束的尺寸比SOI衬底10的厚度大很多，故只对一片SOI衬底10进行注入其效率很低，但通过对多个SOI衬底10进行注入，可提高离子束的效率。
<A-4.变形例2>
此外，在以上的说明中，示出了从SOI衬底10的直径方向进行离子束的注入的例子，但不仅可从直径方向进行注入，也可从上主面方向进行注入。
即，如图4所示，在SOI衬底10的上主面中，在不注入硅离子的部分上形成注入掩模，从直径方向和上主面方向注入硅离子。
通过采用这样的方法，不仅可使SOI衬底10的边缘部的埋入氧化膜2消失，也可使中央部中的所希望的区域中的埋入氧化膜2消失。例如，可使从边缘部的最前端部算起的1mm左右的内侧的区域中的埋入氧化膜2消失。
再有，如果硅离子的注入深度比埋入氧化膜2的厚度(0.05～0.5μm左右)和SOI层1的厚度(0.05～0.3μm左右)的总和深，则可使埋入氧化膜2消失。
因而，例如在只通过从SOI衬底10的直径方向的硅离子注入不能使所希望的区域中的埋入氧化膜2消失的情况下，本方法是有效的。
<B.实施例2>
使用图5～图10说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例2。
<B-1.处理方法>
首先，如图5所示，在用CZ(Czochralski)法形成的硅衬底3的边缘部处形成氧化膜8。在图5中，形成了氧化膜8，使其覆盖硅衬底3的边缘部，在硅衬底3的上下主面的中央部形成了防止氧化的掩模MS1，未形成氧化膜8。
这里，这样来形成氧化膜8，使其最大厚度部分的厚度大于以后在硅衬底3内形成的埋入氧化膜和SOI层的厚度的总和。这里，因为埋入氧化膜的厚度是0.05～0.5μm左右，SOI层1的厚度是0.05～0.3μm左右，所以氧化膜8的最大厚度部分的厚度为0.1～0.8μm左右。再有，氧化膜8是在900～1200℃左右的温度条件下利用热氧化法形成的。
其次，在除去了防止氧化的掩模MS1之后，如图6所示，从硅衬底3的上主面一侧进行氧离子的注入，利用SIMOX法在硅衬底3的内部和氧化膜8的内部形成埋入氧化膜2。再有，由于氧离子的注入条件和注入后的退火条件与实施例1中已说明的条件相同，故省略其说明。
再有，在氧化膜8内埋入氧化膜2与氧化膜8的区别不明确，不过是通过氧离子注入将埋入氧化膜2形成为一些富氧的区域，但在图6中为了使结构变得明确，用虚线示出了埋入氧化膜2。
最后，通过使用氢氟酸等刻蚀液用湿法刻蚀除去氧化膜8，可得到图7中示出的那种埋入氧化膜2直到边缘部的最端部都与主面平行地存在的SOI衬底200。
<B-2.特征的作用和效果>
如按照以上已说明的本发明的实施例2，则由于成为埋入氧化膜2直到边缘部的最端部都与主面平行地存在的结构，故不存在在埋入氧化膜2的上部形成薄的SOI层1的部分，不发生下述问题：例如伴随SOI层1的薄膜化工序，薄的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
此外，在图7中示出的SOI衬底200的边缘部处改善了表面状态，消除了凹凸部。这是因为，在硅衬底3的边缘部处形成氧化膜8时，硅衬底3的表面被氧化，变为氧化膜8，由于除去该氧化膜8，故最终的SOI衬底200的边缘部变得平滑。
再有，本实施例对于为了吸取重金属等的污染物质而在硅衬底3的边缘部和下主面上形成多晶硅层的结构当然也是有效的。在图8中示出具有用于吸杂(getting)的多晶硅层4的SOI衬底200A。
在形成SOI结构之前的硅衬底3的边缘部和下主面上形成多晶硅层4，从多晶硅层4的上部形成氧化膜8。因而，虽然随着氧化膜8的形成，多晶硅层4的厚度也有一些减少，但由于在形成SOI结构之后并在除去了氧化膜8之后仍留下多晶硅层，故可得到图8中示出的SOI衬底200A。
<B-3.变形例>
再有，在以上的说明中，以在硅衬底3的边缘部处用热氧化法形成氧化膜8的例子进行了说明，但也可如图9中所示，形成TEOS(四乙基原硅酸盐)的氧化膜(以后称为TEOS膜)9。
图9是对应于图6的图，示出了在硅衬底3的边缘部处形成了TEOS膜9后，从硅衬底3的上主面一侧进行氧离子的注入，利用SIMOX法在硅衬底3的内部和TEOS膜9的内部形成埋入氧化膜2的工序。
如图9中所示，在TEOS膜9的内部埋入氧化膜2是弯曲的，但由于在硅衬底3内埋入氧化膜2与主面平行地存在，故如果除去TEOS膜9，则可得到与图7中示出的SOI衬底200相同的结构。
再有，TEOS膜9是使用TEOS通过减压CVD法在650～750℃的温度条件下形成的氧化膜，是针孔少的优良的氧化膜。
此外，在形成TEOS膜9时，如图10所示，如果将多个硅衬底3重叠起来，设置在减压CVD装置内，则由于只在最上部和最下部的硅衬底3的主面上分别形成防止氧化的掩模MS1即可，故与一片一片地形成防止氧化的掩模MS1的情况相比，可提高制造效率。
此外，通过形成氮化膜来代替TEOS膜9也可得到同样的作用和效果。即，只要是下述那样的绝缘膜，则什么样的绝缘膜都可以，该绝缘膜能使硅衬底的边缘部延长，实际上在其内部形成埋入氧化膜2的弯曲部分，由此防止在硅衬底3的边缘部处形成埋入氧化膜2的弯曲部分。
<C.实施例3>
使用图11～图13说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例3。
<C-1.处理方法>
首先，如图11所示，在用CZ法形成的硅衬底3的边缘部和下主面上形成掺杂多晶硅层11。再有，在图11中，在硅衬底3的上主面的中央部上形成防止形成多晶硅的掩模MS2，未形成掺杂多晶硅层11。在此，这样来形成掺杂多晶硅层11，使其最大厚度部分的厚度大于以后在硅衬底3内形成的埋入氧化膜和SOI层的厚度的总和。在此，埋入氧化膜的厚度是0.05～0.5μm左右，SOI层1的厚度是0.05～0.3μm左右，掺杂多晶硅层11的最大厚度部分的厚度为0.1～0.8μm左右。
在用CVD法形成多晶硅层时，通过合并使用多晶硅层的材料气体和含有杂质、例如磷或硼的气体，利用在形成多晶硅层的同时导入杂质的in-situ(就地)掺杂来形成掺杂多晶硅层11即可。
其次，在除去了防止形成多晶硅的掩模MS2之后，如图12所示，从硅衬底3的上主面一侧进行氧离子注入，利用SIMOX法在硅衬底3的内部和掺杂多晶硅层11的内部形成氧注入区2A。再有，图12示出了退火前的状态。
其次，通过对形成了氧注入区2A的硅衬底3进行退火，使氧注入区2A的氧扩散，通过扩展氧化区域来形成埋入氧化膜2，同时使硅衬底3的结晶性复原，形成SOI层1。此时，由于掺杂多晶硅层11的氧化速率和硅衬底3的氧化速率的不同，在掺杂多晶硅层11内快速地进行氧化，如图13所示，就能得到形成了到达掺杂多晶硅层11的边缘部表面的厚的氧化膜12(保护氧化膜)的SOI衬底300。再有，掺杂多晶硅层与单晶硅的氧化速率是2比1左右。此外，由于氧离子注入的条件和注入后的退火条件与实施例1中已说明的条件相同，故省略其说明。
<C-2.特征的作用和效果>
如按照以上已说明的本发明的实施例3，如图13所示，由于用氧化膜12来构成掺杂多晶硅层11的至少衬底的上主面一侧的边缘部，故不存在在埋入氧化膜2的上部形成薄的SOI层1的部分，不发生下述问题：例如伴随SOI层1的薄膜化工序，薄的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
此外，在图13中示出的SOI衬底300的边缘部处改善了硅衬底3的表面状态，消除了凹凸部。这是因为，在对掺杂多晶硅层11进行氧化时，硅衬底3的表面被氧化，变为氧化膜12。
再有，由于在硅衬底3的边缘部和下主面上留下掺杂多晶硅层11，也可作为吸取重金属等的污染物质的吸杂层来使用。
<D.实施例4>
使用图14～图16说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例4。
<D-1.处理方法>
首先，从用CZ法形成的硅衬底3的上主面一侧进行氧离子注入(第1次注入)，形成第1氧注入区。其后，通过进行退火处理，在硅衬底3的内部形成埋入氧化膜2。再有，由于氧离子注入的条件和注入后的退火条件与实施例1中已说明的条件相同，故省略其说明。
其后，如图14所示，在硅衬底3的上主面的中央部形成注入掩模MS，从硅衬底3的上主面一侧注入氧离子(第2次注入)，在边缘部的埋入氧化膜2的上部形成氧注入区。在此，氧离子的注入条件是，能量为50KeV、剂量为1×1018/cm2～2×1018/cm2。
其后，通过进行退火处理来促进氧化，通过从边缘部的埋入氧化膜2的上部形成到达硅衬底3的表面的氧化膜13(保护氧化膜)，能得到图15中示出的SOI衬底400。
再有，由于在形成埋入氧化膜2时和形成氧化膜13时的退火条件大致相同，故也可在进行了第1次和第2次氧离子注入后进行退火处理，同时形成埋入氧化膜2和氧化膜13。
<D-2.特征的作用和效果>
如按照以上已说明的本发明的实施例4，如图15所示，由于用氧化膜13来构成SOI衬底400的上主面一侧的边缘部，故不存在在埋入氧化膜2的上部形成薄的SOI层1的部分，不发生下述问题：例如伴随SOI层1的薄膜化工序，薄的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
此外，在形成氧化膜13时，由于与形成埋入氧化膜2的情况相同，使用离子注入法，用退火来进行氧化膜的生长，故没有必要为了形成氧化膜13而使用特别的装置，或附加特别的工序，可抑制制造成本的增加。
此外，在对埋入氧化膜2和氧化膜13分别进行不同的退火处理的情况下，各个氧化膜的厚度的控制性变得良好。
再有。本实施例对于为了吸取重金属等的污染物质而在硅衬底3的边缘部和下主面上形成了多晶硅层的结构当然也是有效的。在图16中示出具有用于吸杂的多晶硅层4的SOI衬底400A。
<E.实施例5>
使用图17～图19说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例5。
<E-1.处理方法>
首先，从用CZ法形成的硅衬底3的上主面一侧进行氧离子注入(第1次注入)，利用SIMOX法在硅衬底3的内部形成埋入氧化膜2。再有，由于氧离子注入的条件和注入后的退火条件与实施例1中已说明的条件相同，故省略其说明。
其后，如图17所示，在真空中从上部对硅衬底3的边缘部照射激光LB。在此，作为激光光源，例如使用Nd-YAG激光(波长1.06μm)，激光输出定为3～5W(瓦)左右。此外，激光LB的光点直径约为2～3μm。
如果照射上述那种条件的激光LB，则照射部分被熔融，SOI层1与埋入氧化膜2混合在一起，如图18所示，可得到至少在衬底上主面一侧的边缘部处形成了熔融层14的SOI衬底500。
已判明该熔融层14的组成是比SiO2富硅的氧化膜，但由于关于由激光产生的硅与氧化硅膜的熔融现象仍属于未知的领域，发明者的研究也尚未达到了解熔融层14的组成的程度，故将熔融层14的组成设为SiOx。
在此，为了使激光LB均匀地照射到硅衬底3的所有的边缘部上，例如如图19所示，将激光LB固定于边缘部的一点，使硅衬底3沿箭头A方向旋转，在硅衬底3旋转一周后，使激光LB的位置在箭头B或C的方向上移动并使其固定，进行硅衬底3的旋转。通过重复该动作，可使激光LB均匀地照射到硅衬底3的所有的边缘部上。
再有，根据激光LB的强度及光点直径的大小的不同，硅衬底3的旋转次数不同，故对于每一点的照射时间也不同，但在上述的激光LB的照射条件下，已判明了，硅衬底3的熔融几乎在一瞬间就完成。
<E-2.特征的作用和效果>
如按照以上已说明的本发明的实施例5，如图18所示，由于用熔融层14来构成SOI衬底500的上主面一侧的边缘部，故硅衬底3的边缘部的凹凸消失，同时不存在在埋入氧化膜2的上部形成薄的SOI层1的部分，不发生下述问题：例如伴随SOI层1的薄膜化工序，薄的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
再有，一般都知道由激光进行的硅衬底的标记(marking)(为了区别硅衬底的印字)，但那不过是作为标记方法来进行识别，一般来说，对标记部分的组成的研究也是不充分的，况且，没有存在利用激光来防止SOI衬底的颗粒的技术思想。
发明者等着眼于由激光进行的硅衬底的标记工序中的硅的蒸发和熔融现象，发现了通过对由硅层和氧化硅膜构成的2层结构照射激光，将硅层和氧化硅膜混合在一起，可形成比通常的氧化硅膜富硅的氧化膜。而且，根据该发现，获得了使用由熔融得到的富硅的氧化膜来防止SOI衬底的颗粒那样的技术思想。
再有，在本实施例中，就对SOI衬底照射激光来使埋入氧化膜2和SOI层1熔融的例子进行了说明，但由于只要是由硅层和氧化硅膜构成的2层结构，通过激光熔融都可得到富硅的氧化膜，故即使是在硅层上形成了氧化硅膜的结构，当然也可得到富硅的氧化膜。
在以上已说明的实施例1～5中，示出了有关防止由SIMOX法形成的SOI衬底中的颗粒产生的发明，而在以下示出的与本发明有关的实施例6～8中，示出有关防止由键合法形成的SOI衬底(键合SOI衬底)中的颗粒产生的发明。
<F.实施例6>
使用图20～图21说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例6。
<F-1.处理方法>
首先，如图20所示，准备在硅衬底3的上主面上按顺序层叠了衬底上氧化膜6和硅层7构成SOI结构的键合SOI衬底20。再有，键合衬底SOI衬底20是通过在硅衬底3的上主面上形成氧化膜，在其上键合另外的硅衬底，对该另外的硅衬底进行研磨，以达到规定的厚度，来得到SOI结构的。再有，衬底上氧化膜6的厚度为0.1～1.0μm左右，硅层7的厚度为0.1～0.3μm左右。在此，衬底上氧化膜6相当于埋入氧化膜，硅层7相当于SOI层。
然后，形成外延层15，使其覆盖SOI衬底20的上主面一侧的边缘部、衬底上氧化膜6和硅层7。外延层15的形成，例如在1150～1200℃的温度条件下，通过将SOI衬底20置于三氯硅烷(SiHCl3)气体的气氛中来进行。再有，预先在不希望形成外延层15的衬底下主面及衬底下主面一侧的边缘部处形成掩模。
在此，由于外延层15的生长速度为0.5～3.0μm/min，故达到覆盖衬底上氧化膜6和硅层7的厚度所需要的时间为1分钟左右。
其次，如图21所示，通过研磨外延层15，使其在硅层7上实现平坦化，可得到用外延层15覆盖了衬底上氧化膜6和硅层7的SOI衬底600。
<F-2.特征的作用和效果>
如按照以上已说明的本发明的实施例6，如图21所示，由于用外延层15覆盖了衬底上氧化膜6和硅层7的边缘部，例如可防止在SOI层(硅层7)的薄膜化中的湿法刻蚀时衬底上氧化膜6部分地被除去以及其上部的硅层7部分地成为漂浮状态，故可防止硅层7剥离而成为颗粒。
此外，即使在衬底上氧化膜6和硅层7的边缘部的斜切处理不完全、变成凹凸部沿周缘为连续的那样的平面视图形状的情况下，由于该凹凸部被外延层15所覆盖，故可防止衬底上氧化膜6和硅层7在衬底的运送中剥离而成为颗粒的情况。
再有，在以上的说明中，示出了由于外延层15是结晶性良好的膜，故使其在硅层7的上部留下作为SOI层来利用的例子，但如果衬底上氧化膜6和硅层7已被覆盖，则也可将其从硅层7的上部除去。
<G.实施例7>
使用图22～图23说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例7。
<G-1.处理方法>
首先，准备在硅衬底3的上主面上按顺序层叠了衬底上氧化膜6和硅层7以构成SOI结构的键合SOI衬底20。
其后，如图22所示，从上部对衬底上氧化膜6和硅层7的边缘部照射激光LB。在此，作为激光光源，例如使用Nd-YAG激光(波长1.06μm)，激光输出定为3～5W(瓦)左右。此外，激光LB的光点直径约为2～3μm。
如果照射上述那种条件的激光LB，则照射部分被熔融，硅层7与衬底上氧化膜6混合在一起，如图23所示，可得到衬底上氧化膜6和硅层7的边缘部被熔融层16覆盖的SOI衬底700。
再有，关于衬底上氧化膜6和硅层7的熔融现象，由于与实施例5中已说明的硅层和氧化硅膜的熔融现象相同，故省略其说明。
<G-2.特征的作用和效果>
如按照以上已说明的本发明的实施例，如图23所示，由于用熔融层16来覆盖SOI衬底700的衬底上氧化膜6和硅层7的边缘部，例如可防止在SOI层(硅层7)的薄膜化中的湿法刻蚀时衬底上氧化膜6部分地被除去以及其上部的硅层7部分地成为漂浮状态，故可防止硅层7剥离而成为颗粒。
此外，即使在衬底上氧化膜6和硅层7的边缘部的斜切处理不完全、变成凹凸部沿周缘为连续的那样的平面视图形状的情况下，由于该凹凸部被熔融层16所覆盖，故可防止衬底上氧化膜6和硅层7在衬底的运送中剥离而成为颗粒的情况。
<H.实施例8>
使用图24～图27说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例8。
<H-1.处理方法>
首先，如图24所示，在硅衬底3的上主面上形成衬底上氧化膜61，在其上键合硅衬底31。此时，使用比衬底上氧化膜61的平面方向的尺寸大的硅衬底31。因而，成为硅衬底31的边缘部从衬底上氧化膜61的边缘部以帽沿状伸出的结构。再有，也可将衬底上氧化膜61和硅衬底31的平面方向的尺寸作成相同，在使两者键合后，通过利用氢氟酸等湿法刻蚀来刻蚀衬底上氧化膜61的边缘部，得到图24中示出的结构。
其次，如图25中箭头所示，从硅衬底31的上部施加压力，将硅衬底31的边缘部折弯并使其与硅衬底3的表面接触后，通过进行硅衬底31与硅衬底3的键合，如图26所示，可得到用硅衬底31覆盖衬底上氧化膜61的结构。再有，关于键合，由于使用加热法等一般的技术，故省略其说明。
最后，通过将硅衬底31研磨到规定的厚度而作成硅层7，如图27所示，可得到用硅层7覆盖衬底上氧化膜61的SOI衬底800。
<H-2.特征的作用和效果>
如按照以上已说明的本发明的实施例，如图27所示，由于用硅层7来覆盖衬底上氧化膜61，例如可防止在SOI层(硅层7)的薄膜化中的湿法刻蚀时衬底上氧化膜61部分地被除去以及其上部的硅层7部分地成为漂浮状态，故可防止硅层7剥离而成为颗粒。
<I.实施例9>
使用图28～图31说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例9。
<I-1.处理方法>
对于用CZ法形成的、在边缘部具有凹凸的硅衬底3，如图28所示，用滚轮研磨来研磨边缘部的表面。所谓滚轮研磨，是通过一边使在圆柱面上备有研磨材料的滚轮旋转一边使其与被加工物接触来研磨该被加工物的方法，在本实施例中，通过使滚轮RO与硅衬底3的边缘部接触，来研磨该边缘部。
关于研磨的程度，最好作成与硅衬底3的上主面相同的镜面状态，表面粗糙度定为5～10埃左右。
其次，如图29所示，通过从硅衬底3的上主面一侧进行氧离子注入，利用SIMOX法在硅衬底3的内部形成埋入氧化膜2，可得到边缘部平滑的SOI衬底900。再有，由于氧离子注入的条件和注入后的退火条件与实施例1中已说明的条件相同，故省略其说明。
<I-2.特征的作用和效果>
如按照以上已说明的本发明的实施例9，由于在将硅衬底3的边缘部作成镜面状态后，利用SIMOX法在硅衬底3的内部形成埋入氧化膜2，虽然存在在埋入氧化膜2的上部形成薄的SOI层1的部分，但因该部分的SOI层1的表面状态是平滑的，故不发生下述问题：例如伴随SOI层1的薄膜化工序，薄的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
<I-3.变形例>
在以上的说明中，示出了在形成埋入氧化膜2之前研磨硅衬底3的边缘部的例子，但在形成了埋入氧化膜2之后研磨硅衬底3的边缘部也能得到同样的作用和效果。
即，如图30所示，在边缘部具有凹凸的硅衬底3内形成了埋入氧化膜2后，通过用滚轮研磨除去硅衬底3的边缘部，可得到图31中示出的那种埋入氧化膜2直到边缘部的最端部都与主面平行地存在的SOI衬底900A。因而，不存在在埋入氧化膜2的上部形成薄的SOI层1的部分，不发生下述问题：薄的SOI层1部分地被埋入氧化膜2和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
在以上已说明的与本发明有关的实施例1～9中，就在SOI衬底的边缘部处具有凹凸的情况，或具有用于吸杂的多晶硅层的情况进行了说明，但本发明的适用范围不限于SOI衬底，在体硅(bulk silicon)衬底中，在其边缘部具有凹凸的情况，或具有用于吸杂的多晶硅层的情况下，如果来自边缘部的颗粒成为问题，则通过应用本发明可防止产生颗粒。此外，即使是在边缘部处没有凹凸的SOI衬底，在因边缘部的薄的SOI层或埋入氧化膜的存在而产生颗粒的问题的情况下，本发明也是有效的。
此外，虽然在以上已说明的与本发明有关的实施例1～9中省略了说明，但由本发明得到的SOI衬底不是在特定的半导体装置的制造中使用的，通过在SOI层中制成MOS晶体管或双极型晶体管等的半导体元件，当然可制造DRAM、SRAM、逻辑电路等所有的半导体装置。
按照本发明的第1方面所述的半导体衬底的处理方法，由于在埋入氧化膜中的在边缘部内形成的部分消失，故不发生下述问题：例如伴随SOI层的薄膜化工序，边缘部的SOI层部分地被埋入氧化膜和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
按照本发明的第2方面所述的半导体衬底的处理方法，由于只通过来自1个方向的离子注入就使在边缘部内形成的埋入氧化膜消失，故是高效率的，可抑制伴随本发明的实施而导致的制造成本的增加。
按照本发明的第3方面所述的半导体衬底的处理方法，由于不仅能使在边缘部内形成的埋入氧化膜消失，而且也能使在中央部中所希望的区域中的埋入氧化膜消失，故可得到在宽的范围内不存在埋入氧化膜的区域。
按照本发明的第4方面所述的半导体衬底的处理方法，由于成为埋入氧化膜直到边缘部的最端部都与主面平行地存在的结构，故在边缘部处不存在在埋入氧化膜的上部形成薄的SOI层的部分，不发生下述问题：例如伴随SOI层的薄膜化工序，薄的SOI层1部分地被埋入氧化膜和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
按照本发明的第5方面所述的半导体衬底的处理方法，由于使所形成绝缘膜的最大厚度部分的厚度大于埋入氧化膜和SOI层的厚度的总和，故在绝缘膜内部形成埋入氧化膜的弯曲部，可防止在半导体衬底的边缘部处形成埋入氧化膜的弯曲部。此外，由于该绝缘膜用热氧化膜构成，故可简便地得到绝缘膜，可抑制伴随本发明的实施的制造成本的增加。
按照本发明的第6方面所述的半导体衬底的处理方法，由于使所形成绝缘膜的最大厚度部分的厚度大于埋入氧化膜和SOI层的厚度的总和，故在绝缘膜内部形成埋入氧化膜的弯曲部，可防止在半导体衬底的边缘部处形成埋入氧化膜的弯曲部。此外，由于该绝缘膜用TEOS膜构成，故可得到针孔少的优良的绝缘膜。
按照本发明的第7方面所述的半导体衬底的处理方法，由于掺杂多晶硅层的氧化速率比半导体衬底的氧化速率大，故由保护氧化膜构成掺杂多晶硅层的至少一个主面一侧的边缘部，故在边缘部处不存在在埋入氧化膜的上部形成薄的SOI层的部分，不发生下述问题：例如伴随SOI层的薄膜化工序，薄的SOI层部分地被埋入氧化膜和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
按照本发明的第8方面所述的半导体衬底的处理方法，由于使掺杂多晶硅层的边缘部处的最大厚度部分的厚度大于埋入氧化膜和SOI层的厚度的总和，故在掺杂多晶硅层内部形成埋入氧化膜的弯曲部，用该弯曲部的氧对掺杂多晶硅层进行氧化，用保护氧化膜构成掺杂多晶硅层的至少一个主面一侧的边缘部。此外，通过在另一个主面上也形成掺杂多晶硅层，可起到吸杂层的功能。
按照本发明的第9方面所述的半导体衬底的处理方法，由于在边缘部的至少一个主面一侧，从其表面到内部形成保护氧化膜，故在边缘部处不存在在埋入氧化膜的上部形成薄的SOI层的部分，不发生下述问题：例如伴随SOI层的薄膜化工序，薄的SOI层部分地被埋入氧化膜和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。此外，在保护氧化膜的形成时，由于与埋入氧化膜的形成同样地使用离子注入法，利用退火进行氧化膜的生长，故没有必要为了形成保护氧化膜而使用特别的装置，或附加特别的工序，可抑制因本发明的实施而引起的制造成本的增加。
按照本发明的第10方面所述的半导体衬底的处理方法，由于通过不同的退火处理来形成埋入氧化膜和保护氧化膜，故各自的氧化膜的厚度的控制性变得良好。
按照本发明的第11方面所述的半导体衬底的处理方法，由于在边缘部中的至少一个主面一侧形成SOI层和埋入氧化膜混合在一起的熔融层，故边缘部的凹凸消失，同时在边缘部处不存在在埋入氧化膜的上部形成薄的SOI层的部分，不发生下述问题：例如伴随SOI层的薄膜化工序，薄的SOI层部分地被埋入氧化膜和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。可防止因颗粒的存在而引起的半导体元件的形成不良，进而可提高制造成品率。
按照本发明的第12方面所述的半导体衬底的处理方法，由于在衬底上氧化膜和SOI层的边缘部处形成SOI层和衬底上氧化膜混合在一起的熔融层，例如可防止在SOI层的薄膜化中的湿法刻蚀时，衬底上氧化膜部分地被除去以及其上部的硅层部分地成为漂浮状态，故可防止SOI层剥离而成为颗粒。此外，即使在衬底上氧化膜和SOI层的边缘部的斜切处理不完全、变成凹凸部沿周缘为连续的那样的平面视图形状的情况下，由于该凹凸部被熔融层所覆盖，故可防止衬底上氧化膜和SOI层在衬底的运送中剥离而成为颗粒的情况。
按照本发明的第13方面所述的半导体衬底的处理方法，由于可得到用SOI层覆盖衬底上氧化膜的、通过键合法形成的半导体衬底，例如可防止在SOI层的薄膜化中的湿法刻蚀时，衬底上氧化膜部分地被除去以及其上部的SOI层部分地成为漂浮状态，故可防止SOI层剥离而成为颗粒。
按照本发明的第14方面所述的半导体衬底，由于在掺杂多晶硅层中的至少一个主面一侧的边缘部处用保护氧化膜来构成，故在边缘部处不存在在埋入氧化膜的上部形成薄的SOI层的部分，不发生下述问题：例如伴随SOI层的薄膜化工序，薄的SOI层部分地被埋入氧化膜和为了薄膜化而形成的氧化膜所包围，在除去该氧化膜时部分地被剥离而成为颗粒，漂浮在刻蚀液中。
按照本发明的第15方面所述的半导体衬底，可得到用于将在掺杂多晶硅层中的至少一个主面一侧的边缘部作成保护氧化膜的具体的结构，此外，通过在另一个主面上也形成掺杂多晶硅层，可使其起到吸杂层的功能。

Claims (19)

1.一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，其特征在于：
具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层，
通过在所述边缘部中注入硅离子，使所述埋入氧化膜中的在所述边缘部内形成的部分消失。
2.如权利要求1所述的半导体衬底的处理方法，其特征在于：
所述硅离子的注入包含从所述边缘部一侧向所述SOI衬底的直径方向注入所述硅离子的工序。
3.如权利要求1所述的半导体衬底的处理方法，其特征在于：
所述硅离子的注入包含在所述一个主面的中央部中形成注入掩模，从所述SOI衬底的所述边缘部一侧和所述一个主面一侧注入所述硅离子的工序。
4.一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其特征在于：
具备：
(a)形成绝缘膜以便覆盖所述半导体衬底的所述边缘部的工序；
(b)从形成了所述绝缘膜的所述半导体衬底的所述一个主面一侧进行氧离子注入，用SIMOX法在所述一个主面的表面内按顺序层叠形成埋入氧化膜和SOI层的工序；以及
(c)除去所述绝缘膜的工序，
形成SOI衬底，在该SOI衬底中所述埋入氧化膜直到所述边缘部的最端部都与主面平行地存在。
5.如权利要求4所述的半导体衬底的处理方法，其特征在于：
这样来形成所述绝缘膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，
所述工序(a)具有用热氧化法形成热氧化膜作为所述绝缘膜的工序。
6.如权利要求4所述的半导体衬底的处理方法，其特征在于：
这样来形成所述绝缘膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，
所述工序(a)具有用减压CVD法形成TEOS膜作为所述绝缘膜的工序。
7.一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其特征在于，具备：
(a)形成掺杂多晶硅层以便覆盖所述半导体衬底的所述边缘部的工序；以及
(b)从形成了所述掺杂多晶硅层的所述半导体衬底的所述一个主面一侧进行氧离子注入，用SIMOX法在所述一个主面的表面内按顺序层叠形成埋入氧化膜和SOI层，同时在所述掺杂多晶硅层的所述一个主面侧的边缘部，从表面到内部形成保护氧化膜的工序。
8.如权利要求7所述的半导体衬底的处理方法，其特征在于：
这样来形成所述掺杂多晶硅层，使其在所述边缘部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，
所述工序(a)具有在所述半导体衬底的所述另一个主面上也形成所述掺杂多晶硅层的工序。
9.一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其特征在于：
具备：
(a)从所述半导体衬底的所述一个主面一侧进行全面的第1氧离子注入的工序；
(b)从所述半导体衬底的所述一个主面一侧对所述边缘部有选择地进行第2氧离子注入的工序；以及
(c)通过退火处理，使利用所述第1和第2氧离子注入而被注入的氧离子扩散从而在所述中央部和所述边缘部分别形成埋入氧化膜和保护氧化膜，同时在所述埋入氧化膜的上部形成SOI层的工序，
在所述第2氧离子注入中将注入峰设定在比所述第1氧离子注入浅的位置上，
在所述边缘部的至少所述一个主面一侧，从其表面到内部形成所述保护氧化膜。
10.如权利要求9所述的半导体衬底的处理方法，其特征在于：
所述工序(c)具有通过在所述工序(b)之前进行的第1退火处理形成所述埋入氧化膜和所述SOI层的工序以及通过在所述工序(b)之后进行的第2退火处理形成所述保护氧化膜的工序。
11.一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，其特征在于：
具备在所述一个主面内按顺序层叠形成的埋入氧化膜和SOI层，
通过在真空中从上部对所述边缘部照射激光，在所述边缘部的至少所述一个主面一侧形成所述SOI层和埋入氧化膜混合在一起的熔融层。
12.一种具备在一个主面上按顺序层叠形成的衬底上氧化膜和SOI层的半导体衬底的处理方法，其特征在于：
通过在真空中从上部对所述衬底上氧化膜和所述SOI层的边缘部照射激光，在所述边缘部处形成所述SOI层和衬底上氧化膜混合在一起的熔融层。
13.一种半导体衬底的处理方法，其特征在于，具备：
(a)在第1半导体衬底的主面上，形成衬底上氧化膜以使其上的主面位于比所述第1半导体衬底的所述主面高的位置，在该衬底上氧化膜上，利用键合法使外形尺寸比所述衬底上氧化膜大的第2半导体衬底层叠的层叠体形成的工序；
(b)从上部将所述第2半导体衬底压下，使在所述第1半导体衬底的主面的上部伸出的所述第2半导体衬底的主面密接在所述第1半导体衬底的主面上，利用键合法来接合所述第1和第2半导体衬底的工序；以及
(c)将所述第2半导体衬底研磨到规定的厚度以形成SOI层的工序。
14.一种半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其特征在于：
具备在所述一个主面内按顺序层叠形成的埋入氧化膜和SOI层，
具备在所述边缘部处为覆盖所述边缘部而形成的掺杂多晶硅层，
具备在所述掺杂多晶硅层的所述一个主面侧的边缘部，从表面到内部形成的保护氧化膜。
15.如权利要求14所述的半导体衬底，其特征在于：
所述掺杂多晶硅层在所述边缘部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI层的厚度的总和，
在所述另一个主面上也形成所述掺杂多晶硅层。
16.一种半导体衬底，具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其特征在于：
具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层；
在所述边缘部中至少所述一个主面侧配备有保护氧化膜，从该表面向内敷设。
17.一种半导体衬底，具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的部分即中央部，所述一个主面中规定包含所述中央部的周边区域和所述侧面部的部分即边缘部，其特征在于：
具备在所述一个主面的表面内按顺序层叠形成的埋入氧化膜和SOI层；
在所述边缘部中至少所述一个主面侧配备有由所述SOI层和埋入氧化膜混合形成的熔融层。
18.一种半导体衬底，具备在一个主面上按顺序层叠形成的衬底上氧化膜和SOI层，其特征在于：
在至少所述衬底上氧化膜和所述SOI层的边缘部配备有所述SOI层和所述衬底上氧化膜混合形成的熔融层，以覆盖住该边缘部。
19.一种半导体衬底，具备在一个主面上按顺序层叠形成的衬底上氧化膜和SOI层，其特征在于：
在至少所述衬底上氧化膜和SOI层的边缘部配备有外延层，以覆盖住该边缘部。
CNB981192548A 1998-01-13 1998-09-14 半导体衬底的处理方法和半导体衬底 Expired - Fee Related CN1153257C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4980/1998 1998-01-13
JP10004980A JPH11204452A (ja) 1998-01-13 1998-01-13 半導体基板の処理方法および半導体基板
JP4980/98 1998-01-13

Publications (2)

Publication Number Publication Date
CN1223458A CN1223458A (zh) 1999-07-21
CN1153257C true CN1153257C (zh) 2004-06-09

Family

ID=11598760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981192548A Expired - Fee Related CN1153257C (zh) 1998-01-13 1998-09-14 半导体衬底的处理方法和半导体衬底

Country Status (6)

Country Link
US (3) US6232201B1 (zh)
JP (1) JPH11204452A (zh)
KR (1) KR100279194B1 (zh)
CN (1) CN1153257C (zh)
DE (1) DE19837646B4 (zh)
TW (1) TW392349B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
WO2001003191A1 (fr) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
US7704318B2 (en) * 2003-02-25 2010-04-27 Sumco Corporation Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP2005129676A (ja) 2003-10-23 2005-05-19 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板用シリコン基板、ｓｏｉ基板、及びそのｓｏｉ基板の製造方法
US7784670B2 (en) * 2004-01-22 2010-08-31 Bondtech Inc. Joining method and device produced by this method and joining unit
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2005321758A (ja) * 2004-04-09 2005-11-17 Sii Nanotechnology Inc 走査型プローブ装置および走査型プローブ加工方法
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7838387B2 (en) 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer
DE102007011513B3 (de) * 2007-03-09 2008-10-23 Peter Wolters Gmbh Verfahren zum Profilieren des Umfangsrands einer Halbleiterscheibe
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
FR2941324B1 (fr) 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
JPWO2012111616A1 (ja) * 2011-02-15 2014-07-07 住友電気工業株式会社 保護膜付複合基板、および半導体デバイスの製造方法
JP5548173B2 (ja) * 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
CN104810259B (zh) * 2014-01-28 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶圆及其处理方法和半导体结构的形成方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
TWI626340B (zh) * 2016-07-13 2018-06-11 環球晶圓股份有限公司 半導體基板及其加工方法
CN107623028B (zh) 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN111739793A (zh) * 2020-08-06 2020-10-02 中芯集成电路制造(绍兴)有限公司 晶圆的键合方法及键合结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04129267A (ja) 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
US6004406A (en) 1994-06-16 1999-12-21 Nec Corporation Silicon on insulating substrate
JPH08195483A (ja) 1995-01-19 1996-07-30 Hitachi Ltd Ｓｏｉ基板及びその製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
KR970052022A (ko) 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
JP3529220B2 (ja) * 1996-04-26 2004-05-24 株式会社ルネサステクノロジ 半導体装置及びその製造方法
FR2750535B1 (fr) * 1996-06-27 1998-08-07 Commissariat Energie Atomique Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos
JP3216583B2 (ja) * 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
JP3875375B2 (ja) * 1997-10-06 2007-01-31 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体基板
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE19837646B4 (de) 2004-05-06
US6872979B2 (en) 2005-03-29
US20030148595A1 (en) 2003-08-07
US6563172B2 (en) 2003-05-13
CN1223458A (zh) 1999-07-21
US6232201B1 (en) 2001-05-15
KR19990066757A (ko) 1999-08-16
DE19837646A1 (de) 1999-07-15
JPH11204452A (ja) 1999-07-30
KR100279194B1 (ko) 2001-02-01
US20010012649A1 (en) 2001-08-09
TW392349B (en) 2000-06-01

Similar Documents

Publication Publication Date Title
CN1153257C (zh) 半导体衬底的处理方法和半导体衬底
CN100336228C (zh) 半导体器件
CN1187811C (zh) 半导体装置及其制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1249816C (zh) 半导体装置及其制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1155065C (zh) 半导体衬底的制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN100342539C (zh) 半导体装置和半导体装置的制造方法
CN1213480C (zh) 半导体器件及其制造方法
CN1223004C (zh) 半导体装置及其制造方法
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1507656A (zh) 半导体工艺与集成电路
CN1950938A (zh) 智能剥离分开后的热处理
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1885556A (zh) 半导体器件及其制造方法
CN1788354A (zh) 半导体装置及其制造方法
CN1825568A (zh) 制造半导体集成电路的方法
CN1421914A (zh) 半导体装置及其制造方法
CN1893134A (zh) 半导体发光器件及其制造方法
CN1184682C (zh) 半导体集成电路器件及其制造方法
CN1508840A (zh) 介质分离型半导体装置及其制造方法
CN1507662A (zh) 半导体器件及其制造方法
CN1300103A (zh) 半导体装置,液晶显示装置和它们的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609

Termination date: 20091014