CN1788354A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1788354A
CN1788354A CNA038265982A CN03826598A CN1788354A CN 1788354 A CN1788354 A CN 1788354A CN A038265982 A CNA038265982 A CN A038265982A CN 03826598 A CN03826598 A CN 03826598A CN 1788354 A CN1788354 A CN 1788354A
Authority
CN
China
Prior art keywords
silicon layer
mentioned
germanium
strain state
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038265982A
Other languages
English (en)
Other versions
CN100536167C (zh
Inventor
落水洋聪
三岛康由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1788354A publication Critical patent/CN1788354A/zh
Application granted granted Critical
Publication of CN100536167C publication Critical patent/CN100536167C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Abstract

在形成于硅基板10上的绝缘层12上，在NMOS晶体管区域16中，形成具有硅层34、在硅层34上形成的晶格驰豫状态的硅锗层22、形成于硅锗层22上的拉伸应变状态的硅层24、在硅层24上经由栅绝缘膜26形成的栅电极28的NMOS晶体管14；在PMOS晶体管区域20中，形成具有硅层34、在硅层34上形成的压缩应变状态的硅锗层36、在硅层36上经由栅绝缘膜26形成的栅电极28的PMOS晶体管18。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别涉及一种具有将拉伸应变状态的硅层、压缩应变状态的硅锗层使用于沟道的晶体管的半导体装置及其制造方法。
背景技术
近年来，为了谋求使用了硅的MOS晶体管的高性能化，利用硅和硅锗的异质结构。
作为提高NMOS晶体管性能的方法之一，公知有在被晶格驰豫的硅锗层上形成拉伸应变状态的硅层，将该硅层作为沟道来使用的方法。在这里，作为形成被晶格驰豫的硅锗层的方法，有充分厚的形成硅锗层的方法、和在形成于绝缘膜上的硅层上形成比较薄的硅锗层，并通过热处理来晶格驰豫硅锗层的方法等。另外，作为提高PMOS晶体管性能的方法之一，公知有在硅基板上形成压缩应变状态的硅锗层，将该硅锗层作为沟道使用的方法。
另外，伴随着晶体管的精密化，对降低寄生电容和抑制短沟效应的要求提高。作为满足这些要求的方法，在绝缘膜上的硅层设置有沟道层等的SOI(Silicon On Insulator：绝缘体上外延硅)结构引人关注。
以往，拉伸应变状态的硅层如下所述那样地形成在SOI结构上。
首先，在硅基板上形成压缩应变状态的硅锗层。接着，使用SIMOX(Separation by IMplanted Oxygen：注氧隔离)技术，将氧气注入硅基板，在硅锗层下形成由硅氧化膜构成的绝缘层。接着，通过例如1200℃的高温热处理晶格驰豫压缩应变状态的硅锗层。接着，在晶格驰豫状态的硅锗层上形成拉伸应变状态的硅层。
或者，在硅基板上经由硅氧化膜形成了硅层的SOI基板上，形成压缩应变状态的硅锗层。接着，通过热氧化法氧化之后除去晶格驰豫状态的硅锗层表层，然后在晶格驰豫状态的硅锗层上形成拉伸应变状态的硅层。
但是，为了降低功耗，需要组合NMOS晶体管和PMOS晶体管，形成集成化晶体管。可是，将上述的应变状态的硅层或硅锗层使用于沟道的MOS晶体管时，在NMOS晶体管和PMOS晶体管所要求的应变状态不同。因此，集成在同一个基板上很困难。
作为将拉伸应变状态的硅层使用于沟道的NMOS晶体管、和将压缩应变状态的硅锗层使用于沟道的PMOS晶体管集成在同一个基板上的方法，公知有例如专利文献1公开的方法。
在专利文献1公开的方法中，如下述所示那样地形成作为用于形成使用于NMOS晶体管的沟道的拉伸应变状态的硅层的底层的晶格驰豫状态的硅锗层、和使用于PMOS晶体管的沟道的压缩应变状态的硅锗层。
首先，在形成在硅基板上经由绝缘层形成了硅层的SOI基板的PMOS晶体管的区域，形成到达硅基板的开口部。
接着，在形成了开口部的SOI基板的整个面通过外延过程形成硅锗层。
接着，通过热处理，晶格驰豫形成在SOI基板的硅层上的硅锗层。此时，通过将硅锗层的厚度设为小于等于由锗的比率和生长温度决定的临界膜厚，能够将在开口部露出的、形成在硅基板上的硅锗层做成压缩应变状态。
如上所述，在专利文献1公开的方法中，形成在SOI基板上的硅锗层，在形成NMOS晶体管的区域为晶格驰豫状态，在形成PMOS晶体管的区域为压缩应变状态。因此，在形成PMOS晶体管的区域，预先需要形成到达硅基板的开口部。其结果是，在形成PMOS晶体管的区域中，因为在压缩应变状态的硅锗层下不存在绝缘层，所以有以下的难点。
首先，因为在PMOS晶体管的沟道所使用的压缩应变状态的硅锗层和硅基板之间不存在绝缘膜，所以损害SOI结构的特征即降低容量等的效果。
其次，在形成PMOS晶体管的区域中，因为不存在硅锗层下的绝缘层，所以在NMOS晶体管形成的区域和PMOS晶体管形成的区域之间产生较大的段差。因此，不能确保基板表面的平坦性，很难避免加工精度的恶化。
再次，在利用处于上述那样的应变状态的半导体层的以往的技术中，一旦以形成了的应变状态的硅锗层为基准，控制该应变状态的技术变得非常重要。可是，迄今为止，为了晶格驰豫压缩应变状态的硅锗层，需要进行高温且长时间的热处理。因此，存在不需要加热的半导体层等也被加热，从而产生缺陷或杂质分布变化等，该热处理影响器件特性的情况。
发明的公开
本发明的目的在于提供一种在同一个基板上兼容性很好地形成拉伸应变状态的硅层和压缩应变状态的硅锗层的半导体装置及其制造方法。
另外，本发明的另一个目的在于提供一种能够短时间且选择性地控制硅锗层的应变状态的半导体装置的制造方法。
专利文献1：JP特开平9-219524号公报。
上述目的通过一种半导体装置而达成，该半导体装置特征在于，具有：在基板上形成的绝缘层；在上述绝缘层上形成的硅层；具有在上述硅层的第一区域上形成的晶格驰豫状态的硅锗层、在上述晶格驰豫状态的硅锗层上形成的拉伸应变状态的硅层、在上述拉伸应变状态的硅层上经由第一栅绝缘膜形成的第一栅电极的第一晶体管；具有在上述硅层的第二区域上形成的压缩应变状态的硅锗层、在上述压缩应变状态的硅锗层上经由第二栅绝缘膜形成的第二栅电极的第二晶体管。
另外，上述目的通过一种半导体装置的制造方法而达成，该半导体装置的制造方法特征在于，在经由绝缘层形成在基板上的硅层的第一区域上形成晶格驰豫状态的硅锗层的工序；在上述晶格驰豫状态的硅锗层上形成拉伸应变状态的硅层的工序；在上述硅层的第二区域上形成压缩应变状态的硅锗层的工序；形成将上述拉伸应变状态的硅层作为沟道的NMOS晶体管、和将上述压缩应变状态的硅锗层作为沟道的PMOS晶体管。
另外，上述目的通过一种半导体装置的制造方法而达成，该半导体装置的制造方法特征在于，具有：在经由绝缘层在基板上形成的硅层上形成压缩应变状态的硅锗层的工序；通过对上述压缩应变状态的硅锗层照射能量束，晶格驰豫上述压缩应变状态的硅锗层的工序。
根据本发明，由于在经由绝缘膜形成于基板上的硅层的第一区域上形成晶格驰豫状态的硅锗层，在晶格驰豫状态的硅锗层上形成拉伸应变状态的硅层，在硅层的第二区域上，形成压缩应变状态的硅锗层，形成将拉伸应变状态的硅层作为沟道的NMOS晶体管和将压缩应变状态的硅锗层作为沟道的PMOS晶体管，所以不会损害降低寄生电容、低功耗等的由SOI结构带来的效果，可以提供高性能的集成化晶体管。
另外，根据本发明，由于不需要除去基板上的绝缘层，所以能够将第一区域中的拉伸应变状态的硅层的表面的高度与第二区域中的压缩应变状态的硅锗层的表面的高度之间的段差，设定在能够充分确保制造过程中的加工精度的范围内。
另外，根据本发明，由于在经由绝缘层在基板上形成的硅层上形成压缩应变状态的硅锗层，通过对压缩应变状态的硅锗层照射能量束，晶格驰豫压缩应变状态的硅锗层，所以能够短时间且选择性地控制硅锗层的应变状态。另外，如果并不太需要提高PMOS晶体管的特性，那么NMOS晶体管和PMOS晶体管都可以将拉伸应变状态的硅层使用于沟道。
附图的简单说明
图1是表示本发明第一实施方式的半导体装置的结构的剖面图。
图2是表示本发明第一实施方式的半导体装置的制造方法的工序剖面图(之1)。
图3是表示本发明第一实施方式的半导体装置的制造方法的工序剖面图(之2)。
图4是表示本发明第一实施方式的半导体装置的制造方法的工序剖面图(之3)。
图5是表示本发明第一实施方式的半导体装置的制造方法的工序剖面图(之4)。
图6是表示本发明第二实施方式的半导体装置的结构的剖面图。
图7是表示本发明第二实施方式的半导体装置的制造方法的工序剖面图(之1)。
图8是表示本发明第二实施方式的半导体装置的制造方法的工序剖面图(之2)。
图9是表示本发明第三实施方式的半导体装置的制造方法的工序剖面图(之1)。
图10是表示激光束照射前后的硅锗层的喇曼光谱的图表。
图11是说明硅氧化膜的厚度和激光束的反射率的关系的图。
图12是说明激光束的波长和晶格驰豫的关系的图。
图13是示意性的表示硅锗层的厚度和由激光束的照射导致的晶格驰豫状态的关系的图表。
图14是表示本发明第三实施方式的半导体装置的制造方法的工序剖面图(之2)。
图15是表示评估结果的图表。
图16是表示本发明第四实施方式的半导体装置的制造方法的工序剖面图。
图17是表示本发明第五实施方式的半导体装置的制造方法的工序剖面图(之1)。
图18是表示本发明第五实施方式的半导体装置的制造方法的工序剖面图(之2)。
图19是表示本发明第五实施方式的半导体装置的制造方法的工序剖面图(之3)。
图20是表示本发明第六实施方式的半导体装置的制造方法的工序剖面图(之1)。
图21是表示本发明第六实施方式的半导体装置的制造方法的工序剖面图(之2)。
图22是表示本发明第七实施方式的半导体装置的制造方法的工序剖面图。
图23是表示本发明的变形例的半导体装置的结构的剖面图。
实施发明的最佳方式
(第一实施方式)
针对本发明的第一实施方式的半导体装置及其制造方法，使用图1至图5进行说明。图1是表示本实施方式的半导装置的结构的剖面图，图2至图5是表示本实施方式的半导体装置的制造方法的工序剖面图。
首先，针对本实施方式的半导体装置的结构，使用图1进行说明。
在硅基板10上形成由硅氧化膜构成的绝缘层12。
在形成了绝缘层12的硅基板10上设置有NMOS晶体管14所形成的NMOS晶体管区域16和PMOS晶体管18所形成的PMOS晶体管区域20。NMOS晶体管区域16和PMOS晶体管区域20由到达绝缘层12的槽44相互分离。
在NMOS晶体管区域16的绝缘层12上形成有硅层34。在硅层34上形成有晶格驰豫状态的硅锗层22。在硅锗层22上形成有拉伸应变状态的硅层24。在硅层24上，经由栅绝缘膜26形成栅电极28。在栅电极28的侧壁形成有侧壁绝缘膜30。在栅电极28的两侧的硅层24以及硅锗层22内，形成有导入了掺杂剂杂质的源极/漏极扩散层32。这样一来，在NMOS晶体管区域16具有栅电极28和源极/漏极扩散层32，构成将拉伸应变状态的硅层24作为沟道的NMOS晶体管14。
在PMOS晶体管区域20的绝缘层12上形成有硅层34。在硅层34上形成有压缩应变状态的硅锗层36。在硅锗层36上，经由栅绝缘膜26形成有栅电极28。在栅电极28的侧壁形成有侧壁绝缘膜30。在栅电极28的两侧的硅锗层36以及硅层34内形成有导入了掺杂剂杂质的源极/漏极扩散层38。这样一来，在PMOS晶体管区域20具有栅电极28和源极/漏极扩散层38，构成将压缩应变状态的硅层36作为沟道的PMOS晶体管18。
NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度，与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度相互大致相等。
这样一来，构成具有将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14、和将压缩应变状态的硅锗层36使用于PMOS晶体管18的、本实施方式的半导体装置。
本实施方式的半导体装置如后面所述，主要特征为：在硅基板10上经由绝缘层12形成了硅层34的SOI基板上，形成有将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14、和将压缩应变状态的硅锗层36使用于沟道的PMOS晶体管18。由此，不损害作为SOI结构特征的绝缘层12带来的降低容量、低功耗等的效果，而可以实现高性能的、NMOS晶体管14以及PMOS晶体管18形成在同一个基板上的集成化晶体管。
另外，本实施方式的半导体装置也有这样的特征：NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度，与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度相互大致相等。这是因为，如后面所述那样，能够较薄的形成NMOS晶体管区域16中的晶格驰豫状态的硅锗层22。由于硅层24的表面的高度和硅锗层36的表面的高度大致相等，所以能够提高其后的半导体装置的制造过程中的加工精度。
接着，针对本实施方式的半导体装置的制造方法，使用图2至图5进行说明。
首先，准备在硅层10上经由由例如厚度为200nm的硅氧化膜构成的绝缘层12形成了例如厚度为10nm的硅层34的SOI基板42(参照图2A)。作为SOI基板42，可以使用例如由SIMOX技术形成的基板、和层压SOI技术形成的基板等。此外，如后面所述，在SOI基板42的硅层34上，形成有应该晶格驰豫的压缩应变状态的硅锗层48。因此，硅层34的厚度最好设定在2～20nm左右。
接着，使用蚀刻，在硅层34上形成到达绝缘层12的槽44，从而分离NMOS晶体管区域16和PMOS晶体管区域20(参照图2B)。
接着，通过例如CVD法，全面形成例如厚度为20nm的硅氧化膜46。接着，图案成形硅氧化膜46，仅在PMOS晶体管区域20的硅层34上残存硅氧化膜46(参照图2C)。
接着，在NMOS晶体管区域16的硅层34上，将硅氧化膜46作为选择生长掩模，通过选择外延生长，形成例如厚度为20nm的压缩应变状态的硅锗层48(参照图2D)。硅锗层48的组成例如为Si0.72Ge0.25。
接着，通过例如1000℃、4小时的热处理，使锗从压缩应变状态的硅锗层48扩散到形成在其下面的硅层34，晶格驰豫压缩应变状态的硅锗层48。这样一来，由压缩应变状态的硅锗层48和硅层34形成晶格驰豫状态的硅锗层22(参照图3A)。晶格驰豫状态的硅锗层22的组成例如为Si0.83Ge0.17。
这样，在本实施方式的半导体装置的制造方法中，通过热处理使锗从压缩应变状态的硅锗层48扩散到硅层34，从而得到晶格驰豫状态的硅锗层22。由此，不需要为了得到晶格驰豫状态的硅锗层而较厚的形成硅锗层，只要形成压缩应变状态的较薄硅锗层48即可。其结果是，能够对应为了维持压缩应变状态而不能较厚的形成的、PMOS晶体管区域20中的硅锗层36的厚度，设定晶格驰豫状态的硅锗层22的厚度。即，将晶格驰豫状态的硅锗层22的厚度设为d1，将SOI基板42的硅层34的厚度设为d2，将压缩应变状态的硅锗层36的厚度设为d3时，能够以d2+d1≤d2+d3的方式设定d1。
另外，由于分别单独形成晶格驰豫状态的硅锗层22和压缩应变状态的硅锗层36，所以不需要在PMOS晶体管区域20除去SOI基板42的硅层34以及绝缘层12。
因此，能够容易地使之后形成的NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度、与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度一致。
像以上那样，在本实施方式的半导体装置的制造方法中，由于能兼容性很好地形成拉伸应变状态的硅层24和压缩应变状态的硅锗层36，所以能够在制造过程中确保基板表面的高平坦性，能够提高加工精度。
接着，通过例如CVD法，全面形成例如厚度为20nm的硅氧化膜50。接着，除去形成在PMOS晶体管区域20的硅层34上的硅氧化膜50、46。这样一来，在形成在NMOS晶体管区域16的晶格驰豫状态的硅锗层22上残存硅氧化膜50，露出PMOS晶体管区域20的硅层34(参照图3B)。
接着，在PMOS晶体管区域20的硅层34上，将硅氧化膜50作为选择生长掩模，通过选择外延生长，形成例如厚度为20nm的压缩应变状态的硅锗层36。硅锗层36的组成例如为Si0.8Ge0.2。此外，硅锗层36，为了维持压缩应变状态而不能过厚的形成，最好以例如在2～30nm的范围内的厚度形成。
接着，在硅锗层36上，形成例如厚度为2nm的硅层52(参照图3C)。该硅层52如后面所述那样，是用于形成栅绝缘膜26的。
接着，通过例如CVD法，全面形成例如厚度为20nm的硅氧化膜54。接着，除去形成在NMOS晶体管区域20的硅锗层22上的硅氧化膜54、50。这样一来，在形成在PMOS晶体管区域20上的硅层52上残存硅氧化膜54，露出NMOS晶体管区域16的硅锗层22(参照图3D)。
接着，在NMOS晶体管区域16的硅锗层22上，将硅氧化膜54作为选择生长掩模，通过选择外延生长，形成例如厚度为20nm的拉伸应变状态的硅层24(参照图4A)。
形成硅层24后，除去作为选择生长掩模使用的硅氧化膜54(参照图4B)。
接着，在NMOS晶体管区域16的硅层24的表面以及PMOS晶体管区域20的硅层52的表面，通过例如热氧化法，形成例如由厚度为2nm的硅氧化膜构成的栅绝缘膜26(参照图4C)。
接着，通过例如CVD法，全面形成例如厚度为120nm的多晶硅膜(未图示)。
接着，使用光刻以及蚀刻，图案成形多晶硅膜，从而分别在NMOS晶体管区域16以及PMOS晶体管区域20中，形成由多晶硅膜构成的栅电极28(参照图4D)。
接着，通过例如旋转涂敷法，全面形成抗蚀膜56。然后，使用光刻技术，图案成形抗蚀膜56，从而在抗蚀膜56形成露出NMOS晶体管区域16的开口部58。
接着，将栅电极28以及抗蚀膜56作为掩模，将例如磷作为掺杂剂杂质，进行离子注入。由此，在栅电极28的两侧的硅层24以及硅锗层22内，形成有源极/漏极扩散层32(参照图5A)。
形成源极/漏极扩散层32后，除去作为掩模使用的抗蚀膜56。
接着，通过例如CVD法，全面形成例如厚度为100nm的硅氧化膜64(参照图5B)。
接着，通过各向异性蚀刻硅氧化膜64，在栅电极28的侧壁形成由硅氧化膜64构成的侧壁绝缘膜30(参照图5C)。此时，也通过蚀刻除去在形成了侧壁绝缘膜30的栅电极28的两侧露出的栅绝缘膜26。
接着，通过例如旋转涂敷法，全面形成抗蚀膜60。然后，使用光刻技术，图案成形抗蚀膜60，从而在抗蚀膜60形成露出PMOS晶体管区域20的开口部62。
接着，将栅电极28以及抗蚀膜60作为掩模，将例如硼作为掺杂剂杂质，进行离子注入。由此，在栅电极28的两侧的硅锗层36以及硅层34内，形成有源极/漏极扩散层38(参照图5D)。
形成源极/漏极扩散层38后，除去作为掩模使用的抗蚀膜60。
形成源极/漏极扩散层32、38之后，通过例如热处理，进行导入到源极/漏极扩散层32、38的掺杂剂杂质的活性化。
这样一来，将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14、和将压缩应变状态的硅锗层36使用于沟道的PMOS晶体管18形成在同一个SOI基板42上。
像以上那样，制造图1所示的本实施方式的半导体装置。
这样，根据本实施方式，由于将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14、和将压缩应变状态的硅锗层36使用于沟道的PMOS晶体管18形成在同一个SOI基板42上，所以能够提供高性能的集成化晶体管。
由于在NMOS晶体管区域16以及PMOS晶体管区域20的任意一个区域中，都不需要除去SOI基板42的绝缘层12，所以不会损害降低寄生电容、低功耗等的由SOI结构带来的效果。
并且，由于NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度，与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度相互大致相等，所以能够提高其后的半导体装置的制造过程中的加工精度。
此外，在本实施方式中，在PMOS晶体管区域20的硅层34上形成了硅氧化膜46的状态下，进行用于晶格驰豫硅锗层48的热处理，但是也可以取代硅氧化膜46，在例如形成了硅氮化膜等的绝缘膜的状态下进行热处理。
另外，形成构成本实施方式的半导体装置的各层的顺序，并不限于上述的情况，可以适当的设计变更。但是，在通过热处理形成晶格驰豫状态的硅锗层22时，需要在形成PMOS晶体管区域20中的压缩应变状态的硅锗层36之前，通过热处理形成晶格驰豫状态的硅锗层22。
例如，在本实施方式中，NMOS晶体管区域16中的硅层24和PMOS晶体管区域20中的硅层52分别单独形成。相对于此，如下面所述，也可以同时形成NMOS晶体管区域16中的硅层24和PMOS晶体管区域20中的硅层52。
首先，与图2A至图2D、以及图3A所示的情况相同，在NMOS晶体管区域16形成晶格驰豫状态的硅锗层22。
然后，通过选择外延生长，在PMOS晶体管区域20中，在硅层34上，形成压缩应变状态的硅锗层36。
接着，露出NMOS晶体管区域16中的晶格驰豫状态的硅锗层22之后，在晶格驰豫状态的硅锗层22上和压缩应变状态的硅锗层36上，同时形成硅层24、52。
以后，与图4C、图4D以及图5所示的情况相同，制造具有NMOS晶体管14和PMOS晶体管18的半导体装置。
这样，可以同时形成NMOS晶体管区域16中的硅层24和PMOS晶体管区域20中的硅层52。
(第二实施方式)
针对本发明第二实施方式的半导体装置及其制造方法，使用图6至图8进行说明。图6是表示本实施方式的半导体装置的结构的剖面图。图7以及图8是表示本实施方式的半导体装置的制造方法的工序剖面图。此外，对于与图1至图5所示的第一实施方式的半导体装置及其制造方法相同的结构要素，标有相同的标记，所以省略或简略其说明。
本实施方式的半导体装置的结构，基本上与第一实施方式的半导体装置大致相同。如图6所示，本实施方式的半导体装置，在下面这一点与第一实施方式的半导体装置不同：通过LOCOS(Local Oxidation of Silicon：硅的局部氧化)法，在SOI基板42的硅层34形成元件分离膜66，通过元件分离膜66分离NMOS晶体管区域16和PMOS晶体管区域20。
接着，针对本实施方式的半导体装置的制造方法，使用图7以及图8进行说明。
在第一实施方式的半导体装置的制造方法中，在通过热处理晶格驰豫NMOS晶体管区域16中的压缩应变状态的硅锗层48时，在PMOS晶体管区域20的硅层34上形成硅氧化膜46。
与此相对，在本实施方式的半导体装置的制造方法中，如下所述，不仅在PMOS晶体管区域20的硅层34上，也在NMOS晶体管区域16的压缩应变状态的硅锗层48上，在形成硅氧化膜的状态下，进行由热处理导致的晶格驰豫。
首先，在与第一实施方式的半导体装置的制造方法同样形成的图7A所示的SOI基板42上，通过LOCOS法，在硅层34上形成元件分离膜66。这样一来，由形成在硅层34上的元件分离膜66分离NMOS晶体管区域16和PMOS晶体管区域(参照图7B)。
接着，通过例如CVD法，全面形成例如厚度为20nm的硅氧化膜46，图案成形该硅氧化膜46，仅在PMOS晶体管区域20的硅层34上残存硅氧化膜46(参照图7C)。
接着，在NMOS晶体管区域16的硅层34上，将硅氧化膜46作为选择生长掩模，通过选择外延生长，形成例如厚度为20nm的压缩应变状态的硅锗层48(参照图7D)。
接着，通过例如CVD法，全面形成例如厚度为20nm的硅氧化膜68。
接着，通过例如1000℃、4小时的热处理，使锗从压缩应变状态的硅锗层48扩散到形成在其下面的硅层34，晶格驰豫压缩应变状态的硅锗层48。这样一来，在NMOS晶体管区域16的硅层34上形成晶格驰豫状态的硅锗层22(参照图8A)。这样，与第一实施方式的半导体装置的制造方法不同，在用硅氧化膜一起覆盖NMOS晶体管区域16和PMOS晶体管区域20的状态下，可以进行由热处理导致的硅锗层48的晶格驰豫。
接着，除去形成在PMOS晶体管区域20的硅层34上的硅氧化膜68、46。这样一来，使在NMOS晶体管区域16的硅锗层22上残存硅氧化膜68，露出PMOS晶体管区域20的硅层34(参照图8B)。
接着，在PMOS晶体管区域20的硅层34上，将硅氧化膜68作为选择生长掩模，通过选择外延生长，形成压缩应变状态的硅锗层36。接着，在硅锗层36上形成硅层52(参照图8C)。
接着，通过例如CVD法，全面形成硅氧化膜54。接着，除去形成在NMOS晶体管区域20的硅锗层22上的硅氧化膜54、68。这样一来，使在形成于PMOS晶体管区域20的硅层52上残存硅氧化膜54，露出NMOS晶体管区域16的硅锗层22(参照图8D)。
以后，与图4A至图4D、以及图5A至图5D所示的第一实施方式的半导体装置的制造方法相同，制造具有NMOS晶体管14和PMOS晶体管18的半导体装置。
此外，在本实施方式中，在NMOS晶体管区域16的压缩应变状态的硅锗层48上和PMOS晶体管区域20的硅层34上形成了硅氧化膜的状态下，进行用于晶格驰豫硅锗层48的热处理，但是也可以取代硅氧化膜，在用例如硅氮化膜覆盖了的状态下进行热处理。
(第三实施方式)
针对本发明第三实施方式的半导体装置及其制造方法，使用图9至图15进行说明。图9以及图14是表示本实施方式的半导体装置的制造方法的工序剖面图，图10是表示激光束照射前后的硅锗层的喇曼光谱的图表，图11是说明硅氧化膜的厚度和激光束的反射率的关系的图，图12是说明激光束的波长和晶格驰豫的关系的图，图13是示意性的表示硅锗层的厚度和由激光束的照射导致的晶格驰豫状态的关系的图表，图15是表示评估结果的图表。此外，对于与第一实施方式的半导体装置及其制造方法相同的结构要素，标有相同的标记，所以省略或简略其说明。
本实施方式的半导体装置的制造方法是与第一实施方式的半导体装置相同的制造具有将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14和将压缩应变状态的硅锗层36使用于沟道的PMOS晶体管18的半导体装置的方法。本实施方式的半导体装置的制造方法主要特征为：通过对形成于SOI基板42的硅层34上的压缩应变状态的硅锗层48进行使用了激光束的短时间的热处理，形成晶格驰豫状态的硅锗层22。
下面，针对本实施方式的半导体装置的制造方法，使用图9至图14详细叙述。
首先，与图2A至图2D所示的第一实施方式的半导体装置的制造方法相同，通过在SOI基板42的硅层34上形成槽44来分离NMOS晶体管区域16和PMOS晶体管区域20之后，在NMOS晶体管区域16的硅层34上，将硅氧化膜46作为选择生长掩模，通过选择外延生长，形成例如厚度为40nm的压缩应变状态的硅锗层48(参照图9A)。此外，包含这样形成的压缩应变状态的硅锗层48的半导体层被例如岛状地分离，形成在绝缘层12上。
接着，通过例如CVD法，全面形成例如厚度为30nm的硅氧化膜70(参照图9B)。
接着，从全面形成硅氧化膜70的一面侧对硅基板10照射脉冲状的激光束。在此，在激光束的照射，使用例如波长为308nm的XeCl准分子激光器。激光束的强度例如为大于等于200mJ/cm2，激光束的脉冲宽度以及脉冲数量分别例如为20～40ns、100次/秒。另外，激光束的照射时间例如为30～90秒的短时间。此外，激光束可以加工形成为希望的面积进行照射。
通过照射激光束，加热压缩应变状态的硅锗层48。由此，压缩应变状态的硅锗层48晶格驰豫，成为晶格驰豫状态的硅锗层22(参照图9C)。由激光束的照射导致的晶格驰豫，可以仅照射一次数十ns的激光束，通过激光束扫描，在数十秒期间内处理例如8英寸晶片。这样，由激光束的照射导致的晶格驰豫所要求的时间与由高温处理导致的晶格驰豫所要求的时间相比较，是大幅度地缩短了的短时间。
在此，在硅基板10的被照射激光束的一面侧，在NMOS晶体管区域16的硅锗层48上形成厚度为70nm的硅氧化膜70，在PMOS晶体管区域20的硅层34上形成对应的厚度为100nm的硅氧化膜46、70。即，在两个区域中，形成不同厚度的硅氧化膜。这样，通过适当设定NMOS晶体管区域16的硅锗层48上的硅氧化膜70的厚度、以及PMOS晶体管区域20的硅层34上的硅氧化膜46、70的厚度，利用激光束的干涉，能够以足够的温度将硅锗层48加热为晶格驰豫，另一方面能够抑制不需要加热的PMOS晶体管区域20的硅层34等的温度上升。此外，关于由硅氧化膜的厚度的设定导致的使用激光束的加热的控制的详细情况，在后面叙述。
这样，在本实施方式的半导体装置的制造方法中，其主要特征为：使用由激光束的照射导致的短时间的热处理，晶格驰豫压缩应变状态的硅锗层48，形成晶格驰豫状态的硅锗层22。由此，不需要为了得到晶格驰豫状态的硅锗层而较厚的形成硅锗层，只要形成压缩应变状态的较薄的硅锗层48即可。其结果是，与第一实施方式的半导体装置的制造方法相同，能够对应为了维持压缩应变状态而不能较厚的形成的PMOS晶体管区域20中的硅锗层36的厚度，设定晶格驰豫状态的硅锗层22的厚度。
另外，由于分别单独形成晶格驰豫状态的硅锗层22和压缩应变状态的硅锗层36，所以不需要在PMOS晶体管区域20中除去SOI基板42的硅层34以及绝缘层12。
因此，能够容易地使之后形成的NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度、与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度一致。
像以上那样，在本实施方式的半导体装置的制造方法中，与第一实施方式的半导体装置的制造方法相同，由于能兼容性很好地形成拉伸应变状态的硅层24和压缩应变状态的硅锗层36，所以能够在制造过程中确保基板表面的较高的平坦性，能够提高加工精度。
在此，针对本实施方式的半导体装置的制造方法的主要特征即由激光束的照射导致的硅锗层的晶格驰豫，使用图10至图13进行详细叙述。
(a)确认由喇曼光谱的测定而进行的晶格驰豫的发生
首先，通过照射激光束，压缩应变状态的硅锗层晶格驰豫，通过测定喇曼光谱确认成为晶格驰豫状态的硅锗层。
测定了喇曼光谱的硅锗层在硅基板上经由硅氧化膜形成了的厚度为10nm的硅层上外延生长，其厚度为40nm。在激光束的照射，使用波长为308nm的XeCl准分子激光器，将激光束的强度设为200mJ/cm2。另外喇曼光谱针对硅锗层上有无绝缘膜这两种情况进行测定。即以下两种情况：(i)在硅锗层上没有形成绝缘膜，对硅锗层直接照射激光束的情况，(ii)在硅锗层上形成厚度为30nm的硅氧化膜作为绝缘膜，经由硅氧化膜照射激光束。
图10A是表示在硅锗层上没有形成绝缘膜时的激光束照射前后的硅锗层的喇曼光谱的图表。此外，在图10A，也对应表示了硅层的喇曼光谱作为参考。
从图10A所示的图表显然可知，在硅锗层的光谱中，通过照射激光束，在515cm-1附近所观察的峰值移动数cm-1。从该结果，能够确认通过照射激光束，硅锗层的应变状态从压缩应变状态变成晶格驰豫状态。
另外，图10B是表示在硅锗层上形成硅氧化膜作为绝缘膜时的激光束照射后的硅锗层的喇曼光谱的图表。
从图10B所示的图表显然可知，在硅锗层上形成绝缘膜时，通过照射激光束，510cm-1附近的峰值移动。从该结果，可以确认，即使是经由绝缘膜照射激光束的情况，硅锗层的应变状态也从压缩应变状态变成晶格驰豫状态。此外，与图10A所示的没有形成绝缘膜情况比较，峰值移动量和峰值高度有差异是因为由于绝缘膜的存在，引起激光束的干涉，入射的激光束的强度发生变化、和锗的存在量的不同导致的。
(b)硅氧化膜的厚度和激光束的反射率的关系
接着，针对在硅锗层上形成的硅氧化膜的厚度和激光束的反射率的关系，使用图11进行说明。
图11A是表示图11B所示的在硅锗层100上形成的硅氧化膜102的厚度和激光束的反射率的关系的图表。
从图11A所示的图表显然可知，相对硅氧化膜的厚度，激光束的反射率发生波动。
并且，硅氧化膜的厚度例如为35nm时，反射率约为0.9，当照射强度为1的激光束时，入射到硅锗层的激光束的强度为0.1。
另一方面，硅氧化膜的厚度为0nm即硅氧化膜没有形成在硅锗层上时，当照射反射率约为0.2，强度为1的激光束时，入射到硅锗层的激光束的强度为0.8。
这样，可以通过作为形成在硅锗层上的硅氧化膜的有无及其厚度，控制入射的激光束的强度。因此，如上所述，通过分别适当设定形成于NMOS晶体管区域16的硅锗层48上的硅氧化膜70的厚度、以及形成于PMOS晶体管区域20的硅层34上的硅氧化膜46、70的厚度，从而可以以充足的温度加热以使硅锗层48晶格驰豫，另一方面可以抑制不需要加热的PMOS晶体管区域20的硅层34等的温度上升。由此，可以不影响PMOS晶体管区域20而选择性地晶格驰豫硅锗层48。
(c)激光束的波长、脉冲宽度等与晶格驰豫之间的关系
另外，为了有效的晶格驰豫硅锗层，希望使激光束在硅锗层的表层吸收，使在包含硅锗层的层产生急剧的热梯度。这能够通过适当设定照射的激光束的波长、脉冲宽度或者硅锗层中的锗的比率来实现。
关于照射的激光束的波长，如图12所示，波长越短，到达硅锗层/硅层108下面的层(硅氧化膜106、硅基板104)就越困难。与此相对，波长越长，就越能到达硅锗层/硅层108下面的层(硅氧化膜106、硅基板104)。因此，当照射的激光束的波长变长时，包含硅锗层的整个层发热，很难产生急剧的热梯度。另外，此现象依赖于硅锗层和硅层等的光吸收系数。众所周知，硅锗层中，当锗的比率变大时，长波长侧的光吸收系数变大。即，当硅锗层中的锗的比率变大时，即使是长波长的激光束，激光束的吸收也只能在硅锗层的表层发生。
因此，通过适当设定照射的激光束的波长和硅锗层中的锗的比率，所照射的激光束只在硅锗层的表层被吸收，能够在含有硅锗层的层产生急剧的热梯度。由此，能够更有效的晶格驰豫压缩应变状态的硅锗层。
例如，因为对波长308nm的激光束，硅和锗表示相互大致相同的1×106cm-1左右的光吸收系数，所以大部分激光束在硅锗层的表层10nm左右被吸收。其结果是，在表层产生的热量传导至下层。并且，在图12所示的硅锗层下的硅层和其下面的硅氧化膜的边界1，产生由热传导率不同导致的急剧的热梯度。由此，滑移产生，压缩应变状态的硅锗层晶格驰豫。
此外，由照射激光束而产生的热梯度随时间的流逝而消失。因此，在照射的激光束的脉冲宽度较大时、和激光束为连续波时等，存在很难产生急剧的热梯度，很难将压缩应变状态的硅锗层充分晶格驰豫的问题。因此，优选激光束的脉冲宽度为例如像20～40ns那样，设定为数十～数百ns级的尽可能小的宽度。
此外，若较高的设定照射激光束时的基板温度即可得到与增大脉冲宽度相同的效果。因此，需要将基板温度设定为适当的值。例如，优选基板的温度设定为室温～400℃。
作为满足上述的激光束所要求的波长以及脉冲宽度相关条件的激光光源，能够列举例如波长为193nm、222nm、248nm、308nm、351nm等的短波长的准分子激光器。这些短波长准分子激光器能够实现小于等于300ns的较小的脉冲宽度。
与此相对，波长为690nm、1060nm的YAG激光器、红宝石激光器，与上述短波长准分子激光器比较，波长较长，另外，脉冲宽度也大数ms。因此，存在这样的情况：在YAG激光器和红宝石激光器中，用于充分晶格驰豫硅锗层的条件设定的余地，与短波长准分子激光器的情况相比较变窄。例如，因为与上述短波长准分子激光器比较，波长较长，所以需要照射高能量的激光束。
另外，CW(Continuous Wave：连续波，连续震荡)激光器等的情况，由于因为单单照射激光束导致全体温度上升，所以通过例如使用激光束扫描等的方法，能够使用CW激光器等晶格驰豫硅锗层。
(d)硅锗层的厚度和晶格驰豫的关系
图13是示意性的表示硅锗层的厚度和由波长为308nm的激光束的照射导致的晶格驰豫状态的关系的图表。如图所示，随着硅锗层的厚度增大，充分晶格驰豫较难。并且，若从硅锗层的厚度超过了100nm的附近位置，当照射的激光束的波长不增长，则热量不传导至图12所示的硅锗层/硅层108和其下面的硅氧化膜106的边界1，硅锗层的温度上升困难。因此，需要在硅锗层的厚度较厚时，适当地设定照射的激光束的波长。
此外，本发明人等实验确认，通过对在厚度为小于等于10nm的底层的硅层上形成了的硅锗层照射波长为308nm、脉冲宽度为40nm、强度为200mJ/cm2以上的激光束，能够较大的晶格驰豫硅锗层。
如以上具体叙述那样，通过照射激光束，晶格驰豫压缩应变状态的硅锗层44，形成晶格驰豫状态的硅锗层22之后，除去形成在PMOS晶体管区域20的硅层34上的硅氧化膜70、46。这样一来，在形成于NMOS晶体管区域16上的晶格驰豫状态的硅锗层22上残存硅氧化膜70，露出PMOS晶体管区域20的硅层34(参照图9D)。
接着，在PMOS晶体管区域20的硅层34上，将硅氧化膜70作为选择生长掩模，通过选择外延生长，形成例如厚度为40nm的压缩应变状态的硅锗层36。
接着，在硅锗层36上形成例如厚度为20nm的硅层52(参照图14A)。
接着，通过例如CVD法，全面形成硅氧化膜54。接着，除去形成在NMOS晶体管区域20的硅锗层22上的硅氧化膜54、70。这样一来，使在形成于PMOS晶体管区域20的硅层52上残存硅氧化膜54，露出NMOS晶体管区域16的硅锗层22(参照图14B)。
接着，在NMOS晶体管区域16的硅锗层22上，将硅氧化膜54作为选择生长掩模，通过选择外延生长，形成例如厚度为20nm的拉伸应变状态的硅层24(参照图14C)。
形成硅层24之后，除去作为选择生长掩模使用的硅氧化膜54(参照图14D)。
如上所述，在PMOS晶体管区域20形成压缩应变状态的硅锗层36，在NMOS晶体管区域16形成拉伸应变状态的硅层24之后，与图4C、图4D、以及图5A至图5D所示的第一实施方式的半导体装置的制造方法的情况相同，制造具有NMOS晶体管14以及PMOS晶体管18的半导体装置。
通过本实施方式的半导体装置的制造方法制造的半导体装置具有这样的结构：在NMOS晶体管区域16中，在硅基板10上依次层叠有由硅氧化膜构成的绝缘层12、硅层34、晶格驰豫状态的硅锗层22和拉伸应变状态的硅层24。即，具有绝缘层12由硅层夹持的结构。
与此相对，将使用SOI基板形成的拉伸应变状态的硅层使用于沟道的以往的NMOS晶体管中，具有这样的结构：在硅基板上依次层叠有由硅氧化膜构成的绝缘层、晶格驰豫状态的硅锗层和拉伸应变状态的硅层。
如上所述，通过本实施方式的半导体装置的制造方法制造的半导体装置具有这样的结构特征，其与使用SOI基板的以往的晶体管结构具有较大的不同。
这样，根据本实施方式，由于经由不同厚度的硅氧化膜，对压缩应变状态的硅锗层48照射激光束，晶格驰豫硅锗层48，所以能够不影响形成于其他区域的半导体层等，短时间并选择性地晶格驰豫压缩应变状态的硅锗层48。
另外，由于将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14和将压缩应变状态的硅锗层36使用于沟道的PMOS晶体管18形成于同一个SOI基板42上，所以能够提供高性能的集成化晶体管。
另外，由于在NMOS晶体管区域16以及PMOS晶体管区域20的任意一个区域中，都不需要除去SOI基板42的绝缘层12，所以不损害降低寄生电容、低功耗等的由SOI结构带来的效果。
进而，由于可以大致相等地形成NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度、和PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度，所以能够提高之后的半导体装置的制造过程中的加工精度。
此外，在本实施方式中，经由硅氧化膜对压缩应变状态的硅锗层48照射了激光束，但如果是对激光束具有透过性的绝缘膜，可以不限定于硅氧化膜。可以在硅锗层48上，形成例如硅氮化膜等的绝缘膜，经由这样的绝缘膜，对硅锗层48照射激光束。
结果评估
图15是表示测定了NMOS晶体管的特性的结果，该NMOS晶体管将形成于通过照射激光束而从压缩应变状态变化为晶格驰豫状态的硅锗层上的拉伸应变状态的硅层使用于沟道。图15A以及图15B的横轴都是照射到硅锗层的激光束的强度。图15A的纵轴是移动度μ，图15B的纵轴是对应于图15A的移动度的开态电流Ion。
从图15A以及图15B所示的图表可知，所照射的激光束的强度小时，移动度以及开态电流变小。这是因为：由于激光束的强度小，硅锗层没有充分晶格驰豫的结果，形成于其上的硅层的应变状态不充分。
另一方面可知，随着所照射的激光束的强度增大，移动度以及开态电流也变大。与激光束的强度为0即没有照射激光束的情况比较，通过照射激光束，移动度以及开态电流大约达到2倍。这是因为：随着激光束的功率密度增大，硅锗层被充分晶格驰豫，形成于其上面的硅层成为充分的拉伸应变状态。
这样，通过照射规定的强度的激光束，能够充分晶格驰豫压缩应变状态的硅锗层，形成于其上的硅层成为充分拉伸应变状态。这样一来，能够获得将拉伸应变状态的硅层使用于沟道的、移动度以及开态电流较大的NMOS晶体管。
(第四实施方式)
针对本发明第四实施方式的半导体装置及其制造方法，使用图16进行说明。图16是表示本实施方式的半导体装置的制造方法的工序剖面图。此外，对于与第三实施方式的半导体装置的制造方法相同的结构要素，标有相同的标记，所以省略或简略其说明。
本实施方式的半导体装置的制造方法，与图9A至图9D、以及图14A至图14D所示的第三实施方式的半导体装置的制造方法大致相同。本实施方式的半导体装置的制造方法，在以下这一点与第三实施方式的半导体装置的制造方法不同：通过只在形成压缩应变状态的硅锗层的区域照射激光束，使压缩应变状态的硅锗层48晶格驰豫，形成晶格驰豫状态的硅锗层22。
首先，与第三实施方式的半导体装置的制造方法相同，在NMOS晶体管区域16的硅层34上，形成压缩应变状态的硅锗层48(参照图16A)。
接着，将激光束的电子光束点调整为规定的尺寸，只在形成NMOS晶体管形成区域16的压缩应变状态的硅锗层48的区域，选择性地直接照射激光束。由此，压缩应变状态的硅锗层晶格驰豫，形成晶格驰豫状态的硅锗层22(参照图16B)。激光束的照射条件可以使用例如与第三实施方式的半导体装置的制造方法大致相同的条件，但是最好对应硅锗层48上的硅氧化膜的有无，调整适宜的条件。
在本实施方式的半导体装置的制造方法中，由于只在形成NMOS晶体管区域16的压缩应变状态的硅锗层48的区域，选择性地照射激光束，所以不会影响PMOS晶体管区域20而晶格驰豫压缩应变状态的硅锗层48。为了抑制不需要照射激光束的PMOS晶体管区域20的硅层34等的温度上升，所以也不需要在PMOS晶体管区域20上以规定的厚度形成硅氧化膜。
以后，就与第三实施方式的半导体装置的制造方法相同，制造具有NMOS晶体管14以及PMOS晶体管18的半导体装置。
这样，根据本实施方式，由于只在形成压缩应变状态的硅锗层48的区域，选择性地照射激光束，不影响形成于其他区域的半导体层等，能够短时间并选择性地晶格驰豫压缩应变状态的硅锗层48。
此外，在本实施方式中，虽然只在形成NMOS晶体管区域16的硅锗层48的区域，直接照射激光束，但是也可以在硅锗层48上形成硅氧化膜等的绝缘膜，经由绝缘膜照射激光束。
(第五实施方式)
针对本发明第五实施方式的半导体装置的制造方法，使用图17至图19进行说明。图17至图19是表示本实施方式的半导体装置的制造方法的工序剖面图。此外，对于与第一实施方式的半导体装置的制造方法相同的结构要素，标有相同的标记，随意省略或简略其说明。
本实施方式的半导体装置的制造方法是制造NMOS晶体管以及PMOS晶体管两者都将拉伸应变状态的硅层使用于沟道的半导体装置的方法。
首先，在图17A所示的SOI基板42的硅层34上，通过外延生长，形成例如厚度为40nm的压缩应变状态的硅锗层48(参照图17B)。
接着，通过对硅锗层48照射激光束，晶格驰豫压缩应变状态的硅锗层48，形成晶格驰豫状态的硅锗层22(参照图17C)。激光束的照射方法与第三实施方式的半导体装置的制造方法相同，可以使用在硅锗层48上形成硅氧化膜等的绝缘膜，经由该硅氧化膜照射的方法，或者使用像第四实施方式的半导体装置的制造方法那样，对硅锗层48直接照射的方法。
接着，在晶格驰豫状态的硅锗层22上，通过例如CVD法，形成例如厚度为20nm的拉伸应变状态的硅层24(图17D)。
接着，在硅层24的表面，通过例如热氧化法，形成例如厚度为2nm的由硅氧化膜构成的栅绝缘膜26(参照图18A)。
接着，通过分别蚀刻栅绝缘膜26、硅层24、硅锗层22以及硅层34，形成槽44等，划定NMOS晶体管区域16以及PMOS晶体管区域20(参照图18B)。此外，元件分离工序可以在照射激光束之前进行。
接着，通过例如CVD法，全面形成例如厚度为120nm的多晶硅膜(未图示)。
通过使用光刻法以及蚀刻法蚀刻多晶硅膜，分别在NMOS晶体管区域16以及PMOS晶体管区域20中，形成由多晶硅膜构成的栅电极28(参照图18C)。
接着，通过例如旋转涂敷法，全面形成抗蚀膜56。然后，使用光刻技术，图案成形抗蚀膜56，从而在抗蚀膜56形成露出NMOS晶体管区域16的开口部58。
接着，将栅电极28以及抗蚀膜56作为掩模，将例如磷作为掺杂剂杂质，进行离子注入。由此，在栅绝缘膜的两侧的硅层24以及硅锗层22内，形成有源极/漏极扩散层32(参照图18D)。
形成了源极/漏极扩散层32后，除去作为掩模使用了的抗蚀膜56。
接着，通过例如旋转涂敷法，全面形成抗蚀膜60。此后，使用光刻技术，图案成形抗蚀膜60，从而在抗蚀膜60形成露出PMOS晶体管区域20的开口部62。
接着，将栅绝缘膜28以及抗蚀膜60作为掩模，将例如硼作为掺杂剂杂质，进行离子注入。由此，在栅电极28的两侧的硅层24以及硅锗层22内，形成有源极/漏极扩散层38(参照图19A)。
形成了源极/漏极扩散层38后，除去作为掩模使用了的抗蚀膜60。
形成了源极/漏极扩散层32、38之后，通过例如热处理，进行导入到了源极/漏极扩散层32、38的掺杂剂杂质的活性化。
接着，通过例如CVD法，全面形成例如厚度为100nm的硅氧化膜64(参照图19B)。
接着，通过各向异性蚀刻硅氧化膜64，在栅电极28的侧壁形成由硅氧化膜64构成的侧壁绝缘膜30(参照图19C)。
这样一来，制造出同时具有将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14以及PMOS晶体管18的半导体装置。
如本实施方式的半导体装置的制造方法那样，在制造同时具有将拉伸应变状态的硅层24使用于沟道的NMOS晶体管以及PMOS晶体管的半导体装置的情况下，也可以通过照射激光束，晶格驰豫压缩应变状态的硅锗层48。
(第六实施方式)
针对本发明第六实施方式的半导体装置的制造方法，使用图20以及图21进行说明。图20以及图21是表示本实施方式的半导体装置的制造方法的工序剖面图。此外，对于与第一实施方式的半导体装置的制造方法相同的结构要素，标有相同的标记，所以省略或简略其说明。
本实施方式的半导体装置的制造方法主要特征为：在通过照射激光束，晶格驰豫压缩应变状态的硅锗层，形成晶格驰豫状态的硅锗层时，预先在压缩应变状态的硅锗层上形成硅层作为保护层。
首先，在图20A所示的SOI基板42的硅层34上，通过外延生长，形成例如厚度为40nm的压缩应变状态的硅锗层48。
接着，在压缩应变状态的硅锗层48上，通过例如CVD法，形成例如厚度为2nm的硅层72作为保护层(参照图20B)。
接着，从形成硅基板10的硅层72的一面侧，对压缩应变状态的硅锗层48，经由硅层72照射激光束。激光束的照射条件能够使用例如与第三实施方式的半导体装置的制造方法大致相同的条件。由此，压缩应变状态的硅锗层48晶格驰豫，成为晶格驰豫状态的硅锗层22(参照图20C)。
在本实施方式的半导体装置的制造方法中，在通过照射激光束，晶格驰豫压缩应变状态的硅锗层48，形成晶格驰豫状态的硅锗层22时，在压缩应变状态的硅锗层48上形成耐热性优越的硅层72。因此，能够抑制由激光束的照射引起的在硅锗层48(22)产生缺陷的情况。
进而，因为硅层72耐药性很优越，所以可以可靠且容易地对形成晶格驰豫状态的硅锗层22的SOI基板42，进行由例如蚀刻等的化学药品所做的处理。
此外，硅层72的厚度并不限于2nm，但优选硅层72的厚度以5nm或其以下的厚度形成。通过以5nm或其以下的厚度形成硅层72，在之后氧化并作为栅氧化膜使用时，能够避免对硅锗层22的影响。即，在硅层72较厚的情况进行长时间热氧化时，存在硅锗层22的晶格驰豫状态变动的情况，但通过以5nm或其以下的厚度形成硅层72，就能避免这种晶格驰豫状态的变动。
另外，由于通过激光束的照射，硅锗层48晶格驰豫，成为驰豫状态的硅锗层22，所以硅层72的应变状态成为拉伸应变状态。
接着，通过分别蚀刻硅层72、硅锗层22、以及硅层34，形成槽44等，划定NMOS晶体管区域16以及PMOS晶体管区域20(参照图20D)。
接着，在硅层72的表面，通过例如热氧化法，形成例如厚度为2nm的由硅氧化膜构成栅绝缘膜26(参照图21A)。
以后，与第一实施方式的半导体装置的制造方法相同，分别在NMOS晶体管区域16以及PMOS晶体管区域20形成栅电极28之后(参照图21B)，分别形成源极/漏极扩散层32、38、侧壁绝缘膜30(参照图21C)。
这样一来，制造同时具有将作为保护层形成了的硅层72使用于沟道的NMOS晶体管14以及PMOS晶体管18的半导体装置。
这样，根据本实施方式，在通过照射激光束晶格驰豫硅锗层48时，因为在硅锗层48上形成有耐热性以及耐药性优越的硅层72，所以能够在抑制伴随热处理的缺陷的发生的同时，以高可靠性容易地进行之后的由化学药品所做的处理。
(第七实施方式)
针对本发明第七实施方式的半导体装置的制造方法，使用图22进行说明。图22是表示本实施方式的半导体装置的制造方法的工序剖面图。此外，对于与第一实施方式的半导体装置的制造方法相同的结构要素，标有相同的标记，所以省略或简略其说明。
在使用SOI基板制造半导体装置时，在形成于绝缘层上的岛状的半导体层形成MOS晶体管等的元件。因此，存在在该半导体层上容易积聚电荷，半导体装置动作时电位变动的情况。为了避免这种状态，在MOS晶体管中，从沟道部在与源极/漏极正交的方向引出被称为主体接触的电极，控制主体区域的电位。
作为引出主体接触的方法之一，公知有被称为局部沟道的技术。该方法是这样一种方法：在SOI层形成未到达SOI层下面的绝缘层的沟道，经由沟道下部的SOI层，引出主体接触。根据该方法，能够根据该方法确保栅电极与主体接触之间的距离，降低寄生电容。可是，在元件精密化的同时SOI层的膜厚变薄，在SOI层的中途停止蚀刻变得极其困难。
在本实施方式中，表示半导体装置的制造方法，其是利用在硅锗层下形成SOI层这一本发明的半导体装置的特征，容易形成主体接触。
下面，针对本实施方式的半导体装置的制造方法，进行详细说明。
首先，在图22A所示的SOI基板42的硅层34上，形成压缩应变状态的硅锗层74(参照图22B)。
接着，在硅锗层74上，通过例如旋转涂敷法，形成抗蚀膜76。此后，通过使用光刻技术，图案成形抗蚀膜76，在抗蚀膜76上形成到达形成主体接触的主体接触区域78的硅锗层74的开口部80，同时，在形成晶体管的晶体管区域82残存抗蚀膜76(参照图22C)。
通过将抗蚀膜76作为掩模的湿式蚀刻，除去从开口部80露出的硅锗层74。作为蚀刻溶液，可以使用例如HF、H2O2、以及CH3COOH的1∶16∶24的混合液。在该蚀刻液中，硅锗层74下的硅层34不被蚀刻。
湿式蚀刻结束后，除去作为掩模使用的抗蚀膜76(参照图22D)。这样一来，能够利用硅锗层74和硅层34的高蚀刻选择性，容易使主体接触区域78的硅层34露出。
这样，根据本实施方式，由于利用硅锗层74和硅层34的高蚀刻选择性，使主体接触区域78的硅层34露出，所以对露出了的硅层34能够容易地形成主体接触用的电极。
在本实施方式中示出的主体接触的形成工序，例如像第一至第六实施方式的半导体装置的制造方法那样，能够适当编入将经由晶格驰豫状态的硅锗层22形成在硅层34上的拉伸应变状态的硅层24、72、和形成在硅层34上的压缩应变状态的硅锗层36使用于沟道的MOS晶体管的制造工序。在这种情况，能够从NMOS晶体管16、PMOS晶体管18的沟道部在与源极/漏极正交的方向容易地引出主体接触用的电极。
(变形实施方式)
本发明不限于上述实施方式，可进行各种变形。
例如，在上述实施方式中，以通过由蚀刻而形成的槽44或者由LOCOS法而形成的元件分离膜66，分离NMOS晶体管区域16和PMOS晶体管区域20的情况为例进行了说明，但是分离NMOS晶体管区域16和PMOS晶体管区域20的方法不限于此。例如，如图23所示，可以通过被埋入在由STI(Shallow Trench Isolation：浅槽隔离)法在硅层34上形成的槽中的元件分离膜84，分离NMOS晶体管区域16和PMOS晶体管区域20。
另外，在上述实施方式中，以NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度、与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度相互大致相等的方式，设定构成半导体装置的各层的厚度，但是各层的厚度不限于这样的情况。可以相应于NMOS晶体管14、PMOS晶体管18所要求的性能等，适当的设定各层的厚度。但是，NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度、与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度之间产生的段差，最好是能充分确保制造过程的加工精度的较小的段差。
另外，在上述实施方式中，形成了NMOS晶体管区域16中的晶格驰豫状态的硅锗层22之后，接着形成了PMOS晶体管区域20中的压缩应变状态的硅锗层36，但是形成构成本发明的半导体装置的各层的顺序不限于此。例如，可以在形成NMOS晶体管区域16中的晶格驰豫状态的硅锗层22之后，接着形成NMOS晶体管区域16中的拉伸应变状态的硅层24，然后形成PMOS晶体管区域20中的压缩应变状态的硅锗层36。
另外，在上述实施方式中，通过在硅层34上形成压缩应变状态的硅锗层48之后来进行热处理，得到了晶格驰豫状态的硅锗层22，但是晶格驰豫状态的硅锗层22的形成方法不限于此，例如，可以通过选择生长，以例如200nm左右的厚度形成硅锗层，由此不经热处理就得到晶格驰豫状态的硅锗层。在这样不经过热处理而得到晶格驰豫状态的硅锗层的情况下，需要以某种程度的厚度形成硅锗层。因此，存在NMOS晶体管区域16中的拉伸应变状态的硅层24的表面的高度、与PMOS晶体管区域20中的压缩应变状态的硅锗层36的表面的高度之间产生段差的情况。可是，即使在产生段差的情况下，也可以不损害由SOI结构带来的效果而在同一个SOI基板42上形成将拉伸应变状态的硅层24使用于沟道的NMOS晶体管14、和将压缩应变状态的硅锗层36使用于沟道的PMOS晶体管18，可以提供高性能的集成化晶体管。
另外，在上述实施方式中，通过照射脉冲状的激光束，晶格驰豫压缩应变状态的硅锗层48，但是照射的激光束不限于此，例如，也可以通过使用CW激光器对硅锗层48进行激光束扫描，晶格驰豫压缩应变状态的硅锗层48。另外，不仅是激光束的照射，也可以通过照射电子束等能量束，对硅锗层48进行短时间热处理来晶格驰豫。另外，也可以用使用了灯的闪光灯退火来取代激光束的照射，晶格驰豫硅锗层48。
工业上的可利用性
本发明的半导体装置及其制造方法，适于使用了应变状态的半导体层的半导体层及其制造方法，特别适于具有将拉伸应变状态的硅层、压缩应变状态的硅锗层使用于沟道的晶体管的半导体装置及其制造方法。

Claims (24)

1.一种半导体装置，其特征在于，具有
绝缘层，其形成于基板上；
硅层，其形成于上述绝缘层上；
第一晶体管，其具有在上述硅层的第一区域上形成的晶格驰豫状态的硅锗层、在上述晶格驰豫状态的硅锗层上形成的拉伸应变状态的硅层、在上述拉伸应变状态的硅层上经由第一栅绝缘膜形成的第一栅电极；
第二晶体管，其具有在上述硅层的第二区域上形成的压缩应变状态的硅锗层、在上述压缩应变状态的硅锗层上经由第二栅绝缘膜形成的第二栅电极。
2.如权利要求1所述的半导体装置，其特征在于，
上述第一晶体管的上述硅层的表面的高度，与上述第二晶体管的上述硅锗层的表面的高度相互大致相等。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述第一晶体管是将拉伸应变状态的上述硅层作为沟道的NMOS晶体管；
上述第二晶体管是将压缩应变状态的上述硅锗层作为沟道的PMOS晶体管。
4.一种半导体装置的制造方法，其特征在于，具有
在经由绝缘层形成在基板上的硅层的第一区域上，形成晶格驰豫状态的硅锗层的工序；
在上述晶格驰豫状态的硅锗层上，形成拉伸应变状态的硅层的工序；
在上述硅层的第二区域上，形成压缩应变状态的硅锗层的工序，
形成将上述拉伸应变状态的硅层作为沟道的NMOS晶体管、和将上述压缩应变状态的硅锗层作为沟道的PMOS晶体管。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
形成上述晶格驰豫状态的硅锗层的工序具有
在上述硅层的上述第一区域上，形成压缩应变状态的硅锗层的工序；
通过热处理晶格驰豫上述压缩应变状态的硅锗层的工序。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，
在晶格驰豫上述压缩应变状态的硅锗层的工序中，在上述硅层的上述第二区域上形成了绝缘膜的状态下进行上述热处理。
7.如权利要求5所述的半导体装置的制造方法，其特征在于，
在晶格驰豫上述压缩应变状态的硅锗层的工序中，在上述压缩应变状态的硅锗层上和在上述硅层的上述第二区域上形成了绝缘膜的状态下，进行上述热处理。
8.如权利要求4至7任意一项所述的半导体装置的制造方法，其特征在于，还具有
在形成上述晶格驰豫状态的硅锗层的工序之前，分离上述硅层的上述第一区域和上述第二区域的工序。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
在分离上述硅层的上述第一区域和上述第二区域的工序中，在上述硅层，通过形成到达上述绝缘层的槽，来分离上述硅层的上述第一区域和上述第二区域。
10.如权利要求8所述的半导体装置的制造方法，其特征在于，
在分离上述硅层的第一区域和第二区域的工序中，通过在上述第一区域和上述第二区域之间形成元件分离膜，来分离上述硅层的上述第一区域和上述第二区域。
11.如权利要求4所述的半导体装置的制造方法，其特征在于，
形成上述晶格驰豫状态的硅锗层的工序具有
在上述硅层的上述第一区域上形成压缩应变状态的硅锗层的工序；
通过对上述压缩应变状态的硅锗层照射能量束，晶格驰豫上述压缩应变状态的硅锗层的工序。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，
在晶格驰豫上述压缩应变状态的硅锗层的工序中，在上述压缩应变状态的硅锗层上和在上述硅层的上述第二区域上形成对上述能量束具有透过性的绝缘膜的状态下，经由上述绝缘膜照射上述能量束。
13.如权利要求12所述的半导体装置的制造方法，其特征在于，
上述压缩应变状态的硅锗层上的上述绝缘膜与上述硅层的上述第二区域上的上述绝缘膜的厚度相互不同。
14.如权利要求11至13任意一项所述的半导体装置的制造方法，其特征在于，
在晶格驰豫上述压缩应变状态的硅锗层的工序中，对含有上述压缩应变状态的硅锗层的区域，选择性地照射上述能量束，对上述硅层的上述第二区域不照射能量束。
15.一种半导体制造方法，其特征在于，具有，
在经由绝缘层形成在基板上的硅层上，形成压缩应变状态的硅锗层的工序；
通过对上述压缩应变状态的硅锗层照射能量束，晶格驰豫上述压缩应变状态的硅锗层的工序。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，还具有
在晶格驰豫上述压缩应变状态的硅锗层的工序之前，在上述压缩应变状态的硅锗层上形成对上述能量束具有透过性的绝缘膜的工序，
在晶格驰豫上述压缩应变状态的硅锗层的工序中，经由上述绝缘膜对上述压缩应变状态的硅锗层照射能量束。
17.如权利要求15所述的半导体装置的制造方法，其特征在于，还具有
在晶格驰豫上述压缩应变状态的硅锗层的工序之前，在上述压缩应变状态的硅锗层上形成由硅构成的保护层的工序，
在晶格驰豫上述压缩应变状态的硅锗层的工序中，经由上述保护层对上述压缩应变状态的硅锗层照射上述能量束。
18.如权利要求17所述的半导体装置的制造方法，其特征在于，
在形成上述保护层的工序中，形成厚度小于等于5nm的上述保护层。
19.如权利要求15至18任意一项所述的半导体装置的制造方法，其特征在于，还具有
在晶格驰豫上述压缩应变状态的硅锗层的工序之前，将上述压缩应变状态的硅锗层进行岛状分离的工序。
20.如权利要求15至19任意一项所述的半导体装置的制造方法，其特征在于，还具有
在晶格驰豫上述压缩应变状态的硅锗层的工序之后，在通过晶格驰豫上述压缩应变状态的硅锗层而形成的晶格驰豫状态的硅锗层上，形成拉伸应变状态的硅层的工序，
形成将上述拉伸应变状态的硅层作为沟道的MOS晶体管。
21.如权利要求11至20任意一项所述的半导体装置的制造方法，其特征在于，上述能量束是激光束。
22.如权利要求21所述的半导体装置的制造方法，其特征在于，上述激光束是脉冲状的激光束。
23.如权利要求11至20所述的半导体装置的制造方法，其特征在于，上述能量束是电子束。
24.如权利要求4至14任意一项所述的半导体装置的制造方法，其特征在于，还具有
在形成上述硅锗层工序之后，除去主体接触区域的上述硅锗层的工序；
在上述主体接触区域的上述硅层上，形成主体接触用的电极的工序。
CNB038265982A 2003-08-05 2003-08-05 半导体装置及其制造方法 Expired - Fee Related CN100536167C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/009885 WO2005013375A1 (ja) 2003-08-05 2003-08-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1788354A true CN1788354A (zh) 2006-06-14
CN100536167C CN100536167C (zh) 2009-09-02

Family

ID=34113489

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038265982A Expired - Fee Related CN100536167C (zh) 2003-08-05 2003-08-05 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US7449379B2 (zh)
JP (1) JP4322255B2 (zh)
CN (1) CN100536167C (zh)
WO (1) WO2005013375A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496142B (zh) * 2006-07-25 2010-10-27 信越半导体股份有限公司 半导体基板的制造方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
WO2005112129A1 (ja) * 2004-05-13 2005-11-24 Fujitsu Limited 半導体装置およびその製造方法、半導体基板の製造方法
US7202145B2 (en) * 2004-06-03 2007-04-10 Taiwan Semiconductor Manufacturing Company Strained Si formed by anneal
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7282402B2 (en) * 2005-03-30 2007-10-16 Freescale Semiconductor, Inc. Method of making a dual strained channel semiconductor device
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
EP1911086A2 (en) * 2005-07-26 2008-04-16 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US7670927B2 (en) 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
US8013342B2 (en) * 2007-11-14 2011-09-06 International Business Machines Corporation Double-sided integrated circuit chips
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080079084A1 (en) * 2006-09-28 2008-04-03 Micron Technology, Inc. Enhanced mobility MOSFET devices
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7495250B2 (en) * 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
WO2008139433A2 (en) * 2007-05-16 2008-11-20 Nokia Corporation Optimized emergency alert message delivery
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US20090176356A1 (en) * 2008-01-09 2009-07-09 Advanced Micro Devices, Inc. Methods for fabricating semiconductor devices using thermal gradient-inducing films
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US20100006961A1 (en) * 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US20100181626A1 (en) * 2009-01-21 2010-07-22 Jing-Cheng Lin Methods for Forming NMOS and PMOS Devices on Germanium-Based Substrates
US8294222B2 (en) 2008-12-23 2012-10-23 International Business Machines Corporation Band edge engineered Vt offset device
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
EP2415083B1 (en) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
DE102010028459B4 (de) * 2010-04-30 2018-01-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
JP2011253906A (ja) * 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2980637B1 (fr) * 2011-09-28 2014-05-16 Commissariat Energie Atomique Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
KR102069275B1 (ko) * 2013-06-07 2020-01-22 삼성전자주식회사 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
US9466670B2 (en) * 2014-03-12 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sandwich epi channel for device enhancement
US9502565B2 (en) 2014-06-27 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Channel strain control for nonplanar compound semiconductor devices
US9209065B1 (en) 2014-09-11 2015-12-08 International Business Machines Corporation Engineered substrate and device for co-integration of strained silicon and relaxed silicon
US9219150B1 (en) * 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US10249529B2 (en) * 2015-12-15 2019-04-02 International Business Machines Corporation Channel silicon germanium formation method
US10529738B2 (en) * 2016-04-28 2020-01-07 Globalfoundries Singapore Pte. Ltd. Integrated circuits with selectively strained device regions and methods for fabricating same
US9842762B1 (en) * 2016-11-11 2017-12-12 Globalfoundries Inc. Method of manufacturing a semiconductor wafer having an SOI configuration
US10366884B1 (en) * 2018-11-08 2019-07-30 Stratio Methods for forming a germanium island using selective epitaxial growth and a sacrificial filling layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JPH07230952A (ja) * 1994-02-16 1995-08-29 Ricoh Co Ltd 再結晶化方法
JP3372158B2 (ja) 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
JP4258034B2 (ja) * 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6339323B1 (en) * 1999-03-30 2002-01-15 Shimano Inc. Noise reduction for a bicycle spoke, especially useful as a magnetic device
JP2001160594A (ja) 1999-09-20 2001-06-12 Toshiba Corp 半導体装置
US6339232B1 (en) * 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
JP3512701B2 (ja) * 2000-03-10 2004-03-31 株式会社東芝 半導体装置及びその製造方法
KR100495023B1 (ko) * 2000-12-28 2005-06-14 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US20020168802A1 (en) * 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
JP2003158250A (ja) 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
WO2003105204A2 (en) * 2002-06-07 2003-12-18 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
US6858503B1 (en) * 2003-02-05 2005-02-22 Advanced Micro Devices, Inc. Depletion to avoid cross contamination

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496142B (zh) * 2006-07-25 2010-10-27 信越半导体股份有限公司 半导体基板的制造方法

Also Published As

Publication number Publication date
US7449379B2 (en) 2008-11-11
JPWO2005013375A1 (ja) 2006-09-28
US20090039391A1 (en) 2009-02-12
CN100536167C (zh) 2009-09-02
US20060068557A1 (en) 2006-03-30
WO2005013375A1 (ja) 2005-02-10
JP4322255B2 (ja) 2009-08-26

Similar Documents

Publication Publication Date Title
CN1788354A (zh) 半导体装置及其制造方法
CN100336228C (zh) 半导体器件
CN1246909C (zh) 半导体器件及其制造方法
CN1291500C (zh) 半导体器件及其制备方法
CN1213480C (zh) 半导体器件及其制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1192051A (zh) 半导体器件及其制造方法
CN1223004C (zh) 半导体装置及其制造方法
CN1249816C (zh) 半导体装置及其制造方法
CN1187811C (zh) 半导体装置及其制造方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1794451A (zh) 半导体装置及其制造方法
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1617353A (zh) 半导体器件的制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1750269A (zh) 包括多－沟道鳍形场效应晶体管的半导体器件及其制造方法
CN1956223A (zh) 半导体装置及其制造方法
CN1661778A (zh) 半导体器件的制造方法
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1334605A (zh) 半导体装置
CN1825568A (zh) 制造半导体集成电路的方法
CN1885556A (zh) 半导体器件及其制造方法
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1421914A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20190805